CN108368640A - 用于将过生长层施加至晶种层上的方法 - Google Patents

用于将过生长层施加至晶种层上的方法 Download PDF

Info

Publication number
CN108368640A
CN108368640A CN201580079657.4A CN201580079657A CN108368640A CN 108368640 A CN108368640 A CN 108368640A CN 201580079657 A CN201580079657 A CN 201580079657A CN 108368640 A CN108368640 A CN 108368640A
Authority
CN
China
Prior art keywords
layer
mask
seed layer
outgrowth
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580079657.4A
Other languages
English (en)
Inventor
G.克赖因德尔
H.扎格尔迈尔
M.艾贝胡贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Publication of CN108368640A publication Critical patent/CN108368640A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种将掩蔽的过生长层(14)施加至晶种层(2)上以用于生产半导体组件的方法，其特征在于将用于掩蔽所述过生长层(14)的掩模(6)压印至所述晶种层(2)上。

Description

用于将过生长层施加至晶种层上的方法
本发明涉及一种根据权利要求1所述用于将过生长层施加至晶种层上的方法。
在半导体工业中，产生高纯度、而且尤其无缺陷的层对于半导体组件的生产而言是非常重要的。缺陷、特别是晶体缺陷对半导体组件的功能性和耐久性具有决定性影响。非常多的半导体组件是直接在具有极高纯度和相对低缺陷密度的单晶衬底上制成的。这种类型的半导体衬底是使用特殊方法、特别是卓克拉尔斯(Czochralski)法生产的。就绝大部分而言，这种类型的方法产生非常大的单晶，所述单晶在进一步的方法步骤中被锯断或切断成单个衬底。
经常需要直接在早已存在的表面上产生具有相应低缺陷结构的另外的单晶层。这些单晶层可通过不同的方法来产生。为了产生高纯度和尤其无缺陷的层，经常利用横向过生长方法（英语：lateral overgrowth method）。
为了获得相对无缺陷的单晶层，在第一方法步骤中，在晶种层表面上产生掩模。掩模覆盖晶种层表面的绝大部分。在明确限定的位置处，掩模具有掩模开口，部分表面经由所述掩模开口而暴露。在现有技术中，主要使用光刻法来生产掩模。
就绝大部分而言，通过具有多个方法步骤的光刻法来生产掩模。在第一方法步骤中必须施涂光刻胶。然后将光刻胶曝光、显影和蚀刻。在非常多的情况下，不可使用简单的基于聚合物构成的光刻胶，因为掩模必须由硬质材料层组成。因此材料沉积和尤其是蚀刻过程变得更困难、更复杂和更昂贵。
因此本发明的目的是指定一种用于将过生长层施加至晶种层上的更有效方法。
利用权利要求1的特征来实现这一目的。在从属权利要求中指定本发明的有利的扩展实施方案。在本说明书、权利要求书和/或附图中指定的特征中的至少两个的所有组合也属于本发明的范围。当给出值范围时，位于所提及界限内的值也应被认为公开为极限值并且可以任何所需组合来要求保护。
本发明基于以下的思路：进一步开发一种将掩蔽的过生长层施加至晶种层上以用于生产半导体组件的方法，通过将用于掩蔽过生长层的掩模压印至晶种层上。
根据一个、尤其是独立的方面，本发明涉及一种借助于压印技术来产生掩模、特别是硬掩模的方法。所述掩模用于生产横向过生长结构。
根据本发明，可生产特别是通过根据本发明压印的掩模成形的外延和/或单晶的纳米点（英语：nano dots）和/或纳米线（英语：nano wires）和/或其他纳米结构。
本发明的核心尤其是在于应用压印技术并将合适的压印材料用作掩模材料，所述掩模材料借助于压印技术来结构化并且可通过进一步的方法步骤、特别是热处理转化成氧化物。
压印技术的使用使典型光刻法的大多数方法步骤变得多余，由此使得能够节省大量时间和因此更有效地生产半导体组件。
将压印物料(掩模材料)特别是以液体形式施加至晶种层上，并且随后通过压印工艺来结构化，并且在进一步的方法步骤中转化，特别地转化成硬质材料层。
换言之或大体上，或根据一个独立的方面，本发明描述一种方法，使用所述方法可借助压印光刻产生用于生产半导体组件的掩模。因此所述掩模用于生产横向过生长结构。
过生长结构优选是涂层材料(或过生长层材料)的单晶和/或外延层，所述涂层材料在晶种层表面上生长，并且以单晶和/或外延方式继续进行此举。根据本发明，单晶层具体而言理解为意指不具有任何晶界的层。根据本发明，外延层具体而言理解为意指具有至少一个晶体取向的层，所述晶体取向匹配表面的晶体取向，所述层生长在所述表面上(晶种层)。
根据本发明的单晶和/或外延层所开始生长的层或层表面被称为晶种层或晶种层表面。
衬底
衬底优选是晶片。晶片是具有明确限定的标准化直径的标准化衬底。然而，衬底大体上可具有任何所需形状。衬底的直径大体上可采用任何所需大小，但优选具有1英寸、2英寸、3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和18英寸以及125 mm、150 mm、200 mm、300 mm或450 mm的标准化直径中的一者。
优选地，
•硅或
•蓝宝石被用作衬底材料。
在本专利文件的其余部分中，一般提及衬底。然而，具体而言，根据本发明的实施方案主要涉及晶片。
压印模
不同压印模可用于根据本发明的方法。压印模可为硬印模、软印模或箔印模。
硬印模理解为意指由具有高弹性模量(E-模量)的材料制造的印模。硬印模的E-模量具体而言位于1 GPa与1000 GPa之间，优选在10 GPa与1000 GPa之间，更优选在25 GPa与1000 GPa之间，最优选在50 GPa与1000 GPa之间，最优选在100 GPa与1000 GPa之间。一些钢种的E-模量为例如约200 GPa。用于硬印模的优选材料是：
•金属，具体而言
o金属合金，特别是钢，
o纯金属，特别是Ni、Cu、Co、Fe、Al和/或W，
•陶瓷，特别是玻璃，优选
o金属玻璃或
o非金属玻璃，具体而言
▪有机物非金属玻璃或
▪无机非金属玻璃，具体而言
•非氧化物玻璃，特别是卤化物玻璃或硫属化物玻璃，或
•氧化物玻璃，具体而言磷酸盐玻璃或硅酸盐玻璃，特别是铝硅酸盐玻璃或硅酸铅玻璃或碱金属硅酸盐玻璃，优选碱金属-碱土金属硅酸盐玻璃，或者硼硅酸盐玻璃或硼酸盐玻璃，优选碱金属硼酸盐玻璃，或
•合金
软印模理解为意指由具有低E-模量的材料制造的印模。E-模量具体而言位于1 GPa与1000 GPa之间，优选在1 GPa与500 GPa之间，更优选在1 GPa与100 GPa之间，最优选在1GPa与10 GPa之间，最优选在1 GPa与5 GPa之间。聚酰胺的E-模量例如位于3 GPa与6 GPa之间。用于软印模的优选材料是：
•PFPE
•硅酸盐，具体而言
o含丙烯酸和/或含环氧的硅酸盐，和/或
oPDMS和/或
oSSQ，特别是POSS。
箔印模理解为意指由箔组成的印模，通过另外的一种加载设备、特别是辊将所述箔压入压印物料(掩模材料)中。箔印模公开于已公布文献WO2014/037044A1中，对所述文献进行引用。在软印模的定义的意义上，箔印模也可被认为是软印模。由于尤其是因箔的小厚度所致的所述箔较小的抗弯曲性，箔印模可被认为是单独的印模类型或软印模的有利设计。
晶种层
晶种层是施加至衬底上的层，或者衬底本身是晶种层。晶种层优选是单晶和/或外延的。
晶种层表面特别地具有非常小的粗糙度。粗糙度被指定为平均粗糙度、均方根粗糙度或平均粗糙深度。平均粗糙度、均方根粗糙度和平均粗糙深度的测定值特别地对于相同测量距离或测量面积有所不同，但优选位于相同的数量级范围内。因此，粗糙度的数值的下列范围要理解为平均粗糙度、均方根粗糙度或平均粗糙深度的值。因为晶种层表面优选是单晶和/或外延层，在此可能不能应用粗糙度的经典概念。所指定粗糙度值特别地要理解为意指至少在一个点处暴露的最低平面与晶种层表面的最上结晶平面之间的高度差。
晶种层表面的粗糙度具体而言小于1 μm，优选小于100 nm，还更优选小于10 nm，最优选小于1 nm，在所有当中最优选小于0.1 nm。
晶种层的优选结晶取向是{100}-和{111}-取向，特别是对于具有立方晶格的材料。另外可想象和优选的结晶取向是{110}-、{211}-、{221}-和{311}-取向。
优选的晶种层材料是
•金属，具体而言Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Sn和/或Zn，
•半导体，具体而言Ge、Si、α-Sn、富勒烯、B、Se、Te
•化合物半导体，具体而言GaAs、GaN、InP、InxGa(1-x)N、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1-x)Cd(x)Te、BeSe、HgS、AlxGa(1-x)As、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe。
•蓝宝石
根据本发明的特别优选的晶种层材料是：Si、蓝宝石。
压印材料/掩模材料
基本上，任何类型的材料均可用作用于形成掩模的压印材料/掩模材料，所述材料
•可沉积于表面上，特别是用湿化学法，和/或
•可借助光刻、特别是压印光刻、优选纳米压印光刻来结构化，并且特别地使得结构、特别是微观和/或纳米结构能够有相应高的分辨率，和/或
•可在存在残余层的情况下蚀刻，和/或
•耐受涂层材料的涂布温度而不分解和/或变形和/或与涂层材料过度反应，和/或
•优选可保持嵌入所产生的外延层中，而不会不利地影响所述外延层的性质。
在所有可能的材料类别下，根据本发明特别合适的是倍半硅氧烷(SSQ)、特别是多面体低聚倍半硅氧烷(POSS)，因为它们
•可在表面上用湿化学法沉积，
•可通过压印工艺容易地结构化，
•可用热和/或电磁固化，和/或
•可转化成玻璃，所述玻璃是非常化学和物理惰性的。
本发明进一步基于以下、尤其是独立的思路：由特定的混合物生产压印物料。所述混合物由至少一种主要组分和至少一种次要组分组成。主要组分优选是倍半硅氧烷。此外，以下材料也将是可根据本发明想象的：
•多面体低聚倍半硅氧烷(POSS)
•聚二甲基硅氧烷(PDMS)
•原硅酸四乙酯(TEOS)
•聚(有机)硅氧烷(硅酮)
•全氟聚醚(PFPE)
次要组分可由任何所需有机和/或无机化合物组成。这些次要组分可具有任何所需的复杂、优选有机的结构。因此，化合物可由来自以下列表的成分的组合组成。列表中出现的化合物的全部毫无疑问可存在为单体或聚合物。次要组分的至少一者优选是有机化合物，尤其是以下化合物中的一种：
•丙烯酸或(聚)丙烯酸酯
•环氧化物
•环氧树脂
•酚
•烷烃
•烯烃
•炔烃
•苯
•醚
•酯
•羧酸
•酮
•醇。
在一个非常特别的实施方案中，次要组分可属于与主要组分的有机官能团相同的官能团。在另一个特别的实施方案中，次要组分可早已通过化学反应、特别是通过加成和/或缩合和/或取代反应与主要组分结合。
始终使用溶剂，以便溶解主要组分、引发剂和根据本发明的有机组分，借助于此进行对亲水性或疏水性的设定和/或影响。优选地，在实际结构的生产方法的过程期间优选从根据本发明的压印物料中去除溶剂，或者溶剂自身逸出。
优选使用以下溶剂中的一种：
•丙酮
•乙腈
•苯胺
•环己烷
•正戊烷
•三甘醇二甲醚(三甘醇二甲醚(Triglyme))
•二甲基乙酰胺
•二甲基甲酰胺
•二甲基亚砜
•1,4-二噁烷
•冰醋酸
•乙酸酐
•乙酸乙酯
•乙醇
•二氯化乙烯
•乙二醇
•苯甲醚
•苯
•苄腈
•乙二醇二甲醚
•石油醚/轻汽油
•哌啶
•丙醇
•碳酸丙烯酯(4-甲基-1,3-二氧戊环-2-酮)
•吡啶
•γ-丁内酯
•喹啉
•氯苯
•氯仿
•正庚烷
•2-丙醇(异丙醇)
•甲醇
•3-甲基-1-丁醇(异戊醇)
•2-甲基-2-丙醇(叔丁醇)
•二氯甲烷
•甲基乙基酮(丁酮)
•N-甲基-2-吡咯烷酮(NMP)
•N-甲基甲酰胺
•四氢呋喃
•乳酸乙酯
•甲苯
•二丁醚
•二乙二醇
•二乙醚
•溴苯
•1-丁醇
•叔丁基甲基醚(TBME)
•三乙胺
•三甘醇
•甲酰胺
•正己烷
•硝基苯
•硝基甲烷
•1,1,1-三氯乙烷
•三氯乙烯
•二硫化碳
•环丁砜
•四氯乙烯
•四氯化碳
•丙二醇单甲醚乙酸酯(PGMEA)
•水。
主要组分和次要组分与引发链反应的引发剂以相应化学计量正确的比例一起混合。通过将主要组分与次要组分和引发剂混合，在引发剂被活化时发生聚合，特别是或至少主要在主要组分的有机部分之间。可能的是次要组分部分参与聚合。特别地，仅主要组分彼此聚合。在聚合期间生成长链分子和/或整个2D-和/或3D-网络，优选具有可特别设定的单体数。在这种情况下，单体数大于1，优选大于10，更优选大于100，最优选大于1000，在所有当中最优选单体聚合形成完整的2D-和/或3D-网络。
在下文中，字词压印材料和掩模材料被用作同义词。
涂层材料(也为过生长层材料)
涂层材料尤其是半导体材料。涂层材料优选与晶种层材料相同，以使得晶种层通过根据本发明的方法、优选无缝地通过掩模开口的过生长(Ueberwuchs)与待产生的过生长层融合。然而，晶种层材料和涂层材料也可为不同的。
特别地可以考虑以下材料作为涂层材料和/或晶种层材料：
•金属，具体而言Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Sn和/或Zn，
•半导体，具体而言Ge、Si、α-Sn、富勒烯、B、Se、Te
•化合物半导体，具体而言GaAs、GaN、InP、InxGa(1-x)N、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1-x)Cd(x)Te、BeSe、HgS、AlxGa(1-x)As、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe。
•蓝宝石
根据本发明，优选材料是：Si、GaAs、GaN、InP、InxGa(1-x)N、InSb、InAs。
方法
在根据本发明的优选、尤其是第一方法步骤中，衬底被提供有晶种层表面。晶种层表面可为沉积于衬底上的晶种层的表面，或者特别地由衬底材料组成的衬底表面自身被用作晶种层表面。在过生长层的施加期间使用晶种层表面，特别是用作待产生的尤其是单晶和/或外延的过生长层的成核点。优选地，晶种层由与涂层材料相同的材料组成，从所述晶种层产生过生长层。然而，根据本发明，还可想象使用不同的材料。尤其重要的是晶种层确保过生长层的成核，并且根据本发明，特别地在该处应生长过生长层的区域中存在对晶种层表面的接近。
在根据本发明优选的特定实施方案中，晶种层可因此仅被施加在衬底表面上的限定位置处并因此未在整个表面之上施加。
在根据本发明优选的另一、尤其是第二方法步骤中，将掩模材料沉积于晶种层表面上。可特别地通过以下所列举方法来进行施涂：
•物理沉积法，特别是PVD，和/或
•化学沉积法，特别是CVD，优选PE-CVD，和/或
•湿化学沉积法，和/或
•涂布，具体而言旋涂或喷涂。
在根据本发明优选的另一、尤其是第三方法步骤中，将压印模定位于沉积的掩模材料上方。在特别的实施方案中，压印模相对地对准于衬底和/或晶种层表面。特别地，借助对准标志进行对准。
在根据本发明优选的另一、尤其是第四方法步骤中，使掩模材料结构化。根据本发明，优选通过压印光刻法、最优选通过纳米压印光刻法来进行结构化。压印光刻法的目标是掩模材料的结构化。掩模材料应以这样的方式结构化，使得在最少数量的结构化步骤中，生成每单位面积计具有限定数量的掩模通道/掩模开口的层。结构化步骤的数量具体而言小于10，优选小于5，还更优选小于3，最优选小于3。掩模通道/掩模开口的数量具体而言大于1每m2，优选大于103每m2，还更优选大于107每m2，最优选大于1011每m2，在所有当中最优选大于1015每m2。
在优选实施方案中，压印模的凸起结构将掩模材料移位直到晶种层表面处结构的定位(Anschlag)。由此，得以防止形成残余层（英语：residual layer）并且直接压印所需掩模结构。然后可能免除用于暴露待涂布有过生长层材料的晶种层表面的区域的后续蚀刻步骤。
在根据本发明优选的另一、尤其是第五方法步骤中，使掩模材料固化。
根据固化的第一、较不优选的实施方案，使掩模材料热固化。通过供应热量来进行热固化。掩模材料处的温度具体而言大于50℃，优选大于100℃，还更优选大于250℃，还更优选大于500℃，还更优选大于750℃。优选温度位于500℃至600℃之间。通过选择特定的热引发剂，可能大幅降低温度范围。在这种情况下还更优选的温度位于50℃与200℃之间。在热固化的情况下，可经由衬底和/或印模引入热量。如果经由印模引入热量，则印模应具有尽可能高的导热系数、尽可能小的热容量和/或尽可能小的热膨胀系数。
在固化的第二和优选实施方案中，通过电磁辐射进行固化。在这种情况下，衬底和/或印模至少部分、优选大部分地对各波长范围透明。特别优选地，压印模具有上述透明性，以使得可使用任何所需衬底。如果通过紫外光(优选UV光)进行固化，则具体而言电磁辐射具有在10 nm与2000 nm之间、优选在10 nm与1500 nm之间、更优选在10 nm与1000 nm之间、最优选在10 nm与500 nm之间、在所有当中最优选在10 nm与400 nm之间范围内的波长。
固化通常伴随有气体的产生。优选在掩模的过生长之前排出这些气体，以便避免气泡形成。在根据本发明特别优选的实施方案中，掩模的固化在涂布室中、特别是与涂布同时进行。由此，节省额外的方法步骤变得可能。在涂布室中掩模的固化优选在以下情况下进行：
(i) 涂布温度高于固化温度、特别是使掩模完全除气的温度，和/或
(ii) 除气过程在过生长之前结束。
如果这些点的至少一者无法实现，则在涂布之前在特有的单独的热处理步骤中固化掩模。
虽然在通过电磁辐射固化期间不优选将热辐射热量引入至系统中，但可通过与电磁辐射相互作用来间接加热压印模。因此，不管固化类型，优选以下参数组适合于压印模。
压印模的导热系数应尽可能高，以便确保尽可能快速的热传输。具体而言导热系数位于0.1 W/(m*K)与5000 W/(m*K)之间，优选在1 W/(m*K)与5000 W/(m*K)之间，还更优选在100 W/(m*K)与5000 W/(m*K)之间，最优选在400 W/(m*K)与5000 W/(m*K)之间。
压印模的热容量尽可能小，以便阻止热量的存储。对于大多数固体而言，在适中的温度和压力下，恒定体积下的热容量仅与恒定压力下的热容量稍有不同。因此，在本专利文件的其余部分中，在两种热容量之间不加以区别。此外，指定比热容量。压印模的比热容量具体而言低于20 kJ/(kg*K)，优选低于10 kJ/(kg*K)，还更优选低于1 kJ/(kg*K)，最优选低于0.5 kJ/(kg*K)，在所有当中最优选低于0.1 kJ/(kg*K)。
压印模的热膨胀系数应尽可能小，以便使通过高温差的压印模扭变最小化。热膨胀系数具体而言低于10-4 K-1，优选低于5*10-5 K-1，还更优选低于10-5 K-1，最优选低于5*10-6 K-1，最优选低于10-6 K-1，在所有当中最优选低于10-7 K-1。
在根据本发明的另一、尤其是第六方法步骤中，从掩模材料或固化的掩模上进行压印模的脱模。优选在不破坏压印材料的压印结构的情况下进行压印模的脱模。硬印模可在脱模期间导致压印结构的破坏。因此，优选地，将软印模用于压印以及脱模。还更优选地，使用箔印模。优选将这些剥除并因此允许压印模和掩模的还更有效的分离。
在根据本发明优选的另一、尤其是第七方法步骤中，一旦存在这种类型的残余层，即进行残余层的蚀刻。优选地，这种残余层形成为尽可能薄。残余层越薄，则蚀刻过程可越快地进行。残余层厚度具体而言小于1 μm，优选小于100 nm，还更优选小于10 nm，最优选小于1 nm。特别地，以下的一者或多者适合用作蚀刻化学品：
•无机酸，具体而言HF、HCl、H2SO4、HNO3和/或H3PO4，
•有机酸，具体而言甲酸和/或柠檬酸。
在根据本发明的优选、尤其是第八方法步骤中，涂布晶种层表面的可接近区域。特别地通过将组分(过生长层材料)、特别是原子沉积于可穿过掩模开口接近的晶种层表面上来进行涂布。在此，特别地组分也沉积于掩模表面上。因此，选择出具有极高迁移率的组分。这些从掩模表面扩散至掩模开口中，并且然后优选沉积于晶种层表面上，以使得在晶种层处发生掩模开口的连续填充，所述晶种层进入掩模开口中且优选向上生长，而掩模表面保持大致上、优选完全不含涂层材料。
涂布工艺优选在高温下发生。涂布温度具体而言大于50℃，优选大于200℃，还更优选大于500℃，还更优选大于1000℃，还更优选大于1500℃。
过生长层的生长特别地在不同阶段中进行。这些以具有下述时间的相继间隔更详细描述。
生长过程优选根据下文中所列举的层生长类型中的一者来进行：
•沃尔默(Volmer)-韦伯(Weber)生长，和/或
•弗兰克(Frank)-范德马维(van der Merve)生长和/或
•斯特兰斯基(Stranski)-克拉斯塔诺夫(Krastanow)生长
在第一涂布时间(或间隔)时，在代表第一晶种平面的晶种层的原始晶种层表面处进行组分的成核。
由于具体而言平行于层生长的极高涂布温度，在此时进行掩模材料的除气。除气应在层生长之前完全完成，因为否则层的品质因除气而受损。特别地，除气是由无机和/或有机组分的逸出所致，尤其在SSQ材料的情况下。由于有机组分特别是在SSQ材料中的除气和燃烧，SSQ材料被连续转化成硬质材料、特别是纯二氧化硅材料。因此这种除气工艺应通过特有的单独的方法步骤、在涂布(第八方法步骤)之前进行。在另一可想象但较不优选的实施方案中，涂布和除气同时进行，因为涂布本来就在高温下进行并通过合并工艺来加速并且消耗较少能量。
在第二涂布时间(或间隔)时，过生长层在掩模表面的方向上在掩模开口内生长。优选地，此生长以这种方式进行使得可随着离晶种层表面的距离增加而检测到缺陷密度、特别是位错密度的下降。位错密度具体而言小于1017 cm-2，优选小于1015 cm-2，还更优选小于1013 cm-2，还更优选小于1011 cm-2，更优选小于109 cm-2，在所有中最优选小于107 cm-2。同时，继续进行掩模材料的有机组分的除气或燃烧。除气或燃烧优选在过生长层生长到掩模表面之前完成，以便使过生长层中的气体夹杂降到最低或尽可能完全阻止所述气体夹杂。
在第三涂布时间(或间隔)时，晶种层到达掩模表面并且开始横向延伸和形成剩余过生长层，所述剩余过生长层行进超出掩模表面并且特别地形成过生长层的闭合非掩蔽区域。优选地，从此时起缺陷密度、特别是位错密度达到最小值。位错密度具体而言小于1011cm-2，优选小于109 cm-2，还更优选小于107 cm-2，还更优选小于105 cm-2，更优选小于103 cm-2，在所有中最优选小于101 cm-2。
在根据本发明的另一优选、尤其是第九方法步骤中，使过生长层生长到所需高度(通过用过生长层材料进一步加载)，以便获得具有限定厚度或限定层分布形状的所需的且根据本发明的最终产物。根据本发明的最终产物由至少一个掩模组成，所述掩模
•已通过压印技术结构化，并且
•被过生长层围绕，特别是范围极广地围绕。
在另一任选的、尤其是第十方法步骤中，特别是在已完成加工之后，过生长层的新产生表面可结合至一个(任选另外的)载体衬底。
在另一任选的、尤其是第十一方法步骤中，可去除第一载体衬底。替代地或额外地，可打薄背侧(即晶种层侧)。在背面打薄期间，通过研磨工艺完全去除掩模是可能的。掩模的完全去除仅在于其间生长的结构未被用作纳米点和/或纳米线结构情况下进行。在这种特定情况下，会通过层转移工艺将特别地贫缺陷的单晶和/或外延层转移至第二衬底的表面上。
本发明的其他特征和实施方案由权利要求书和针对附图的以下图式描述得出。在附图中：
图1a示出根据本发明的方法的实施方案的第一方法步骤的示意性截面图示(不完全按比例)，
图1b示出根据图1a的实施方案的第二方法步骤的示意性截面图示(不完全按比例)，
图1c示出根据图1a的实施方案的第三方法步骤的示意性截面图示(不完全按比例)，
图1d示出根据图1a的实施方案的第四方法步骤的示意性截面图示(不完全按比例)，
图1e示出根据图1a的实施方案的第五方法步骤的示意性截面图示(不完全按比例)，
图1f示出根据图1a的实施方案的第六方法步骤的示意性截面图示(不完全按比例)，
图1g示出根据图1a的实施方案的第七方法步骤的示意性截面图示(不完全按比例)，
图1h示出根据图1a的实施方案的第八方法步骤的示意性截面图示(不完全按比例)，
图1i示出图1h的示意性放大截面图示(不完全按比例)，
图1j示出图1h的示意性放大截面图示(不完全按比例)，
图1k示出图1h的示意性放大截面图示(不完全按比例)，
图1l示出根据图1a的实施方案的第九方法步骤的示意性截面图示(不完全按比例)，
图1m示出根据图1a的实施方案的任选第十方法步骤的示意性截面图示(不完全按比例)，
图1n示出根据图1a的实施方案的任选第十一方法步骤的示意性截面图示(不完全按比例)，以及
图2示出根据本发明的特定实施方案的示意性截面图示(不完全按比例)。
在附图中，相同的组件或具有相同功能的组件用相同的附图标记标识。
所有示出的附图仅是根据本发明的可想象方法步骤的示意性图示(不完全按比例)。特别地，用于掩蔽晶种层2的掩模6的结构的数量级位于微米和/或纳米范围内。将过生长层14施加至掩模6和晶种层2上。
图1a示出具有衬底表面1o的衬底1的截面图示，在第一方法步骤中，在衬底表面1o上沉积了具有晶种层表面2o的晶种层2。根据替代实施方案，衬底1自身可为晶种层2。晶种层2优选是单晶的，还更优选是单晶和外延的。特别地可通过沉积法来影响晶种层2的晶体取向。优选(100)和/或(111)晶体取向。在这种情况下，(hkl)取向理解为意指其中hkl平面平行于衬底1的表面1o的晶体取向。hkl指数是密勒(Miller)指数。
图1b示出第二方法步骤，其中将掩模材料3沉积于晶种层2的表面上。可通过所有已知沉积法来进行沉积。
因为掩模材料3优选以液体方式、特别是作为溶胶-凝胶沉积，所以为了清楚起见用凸状弯曲的表面弯曲示出掩模材料3 (以夸大的方式例示)。
在根据图1c的另一方法步骤中，进行将压印模4定位于掩模材料3上方。可特别地将压印模4相对于衬底1和/或相对于晶种层2定向并且对准。优选借助对准标志(如果这些存在的话，未绘入)进行对准。然而，在未结构化衬底的情况下，优选进行纯机械对准。
在根据图1d的另一方法步骤中，通过压印模4以这种方式结构化掩模材料3使得形成掩模通道11、优选是到达至晶种层2的掩模开口。掩模通道11的直径d具体而言小于10mm，优选小于1 mm，还更优选小于100 μm，最优选小于10 μm，在所有当中最优选小于1 μm。掩模通道11的深度t具体而言小于100 μm，优选小于10 μm，还更优选小于1 μm，最优选小于100 nm，在所有当中最优选小于10 nm。特别地，因此掩模通道11的深度t对应于掩模6的层厚度。具体而言，直径d与深度t之间的比例大于1，优选大于10，还更优选大于100，最优选大于200，在所有当中最优选大于300。
因此掩模开口优选具有大于深度t或与深度t大小相同的直径d。
掩模材料3的固化在图1e中示出。可用热和/或化学和/或电磁法进行固化。优选地，用电磁法进行固化，还更优选借助UV光。借助电磁辐射来固化的优点在于掩模材料3极小或实际上可忽略的延伸，而热固化可引起不能被忽略的热膨胀，这可使结构损坏和/或移位。
图1f示出脱模步骤。在脱模之后，掩模6保留在晶种层2上。如果在压印模4的脱模之后掩模6的掩模通道11未到达至晶种层2，即存在残余层12，则进行额外的蚀刻步骤(参照图1g)。通过这一蚀刻步骤去除残余层12，特别是在掩模通道11的区域中，以便暴露掩模通道11的区域中的晶种层2。优选地，在压印步骤期间避免产生残余层12，通过使压印模4行进到晶种层4处并且使掩模通道11的区域中的掩模材料3移位。
在根据图1h的另一方法步骤中，通过涂布系统7、特别地在高温下进行涂布。因此在涂布之前加热在其中进行涂布的加工室(未例示)。在涂布期间，使优选与晶种层2的晶种层材料相同的涂层材料8m经由材料流8穿过掩模通道11到达晶种层2的晶种层表面2o处。涂层材料8m在晶种层表面2o处结晶。
因涂布期间的高温产生的气体13从掩模材料3逸出，所述气体导致掩模材料3的固化。可想象的是涂布温度不足以将气体13从掩模材料3中排出。在这种情况下，在根据本发明过生长之前热处理掩模材料3直至所有气体13已从掩模材料3中排出。
图1i示出第一时间t1时掩模通道11中的一者的区域A (图1h)的放大图(不完全按比例)。掩模通道11具有结构大小d。在径向对称的掩模通道11的情况下，d将为平行于衬底表面1o的掩模通道11的直径。通过结构大小d，按照其晶种形成，涂层材料8m被限制于晶种层表面2o的一部分上。涂层材料8m的材料沉积优选外延地进行。这意指涂层材料8m在其生长期间保持晶种材料表面2o的结晶取向(hkl)。在此时，涂层材料8m的生长开始于晶种平面K1中，晶种平面K1与晶种层2的晶种表面2o重合。
图1j示出第二时间t2时掩模通道11的区域A的放大图(不完全按比例)。在此时，涂层材料8m早已生长至高度h1。在与原始晶种表面2o的一定距离处已生成了新的(更高的)晶种平面K2。表征性特征存在于随着离原始晶种表面2o的距离增加，缺陷密度、特别是位错10的位错密度降低。因此，随着离原始晶种表面2o的距离增加，向上生长、特别是单晶和/或外延的层变得越来越完美。
图1k示出第三时间t3时过生长层14在掩模6之上的过生长状态，在该时晶种平面K3位于掩模表面6o之上。涂层材料8m已特别均匀地分布在所有掩模开口11上。缺陷密度、特别是位错10的位错密度达到最小值并优选可忽略地小。因此，通过根据本发明的方法，产生了整面、单晶、特别是外延和无缺陷的层14。
图1l示出根据本发明的最终产物15，最终产物15由衬底1和新的、特别是单晶和/或外延的过生长层14组成，过生长层14优选在上侧面14o上无缺陷。最终产物15可用作进一步加工的起始点。晶种层2和过生长层14可特别地通过缺陷密度或位错密度彼此区分开。
过生长层14已优选范围极广地、优选完整地包围掩模6。使用根据本发明的方法，不仅可产生生长超出掩模6的大致上无缺陷、单晶和/或外延的层，而且是具有被包围的结构、特别是点（英语：dots）的层。如果这些结构的数量级位于纳米范围内，则谈及纳米点。需要这种类型的纳米结构以便产生具有非常特定性质、特别是基于量子力学效应的性质的半导体组件。因此纳米点是单晶和/或外延层的点，其被根据本发明压印的掩模围绕。纳米线（英语：nanowires）是特殊的情况。这些纳米线可在相应条件下通过单晶和/或外延层连续向上生长出孔隙来形成。因此当到达掩模表面时单晶和/或外延层并不横向汇集形成层，相反其生长继续未受阻地、通常到达掩模表面。
还可想象在不存在被包围的掩模6的情况下，仅使用已长成(gezüchteten)、单晶和/或外延、特别是无缺陷的过生长层14。为了从过生长层14去除掩模6，优选去除具有较不完美的晶种层2的侧面。
可设想过生长层14的加工，接着是根据图1m第二衬底1'在过生长层表面14o上的后续结合步骤。
在完成结合步骤之后，可想象第一衬底1的去除、接着是至少晶种层2的部分和/或过生长层14的部分的蚀刻和/或抛光和/或借助研磨设备16的背面研磨工艺。在这种情况下，特别地可去除完整的掩模6。因为晶种层2具有对衬底1的低粘附，衬底1的去除由此得以促进。特别优选进行如下工艺流程，其中首先对根据本发明产生的过生长层14背面研磨和/或抛光，接着是蚀刻工艺。使用最终蚀刻工艺来一方面消除应力并且另一方面去除通过研磨工艺产生的缺陷层。
图2示出最终产物的实施方案的根据本发明的另一侧视图(不完全按比例)，所述最终产物由多个纳米线17组成，纳米线17从掩模通道11生长出。与根据本发明的其他实施方案对比，纳米线17并不横向汇集形成过生长层，而是向上生长、特别是仅向上生长。
附图标记列表
1、1' 衬底
1o 衬底表面
2 晶种层
2o 晶种层表面
3 掩模材料
4 (压印-)印模
5 印模结构
5o 印模结构表面
6 掩模
7 涂布系统
8 材料流
8m 涂层材料
9 结晶平面(hkl)
10 晶格结构缺陷，特别是位错
11 掩模通道
12 残余层
13、13' 气体
14 过生长层
14o 过生长层表面
15 最终产物
16 研磨设备
17 纳米线
K1、K2、K3 晶种平面
h1、h2 高度
t 深度
d 直径

Claims (10)

1.一种将掩蔽的过生长层(14)施加至晶种层(2)上以用于生产半导体组件的方法，其特征在于将用于掩蔽所述过生长层(14)的掩模(6)压印至所述晶种层(2)上。
2.根据权利要求1所述的方法，其中所述晶种层(2)和/或所述过生长层(14)外延和/或单晶形成，特别地由下述材料中的一者或多者作为晶种层材料和/或过生长层材料：
•金属，具体而言Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Sn和/或Zn，
•半导体，具体而言Ge、Si、α-Sn、富勒烯、B、Se、Te
•化合物半导体，具体而言GaAs、GaN、InP、InxGa(1-x)N、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1-x)Cd(x)Te、BeSe、HgS、AlxGa(1-x)As、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe。
3.根据权利要求2所述的方法，其中相同的材料被用作晶种层材料和过生长层材料。
4.根据前述权利要求中至少一项所述的方法，其中所述掩模(6)由掩模材料压印，所述掩模材料特别地具有主要组分和次要组分，优选具有以下所列举主要组分中的一者或多者：
•倍半硅氧烷、特别是多面体低聚倍半硅氧烷(POSS)，和/或
•聚二甲基硅氧烷(PDMS)和/或
•原硅酸四乙酯(TEOS)和/或
•聚(有机)硅氧烷(硅酮)和/或
•全氟聚醚(PFPE)。
5.根据权利要求4所述的方法，其中将所述掩模材料施加至所述晶种层(2)上以掩蔽所述晶种层(2)，特别地借助下述方法中的一者：
•物理沉积法，特别是PVD，和/或
•化学沉积法，特别是CVD，优选PE-CVD，和/或
•湿化学沉积法，和/或
•涂布，具体而言旋涂或喷涂。
6.根据前述权利要求中至少一项所述的方法，其中借助压印光刻、优选借助纳米压印光刻来结构化所述掩模材料以形成所述掩模。
7.根据前述权利要求中至少一项所述的方法，其中在所述掩模(6)的施加之后，在未被所述掩模(6)覆盖的所述晶种层表面(2o)的涂布区域中，所述晶种层(2)被涂布有所述过生长层(14)。
8.根据前述权利要求中至少一项所述的方法，其中将所述过生长层(14)施加超出所述掩模(6)。
9.根据前述权利要求中至少一项所述的方法，其中在施加所述过生长层(14)之后，至少部分地去除、特别是磨除所述晶种层(2)。
10.一种最终产物(15)，其具有：
-晶种层(2)，其用于生产半导体组件，
-掩蔽的过生长层(14)，其在所述晶种层(2)上，具有比所述晶种层(2)更低的位错密度。
CN201580079657.4A 2015-05-21 2015-05-21 用于将过生长层施加至晶种层上的方法 Pending CN108368640A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/061251 WO2016184523A1 (de) 2015-05-21 2015-05-21 Verfahren zur aufbringung einer überwuchsschicht auf eine keimschicht

Publications (1)

Publication Number Publication Date
CN108368640A true CN108368640A (zh) 2018-08-03

Family

ID=53264658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079657.4A Pending CN108368640A (zh) 2015-05-21 2015-05-21 用于将过生长层施加至晶种层上的方法

Country Status (5)

Country Link
US (1) US10241398B2 (zh)
EP (1) EP3298181A1 (zh)
JP (1) JP6799007B2 (zh)
CN (1) CN108368640A (zh)
WO (1) WO2016184523A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023179868A1 (de) 2022-03-25 2023-09-28 Ev Group E. Thallner Gmbh Verfahren und substratsystem zum trennen von trägersubstraten

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292149A (zh) * 1998-02-27 2001-04-18 北卡罗莱纳州立大学 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
CN1460284A (zh) * 2001-03-27 2003-12-03 索尼公司 氮化物半导体器件及其制造方法
CN1588640A (zh) * 2004-08-19 2005-03-02 中国科学院物理研究所 在特定的蓝宝石图形衬底上制备高质量GaN基材料的方法
CN1744287A (zh) * 2005-07-29 2006-03-08 中国科学院上海微系统与信息技术研究所 氢化物气相外延生长氮化镓膜中的氧化铝掩膜及制备方法
CN101218662A (zh) * 2005-08-29 2008-07-09 弗莱堡混合材料股份有限公司 用于通过氢化物气相外延法制造自支撑半导体衬底的半导体衬底和掩模层及所述自支撑半导体衬底的制造方法
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
CN101469446A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 硅衬底上横向外延生长氮化镓的方法
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
CN102591142A (zh) * 2012-02-29 2012-07-18 青岛理工大学 用于蓝宝石衬底图形化的纳米压印装置及方法
US20130087526A1 (en) * 2011-10-06 2013-04-11 Hon Hai Precision Industry Co., Ltd. Method for making three-dimensional nano-structure array
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
EP2840618A1 (en) * 2012-04-18 2015-02-25 Hunetplus Co., Ltd. Method for fabricating nanopatterned substrate for high-efficiency nitride-based light-emitting diode
JP2015041750A (ja) * 2013-08-23 2015-03-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
US20150093847A1 (en) * 2012-04-19 2015-04-02 Hunetplus Co., Ltd. Method for fabricating nano-patterned substrate for high-efficiency nitride-based light-emitting diode
US20150125976A1 (en) * 2012-06-08 2015-05-07 Nanogan Limited Selective sidewall growth of semiconductor material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352912A (ja) * 1998-06-09 1999-12-24 Haru Corporation:Kk 電光表示装置
JP4208447B2 (ja) * 2001-09-26 2009-01-14 独立行政法人科学技術振興機構 Ｓｏｇを用いた室温ナノ−インプリント−リソグラフィー
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
EP2940526B1 (de) 2012-09-06 2021-07-14 EV Group E. Thallner GmbH Verfahren zum prägen
GB201319117D0 (en) * 2013-10-30 2013-12-11 Element Six Technologies Us Corp Semiconductor device structures comprising polycrystalline CVD Diamond with improved near-substrate thermal conductivity
JP6429031B2 (ja) * 2013-10-30 2018-11-28 日産化学株式会社 シルセスキオキサン化合物及び変性シリコーン化合物を含むインプリント材料

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292149A (zh) * 1998-02-27 2001-04-18 北卡罗莱纳州立大学 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
CN1460284A (zh) * 2001-03-27 2003-12-03 索尼公司 氮化物半导体器件及其制造方法
CN1588640A (zh) * 2004-08-19 2005-03-02 中国科学院物理研究所 在特定的蓝宝石图形衬底上制备高质量GaN基材料的方法
CN1744287A (zh) * 2005-07-29 2006-03-08 中国科学院上海微系统与信息技术研究所 氢化物气相外延生长氮化镓膜中的氧化铝掩膜及制备方法
CN101218662A (zh) * 2005-08-29 2008-07-09 弗莱堡混合材料股份有限公司 用于通过氢化物气相外延法制造自支撑半导体衬底的半导体衬底和掩模层及所述自支撑半导体衬底的制造方法
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
CN101469446A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 硅衬底上横向外延生长氮化镓的方法
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
US20130087526A1 (en) * 2011-10-06 2013-04-11 Hon Hai Precision Industry Co., Ltd. Method for making three-dimensional nano-structure array
CN102591142A (zh) * 2012-02-29 2012-07-18 青岛理工大学 用于蓝宝石衬底图形化的纳米压印装置及方法
EP2840618A1 (en) * 2012-04-18 2015-02-25 Hunetplus Co., Ltd. Method for fabricating nanopatterned substrate for high-efficiency nitride-based light-emitting diode
US20150093847A1 (en) * 2012-04-19 2015-04-02 Hunetplus Co., Ltd. Method for fabricating nano-patterned substrate for high-efficiency nitride-based light-emitting diode
US20150125976A1 (en) * 2012-06-08 2015-05-07 Nanogan Limited Selective sidewall growth of semiconductor material
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2015041750A (ja) * 2013-08-23 2015-03-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスおよびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
何丹农编著: "《纳米制造》", 31 December 2011, 华东理工大学出版社 *
周志敏等著: "《漫步LED世界 驱动电路设计篇》", 31 January 2013, 国防工业出版社 *
尚文胜等编著: "《半导体照明技术》", 31 August 2013, 华南理工大学出版社 *

Also Published As

Publication number Publication date
JP6799007B2 (ja) 2020-12-09
WO2016184523A1 (de) 2016-11-24
US10241398B2 (en) 2019-03-26
US20180120695A1 (en) 2018-05-03
JP2018523287A (ja) 2018-08-16
EP3298181A1 (de) 2018-03-28

Similar Documents

Publication Publication Date Title
KR101267648B1 (ko) 전사 리소그래피
Sun et al. Photolithographic route to the fabrication of micro/nanowires of III–V semiconductors
US8801946B2 (en) Method for making grating
CN103608897B (zh) 半导体薄膜结构以及其形成方法
US6858079B2 (en) Self-assembled photonic crystals and methods for manufacturing same
US9005502B2 (en) Mold and manufacturing method thereof
Roos et al. Nanoimprint lithography with a commercial 4-in. bond system for hot embossing
US20090115094A1 (en) Methods for making continuous nanochannels
Hua et al. Processing dependent behavior of soft imprint lithography on the 1-10-nm scale
Tétreault et al. Refractive index patterns in silicon inverted colloidal photonic crystals
CN103378229A (zh) 以填胶烧结方式制造选择性成长遮罩的方法
CN104221168A (zh) 制造供高效率氮化物发光二极体用的纳米图案化基材的方法
KR101828293B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
US7674717B2 (en) Method of fabricating periodic nano-structure arrays with different feature sizes
JP2004315342A (ja) 高密度柱状ＺｎＯ結晶膜体とその製造方法
KR20100074434A (ko) 쉐도우 증착과 나노전사 프린팅을 이용한 나노임프린트 리소그래피의 패턴전사 방법
CN103863999B (zh) 一种金属纳米结构的制备方法
CN108368640A (zh) 用于将过生长层施加至晶种层上的方法
US20090176060A1 (en) Process for Producing 3-Dimensional Mold, Process for Producing Microfabrication Product, Process for Producing Micropattern Molding, 3-Dimensional Mold, Microfabrication Product, Micropattern Molding and Optical Device
US20100055620A1 (en) Nanostructure fabrication
KR101886056B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자
KR101857647B1 (ko) 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
TWI438144B (zh) 具有奈米微構造基板的製備方法
US9218965B2 (en) GaN epitaxial growth method
WO2009015192A1 (en) Methods for growing selective areas on substrates and devices thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180803

RJ01 Rejection of invention patent application after publication