KR20070083146A - 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents
질화물 반도체 발광소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070083146A KR20070083146A KR1020060016471A KR20060016471A KR20070083146A KR 20070083146 A KR20070083146 A KR 20070083146A KR 1020060016471 A KR1020060016471 A KR 1020060016471A KR 20060016471 A KR20060016471 A KR 20060016471A KR 20070083146 A KR20070083146 A KR 20070083146A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive semiconductor
- semiconductor layer
- buffer layer
- light emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02F—DREDGING; SOIL-SHIFTING
- E02F3/00—Dredgers; Soil-shifting machines
- E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
- E02F3/96—Dredgers; Soil-shifting machines mechanically-driven with arrangements for alternate or simultaneous use of different digging elements
- E02F3/966—Dredgers; Soil-shifting machines mechanically-driven with arrangements for alternate or simultaneous use of different digging elements of hammer-type tools
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
- B28D1/26—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by impact tools, e.g. by chisels or other tools having a cutting edge
- B28D1/28—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by impact tools, e.g. by chisels or other tools having a cutting edge without cutting edge, e.g. chiseling machines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
본 발명은 질화물 반도체 발광소자에 관한 것으로서, 구체적으로 기판상에 질화갈륨(GaN)의 성장을 용이하게 하여 결정 부정합을 감소시켜 주기 위한 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 질화물 반도체 발광소자는, 합금 금속으로 성장된 버퍼층; 상기 버퍼층 위에 형성된 제 1도전형 반도체층; 상기 제 1도전형 반도체층 위에 형성된 활성층; 및 상기 활성층 위에 형성된 제 2도전형 반도체층을 포함한다.
또한 본 발명에 따른 질화물 반도체 발광소자 제조방법은, 기판 상에 합금 금속을 성장시켜 버퍼층을 형성하는 단계; 상기 버퍼층 위에 제 1도전형 반도체층을 형성하는 단계; 상기 제 1도전형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전형 반도체층을 형성하는 단계를 포함한다.
질화물, 반도체, 발광소자, 버퍼층
Description
도 1은 종래의 질화물 반도체 발광소자의 일 예를 도시한 예시도.
도 2a 내지 도 2c는 본 발명의 실시 예에 따라 질화물 반도체 발광소자의 제조과정을 나타낸 단면도.
도 3은 본 발명에 따른 질화물 반도체 발광소자의 다른 구조를 나타낸 단면도.
*도면의 주요부분에 대한 부호의 설명*
20...기판 21...버퍼층
22...제1도전형 반도체층 23...활성층
24...제2도전형 반도체층 25...제3도전형 반도체층
26...p형 전극 27...n형 전극
본 발명은 질화물 반도체 발광소자에 관한 것으로서, 구체적으로 기판상에 질화갈륨(GaN)의 성장을 용이하게 하여 결정 부정합을 감소시켜 주기 위한 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
질화물 반도체 발광소자들 중 대표적으로 GaN계 질화물 발광소자는 주로 사파이어 기판 또는 SiC 기판상에 성장되고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판상에 버퍼층(buffer layer)을 성장시킨다.
이후, 고온에서 이 버퍼층 위에 도펀트가 도핑되지 않은 GaN층, 실리콘이 도핑된 n형 GaN층 등을 형성한다. 이어서, 이 n형 GaN계 층상에 발광층을 형성하고, 이 발광층 위에 p형 GaN계 층을 더 형성함으로써 발광소자를 제조한다.
일반적인 질화물 반도체 발광소자는 도 1에 도시된 바와 같이 사파이어 또는 SiC의 기판(1) 상에 버퍼층(2), n-GaN층(3), 활성층(4), p-GaN층(5), 마그네슘이 도핑된 InGaN 층(6), 및 마그네슘이 도핑된 GaN 층(7)이 순차 적층되어 있고, 마그네슘이 도핑된 GaN 층(7) 및 n-GaN층(3) 상에는 절연막이 형성되어 각각 대응하는 p 전극(9)과 n 전극(10)이 형성됨으로써 질화물 반도체 발광소자를 형성한다.
이러한 질화물 반도체 발광소자 또는 레이저와 같은 광 디바이스를 구현하기 위해서 형성되는 버퍼층은 기판과 그 위에 성장하는 층 사이의 스트레스를 완충시키기 위한 역할을 하므로, 사파이어, SiC, 및 Si 등의 기판의 종류에 따라 GaN, AlGaN 등의 재질을 이용한 버퍼층 성장 기술을 적용하고 있다.
그러나, 무엇보다도 버퍼층과 기판과의 결정격자 상수의 차이가 크기 때문에, 버퍼층은 기판 및 버퍼층 위에 성장되는 층 사이에 전위(dislocation) 또는 공격자점(vacancy) 등의 격자결함이 발생한다. 따라서, 버퍼층은 기판과 버퍼층 상에 성장하는 층과의 결정 부정합(lattice mismatch)을 감소시키는 양질의 결정 격자 결합이 이루어져야 한다.
본 발명은 격자결함이 없이 우수한 결정 격자 결합 특성이 있는 버퍼층을 포함하는 질화물 반도체 발광소자 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 열적 충격에 의한 스트레스가 적은 버퍼층을 포함하는 질화물 반도체 발광소자 및 그 제조방법을 제공함에 있다.
본 발명에 따른 질화물 반도체 발광소자는,
합금 금속으로 성장된 버퍼층; 상기 버퍼층 위에 형성된 제 1도전형 반도체층; 상기 제 1도전형 반도체층 위에 형성된 활성층; 및 상기 활성층 위에 형성된 제 2도전형 반도체층을 포함한다.
바람직하게, 상기 버퍼층의 합금 금속은 Fe계 비정질 합금 금속, Ni계 비정질 합금 금속 , Co계 비정질 합금 금속 중 적어도 하나를 포함한다.
또한 본 발명에 따른 질화물 반도체 발광소자 제조방법은, 기판 상에 합금 금속을 성장시켜 버퍼층을 형성하는 단계; 상기 버퍼층 위에 제 1도전형 반도체층을 형성하는 단계; 상기 제 1도전형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전형 반도체층을 형성하는 단계를 포함한다.
상세하게는, 상기 제 2도전형 반도체층 및 활성층을 부분 식각하여 제 1도전형 반도체층을 노출시키는 단계; 상기 제 2도전형 반도체층 상에 p형 전극, 상기 제 1도전형 반도체층 상에 n형 전극을 각각 형성하는 단계를 더 포함한다.
상세하게는, 상기 기판을 버퍼층으로부터 제거하는 단계; 상기 제 2도전형 반도체층 상에 p형 전극, 상기 버퍼층의 저면에 n형 전극을 각각 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다. 본 발명에 따른 질화물 반도체 발광소자는 다중양자웰구조(MQW)를 가진 발광소자에 적용하여 설명하지만, 이에 한정되지 않고 다양한 발광소자에 적용될 수 있다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 질화물 반도체 발광소자의 제조과정을 나타낸 단면도이다.
먼저 도 2a에 도시된 바와 같이, 본 발명의 실시 예에 따라 예컨대, PVD 방법중 스퍼터링 방법을 위한 스퍼터링 챔버(도시되지 않음)에 사파이어 또는 SiC로 이루어진 기판(20)을 장착하게 된다.
상기 기판(20) 상에는 1500℃의 성장온도에서 73.5%의 Fe, 20.5%의 Si, 및 6%의 B로 이루어진 Fe-Si-B의 철합금을 시료로 하여 PVD 방법 중 예를 들어, 스퍼터링 방법으로 약 1~2 ㎛ 두께로 Fe-Si-B의 비정질(amorphous) 버퍼층(21)을 성장시킨다.
이어서, Fe-Si-B의 철합금으로 성장시킨 버퍼층(21)의 표면을 평탄하게 하기 위한 CMP(chemical-mechanical polishing)처리와 어닐링 과정을 수행하여, 최종적 으로 0.5~1 ㎛ 두께로 평탄한 표면을 가진 버퍼층(21)이 형성된다. 이러한 버퍼층(21)은 기판(20) 상에 합금 금속박을 소정 온도로 어닐링 처리하여 형성하게 된다. 이러한 상기 버퍼층(21)은 Fe계 비정질 합금 금속, Ni계 비정질 합금 금속 , Co계 비정질 합금 금속 중 적어도 하나를 포함한다.
이후, 상기 버퍼층(21) 상에는 NH3, TMGa, 및 Si와 같은 n형 도펀트를 포함한 실란가스를 공급하여 제 1도전형 반도체층(22)을 약 2㎛ 두께로 성장시킨다. 여기서, 상기 제 1도전형 반도체층(22)은 n-GaN 글래드층을 성장시킨 것이며, 상기 버퍼층(21)과 제 1도전형 반도체층(22) 사이에는 도펀트를 포함하지 않는 undoped GaN층을 더 형성할 수도 있다.
그리고, 도 2b에 도시된 바와 같이 기판(20)상에 버퍼층(21), 제 1도전형 반도체층(22)이 형성되면, 제 1도전형 반도체층(22) 상에 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 InGaN/InGaN로 구성된 다중양자우물(Multi-Quantum Well : MQW)의 활성층(23)이 형성된다. 이때, 활성층(23)의 조성은 InGaN/InGaN의 각 원소성분의 몰 비율에 차이를 두고 성장시킨 적층 구성일 수 있다.
상기 활성층(23)이 형성된 후, 상기 활성층(23) 상에는 수소를 캐리어 가스로 하여 1000℃로 분위기 온도를 높여 TMGa, 트리메틸알루미늄(TMAl), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}, 및 NH3을 공급하여 제 2도전형 반도체층(24)을 0.1 내지 0.3㎛의 두께로 성장시킨다. 여기서, 제 2도전형 반도체 층(24)에는 p-GaN 글래드층을 성장시킨 것이다.
그리고, 제 2도전형 반도체층(24) 상에는 n형 도펀트를 포함한 실란가스를 공급하여 얇은 제 3도전형 반도체층(25)을 부가적으로 형성하여 npn 구조의 발광소자를 형성할 수도 있다. 여기서, 제 3도전형 반도체층(25)은 n-GaN 글래드층을 성장시킨 것이다. 또한 본 발명은 상기와 같이 npn 구조의 발광소자 뿐만 아니라, 다른 접합 구조의 발광소자 예들 들면, 상기 기판(20) 상에 버퍼층(21), 제 1도전형 반도체층(22), 활성층(23), 제 2도전형 반도체층(24)의 적층 구조로 이루어진 pn 등의 접합구조의 발광소자로 구현할 수도 있다.
그리고, 상기 제 3도전형 반도체층(25)이 형성되면, n형 전극(27)을 형성하기 위해서 제 2도전형 반도체층(24) 및 활성층(23)의 일부 영역에 대해 소정 깊이까지 부분 에칭, 예를 들어 이방성 습식에칭을 실행하여 제 1 도전형 반도체층(22)을 노출시킨다.
상기 제 1도전형 반도체층(22)이 노출되면, 제 1 도전형 반도체층(22) 상에 티탄(Ti) 등으로 이루어진 n형 전극(27)을 형성하고, 제 2도전형 반도체층(24) 상에 니켈(Ni) 등으로 이루어진 p형 전극(26)을 형성한다.
도 3은 본 발명의 발광소자의 다른 구조를 나타낸 단도면이다. 이러한 본 발명은 n형 전극(27)을 형성함에 있어서, 활성층(23) 및 제 2도전형 반도체층(24)의 에칭 과정을 수행하지 않고 n형 전극(27)이 버퍼층(21)의 저면에 형성되게 할 수도 있어, 수직형 질화물 반도체 발광소자로 구현할 수도 있다. 구체적으로는 상기 버퍼층(21)이 전도성 물질이므로, 그 버퍼층(21)의 저면에 n형 전극이 형성되도록 한 다. 이를 위해 도 2b와 같은 구조에서 버퍼층(21)으로부터 그 하부의 기판(20)을 제거한 후, 제 2도전형 반도체층(24) 상에 p형 전극(26)을 형성하고, 버퍼층(21)의 저면에 n형 전극(27)을 형성할 수 있다. 그 개략도는 도 3과 같다.
한편, 본 발명에 따른 버퍼층(21)이 Fe 계열을 포함한 Fe-Si-B 합금을 이용할 수도 있으며, 또 Fe 계열 이외에 Co 또는 Ni을 포함하는 Co-Si-B 합금 또는 Ni-Si-B 합금을 이용하여 버퍼층(21)이 형성될 수 있다.
또한, 본 발명은 스퍼터링 방법을 이용하여 Fe-Si-B 합금을 버퍼층(21)으로 증착, 형성하는 실시형태 이외에, 1㎛ ~ 1.5㎛ 두께의 Fe-Si-B 합금 막(hoil)을 기판(20) 상에 겹쳐 놓은 후, 400℃ 내지 450℃의 분위기 온도에서 10 ~ 15분 동안 어닐링 처리를 수행하여 버퍼층(21)을 형성한다.
어닐링 처리를 수행한 후, 전술한 바와 같이 제 1도전형 반도체층(22), 활성층(23), 제 2도전형 반도체층(24), p형 전극(26), n형 전극(27) 등이 유사하게 순차적으로 형성될 수 있다.
종래의 GaN, AlGaN 등을 이용하여 버퍼층을 형성하면, GaN, AlGaN 등의 격자상수가 사파이어 또는 SiC 등의 기판이 가진 격자상수보다는 크고 버퍼층 상에 형성되는 GaN층의 격자상수보다는 작은 격자상수를 가지기 때문에, 격자결함이 해소될 수 없었다.
그러나, 본 발명에 따른 버퍼층을 형성하면 Fe-Si-B 합금의 버퍼층(21)의 격자상수가 기판(20)의 격자상수와 유사하므로 격자 부정합을 해소할 뿐만 아니라, 종래에 약 35% 정도의 열팽창 계수의 차이를 감소시킬 수 있다.
또한, 합금의 성질에 의해 활성층(23)의 광을 반사시키는 광반사(reflector) 효과, 및 하나의 지지작용을 하는 프레임과 같은 기능을 수행할 수 있기 때문에 웨이퍼 볼링(wafer bowling) 방지 효과도 있다.
본 발명의 기술사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 전술한 실시 예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 버퍼층의 격자상수가 기판 및 버퍼층 상에 형성된 질화물층의 격자상수와 유사하므로 격자 부정합을 해소할 뿐만 아니라, 열팽창 계수의 차이를 감소시킬 수 있게 된다.
본 발명은 또한 Fe, Co, Ni계 합금의 성질에 의해 광을 반사시키는 광반사(reflector) 효과, 및 지지기능에 의한 웨이퍼 볼링(wafer bowling) 방지효과가 있다.
Claims (12)
- 합금 금속으로 성장된 버퍼층;상기 버퍼층 위에 형성된 제 1도전형 반도체층;상기 제 1도전형 반도체층 위에 형성된 활성층; 및상기 활성층 위에 형성된 제 2도전형 반도체층을 포함하는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 제 2도전형 반도체층 위에 n형 질화물 반도체층으로 형성되는 제 3도전형 질화물층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 버퍼층의 합금 금속은 Fe계 비정질 합금 금속, Ni계 비정질 합금 금속 , Co계 비정질 합금 금속 중 적어도 하나를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 3항에 있어서,상기 Fe계 비정질 합금은 73.5%의 Fe, 20.5%의 Si, 및 6%의 B로 이루어진 Fe-Si-B 합금인 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 버퍼층의 저면에 n형 전극이 형성되고,상기 제 2도전형 반도체층 상에는 p형 전극이 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 제 1항에 있어서,상기 제 2도전형 반도체층에 p형 전극이 형성되고,상기 제 2도전형 반도체층 및 활성층의 부분 식각으로 노출된 제 1도전형 반도체층에 n형 전극이 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
- 기판 상에 합금 금속으로 버퍼층을 형성하는 단계;상기 버퍼층 위에 제 1도전형 반도체층을 형성하는 단계;상기 제 1도전형 반도체층 위에 활성층을 형성하는 단계;상기 활성층 위에 제 2도전형 반도체층을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
- 제 7항에 있어서,상기 버퍼층 형성단계는상기 기판상에 합금 금속박(hoil)을 구비하는 구비단계; 및 기판 상에서 상 기 구비된 합금 금속박을 400 내지 700 ℃의 분위기 온도에서 어닐링 처리를 하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
- 제 7항에 있어서,상기 버퍼층 형성단계는상기 기판상에 합금 금속을 스퍼터링 방법으로 증착하여 비정질 버퍼층으로 형성하는 단계; 및 상기 합금 금속을 구비한 상기 기판을 400 내지 700℃의 분위기 온도에서 어닐링 처리를 하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
- 제 7항에 있어서,상기 합금 금속은 Fe계 비정질 합금 금속, Ni계 비정질 합금 금속, Co계 비정질 합금 금속 중 적어도 하나를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
- 제 7항에 있어서,상기 제 2도전형 반도체층 및 활성층을 부분 식각하여 제 1도전형 반도체층을 노출시키는 단계; 상기 제 2도전형 반도체층 상에 p형 전극, 상기 제 1도전형 반도체층 상에 n형 전극을 각각 형성하는 단계를 더 포함하는 질화물 반도체 발광소자 제조방법.
- 제 7항에 있어서,상기 기판을 버퍼층으로부터 제거하는 단계; 상기 제 2도전형 반도체층 상에 p형 전극, 상기 버퍼층의 저면에 n형 전극을 각각 형성하는 단계를 더 포함하는 질화물 반도체 발광소자 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060016471A KR101189399B1 (ko) | 2006-02-20 | 2006-02-20 | 질화물 반도체 발광소자 및 그 제조 방법 |
US11/707,924 US7868350B2 (en) | 2006-02-20 | 2007-02-20 | Nitride semiconductor light-emitting device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060016471A KR101189399B1 (ko) | 2006-02-20 | 2006-02-20 | 질화물 반도체 발광소자 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070083146A true KR20070083146A (ko) | 2007-08-23 |
KR101189399B1 KR101189399B1 (ko) | 2012-10-10 |
Family
ID=38427301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060016471A KR101189399B1 (ko) | 2006-02-20 | 2006-02-20 | 질화물 반도체 발광소자 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7868350B2 (ko) |
KR (1) | KR101189399B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683398B2 (en) * | 2007-03-02 | 2010-03-23 | Mitsubishi Electric Corporation | Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof |
US9312436B2 (en) * | 2011-05-16 | 2016-04-12 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer |
KR101262725B1 (ko) * | 2011-08-08 | 2013-05-09 | 일진엘이디(주) | 누설전류 차단 효과가 우수한 질화물 반도체 발광소자 및 그 제조 방법 |
US20180053662A1 (en) * | 2016-08-17 | 2018-02-22 | Globalfoundries Inc. | Texturing of silicon surface with direct-self assembly patterning |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0307109A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
US5937274A (en) * | 1995-01-31 | 1999-08-10 | Hitachi, Ltd. | Fabrication method for AlGaIn NPAsSb based devices |
US6051847A (en) * | 1997-05-21 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Gallium nitride compound-based semiconductor light emitting device and process for producing gallium nitride compound-based semiconductor thin film |
US6287882B1 (en) * | 1999-10-04 | 2001-09-11 | Visual Photonics Epitaxy Co., Ltd. | Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same |
US6787814B2 (en) * | 2000-06-22 | 2004-09-07 | Showa Denko Kabushiki Kaisha | Group-III nitride semiconductor light-emitting device and production method thereof |
US6835962B2 (en) * | 2001-08-01 | 2004-12-28 | Showa Denko Kabushiki Kaisha | Stacked layer structure, light-emitting device, lamp, and light source unit |
KR100475414B1 (ko) * | 2002-03-27 | 2005-03-10 | 김영창 | 산화아연 박막상에서의 피-엔 접합 형성방법 및 피-엔접합 박막 |
-
2006
- 2006-02-20 KR KR1020060016471A patent/KR101189399B1/ko active IP Right Grant
-
2007
- 2007-02-20 US US11/707,924 patent/US7868350B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070194344A1 (en) | 2007-08-23 |
KR101189399B1 (ko) | 2012-10-10 |
US7868350B2 (en) | 2011-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5187610B2 (ja) | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 | |
US7001791B2 (en) | GaN growth on Si using ZnO buffer layer | |
KR101380717B1 (ko) | 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층 | |
KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
US20090087937A1 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
JP2015216378A (ja) | 窒化物半導体素子ならびにその製法 | |
KR20070102114A (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
JP2007106665A (ja) | 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板 | |
JP2005019872A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
US6967355B2 (en) | Group III-nitride on Si using epitaxial BP buffer layer | |
JP2009527913A5 (ko) | ||
US8125001B2 (en) | Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device | |
KR100639026B1 (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
US8633508B2 (en) | Semiconductor element and a production method therefor | |
JP2008103665A (ja) | 窒化物半導体デバイス及びその製造方法 | |
KR101189399B1 (ko) | 질화물 반도체 발광소자 및 그 제조 방법 | |
CN101330121B (zh) | 氮化物半导体发光装置的制造方法 | |
WO2004017432A1 (en) | Nitride semiconductor and fabrication method thereof | |
JP2013526781A (ja) | 緩和層上に成長したiii族窒化物発光デバイス | |
TW201010147A (en) | Light emitting diode device and method for fabricating thereof | |
JP5015480B2 (ja) | 半導体単結晶基板の製造方法 | |
JP2002110545A (ja) | 窒化物半導体素子のエピタキシャル成長 | |
US8633495B2 (en) | Nitride semiconductor light-emitting device and method of manufacturing the same | |
CN1972044A (zh) | 半导体器件及其制造方法 | |
KR100304733B1 (ko) | 질화물 반도체의 구조 및 그 결정성장방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170905 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180910 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190916 Year of fee payment: 8 |