KR20210146805A - 발광소자 및 발광소자의 제조 방법 - Google Patents

발광소자 및 발광소자의 제조 방법 Download PDF

Info

Publication number
KR20210146805A
KR20210146805A KR1020210065524A KR20210065524A KR20210146805A KR 20210146805 A KR20210146805 A KR 20210146805A KR 1020210065524 A KR1020210065524 A KR 1020210065524A KR 20210065524 A KR20210065524 A KR 20210065524A KR 20210146805 A KR20210146805 A KR 20210146805A
Authority
KR
South Korea
Prior art keywords
barrier layer
layer
source gas
nitride semiconductor
light emitting
Prior art date
Application number
KR1020210065524A
Other languages
English (en)
Inventor
히로키 콘도
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020200405A external-priority patent/JP7328558B2/ja
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20210146805A publication Critical patent/KR20210146805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

[과제]다중양자우물구조를 가지며, 높은 발광출력으로 자외광을 발광하는 발광소자와 그 발광소자의 제조 방법을 제공한다.
[해결 수단] n측 질화물 반도체층과, n측 질화물 반도체층 상에 형성된 질화물 반도체로 이루어지는 복수의 우물층과 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층과, 활성층 상에 형성된 p측 질화물 반도체층을 가지고, 상기 복수의 장벽층 중 적어도 하나의 장벽층은, n측 질화물 반도체층 측으로부터 순서대로, Al 및 Ga을 포함하는 제1 장벽층과, 상기 제1 장벽층에 접하여 형성되며 Al, Ga, 및 In을 포함하고 제1 장벽층보다 밴드갭 에너지가 작은 제2 장벽층을 가지고, 상기 복수의 우물층 중 적어도 하나의 우물층은, 제2 장벽층에 접하여 형성되고 제2 장벽층보다 작은 밴드갭 에너지를 가진다.

Description

발광소자 및 발광소자의 제조 방법{A LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 발광소자 및 발광소자의 제조 방법에 관한 것이다.
최근, 자외광을 발광하는 발광소자의 개발이 활발히 진행되고 있다. 예를 들면, 특허문헌 1에는, 자외광을 발하는 것에 적합한 다중양자우물구조를 가지는 발광소자가 개시되어 있다.
특허문헌 1: 일본특허공개 평9-153645호 공보
이와 같은, 다중양자우물구조를 가지며, 자외광을 발광하는 발광소자는, 보다 높은 발광출력을 갖도록 개량이 진행되고 있고, 아직 개선의 여지가 있다.
이에, 본 발명은, 다중양자우물구조를 가지며, 높은 발광출력으로 자외광을 발광하는 발광소자와, 그 발광소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 발광소자는,
n측 질화물 반도체층과,
상기 n측 질화물 반도체층 상에 형성된 질화물 반도체로 이루어지는 복수의 우물층과 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층과,
상기 활성층 상에 형성된 p측 질화물 반도체층을 가지고,
상기 복수의 장벽층 중 적어도 하나의 상기 장벽층은, 상기 n측 질화물 반도체층 측으로부터 순서대로, Al 및 Ga을 포함하는 제1 장벽층과, 상기 제1 장벽층에 접하여 형성되며 Al, Ga, 및 In을 포함하고 상기 제1 장벽층보다 밴드갭 에너지가 작은 제2 장벽층을 가지고,
상기 복수의 우물층 중 적어도 하나의 상기 우물층은, 상기 제2 장벽층에 접하여 형성되고 상기 제2 장벽층보다 작은 밴드갭 에너지를 가진다.
또한, 본 발명에 따른 발광소자의 제조 방법은,
n측 질화물 반도체층을 성장시키는 n측 질화물 반도체층 성장 공정과, 상기 n측 질화물 반도체층 상에 질화물 반도체로 이루어지는 복수의 우물층과 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층을 성장시키는 활성층 성장 공정과, 상기 활성층 상에 p측 질화물 반도체층을 성장시키는 p측 질화물 반도체층 성장 공정을 포함하는 질화물 반도체 발광소자의 제조 방법으로서,
상기 활성층 성장 공정은,
Al 원료 가스, Ga 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여 제1 장벽층을 성장시키는 제1 장벽층 성장 공정과,
Al 원료 가스, Ga 원료 가스, In 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여 상기 제1 장벽층 상에 제2 장벽층을 성장시키는 제2 장벽층 성장 공정과,
Ga 원료 가스 및 N 원료 가스를 포함하는 원료 가스를 사용하여 상기 제2 장벽층 상에 상기 제2 장벽층보다 밴드갭 에너지가 작은 우물층을 성장시키는 우물층 성장 공정,
을 포함한다.
본 발명의 일 실시형태에 따른 발광소자 및 발광소자의 제조 방법에 따르면, 다중양자우물구조를 가지며, 높은 발광출력으로 자외광을 발광하는 발광소자와 그 발광소자의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 발광소자의 구성을 나타내는 단면도이다.
도 2는 도 1에 나타내는 발광소자의 반도체 적층체의 구조를 나타낸 도면이다.
도 3은 도 2에 나타내는 반도체 적층체의 구조의 밴드갭 에너지를 나타낸 도면이다.
도 4a는 도 1에 나타내는 발광소자의 반도체 적층체의 다른 구조를 나타낸 도면이다.
도 4b는 도 1에 나타내는 발광소자의 반도체 적층체의 다른 구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 준비된 제1 기판의 상면에 n측 질화물 반도체층을 형성했을 때의 단면도이다.
도 6은 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제1 기판의 상면에 형성한 n측 질화물 반도체층 상에 제1 장벽층을 형성했을 때의 단면도이다.
도 7은 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제1 기판의 상면에 형성한 n측 질화물 반도체층 상에 제2 장벽층을 형성했을 때의 단면도이다.
도 8은 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제1 기판의 상면에 형성한 n측 질화물 반도체층 상에 우물층을 형성했을 때의 단면도이다.
도 9는 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제1 기판의 상면에 n측 질화물 반도체층을 거쳐 형성한 활성층 상에 p측 질화물 반도체층을 형성한, 제1 웨이퍼의 단면도이다.
도 10은 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제1 웨이퍼의 p측 질화물 반도체층 상에, 소정의 형상의 제2 전극을 형성했을 때의 단면도이다.
도 11은 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제2 전극이 형성된 제1 웨이퍼의 p측 질화물 반도체층 상에 절연막과, 금속층을 형성했을 때의 단면도이다.
도 12는 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 일방의 면에 금속층을 형성한 제2 기판을 준비하고, 제1 웨이퍼와 제2 기판을 대향시켰을 때의 단면도이다.
도 13은 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제작된 제2 웨이퍼의 단면도이다.
도 14는 본 발명의 일 실시형태 발광소자의 제조 방법에 있어서, 제2 웨이퍼의 n측 질화물 반도체층 상에, 소정의 패턴의 제1 전극을 형성했을 때의 단면도이다.
이하, 도면을 참조하면서, 본 발명을 실시하기 위한 실시 형태나 실시예를 설명한다. 또한, 이하에 설명하는 발광소자 및 발광소자의 제조 방법은, 본 발명의 기술 사상을 구체화하기 위한 것이고, 특정적인 기재가 없는 한, 본 발명을 이하의 것에 한정하지 않는다.
각 도면 중, 동일한 기능을 가지는 부재에는, 동일 부호를 부여하는 경우가 있다. 요점의 설명 또는 이해의 용이성을 고려하여, 편의상 실시 형태나 실시예로 나누어 나타내는 경우가 있으나, 다른 실시 형태나 실시예에서 나타낸 구성의 부분적인 치환 또는 조합은 가능하다. 후술하는 실시 형태나 실시예에서는, 앞에서 설명한 내용과 공통인 사항에 대한 기술을 생략하고, 다른 점에 대해서만 설명한다. 특히, 동일한 구성에 따른 동일한 작용 효과에 대해서는, 실시 형태나 실시예마다 일일이 언급하지 않는 것으로 한다. 각 도면이 나타내는 부재의 크기나 위치 관계 등은, 설명을 명확히 하기 위하여, 과장하여 나타내고 있는 경우도 있다.
질화물 반도체를 사용한 발광 다이오드 등의 발광소자에 사용되는 반도체 적층체는, n측 질화물 반도체층과, p측 질화물 반도체층과, n측 질화물 반도체와 p측 질화물 반도체의 사이에 형성된 활성층을 가진다. 활성층에는, 예를 들면, 복수의 우물층과 복수의 장벽층을 포함하는 다중양자우물구조가 사용되고, 청색광을 발하는 발광소자에서는, 예를 들면, InGaN으로 이루어지는 우물층이 사용된다. 또한, 자외광을 발하는 발광소자라도, 비교적 발광파장이 긴 경우, In의 함유량이 작은 InGaN으로 이루어지는 우물층을 사용하여 구성할 수 있다. 자외광을 발하는 발광소자에서는, AlGaN으로 이루어지는 장벽층을 사용할 수 있다.
그러나, 본 발명자가 다양한 검토를 하는 과정에서, InGaN으로 이루어지는 우물층과 AlGaN으로 이루어지는 장벽층을 교대로 포함하는 활성층은, 우물층과 장벽층 간의 격자상수차가 커져 격자완화가 생기기 쉽고, 또한, 우물층이나 장벽층의 표면 거칠기가 커지는 경향이 있다는 것을 알았다. 그리고, 본 발명자는 이들 요인으로 활성층에서의 재결합 확률이 저하되고 있는 것은 아닐까라고 생각하였다. 이에, 우물층과 장벽층 간의 격자상수차를 작게 하고, 또한 장벽층의 표면 거칠기를 작게 하기 위해서, 장벽층으로서 AlInGaN을 채용하는 것을 시도하였다. 그러나, InGaN으로 이루어지는 우물층과 AlInGaN으로 이루어지는 장벽층을 사용한 활성층은, 우물층과 장벽층 간의 격자상수차를 작게 할 수 있고, 장벽층의 표면 거칠기를 작게 하여 우물층을 결정성 좋게 성장시킬 수는 있었으나, 활성층에서의 재결합 확률은 거의 변화하지 않았다.
발명자는, 활성층에서의 전자와 정공의 재결합 확률이 거의 변화하지 않는 원인은, 장벽층에 In을 함유시킴으로써, 우물층의 밴드갭 에너지와 장벽층의 밴드갭 에너지와의 차가 작아지기 때문이라고 추측하였다. 즉, 우물층과 장벽층 간의 격자상수차는 작게 할 수 있으나, 우물층에서의 전자의 가둠 효과가 저감하여 활성층에서 재결합이 행해지기 어렵게 되었기 때문이 아닐까라고 추측하였다. 이에, 발명자는, Al, Ga, 및 In을 포함하는 장벽층(제2 장벽층)에 더하여, 제2 장벽층의 밴드갭 에너지보다 큰 밴드갭 에너지를 갖고 Al 및 Ga을 포함하는 장벽층(제1 장벽층)을, 제2 장벽층의 n측 질화물 반도체층 측에 배치하였다. 그 결과, 제1 장벽층을 형성하지 않은 발광소자와 비교하여, 재결합 확률을 향상시킬 수 있고, 높은 발광출력을 나타내는 발광소자를 얻을 수 있었다.
본 발명에 따른 발광소자는, 이상과 같은 지견에 기초로 하여 이루어진 것으로, n측 질화물 반도체층과, n측 질화물 반도체층 상에 형성된 질화물 반도체로 이루어지는 복수의 우물층과 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층과, 활성층 상에 형성된 p측 질화물 반도체층을 가지고, 복수의 장벽층 중 적어도 하나의 장벽층은, n측 질화물 반도체층 측으로부터 순서대로, Al 및 Ga을 포함하는 제1 장벽층과, 제1 장벽층에 접하여 형성되며, Al, Ga, 및 In을 포함하고 제1 장벽층보다 밴드갭 에너지가 작은 제2 장벽층을 가지고, 복수의 우물층 중 적어도 하나의 우물층은, 제2 장벽층에 접하여 형성되고 제2 장벽층보다 작은 밴드갭 에너지를 가진다.
실시 형태
이하, 도면을 참조하면서 본 실시형태의 발광소자와 그 발광소자의 제조 방법에 대해서 설명한다.
1. 발광소자
도 1은, 본 실시형태에 따른 발광소자(10)의 구성을 나타내는 단면도이다.
본 실시형태에 따른 발광소자(10)는, 도 1에 나타낸 바와 같이, 제2 기판(22)과, 제2 기판(22) 상에 배치된 금속층(40)과, 금속층(40) 상에 배치된 제2 전극(32) 및 절연막(35)과, 제2 전극(32) 및 절연막(35) 상에 배치된 반도체 적층체(1)와, 반도체 적층체(1) 상에 배치된 제1 전극(31)을 구비한다.
반도체 적층체(1)는, 제2 전극(32) 측으로부터 순서대로, 제2 전극(32)과 전기적으로 접속된 p측 질화물 반도체층(13)과, 활성층(12)과, n측 질화물 반도체층(11)을 포함한다. 제1 전극(31)은, n측 질화물 반도체층(11) 상에 배치되어, n측 질화물 반도체층(11)과 전기적으로 접속된다. 반도체 적층체(1)는, 제2 전극(32), 절연막(35), 및 금속층(40)을 통하여 제2 기판(22)에 접합되어 있다. 이에 의해, 예를 들면, 제2 기판(22)으로서 도전성을 갖는 반도체 기판 또는 금속으로 이루어지는 기판을 사용함으로써, 제2 기판(22)을 통하여 반도체 적층체(1)에 급전하는 것이 가능해진다. 이와 같은 구조를 가지는 반도체 적층체(1)는, 제1 전극(31)과 제2 전극(32)의 사이에 전압을 인가함으로써 활성층(12)을 발광시킬 수 있다. 반도체 적층체(1)가 발하는 광은, n측 질화물 반도체층(11)의 제1 전극(31)이 형성되어 있는 면 측에서 주로 출사된다.
이하, 본 실시형태의 발광소자(10)에 대하여 상세하게 설명한다.
<n측 질화물 반도체층>
n측 질화물 반도체층(11)은, 예를 들면, Si 등의 n형 불순물을 도핑한 질화물 반도체층을 가진다. n측 질화물 반도체층(11)은, 복수의 층을 포함하여 구성되어 있다. 또한, n측 질화물 반도체층(11)은, 예를 들면, 언도핑의 반도체층을 일부 포함하고 있어도 된다. 여기에서, 언도핑의 반도체층이란, 성장시킬 때 n형의 불순물을 첨가하지 않고 성장시킨 층을 말하며, 예를 들면, 인접하는 층으로부터 확산 등에 의해 혼입하는 불가피한 불순물을 포함하고 있어도 된다.
<p측 질화물 반도체층>
p측 질화물 반도체층(13)은, 예를 들면, Mg 등의 p형 불순물을 도핑한 질화물 반도체층을 가진다. p측 질화물 반도체층(13)은, 복수의 층을 포함하여 구성되어 있다. 또한, p측 질화물 반도체층(13)은, 예를 들면, 언도핑의 반도체층을 일부 포함하고 있어도 된다. p측 질화물 반도체층(13)은, 예를 들면, 활성층(12)과 접하여 형성되는 p형 클래드층과, p형 클래드층 상에 형성되는 p형 컨택트층을 가진다. p형 클래드층의 밴드갭 에너지는, 예를 들면, 제2 장벽층(2)의 밴드갭 에너지보다 크다. p형 컨택트층의 밴드갭 에너지는, 예를 들면, 제2 장벽층(2)의 밴드갭 에너지보다 작다.
<활성층>
활성층(12)은, 질화물 반도체로 이루어지는 복수의 우물층과, 질화물 반도체로 이루어지는 복수의 장벽층을 구비하고 있다. 본 실시형태에 따른 다중양자우물구조는, 도 2에 나타낸 바와 같이, n측 질화물 반도체층(11) 측으로부터 순서대로, 제1 장벽층(2) 및 제2 장벽층(3)을 포함하는 장벽층(4)과, 우물층(5)을 교대로 구비하고 있다.
(제1 장벽층)
제1 장벽층(2)은, n측 질화물 반도체층(11) 상에 적층된다. 제1 장벽층(2)은, Al 및 Ga을 포함하는 질화물 반도체층이다. Al 및 Ga을 포함하는 질화물 반도체층은, 예를 들면 3원 화합물이다. 제1 장벽층(2)의 일반식은 예를 들면, AlaGa1-aN (0 < a < 1)이다. 제1 장벽층(2)의 Al 혼정비는, 바람직하게는 0.05 ≤ a ≤ 0.15이다.
제1 장벽층(2)은, 도 3에 나타낸 바와 같이, 제2 장벽층(3)의 밴드갭 에너지보다 큰 밴드갭 에너지를 가진다. 또한, 제1 장벽층(2)은, 우물층(5)의 밴드갭 에너지보다 큰 밴드갭 에너지를 가진다.
제1 장벽층(2)의 막두께는, 제2 장벽층(3)의 막두께보다 두껍게 형성되는 것이 바람직하다. 제1 장벽층(2)의 막두께는, 예를 들면 10nm 이상 35nm 이하이다.
(제2 장벽층)
제2 장벽층(3)은, 제1 장벽층(2) 상에 적층된다. 제2 장벽층(3)은, Al, Ga, 및 In을 포함하는 질화물 반도체층이다. Al, Ga, 및 In을 포함하는 질화물 반도체층은, 예를 들면 4원 화합물이다. 제2 장벽층(3)의 일반식은 예를 들면, AlbIncGa1-b-cN (0 < b < 1, 0 < c < 1, b+c < 1)이다. 제2 장벽층(3)의 Al 혼정비는, 바람직하게는 0.05 ≤ b ≤ 0.15이다. 또한, 제2 장벽층(3)의 In 혼정비는, 바람직하게는 0.0001 ≤ c ≤ 0.01이다.
제2 장벽층(3)은, 도 3에 나타낸 바와 같이, 제1 장벽층(2)의 밴드갭 에너지보다 작고, 또한 우물층(5)의 밴드갭 에너지보다 큰 밴드갭 에너지를 가진다. 즉, 본 실시형태에 따른 발광소자(10)의 반도체 적층체(1)는, 제1 장벽층의 밴드갭 에너지 > 제2 장벽층의 밴드갭 에너지 > 우물층의 밴드갭 에너지의 관계를 가지는 밴드갭 에너지 구조를 가진다. 이와 같이 제2 장벽층(3)은, 제1 장벽층(2)의 밴드갭 에너지보다 작은 밴드갭 에너지를 가지기 때문에, 제1 장벽층(2)보다 광흡수가 생기기 쉽다고 하는 우려가 있다. 그 때문에, 제2 장벽층(3)의 막두께는, 제1 장벽층(2)의 막두께보다 얇게 형성되는 것이 바람직하다. 제2 장벽층(3)의 막두께는, 예를 들면 3nm 이상 25nm 이하이다.
(우물층)
우물층(5)은, 제2 장벽층(3) 상에 적층된다. 우물층(5)은, 질화물 반도체층이며, 자외광을 발광한다. 본 명세서에서는, 자외광은, 파장이 400nm 이하의 광을 의미한다. 질화물 반도체층은, 예를 들면 3원 화합물이다. 우물층(5)의 일반식은, 예를 들면, IneGa1-eN (0 ≤ e < 1)이다. In 혼정비는, 바람직하게는 0 ≤ e ≤ 0.09이다. 이와 같은 조성을 가지는 우물층(5)은, 자외광을 발광한다. 우물층(5)이 발하는 광의 피크 파장은, 예를 들면, 365nm 이상 400nm 이하이다. 우물층(5)의 피크 파장의 예로서는, 365nm이나 385nm이다.
또한, 우물층(5)의 In 혼정비는, 제2 장벽층(3)의 In 혼정비와 동일한 것이 바람직하다. 우물층(5)의 In 혼정비와 제2 장벽층(3)의 In 혼정비를 동일하게 함으로써, 우물층(5)과 제2 장벽층(3) 간의 격자상수차를 작게 할 수 있고, 우물층(5)과 제2 장벽층(3)의 계면에서의 격자완화가 억제된다.
우물층(5)은, 도 3에 나타낸 바와 같이, 제1 장벽층(2)의 밴드갭 에너지보다 작은 밴드갭 에너지를 가진다. 또한, 우물층(5)은, 제2 장벽층(3)의 밴드갭 에너지보다 작은 밴드갭 에너지를 가진다.
우물층(5)의 막두께는, 예를 들면 5nm 이상 30nm 이하이다. 복수의 우물층(5) 중, 일부의 우물층(5)의 막두께를 다른 우물층(5)의 막두께와 다르게 해도 된다.
이와 같이, Al, Ga, 및 In을 포함하는 제2 장벽층(3) 상에 우물층(5)이 적층됨으로써, 제2 장벽층(3)과 우물층(5)의 계면에서의 격자완화를 억제할 수 있고, 또한 표면 거칠기가 작은 제2 장벽층(3) 상에 우물층(5)을 결정성 좋게 성장시킬 수 있다.
이와 같이, 본 실시형태에서의 활성층은, n측 질화물 반도체층 측으로부터 순서대로, 제1 장벽층(2), 제1 장벽층(2)의 밴드갭 에너지보다 작은 밴드갭 에너지를 가지는 제2 장벽층(3), 및 제2 장벽층(3)의 밴드갭 에너지보다 작은 밴드갭 에너지를 가지는 우물층(5)을 구비한다. 이에 의해, 우물층(5)의 결정성을 개선할 수 있고, 동시에, 우물층(5)에서의 전자의 가둠 효과를 높게 할 수 있다. 그 결과, 전자와 정공의 재결합 확률을 높이고, 발광소자(10)의 발광출력을 높일 수 있다.
본 실시형태에서의 활성층(12)은, 도 3에 나타낸 바와 같이, 모든 장벽층(4)이 제1 장벽층(2) 및 제2 장벽층(3)의 2개의 장벽층으로 구성되어 있지만, 이에 한정되는 것이 아니다. 예를 들면, 복수의 장벽층(4) 중 일부의 장벽층(4)은 제1 장벽층(2) 및 제2 장벽층(3)의 2개의 장벽층으로 구성되어 있고, 다른 장벽층(4)은 제1 장벽층(2) 및 제2 장벽층(3) 중 일방의 장벽층으로 구성되어 있어도 된다. 예를 들면, 도 4a에 나타낸 바와 같이, 복수의 장벽층(4) 중 p측 질화물 반도체층(13)에 접하는 장벽층을 제1 장벽층(2)만으로 구성해도 된다. 이에 의해, 우물층(5)에서의 재결합 확률을 더욱 향상시킬 수 있다. 또한, 예를 들면, 도 4b에 나타낸 바와 같이, 복수의 장벽층(4) 중 p측 질화물 반도체층(13)에 가장 가까운 우물층(5)에 접하는 장벽층(4)을 제1 장벽층(2) 및 제2 장벽층(3)으로 구성하고, 다른 장벽층(4)을 제1 장벽층(2)만으로 구성해도 된다. 이에 의해, p측 질화물 반도체층(13)의 가까이에 위치하고, 전자와 정공의 재결합이 행해지기 쉬운 우물층(5)에서의 전자의 가둠 효과를 얻고, 모든 장벽층(4)을 제1 장벽층(2) 및 제2 장벽층(3)으로 구성하는 경우에 비해 제2 장벽층(2)에 의한 광흡수를 억제할 수 있다.
2. 발광소자의 제조 방법
본 실시형태에 따른 발광소자(10)의 제조 방법은,
(1) n측 질화물 반도체층을 성장시키는 n측 질화물 반도체층 성장 공정과,
(2) n측 질화물 반도체층 상에 질화물 반도체로 이루어지는 복수의 우물층과, 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층을 성장시키는 활성층 성장 공정과,
(3) 활성층 상에 p측 질화물 반도체층을 성장시키는 p측 질화물 반도체층 성장 공정과,
(4) 제1 전극 및 제2 전극을 형성하는 전극 형성 공정과,
(5) 절단 공정,
을 포함한다.
또한, 활성층 성장 공정은,
(2-1) Al 원료 가스, Ga 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여 제1 장벽층을 성장시키는 제1 장벽층 성장 공정과,
(2-2) Al 원료 가스, Ga 원료 가스, In 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여 상기 제1 장벽층 상에 제2 장벽층을 성장시키는 제2 장벽층 성장 공정과,
(2-3) Ga 원료 가스 및 N 원료 가스를 포함하는 원료 가스를 사용하여 상기 제2 장벽층 상에 상기 제2 장벽층보다 밴드갭 에너지가 작은 우물층을 성장시키는 우물층 성장 공정,
을 포함한다.
이하에, 도 5∼도 14를 참조하여, 본 실시형태의 발광소자의 제조 방법에 대하여 상세하게 설명한다. 도 5∼도 14에서는, 도면의 이해를 쉽게 하기 위해서 부재의 크기가 과장되어 그려지고 있는 경우가 있다. 특히, 도 6∼도 8에서는, 장벽층 및 우물층의 두께를 과장하여 그리고 있다.
(1) n측 질화물 반도체층 성장 공정
n측 질화물 반도체층 성장 공정에서는, 도 5에 나타낸 바와 같이, 예를 들면, 사파이어로 이루어지는 제1 기판(21)을 준비하고, 제1 기판(21) 상에, 예를 들면, n형 컨택트층, n형 클래드층을 성장시킴으로써, 제1 기판(21) 측에서부터 n형 컨택트층, n형 클래드층을 포함하는 n측 질화물 반도체층(11)을 형성한다. 또한, 제1 기판(21) 상에 버퍼층을 거쳐 n측 질화물 반도체층(11)을 형성하도록 해도 된다.
(2) 활성층 성장 공정
다음으로, n측 질화물 반도체층(11) 상에, 활성층(12)을 형성한다. 활성층(12)은, 질화물 반도체로 이루어지는 복수의 우물층과, 질화물 반도체로 이루어지는 복수의 장벽층을 구비한다. 활성층(12)은, 이하의 공정에 의해 형성된다.
(2-1) 제1 장벽층 성장 공정
먼저, Al 원료 가스, Ga 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여, 도 6에 나타낸 바와 같이, n측 질화물 반도체층(11) 상에 제1 장벽층(2)을 성장시킨다. 제1 장벽층(2)의 조성을, 예를 들면, AlGaN으로 할 경우에는, Al 원료 가스의 유량을 0.5sccm 이상 2sccm 이하로 설정하고, Ga 원료 가스의 유량을 20sccm 이상 50sccm 이하로 설정하고, N 원료 가스의 유량을 4slm 이상 10slm 이하로 설정함으로써, 제1 장벽층(2)을 형성할 수 있다.
제1 장벽층(2)은, 막두께가 10nm 이상 35nm 이하의 두께로 성장시키는 것이 바람직하다.
(2-2) 제2 장벽층 성장 공정
다음으로, Al 원료 가스, In 원료 가스, Ga 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여, 도 7에 나타낸 바와 같이, 제1 장벽층(2) 상에 제2 장벽층(3)을 성장시킨다. 제2 장벽층(3)의 조성을, 예를 들면, AlInGaN으로 할 경우에는, Al 원료 가스의 유량을 0.5sccm 이상 2sccm 이하로 설정하고, In 원료 가스의 유량을 3sccm 이상 15sccm 이하로, 바람직하게는 5sccm 이상 10sccm 이하로 설정하고, Ga 원료 가스의 유량을 20sccm 이상 50sccm 이하로 설정하고, N 원료 가스의 유량을 4slm 이상 10slm 이하로 설정함으로써, 제2 장벽층(3)을 형성할 수 있다. 이와 같이, 제2 장벽층 성장 공정에서의 Al 원료 가스, Ga 원료 가스, 및 N 원료 가스의 각 유량은, 제1 장벽층 성장 공정에서의 Al 원료 가스, Ga 원료 가스, 및 N 원료 가스의 각 유량과 동일하게 설정할 수 있다. 이에 의해, 제1 장벽층 성장 공정에서의 Al 원료 가스, Ga 원료 가스, 및 N 원료 가스의 방출을 정지하지 않고, 또는 이들 원료 가스의 유량을 변경하지 않고, 이들 3개의 원료 가스에 In 원료 가스를 소정의 유량으로 혼합시킴으로써, 제2 장벽층(3)을 형성할 수 있다. 즉, 제1 장벽층(2)과 제2 장벽층(3)을, 연속 공정에 의해 형성할 수 있다.
제2 장벽층(3)은, 막두께가 제1 장벽층(2)의 막두께보다 얇게 되도록 성장시키는 것이 바람직하다. 제2 장벽층(3)은, 3nm 이상 25nm 이하의 막두께로 성장시키는 것이 바람직하다.
(2-3) 우물층 성장 공정
다음으로, Ga 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여, 도 8에 나타낸 바와 같이, 제2 장벽층(3) 상에 우물층(5)을 성장시킨다. 우물층(5)의 조성을, 예를 들면, InGaN으로 할 경우는, In 원료 가스의 유량을 6sccm 이상 25sccm 이하로 설정하고, Ga 원료 가스의 유량을 20sccm 이상 50sccm 이하로 설정하고, N 원료 가스의 유량을 4slm 이상 10slm 이하로 설정함으로써, 우물층(5)을 형성할 수 있다. 우물층 성장 공정에서는, Al 원료 가스를 도입하지 않고 우물층(5)을 성장시키는 것이 바람직하다. 즉, Al 원료 가스의 유량을 0sccm으로 설정하여 우물층(5)을 성장시키는 것이 바람직하다.
우물층(5)은, 5nm 이상 30nm 이하의 막두께로 성장시키는 것이 바람직하다.
제1 장벽층 성장 공정, 제2 장벽층 성장 공정, 및 우물층 성장 공정을 반복함으로써, 복수의 제1 장벽층(2), 복수의 제2 장벽층(3), 및 복수의 우물층(5)을 포함하는 활성층(12)이 형성된다. 예를 들면, 활성층 성장 공정은, 제2 장벽층 성장 공정으로 종료된다. 또한, 도 8에서는, 도면의 이해를 쉽게 하기 위하여, 1개의 제1 장벽층(2), 1개의 제2 장벽층(3), 및 1개의 우물층(5)을 합쳐 활성층(12)의 부호를 붙이고 있다.
(3) p측 질화물 반도체층 성장 공정
그리고, 활성층(12) 상에, 예를 들면, p형 클래드층 및 p형 컨택트층을 성장시킴으로써, 활성층(12) 측으로부터 순서대로 p형 클래드층과 p형 컨택트층을 포함하는 p측 질화물 반도체층(13)을 형성한다.
이와 같은 공정에 의해, 도 9에 나타낸 바와 같이, 제1 기판(21) 상에, n측 질화물 반도체층(11), 활성층(12), 및 p측 질화물 반도체층(13)을 가지는 반도체 적층체 구조(1a)가 형성된 제1 웨이퍼(100)를 준비한다.
(4) 제1 전극 및 제2 전극을 형성하는 전극 형성 공정
다음으로, 도 10에 나타낸 바와 같이, p측 질화물 반도체층(13) 상에, 예를 들면 리프트오프 프로세스 등의 주지 기술을 사용하여, 소정의 패턴의 제2 전극(32)을 형성한다. 그리고, 도 11에 나타낸 바와 같이, p측 질화물 반도체층(13) 상의 제2 전극(32)이 형성되지 않은 부분에 절연막(35)을 형성하고, 또한, 제2 전극(32) 및 절연막(35) 상에, 금속층(40a)을 형성한다. 절연막(35)은, 예를 들면, 제2 전극(32) 상에 레지스트를 형성한 후, p측 질화물 반도체층(13) 상의 제2 전극(32)이 형성되지 않은 부분 및 레지스트 상에 절연막을 형성하고, 레지스트를, 레지스트 상에 형성된 절연막과 함께 제거함으로써 형성할 수 있다.
다음으로, 도 12에 나타낸 바와 같이, 별도로, 일방의 면에 금속층(40b)이 형성된 제2 기판(22)을 준비하고, 제2 기판(22)의 금속층(40b)과 제1 기판(21)의 금속층(40a)을 접합한다. 이에 의해, p측 질화물 반도체층(13) 상에 제2 전극(32)과, 절연막(35)과, 금속층(40a, 40b)을 통해 제2 기판(22)을 접합한다. 제2 기판(22)을 접합한 후, 예를 들면, 레이저 리프트오프나 웨트 에칭에 의해, 제1 기판(21)을 제거한다.
이상과 같이 하여, 제1 기판(21) 상에 형성한 반도체 적층체 구조(1a)를 제2 기판(22) 상으로 금속층(40)과 제2 전극(32) 및 절연막(35)을 통하여 전사한다. 또한, 금속층(40)은, 금속층(40a) 및 금속층(40b)이 접합하여 형성된 층이다. 이와 같이 하여, 도 13에 나타내는 것과 같은, 제2 기판(22) 상에, 표면에 n측 질화물 반도체층(11)이 노출한 반도체 적층체 구조(1a)를 구비한 제2 웨이퍼(200)를 준비한다. 즉, 제2 웨이퍼(200)에 있어서, 제2 기판(22) 상에는, 금속층(40)과 제2 전극(32) 및 절연막(35)을 거쳐 p측 질화물 반도체층(13), 활성층(12), n측 질화물 반도체층(11)이 제2 기판(22) 측에서부터 순서대로 적층되어 있다.
다음으로, 도 14에 나타낸 바와 같이, 제2 웨이퍼(200)의 반도체 적층체 구조(1a)의 일부를, 예를 들면, 반응성 이온 에칭 등의 드라이 에칭에 의해 제거함으로써 복수의 반도체 적층체(1)로 분리한다. 제2 웨이퍼(200)의 n측 질화물 반도체층(11) 상에, 소정의 패턴의 제1 전극(31)을 형성한다. 제1 전극(31)은, 상술한 제2 전극(32)의 형성 방법과 마찬가지로, 레지스트를 사용한 리프트오프 프로세스나 에칭 프로세스에 의해 형성할 수 있다.
(5)절단 공정
마지막으로, 제1 전극(31)이 형성된 제2 웨이퍼(200)를, 원하는 크기의 각각 발광소자(10)로 분할한다. 이 분할은, 다이싱 등에 의해, 도 14에 나타내는 소정의 절단 위치(CL)를 따라 행한다.
실시예 1.
실시예 1의 발광소자를 다음과 같이 제작하였다.
먼저, 사파이어로 이루어지는 제1 기판(21)을 준비하고, 그 위에 n형 컨택트층, n형 클래드층을 성장시킴으로써, 제1 기판(21) 측으로부터 순서대로 n형 컨택트층, n형 클래드층을 포함하는 n측 질화물 반도체층(11)을 형성하였다.
다음으로, n측 질화물 반도체층(11) 상에, Al0.095Ga0.905N으로 이루어지는 제1 장벽층(2)을 적층하였다. 제1 장벽층(2)의 막두께는 29nm의 두께로 성장시켰다. 제1 장벽층(2)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.78sccm으로 설정하고, Ga 원료 가스를 43sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
다음으로, 제1 장벽층(2) 상에, In0.005Ga0.995N으로 이루어지는 우물층(5)을 적층하였다. 우물층(5)의 두께는 8nm로 성장시켰다. 우물층(5)을 성장시킬 때의 각 원료 가스의 유량은, In 원료 가스를 15sccm으로 설정하고, Ga 원료 가스를 38sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
상기 제1 장벽층(2), 및 우물층(5)의 적층 구조를 4회 반복하여 형성하였다.
다음으로, 우물층(5) 상에 Al0.095Ga0.905N으로 이루어지는 제1 장벽층(2)을 적층하였다. 제1 장벽층(2)의 막두께는 15nm의 두께로 성장시켰다. 제1 장벽층(2)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.78sccm으로 설정하고, Ga 원료 가스를 43sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
다음으로, 제1 장벽층(2) 상에, Al0.0945In0.0005Ga0.9050N으로 이루어지는 제2 장벽층(3)을 적층하였다. 제2 장벽층(3)의 두께는 14nm의 두께로 성장시켰다. 제2 장벽층(3)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.78sccm으로 설정하고, In 원료 가스를 6sccm으로 설정하고, Ga 원료 가스를 43sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 제2 장벽층(3)은, 제1 장벽층(2)을 성장시킬 때 사용한 Al 원료 가스, Ga 원료 가스 및 N 원료 가스에 상기 유량으로 설정한 In 원료 가스를 혼합시켜서 성장시켰다.
다음으로, 제2 장벽층(3) 상에, In0.005Ga0.995N으로 이루어지는 우물층(5)을 적층하였다. 우물층(5)의 두께는 15nm로 성장시켰다. 우물층(5)을 성장시킬 때의 각 원료 가스의 유량은, In 원료 가스를 15sccm으로 설정하고, Ga 원료 가스를 38sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
그 후, 마지막으로 형성한 우물층(5) 상에, AlGaN으로 이루어지는 장벽층을 적층시킴으로써 활성층(12)을 형성하였다.
이와 같이 성장시킨 활성층(12)을 형성한 후, p형 클래드층과 p형 컨택트층을 포함하는 p측 질화물 반도체층(13)을 형성하여, 제1 웨이퍼(100)를 준비하였다.
다음으로, 제1 웨이퍼(100)의 p측 질화물 반도체층(13) 상에, 소정의 패턴의 제2 전극(32)을 형성하고, 금속층(40)을 거쳐 제2 기판(22)에 전사한다. 그 후, 제1 기판(21)을 제거하고, n측 질화물 반도체층(11) 상에 소정의 패턴의 제1 전극(31)을 형성하고, 발광소자(10)마다 절단하였다.
이상과 같이 형성된 실시예 1의 발광소자에 대하여 1000mA의 전류를 흘렸을 때의 발광출력을 평가하였다. 또한, 온도를 25℃와 85℃로 하여 구동시켰을 때의 출력을 각각 측정하고, 출력의 유지율(온도 85℃에서의 출력/온도 25℃에서의 출력)을 평가하였다. 또한, 발광소자의 발광파장의 반치폭과, 역방향 전압을 각각 평가하였다.
그 결과, 실시예 1의 발광소자의 발광출력은 1806.7mW이었다. 또한, 출력의 유지율이 85.3%, 발광파장의 반치폭이 8.6nm, 역방향 전압이 9.0V이었다.
참고예 1.
실시예 1의 발광소자에 있어서, 장벽층을 AlGaN으로 구성되는 단일층으로 한 것 이외에는, 실시예 1의 발광소자와 마찬가지로 하여 참고예 1의 발광소자를 제작하였다. 장벽층을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.78sccm으로 설정하고, Ga 원료 가스를 43sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 장벽층의 막두께는, 29nm로 성장시켰다.
이상과 같이 형성된 참고예 1의 발광소자에 대하여 1000mA의 전류를 흘렸을 때의 발광출력을 평가하였다. 또한, 실시예 1과 마찬가지로, 출력의 유지율, 발광파장의 반치폭, 및 역방향 전압을 각각 평가하였다.
그 결과, 참고예 1의 발광소자의 발광출력은 1779.6mW이었다. 또한, 출력의 유지율이 84.7%, 발광파장의 반치폭이 8.7nm, 이 8.5V이었다.
이 실시예 1 및 참고예 1의 평가 결과를 표 1에 기재한다. 또한, 표 1에 있어서, 장벽층이 제1 장벽층과 제2 장벽층으로 구성되어 있는 경우는, 「제1 장벽층/제2 장벽층」이라고 기재하고 있다. 또한, 「제1 장벽층/제2 장벽층」의 기재는, n측 질화물 반도체층 측으로부터 제1 장벽층과 제2 장벽층이 순서대로 적층되어 있는 것을 의미한다.
Figure pat00001
이들 결과로부터, 제1 장벽층(2)과, 제1 장벽층(2)의 밴드갭 에너지보다 작은 밴드갭 에너지의 제2 장벽층(3)을 가지는 장벽층(4)을 형성한 실시예 1의 발광소자는, 참고예 1의 발광소자보다 높은 발광출력인 것으로 확인되었다. 또한, 실시예 1의 발광소자는, 출력 유지율, 발광파장의 반치폭, 및 역방향 전압이 참고예 1의 발광소자보다 양호한 것으로 확인되었다. 이로써, 실시예 1의 발광소자는 참고예 1의 발광소자보다, 우물층에 있어서의 표면 거칠기가 양호하며, 또한 장벽층과 우물층 간의 격자완화가 억제되고 있다고 추측된다.
실시예 2.
실시예 2의 발광소자를 다음과 같이 제작하였다.
먼저, 사파이어로 이루어지는 기판을 준비하고, 그 위에 n형 컨택트층, n형 클래드층을 성장시킴으로써, 제1 기판(21) 측으로부터 순서대로 n형 컨택트층, n형 클래드층을 포함하는 n측 질화물 반도체층(11)을 형성하였다.
다음으로, n측 질화물 반도체층(11) 상에, Al0.095Ga0.905N으로 이루어지는 제1 장벽층(2)을 적층하였다. 제1 장벽층(2)의 막두께는 15nm의 두께로 성장시켰다. 제1 장벽층(2)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
다음으로, 제1 장벽층(2) 상에, Al0.0945In0.0005Ga0.9050N으로 이루어지는 제2 장벽층(3)을 적층하였다. 제2 장벽층(3)의 두께는 14nm의 두께로 성장시켰다. 제2 장벽층(3)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, In 원료 가스를 6sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 제2 장벽층(3)은, 제1 장벽층(2)을 성장시킬 때에 사용한 Al 원료 가스, Ga 원료 가스 및 N 원료 가스에 상기 유량으로 설정한 In 원료 가스를 혼합시켜서 성장시켰다.
다음으로, 제2 장벽층(3) 상에, In0.005Ga0.995N으로 이루어지는 우물층(5)을 적층하였다. 우물층(5)의 두께는 8nm로 성장시켰다. 우물층(5)을 성장시킬 때의 각 원료 가스의 유량은, In 원료 가스를 15sccm으로 설정하고, Ga 원료 가스를 45sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
상기 제1 장벽층(2), 제2 장벽층(3), 및 우물층(5)의 적층 구조를 4회 반복하여 형성하였다.
다음으로, 우물층(5) 상에, Al0.095Ga0.905N으로 이루어지는 제1 장벽층(2)을 적층하였다. 제1 장벽층(2)의 막두께는 15nm의 두께로 성장시켰다. 제1 장벽층(2)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
다음으로, 제1 장벽층(2) 상에, Al0.0945In0.0005Ga0.9050N으로 이루어지는 제2 장벽층(3)을 적층하였다. 제2 장벽층(3)의 두께는 14nm의 두께로 성장시켰다. 제2 장벽층(3)을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, In 원료 가스를 6sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 제2 장벽층(3)은, 제1 장벽층(2)을 성장시킬 때에 사용한 Al 원료 가스, Ga 원료 가스 및 N 원료 가스에 상기 유량으로 설정한 In 원료 가스를 혼합시켜서 성장시켰다.
다음으로, 제2 장벽층(3) 상에, In0.005Ga0.995N으로 이루어지는 우물층(5)을 적층하였다. 우물층(5)의 두께는 15nm로 성장시켰다. 우물층(5)을 성장시킬 때의 각 원료 가스의 유량은, In 원료 가스를 15sccm으로 설정하고, Ga 원료 가스를 45sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다.
그 후, 마지막으로 형성한 우물층(5) 상에, AlGaN으로 이루어지는 장벽층을 적층시킴으로써 활성층(12)을 형성하였다.
이와 같이 성장시킨 활성층(12)을 형성한 후, p형 클래드층과 p형 컨택트층을 포함하는 p측 질화물 반도체층(13)을 형성하여, 제1 웨이퍼(100)를 준비하였다.
다음으로, 제1 웨이퍼(100)의 p측 질화물 반도체층(13) 상에, 소정의 패턴의 제2 전극(32)을 형성하고, n측 질화물 반도체층(11) 상에 소정의 패턴의 제1 전극(31)을 형성하여, 발광소자(10)마다 절단하였다.
이상과 같이 형성된 실시예 2의 발광소자에 대하여 100mA의 전류를 흘렸을 때의 발광출력을 평가하였다. 또한, 발광소자의 발광파장의 반치폭과, 우물층의 표면 거칠기를 각각 평가하였다.
그 결과, 실시예 2의 발광소자의 발광출력은 48.7mW이었다. 또한, 발광파장의 반치폭이 12.4nm, 표면 거칠기가 5.3nm이었다.
참고예 2.
실시예 2의 발광소자에 있어서, 장벽층을 Al0.095Ga0.905N으로 구성되는 단일층으로 한 것 이외에는, 실시예 2의 발광소자와 마찬가지로 하여 참고예 2의 발광소자를 제작하였다. 장벽층을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 장벽층의 막두께는, 29nm로 성장시켰다.
이상과 같이 형성된 참고예 2의 발광소자에 대하여 100mA의 전류를 흘렸을 때의 발광출력을 평가하였다. 또한, 실시예 2와 마찬가지로, 발광소자의 발광파장의 반치폭과, 우물층의 표면 거칠기를 각각 평가하였다.
그 결과, 참고예 2의 발광소자의 발광출력은 47.4mW이었다. 또한, 발광파장의 반치폭이 12.6nm, 표면 거칠기가 6.0nm이었다.
참고예 3.
실시예 2의 발광소자에 있어서, 장벽층을 Al0.0945In0.0005Ga0.9050N으로 구성되는 단일층으로 한 것 이외에는, 실시예 2의 발광소자와 마찬가지로 하여 참고예 3의 발광소자를 제작하였다. 장벽층을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, In 원료 가스를 6sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 장벽층의 막두께는, 29nm로 성장시켰다.
이상과 같이 형성된 참고예 3의 발광소자에 대하여 100mA의 전류를 흘렸을 때의 발광출력을 평가하였다. 또한, 실시예 2와 마찬가지로, 발광소자의 반치폭과, 우물층의 표면 거칠기를 각각 평가하였다.
그 결과, 참고예 3의 발광소자의 발광출력은 48mW이었다. 또한, 발광파장의 반치폭이 12.3nm, 표면 거칠기 4.7nm이었다.
참고예 4.
실시예 1의 발광소자에 있어서, 제1 장벽층을 Al0.0945In0.0005Ga0.9050N으로 하고 제2 장벽층을 Al0.095Ga0.905N으로 한 것 이외에는, 실시예 2의 발광소자와 마찬가지로 하여 참고예 4의 발광소자를 제작하였다. 즉, 참고예 4의 발광소자는, 제1 장벽층의 조성을 실시예 2의 제2 장벽층의 조성과 동일하게 하고, 제2 장벽층의 조성을 실시예 2의 제1 장벽층의 조성과 동일하게 하여 제작된 발광소자다. 이와 같은 참고예 4의 발광소자는, 제2 장벽층의 밴드갭 에너지가 제1 장벽층의 밴드갭 에너지보다 크게 된다. 따라서, 참고예 4의 발광소자에서의 반도체 적층체의 밴드갭 에너지 구조는, 제2 장벽층의 밴드갭 에너지 > 제1 장벽층의 밴드갭 에너지 > 우물층의 밴드갭 에너지의 관계를 가지고 있다.
제1 장벽층을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, In 원료 가스를 6sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 제1 장벽층의 막두께는, 15nm로 성장시켰다. 제2 장벽층을 성장시킬 때의 각 원료 가스의 유량은, Al 원료 가스를 1.53sccm으로 설정하고, Ga 원료 가스를 39sccm으로 설정하고, N 원료 가스를 7slm으로 설정하였다. 제2 장벽층의 막두께는, 14nm로 성장시켰다.
이상과 같이 형성된 참고예 4의 발광소자에 대하여 100mA의 전류를 흘렸을 때의 발광출력을 평가하였다. 또한, 실시예 2와 마찬가지로, 발광소자의 발광파장의 반치폭과, 우물층의 표면 거칠기를 각각 평가하였다.
그 결과, 참고예 4의 발광소자의 발광출력은 47.3mW이었다. 또한, 발광파장의 반치폭이 12.5nm, 표면 거칠기가 6.6nm이었다.
이들 실시예 2, 및 참고예 2∼참고예 4의 평가 결과를 표 2에 기재한다. 또한, 표 2에 있어서, 장벽층이 제1 장벽층과 제2 장벽층으로부터 구성되어 있는 경우는, 「제1 장벽층/제2 장벽층」이라고 기재하고 있다. 또한, 「제1 장벽층/제2 장벽층」의 기재는, n측 질화물 반도체층 측으로부터 제1 장벽층과 제2 장벽층이 순서대로 적층되어 있는 것을 의미한다.
Figure pat00002
이들 결과로부터, 제1 장벽층(2)과, 제1 장벽층(2)의 밴드갭 에너지보다 작은 밴드갭 에너지의 제2 장벽층(3)을 가지는 장벽층(4)을 형성한 실시예 2의 발광소자는, 참고예 2∼참고예 4의 발광소자보다 높은 발광출력인 것이 확인되었다.
또한, 실시예 2 및 참고예 4로부터, 밴드갭 에너지의 관계가 제1 장벽층 > 제2 장벽층인 실시예 2의 발광소자가, 밴드갭 에너지의 관계가 제2 장벽층 > 제1 장벽층인 참고예 4의 발광소자보다 높은 발광출력인 것이 확인되었다. 이것은, 실시예 2가 참고예 4보다 높은 전자 가둠 효과를 가지기 때문이라고 추측된다. 또한, 실시예 2의 발광소자는, 발광파장의 반치폭이 참고예 2∼참고예 4의 발광소자와 동등하며, 우물층의 표면 거칠기는 참고예 2 및 참고예 4보다 양호한 값인 것으로 확인되었다. 이로써, 실시예 2의 발광소자는 참고예 2 및 참고예 4의 발광소자보다, 장벽층이나 우물층에서의 결정성이 양호한 것으로 추측된다. 실시예 2의 발광소자의 표면 거칠기는, 장벽층의 조성을 AlInGaN만으로 한 참고예 3과 비교하면 표면 거칠기는 좋지 않은 결과이지만, 실시예 2의 발광소자의 발광출력은, 참고예 3의 발광소자보다 높은 것으로 확인되었다. 이로써, 실시예 2의 발광소자는, 장벽층이나 우물층에서의 결정성을 양호하게 하면서, 높은 전자 가둠 효과를 가지고 있다고 추측된다.
이상, 본 발명의 실시 형태 및 실시예를 설명했으나, 개시 내용은 구성의 세부에 있어서 변화하여도 되며, 실시 형태 및 실시예에서의 요소의 조합이나 순서의 변화 등은 청구된 본 발명의 범위 및 사상을 벗어나지 않고 실현할 수 있는 것이다.
1 반도체 적층체
1a 반도체 적층체 구조
2 제1 장벽층
3 제2 장벽층
4 장벽층
5 우물층
10 반도체소자
11 n측 질화물 반도체층
12 활성층
13 p측 질화물 반도체층
21 제1 기판
22 제2 기판
31 제1 전극
32 제2 전극
35 절연막
40, 40a, 40b 금속층
100 제1 웨이퍼
200 제2 웨이퍼

Claims (13)

  1. n측 질화물 반도체층과,
    상기 n측 질화물 반도체층 상에 형성된 질화물 반도체로 이루어지는 복수의 우물층과, 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층과,
    상기 활성층 상에 형성된 p측 질화물 반도체층을 가지고,
    상기 복수의 장벽층 중 적어도 하나의 상기 장벽층은, 상기 n측 질화물 반도체층 측으로부터 순서대로, Al 및 Ga을 포함하는 제1 장벽층과, 상기 제1 장벽층에 접하여 형성되며 Al, Ga, 및 In을 포함하고 상기 제1 장벽층보다 밴드갭 에너지가 작은 제2 장벽층을 가지고,
    상기 복수의 우물층 중 적어도 하나의 상기 우물층은, 상기 제2 장벽층에 접하여 형성되고 상기 제2 장벽층보다 작은 밴드갭 에너지를 갖는 발광소자.
  2. 제1항에 있어서,
    상기 복수의 우물층 중 적어도 하나의 상기 우물층은 In을 포함하고,
    상기 복수의 우물층 중 적어도 하나의 상기 우물층의 In 혼정비는, 상기 제2 장벽층의 In 혼정비와 동일한 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 장벽층의 막두께는, 상기 제1 장벽층의 막두께보다 얇은 발광소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 복수의 장벽층의 각각은, 상기 제1 장벽층 및 상기 제2 장벽층을 가지는 발광소자.
  5. n측 질화물 반도체층을 성장시키는 n측 질화물 반도체층 성장 공정과, 상기 n측 질화물 반도체층 상에, 질화물 반도체로 이루어지는 복수의 우물층과 질화물 반도체로 이루어지는 복수의 장벽층을 구비한 자외광을 발하는 활성층을 성장시키는 활성층 성장 공정과, 상기 활성층 상에 p측 질화물 반도체층을 성장시키는 p측 질화물 반도체층 성장 공정을 포함하는 발광소자의 제조 방법으로서,
    상기 활성층 성장 공정은,
    Al 원료 가스, Ga 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여 제1 장벽층을 성장시키는 제1 장벽층 성장 공정과,
    Al 원료 가스, Ga 원료 가스, In 원료 가스, 및 N 원료 가스를 포함하는 원료 가스를 사용하여 상기 제1 장벽층 상에 제2 장벽층을 성장시키는 제2 장벽층 성장 공정과,
    Ga 원료 가스 및 N 원료 가스를 포함하는 원료 가스를 사용하여 상기 제2 장벽층 상에 상기 제2 장벽층보다 밴드갭 에너지가 작은 상기 우물층을 성장시키는 우물층 성장 공정,
    을 포함하는 발광소자의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 장벽층 성장 공정에서의 상기 Al 원료 가스, 상기 Ga 원료 가스, 및상기 N 원료 가스의 각 유량은, 상기 제1 장벽층 성장 공정에서의 상기 Al 원료 가스, 상기 Ga 원료 가스, 및 상기 N 원료 가스의 각 유량과 동일한 발광소자의 제조 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 장벽층 성장 공정에 있어서,
    상기 Al 원료 가스의 유량을 0.5sccm 이상 2sccm 이하로 설정하고, 상기 Ga 원료 가스의 유량을 20sccm 이상 50sccm 이하로 설정하고, 상기 N 원료 가스의 유량을 4slm 이상 10slm 이하로 설정하고,
    상기 제2 장벽층 성장 공정에 있어서,
    상기 Al 원료 가스의 유량을 0.5sccm 이상 2sccm 이하로 설정하고, 상기 Ga 원료 가스의 유량을 20sccm 이상 50sccm 이하로 설정하고, 상기 N 원료 가스의 유량을 4slm 이상 10slm 이하로 설정하고, 상기 In 원료 가스의 유량을 3sccm 이상 15sccm 이하로 설정하는 발광소자의 제조 방법.
  8. 제7항에 있어서,
    상기 제2 장벽층 성장 공정에 있어서, 상기 In 원료 가스의 유량을 5sccm 이상 10sccm 이하로 설정하는 발광소자의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 우물층 성장 공정에 있어서,
    상기 Ga 원료 가스의 유량을 20sccm 이상 50sccm 이하로 설정하고, 상기 N 원료 가스의 유량을 4slm 이상 10slm 이하로 설정하고, 상기 In 원료 가스의 유량을 6sccm 이상 25sccm 이하로 설정하는 발광소자의 제조 방법.
  10. 제9항에 있어서,
    상기 우물층 성장 공정에 있어서, 상기 Al 원료 가스를 도입하지 않고 상기 우물층을 성장시키는 발광소자의 제조 방법.
  11. 제5항 내지 제10항의 어느 한 항에 있어서,
    상기 제2 장벽층 성장 공정에 있어서, 상기 제2 장벽층의 막두께를 상기 제1 장벽층의 막두께보다 얇게 성장시키는 발광소자의 제조 방법.
  12. 제5항 내지 제11항의 어느 한 항에 있어서,
    상기 제1 장벽층 성장 공정에 있어서, 상기 제1 장벽층을 10nm 이상 35nm 이하의 두께로 성장시키는 발광소자의 제조 방법.
  13. 제5항 내지 제12항의 어느 한 항에 있어서,
    상기 제2 장벽층 성장 공정에 있어서, 상기 제2 장벽층을 3nm 이상 25nm 이하의 두께로 성장시키는 발광소자의 제조 방법.
KR1020210065524A 2020-05-27 2021-05-21 발광소자 및 발광소자의 제조 방법 KR20210146805A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2020-091976 2020-05-27
JP2020091976 2020-05-27
JPJP-P-2020-200405 2020-12-02
JP2020200405A JP7328558B2 (ja) 2020-05-27 2020-12-02 発光素子及び発光素子の製造方法

Publications (1)

Publication Number Publication Date
KR20210146805A true KR20210146805A (ko) 2021-12-06

Family

ID=78705607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065524A KR20210146805A (ko) 2020-05-27 2021-05-21 발광소자 및 발광소자의 제조 방법

Country Status (4)

Country Link
US (2) US11888089B2 (ko)
KR (1) KR20210146805A (ko)
CN (1) CN113745377A (ko)
TW (1) TW202147635A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153645A (ja) 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4032636B2 (ja) 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
JP4334129B2 (ja) 2000-11-07 2009-09-30 シャープ株式会社 窒化物半導体発光素子とそれを含む光学装置
JP4075324B2 (ja) 2001-05-10 2008-04-16 日亜化学工業株式会社 窒化物半導体素子
EP1667292B1 (en) 2003-08-26 2010-11-03 Sony Corporation GaN III-V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
KR100482511B1 (ko) 2004-02-05 2005-04-14 에피밸리 주식회사 Ⅲ-질화물계 반도체 발광소자
JP2008288532A (ja) 2007-05-21 2008-11-27 Rohm Co Ltd 窒化物系半導体装置
WO2008153130A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物半導体発光素子及び窒化物半導体の製造方法
JP5261313B2 (ja) 2009-07-31 2013-08-14 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP5143171B2 (ja) 2010-03-17 2013-02-13 株式会社東芝 半導体発光素子及びその製造方法
JP5653327B2 (ja) 2011-09-15 2015-01-14 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
JP5468709B2 (ja) * 2012-03-05 2014-04-09 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
TWI505500B (zh) * 2012-06-07 2015-10-21 Lextar Electronics Corp 發光二極體及其製造方法
US9985168B1 (en) * 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
JP6135954B2 (ja) 2015-10-22 2017-05-31 ウシオ電機株式会社 窒化物半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153645A (ja) 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子

Also Published As

Publication number Publication date
US11888089B2 (en) 2024-01-30
TW202147635A (zh) 2021-12-16
US20240113253A1 (en) 2024-04-04
CN113745377A (zh) 2021-12-03
US20210376191A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
JP4954536B2 (ja) 窒化物半導体発光素子
JP4892618B2 (ja) 半導体発光素子
JP4929367B2 (ja) 半導体発光素子及びその製造方法
JP2014067893A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2004088054A (ja) Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP5337862B2 (ja) 半導体発光素子
US7863623B2 (en) Semiconductor light emitting device
KR20210146805A (ko) 발광소자 및 발광소자의 제조 방법
JP7328558B2 (ja) 発光素子及び発光素子の製造方法
JP2006324280A (ja) 半導体発光素子
KR100357118B1 (ko) 질화물 발광소자
JP2022163904A (ja) 半導体発光素子
JP7469677B2 (ja) 窒化物半導体素子
JP5554387B2 (ja) 半導体発光素子
JP2012060170A (ja) 半導体発光素子及びその製造方法
JP2004335792A (ja) 酸化物半導体発光素子
JP7140978B2 (ja) 窒化物半導体発光素子の製造方法
WO2015001692A1 (ja) 半導体発光素子
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP6785221B2 (ja) 半導体発光素子
JP2006324279A (ja) 半導体素子
JP2003347681A (ja) 窒化物半導体素子
JP5764184B2 (ja) 半導体発光素子
JP5364818B2 (ja) 半導体発光素子及びその製造方法
WO2017081947A1 (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination