JP2009503823A - オプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2009503823A
JP2009503823A JP2008523121A JP2008523121A JP2009503823A JP 2009503823 A JP2009503823 A JP 2009503823A JP 2008523121 A JP2008523121 A JP 2008523121A JP 2008523121 A JP2008523121 A JP 2008523121A JP 2009503823 A JP2009503823 A JP 2009503823A
Authority
JP
Japan
Prior art keywords
semiconductor chip
optoelectronic semiconductor
active region
doped
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008523121A
Other languages
English (en)
Other versions
JP5167127B2 (ja
Inventor
アヴラメスク アドリアン
ヘルレ フォルカー
ヘッペル ルッツ
ペーター マティアス
ザバティール マティアス
シュトラウス ウーヴェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009503823A publication Critical patent/JP2009503823A/ja
Application granted granted Critical
Publication of JP5167127B2 publication Critical patent/JP5167127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Device Packages (AREA)

Abstract

本発明はオプトエレクトロニクス半導体チップに関し、このオプトエレクトロニクス半導体チップは、半導体チップ（２０）の成長方向（ｃ）において、アクティブ領域（２）に対するｐドープされたバリア層（１）、電磁放射の生成に適しており、六方晶系の化合物半導体をベースとするアクティブ領域（２）、アクティブ領域（２）に対するｎドープされたバリア層（３）の順序で複数の領域を有する。さらに本発明はそのようなオプトエレクトロニクス半導体チップを備えたモジュールおよびそのようなオプトエレクトロニクス半導体チップの製造方法に関する。

Description

本発明はオプトエレクトロニクス半導体チップに関する。
刊行物US 2003/0085409A1にはオプトエレクトロニクス半導体チップが記載されている。
本発明の課題は、効率が改善されたオプトエレクトロニクス半導体チップを提供することである。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップはこの半導体チップのアクティブ領域に対するｐドープされたバリア層を有し、このバリア層は成長方向においてアクティブ領域の前段に配置されている。すなわち、半導体チップの成長基板から見て、先ずアクティブ領域に対するｐドープされたバリア層が現われ、次にアクティブ領域が続く。したがってｐドープされたバリア層（閉じ込め層）はアクティブ領域よりも空間的に成長基板の近傍に配置されている。ｐドープされたバリア層は有利には、アクティブ領域に対するｐ導電型のバリア層である。ｐドープされたバリア層はｐドープされた材料からなる複数の単層を含むことができる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、成長方向においてｐドープされたバリア層の後段には半導体チップのアクティブ層が配置されている。有利にはアクティブ領域は放射の生成に適している。すなわち、電流が半導体チップに供給されると、アクティブ領域においてはキャリアの再結合により電磁放射が生成され、この電磁放射の少なくとも一部が半導体チップから放出される。アクティブ領域は有利には一連の層によって実現されている。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、アクティブ領域は六方晶系の化合物半導体をベースとする。
このことは本発明に関連して、アクティブ領域またはこのアクティブ領域の少なくとも１つの層が六方晶系の化合物半導体を含むことを意味している。すなわち、少なくともアクティブ領域は六方晶系の超格子構造を有する。例えば全てのオプトエレクトロニクス半導体チップは六方晶系の化合物半導体をベースとする。すなわち、半導体チップの半導体材料は六方晶系の超格子構造を有する。
六方晶系の化合物半導体は例えば、化学元素周期表のＩＩ主族の元素とＶＩ主族の元素との二元、三元および／または四元の化合物からなる半導体構造体である。例えば以下の化合物が考えられる：ＺｎＯ，ＺｎＭｇＯ，ＣｄＳ，ＺｎＣｄＳ，ＭｇＢｅＯ。さらに六方晶系の化合物半導体は、ＩＩＩ主族の元素と窒化物との二元、三元および／または四元の化合物からなる半導体構造体である。例えば、以下の半導体構造のうちの１つが考えられる：ＢＮ，ＡｌＧａＮ，ＧａＮ，ＡｌＧａＩｎＮまたは別のＩＩＩ−Ｖ族化合物。
アクティブ領域における化合物半導体材料は必ずしも上述の式のうちのいずれか１つによる数学的に正確な組成を有していなくてもよい。むしろこの材料は、その特徴的な物理特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な成分を含有することができる。しかしながら分かり易くするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子の主要な構成成分のみが含まれている。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、成長方向においてアクティブ領域の後段にはこのアクティブ層のｎドープされたバリア層が配置されている。すなわち、成長方向においてアクティブ領域にはｎドープされたバリア層が続く。したがってｎドープされたバリア層はアクティブ領域よりも空間的に成長基板から離れて配置されている。有利には、ｎドープされたバリア層はｎドープされた材料からなる複数の単層を含む。ｎドープされたバリア層はアクティブ領域に対するバリア層を表す。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、半導体チップは成長方向において複数の領域を以下の順序で有する。アクティブ領域に対するｐドープされたバリア層、電磁放射の生成に適しており、且つ六方晶系の化合物半導体をベースとするアクティブ領域、およびアクティブ領域に対するｎドープされたバリア層である。すなわち成長方向において、アクティブ領域に対するｐ導電型のバリア層の後段にはアクティブ領域が配置されており、このアクティブ領域の後段にはやはりアクティブ領域に対するｎ導電型のバリア層が配置されている。ｐ導電型のバリア層とｎ導電型のバリア層はアクティブ領域におけるキャリアを制限する。有利には、成長方向は半導体チップの結晶学的なｃ軸に平行である。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、アクティブ領域はＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、をベースとする。
このことは本発明との関連において、アクティブ領域またはこのアクティブ領域の少なくとも１つの層が窒化物−ＩＩＩ／Ｖ族化合物半導体材料、有利にはＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、を含むことを意味している。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、ＩＮyＧａ1-x-yＡｌxＮ材料の特徴的な物理特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な成分を含有することができる。しかしながら分かり易くするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子、例えばＡｌ，Ｇａ，Ｉｎ，Ｎの主要な構成要素のみが含まれている。
有利には、アクティブ領域は半導体チップの動作時に以下のスペクトル領域のうちの１つの電磁放射の生成に適している：紫外線、青、青緑、黄または赤。例えば、放出波長をインジウム濃度により調整することができる。有利には、アクティブ領域はＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-yＮ、但し０＜ｙ≦１、をベースとする。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、半導体チップは成長方向において複数の領域を以下の順序で有する。アクティブ領域に対するｐドープされたバリア層、電磁放射の生成に適しており、且つＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ＝１、をベースとするアクティブ領域、およびアクティブ領域に対するｎドープされたバリア層である。すなわち成長方向において、アクティブ領域に対するｐ導電型のバリア層の後段にはアクティブ領域が配置されており、このアクティブ領域の後段にはやはりアクティブ領域に対するｎ導電型のバリア層が配置されている。ｐ導電型のバリア層とｎ導電型のバリア層はアクティブ領域におけるキャリアを制限する。半導体チップは有利にはＧａ面（Ga-face）成長モードで成長されている。成長方向は結晶学的なｃ軸に平行である。
オプトエレクトロニクス半導体チップはことに以下の認識を利用する。六方晶系の化合物半導体、例えばＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１，０≦ｙ≦１且つｘ＋ｙ≦１、をベースとする半導体チップでは、例えばＩｎＧａＮ量子箱を含むことができるアクティブ領域において、極性のウルツ鉱結晶構造およびアクティブ領域内の応力に基づき圧電フィールドが生じる。これらの圧電フィールドは成長方向に沿って配向されている。これらのフィールドの極性は半導体チップが成長される成長モードに依存する。例えば、有機金属気相エピタキシ（ＭＯＶＰＥ）が使用される場合には、有利にはＧａ面成長モードで成長される。例えばこのことはＧａＮ結晶に関して、結晶を形成するＧａＮ二重層では結晶の成長基板側とは反対側の表面の方向にガリウム原子があることを意味している。成長方向が結晶学的なｃ軸に並行に延びるＧａ面成長モードで成長された結晶においては、結晶学的なｃ軸および電界は基板から結晶表面に向かって示される。アクティブ領域における応力に起因する圧電フィールドの極性は反対の方向を有する。極性によって誘導される格子電荷はアクティブ領域結晶表面と対向する側においては負であり、アクティブ領域の基板の切断面および成長された結晶に対向する側においては正である。ｃ軸の方向における圧電フィールドの極性はＧａ面成長モードでは僅かにしか影響を受けない。
成長方向、すなわち結晶学的なｃ軸に平行な方向においてｎ導電型のバリア層、アクティブ領域、ｐ導電型のバリア層が連続して続く、アクティブ領域についての層の順序では、圧電フィールドにより不利なバリア構造が生じ、このバリア構造はアクティブ領域へのキャリア注入を弱める。この制限によって、その種のオプトエレクトロニクス半導体チップは、半導体チップ内に供給される電流密度と共に大幅に低下する内部量子効率を有する。本発明において提案される成長方向におけるｐドープされたバリア層、アクティブ領域、ｎドープされたバリア層の順序は、アクティブ領域におけるキャリアの閉じ込めを支援するために圧電フィールドのこの極性を利用する。すなわち圧電フィールドは層構造のこの順序において、アクティブ領域におけるキャリアの改善された閉じ込めに寄与する。内部量子効率はこれによってほぼ電流密度に依存しなくなる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、ｐドープされたバリア層とアクティブ領域との間に拡散バリアが配置されている。拡散バリアは、バリア層からアクティブ領域へのｐドーパントの侵入を阻止することに適している。すなわち、極僅かな量のｐドーパントしか拡散バリアを通過してｐドープされたバリア層からアクティブ領域に達しない。拡散バリアは成長方向においてｐドープされたバリア層の後段に配置されており、またアクティブ領域の前段に配置されている。拡散バリアを直接的にｐドープされたバリア層とアクティブ領域との間に配置することができる。すなわち、拡散バリアはオプトエレクトロニクス半導体チップの２つの領域とのそれぞれ１つの境界面を有する。拡散バリアは有利には複数の層を含み、これらの層は組成、例えばドーパントまたはドーパント濃度が異なる。有利にはバリア層は、ｐドーパントの拡散、例えばマグネシウムの拡散を阻止することに適している。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、成長方向においてｐ型のバリア層の前段にはトンネルコンタクトが配置されている。このトンネルコンタクトはｐドープされたバリア層よりもオプトエレクトロニクス半導体チップの成長基板の近くに配置されている。有利には、トンネルコンタクトは直接的にｐドープされたバリア層に接している。すなわちトンネルコンタクトはこのバリア層との境界面を有する。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、トンネルコンタクトは高ｎドープされた領域を有し、この高ｎドープされた領域はｐドープされたバリア層側とは反対側にある。さらにトンネルコンタクトは高ｐドープされた領域を有し、この高ｐドープされた領域はｐドープされたバリア層と対向している。さらに有利には、トンネルコンタクトはこのトンネルコンタクトの２つの領域の間に拡散バリアを有する。拡散バリアは有利には、トンネルコンタクトのｎドープされた領域へのｐドーパントの拡散を少なくとも阻止または防止することに適している。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、成長方向においてトンネルコンタクトの前段には半導体チップのｎ導電型の領域が配置されている。すなわち、ｎ導電型の領域はトンネルコンタクトよりも成長基板の近くに設けられている。有利にはｎ導電型の領域は直接的にトンネルコンタクトに接している。殊に有利にはｎ導電型の領域はトンネルコンタクトとの境界面を有する。この場合、トンネルコンタクトはｎ導電型の領域をｐドープされたバリア層に接続する。トンネルコンタクトはキャリアをｐドープされたバリア層に供給するために使用される。
オプトエレクトロニクス半導体チップは殊に、ｎ導電型の領域とｐドープされたバリア層との間におけるトンネルコンタクトを用いることにより、ｎ導電型の成長基板をオプトエレクトロニクス半導体チップを成長させるために使用することができるという着想を利用する。このことは、良好な導電性のｎ導電型の領域において電流輸送を十分に行うことができるという利点を有する。電流はトンネルコンタクトを介して、ｎ導電型の領域に比べて比較的薄いｐ導電型のバリア層に供給される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップはｐ導電型の基板上に成長されている。チップの半導体層は有利にはＧａ面成長モードで基板上に成長されている。この実施形態においては、ｎ導電型の領域ならびにトンネルコンタクトを省略することができる。ｐ導電型の基板として例えば以下の基板のうちの１つを使用することができる：ｐドープされた窒化ガリウム、ｐ−炭化ケイ素、ｐ−Ｓｉ（１１１）。
ｐ導電型の基板を層列の成長後に薄くすることもできる。すなわち、殊にアクティブ領域を含む半導体構造の成長後には、ｐ導電型の基板の厚さを低減することができるか、ｐ導電型の基板が完全に除去される。すなわちオプトエレクトロニクス半導体チップは薄くされた基板を有するか、基板を有していない。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、アクティブ領域は少なくとも１つの量子井戸構造を含む。量子井戸構造は多重量子井戸構造または、殊に有利には単一量子井戸構造である。量子井戸構造におけるキャリアの量子化を行うことができるが、これは必ずしも必要とはされない。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、アクティブ領域は放射のために設けられている単一量子井戸構造を１つだけ含む。すなわち、アクティブ領域はちょうど１つの単一量子井戸構造を有し、この単一量子井戸構造においては半導体チップの動作時に電磁放射が生成される。
少なくとも１つの実施形態によれば、放射生成のために設けられている単一量子井戸構造の前段には、放射生成のためには設けられていない少なくとも１つの量子井戸構造が配置されている。すなわち、光学的に不活性の量子井戸構造（プレウェル；pre-well）は光学的に活性の量子井戸構造よりも空間的に成長基板の近くに配置されている。
有利には、成長方向において光学的に活性な量子井戸構造の前段には光学的に不活性な複数の量子井戸構造が配置されている。例えば、成長方向において光学的に活性な量子井戸構造の前段には３〜５つの光学的に不活性な量子井戸構造が配置されている。光学的に不活性な量子井戸構造は有利には、光学的に活性な量子井戸構造よりもインジウムの含有量が少ない量子井戸構造である。光学的に不活性な量子井戸構造は半導体チップの動作時に電磁放射を生成しない、もしくは殆ど生成しない。これらの光学的に不活性な量子井戸構造を光学的に活性な量子井戸構造のための超格子として構成することができる。
前述のオプトエレクトロニクス半導体チップは殊に、前述の光学的に不活性なプレウェルが光学的に活性な量子井戸構造の品質を改善するという知識を利用する。何故ならば、例えば電圧を要せずに成長させることができるからである。さらには、前述のプレウェル構造はｐドープされたバリア層からのｐドーパントに関する拡散バリアとして使用される。したがって有利には、プレウェルはｐドープされたバリア層と光学的に活性な量子井戸構造との間に配置されている。
少なくとも１つの実施形態によれば、ｐ型にドープされたバリア層とアクティブ領域との間に拡散バリアが配置されており、この拡散バリアは例えばＩＩＩ−Ｖ族半導体材料系ＡｌxＧａ1-xＮからなる材料を含有する。有利には、アルミニウム濃度は少なくとも２０％である。その種の拡散バリアをまた上述のプレウェルに択一的に、ｐドープされたバリア層からのｐドーパントに対する拡散バリアとして使用することができる。ｐドーパントは例えばマグネシウムである。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、半導体チップはオフ角を有する成長基板上に成長されている。
前述のオプトエレクトロニクス半導体チップは殊に、オフ角を有する成長基板上にはオフ角を有さない基板よりも著しく平坦な層が成長されるという認識を利用する。有利には成長基板は０．１°〜１．０°のオフ角（miscut-angle）を有する。殊に有利にはオフ角は０．２°〜０．５°である。成長基板は例えば以下の成長基板のうちの１つである：ＧａＮ，ｎ−ＧａＮ，ｐ−ＧａＮ，ｎ−ＳｉＣ，ｐ−ＳｉＣ，サファイア，ｎ−Ｓｉ（１１１），ｐ−Ｓｉ（１１１）。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、半導体チップが成長されている成長基板は薄くされている。極端な場合、成長基板はこの基板上に成長された層列から完全に除去されている。この場合層列は基板を有していない。基板を例えばグライディング、エッチング、レーザアブレーションまたはこれらの方法の組み合わせを用いて成長基板から除去する、もしくは薄くすることができる。
さらに本発明は、オプトエレクトロニクスモジュールに関する。少なくとも１つの実施形態によれば、オプトエレクトロニクスモジュールは、上述の実施形態のうちの少なくとも１つのオプトエレクトロニクス半導体チップを有する。オプトエレクトロニクスモジュールは有利にはルミネセンスダイオード、すなわち発光ダイオードまたはレーザダイオードである。
オプトエレクトロニクスモジュールの少なくとも１つの実施形態によれば、オプトエレクトロニクスモジュールは少なくとも１つのオプトエレクトロニクス半導体チップの他に、オプトエレクトロニクス半導体素子と電気的に接触可能な端子を有する。すなわち、モジュールの端子に電圧が印加されると、オプトエレクトロニクス半導体チップには電流が供給される。次いで、オプトエレクトロニクス半導体チップは電磁放射を生成する。
さらに本発明は、上述の実施形態のうち少なくとも１つの実施形態によるオプトエレクトロニクス半導体チップの製造方法にも関する。本方法においては、以下の領域が時間的に順番にウェハ上に析出される：オプトエレクトロニクス半導体チップのアクティブ領域に対するｐドープされたバリア層、半導体チップの動作時の電磁放射の生成に適しており、六方晶系の化合物半導体をベースとするアクティブ領域、およびアクティブ領域に対するｎドープされたバリア層。ウェハは、既に半導体チップの別の領域、例えばｐ導電型の領域またはｎ導電型の領域を析出することができる成長基板である。
オプトエレクトロニクス半導体チップの製造方法の少なくとも１つの実施形態によれば、以下の領域が時間的に順番にウェハ上に析出される：オプトエレクトロニクス半導体チップのアクティブ領域に対するｐドープされたバリア層、半導体チップの動作時の電磁放射の生成に適しており、ＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、をベースとするアクティブ領域、およびアクティブ領域に対するｎドープされたバリア層。ウェハは、既に半導体チップの別の領域、例えばｐ導電型の領域またはｎ導電型の領域を析出することができる成長基板である。
さらには、前述の領域の前段または領域の間または前述の領域の後段にオプトエレクトロニクス半導体チップの別の領域をウェハ上に析出することもできる。オプトエレクトロニクス半導体チップの領域は有利には以下のエピタキシ方法のうちの１つを用いてウェハ上に析出される：有機金属気相エピタキシ（ＭＯＶＰＥ）、分子ビームエピタキシ（ＭＢＥ）、水素化物気相エピタキシ（ＨＶＰＥ）。領域の析出は有利にはＧａ面成長モードで行われる。
オプトエレクトロニクス半導体チップの領域が析出される成長基板はｎ導電型の基板であるかｐ導電型の基板である。さらに、成長基板は上述のようなオフ角を有することができる。
オプトエレクトロニクス半導体チップの製造方法の少なくとも１つの実施形態によれば、先ずｐドープされたバリア層が析出される。続いて、すなわちアクティブ領域が析出される前に、成長プロセスが中断され、ｐドープされたバリア層が成長された半導体ウェハは成長炉から取り出される。続いて、例えば、成長炉の炉壁の被覆物が中性化される。すなわち、必要に応じて成長炉内に残存するｐドーパントが除去される。これに続いて、ｐドープされたバリア層が成長されたウェハは炉に入れられ、成長を前述のように継続することができる。このようにして、ｐドーパントによるアクティブ領域の汚染を殊に効率的に低減することができる。
しかしながらまた、ｐドープされたバリア層が析出される成長炉とは異なる成長炉においてさらに成長を行うことも可能である。
アクティブ領域内の圧電フィールドがキャリア注入に対するバリアを表さないオプトエレクトロニクス半導体チップを製造する別の可能性は、Ｎ過剰のもとでの分子ビームエピタキシまたは有機金属気相エピタキシで構造を実現することである。これによって、エピタキシにおいてはＮ表面終端化を行うことができる。すなわち構造がＮ面成長モードで成長される。これによって圧電フィールドの極性が反転されており、構造をｎ導電型のバリア層、アクティブ領域、ｐ導電型のバリア層の順序で成長させることができ、この際前述の不利なバリアは生じない。
以下では本発明による半導体チップならびにその構成部分のさらなる利点、有利な実施形態および構成を実施例に基づき図面を参照しながら説明する。ここで、
図１Ａは、本発明によるオプトエレクトロニクス半導体チップの第１の実施例の概略的な断面図を示す。
図１Ｂは、本発明によるオプトエレクトロニクス半導体チップの第２の実施例の概略的な断面図を示す。
図１Ｃは、本発明によるオプトエレクトロニクス半導体チップの第３の実施例の概略的な断面図を示す。
図２Ａは、本発明によるオプトエレクトロニクス半導体チップの第４の実施例の概略的な断面図を示す。
図２Ｂは、本発明によるオプトエレクトロニクス半導体チップの第５の実施例の概略的な断面図を示す。
図２Ｃは、本発明によるオプトエレクトロニクス半導体チップの第６の実施例の概略的な断面図を示す。
図３は、本発明によるオプトエレクトロニクス半導体チップの第１の実施例に関する価電子帯および伝導帯の概略的な経過を示す。
図４は、本発明によるオプトエレクトロニクス半導体チップの第４の実施例に関する価電子帯および伝導帯の概略的な経過を示す。
図５は、オプトエレクトロニクス半導体チップに関する価電子帯および伝導帯の概略的な経過を示す。
図６は、図１および図２の実施例によるオプトエレクトロニクス半導体チップのいずれかを有するオプトエレクトロニクスモジュールを示す。
実施例および図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照番号が付されている。図示されている構成要素は縮尺通りに示されたものではなく、むしろより良い理解のために個々の構成要素は部分的に誇張して大きく示されている場合もある。
図１Ａは、本発明によるオプトエレクトロニクス半導体チップ２０の第１の実施例の概略的な断面図を示す。
この実施例においては、成長基板７として有利にはｎ導電型の基板が使用されている。ｎ導電型の基板としてｎ−ＧａＮ，ｎ−ＳｉＣ，ｎ−Ｓｉ（１１１）が考えられる。しかしながら、例えばサファイアのような非導電性の基板も使用することができる。
基板７は僅かなオフ角を有していても良く、このオフ角は成長される層の結晶品質に関して有利である。基板７のオフ角は有利には０．２°〜０．５°、例えば０．３°である。その種のオフ角により、島成長が少なく且つ粗さが低減された著しく平坦な層が得られる。すなわちこれによって、成長される層の粗さを低減することができる。
成長方向ｃにおいて基板７にはｎ導電型の領域６が続く。成長方向は結晶学的なｃ軸に平行に選定されている。半導体チップ２０はＧａ面成長モードで成長されている。ｎ導電型の領域６は有利にはｎドープされた窒化ガリウムである。ｎ導電型の領域の層厚は約１〜５μｍ、有利には３〜４μｍである。有利には、ｎ導電型の領域はシリコンでドープされている。
成長方向ｃにおいてｎ導電型の領域６にはトンネルコンタクト５が続く。トンネルコンタクト５は有利には高ドープされたｎ−ｐトンネル接合部である。ｎドープ側はｎ導電型の領域６側にある。ｐドープ側はｎ導電型の領域６側とは反対側にある。トンネルコンタクト５はｎ導電型の領域６側に高ｎドープされたＩｎyＧａ1-x-yＡｌxＮ層、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、もしくは高ｎドープされたＩｎyＧａ1-x-yＡｌxＮ超格子、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、を含む。ｎドーパントとして例えばシリコンが適している。ドーパント濃度は有利には少なくとも１０19、殊に有利には少なくとも１０20である。高ｎドープされた層は有利には最大で２０ｎｍの厚さを有する。
トンネルコンタクト５はｎ導電型の領域６側とは反対側に高ｐドープされたＩｎyＧａ1-x-yＡｌxＮ層、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、もしくは高ｐドープされたＩｎyＧａ1-x-yＡｌxＮ超格子、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、を含む。ｐドーパントとしてマグネシウムが考えられる。ドーパント濃度は有利には少なくとも１０19、殊に有利には少なくとも１０20である。高ｐドープされた層は有利には最大で２０ｎｍの厚さを有する。
成長方向ｃにおいてトンネルコンタクト５にはｐ導電型のバリア層１が続く。ｐ導電型のバリア層１は例えばｐドープされたＡｌxＧａ1-xＮ層、但し０＜ｘ≦０．１、である。ｐ導電型のバリア層の層厚は有利には５０〜５００ｎｍである。有利なｐドーパントはマグネシウムである。バリア層１はアクティブ領域２に対するｐ導電型のバリア層として使用される。
ｎ導電型の領域６とｐ導電型のバリア層１との間のトンネルコンタクト５により、半導体チップ２０内の電流輸送が十分にｎ導電型の領域において行われる。これによってチップの動作時のオーム損失が最小になる。半導体チップ２０の後続のアクティブ領域１に関する良好な結晶品質を得るために、トンネルコンタクト５に続くｐ導電型のバリア層１は所定の厚さを必要とする。
有利にはｐドープされたバリア層１には拡散バリア４が続く。拡散バリア４は有利には、ｐドーパント、すなわち例えばマグネシウムによるアクティブ領域２の汚染を低減または回避することに適している。拡散バリア４が無ければ、汚染は例えばｐドープされたバリア層１からアクティブ領域２にｐドーパントが拡散することにより行われる。図１Ａの実施例において拡散バリア４は例えばＡｌxＧａ1-xＮ中間層を含む。拡散バリア４は有利には１〜２０ｎｍの厚さを有する。アルミニウム濃度は有利には最大で５０％である。
成長方向ｃにおいて拡散バリア４の後段にはアクティブ領域２が配置されている。図１Ａの実施例においては、アクティブ領域は有利には放射生成のために設けられている単一量子井戸構造８を１つだけ有する（図３も参照されたい）。アクティブ領域２は有利にはＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-yＮ、但し０＜ｙ≦１、をベースとする。有利には、アクティブ領域２は紫外線、青、青緑、黄または赤のスペクトル領域の電磁放射の生成に適している。アクティブ領域２におけるインジウム濃度は有利には１０〜６０％である。
成長方向ｃにおいてアクティブ領域２にはｎドープされたバリア層３が続く。ｎドープされたバリア層３は例えばシリコンでドープされた窒化ガリウム層である。ｎドープされたバリア層３の厚さは有利には１００〜２００ｎｍである。
通常の場合、図１Ａの実施例による半導体チップ２０はこの図１Ａには図示していない別の層と領域を含むことができる。つまり、半導体チップは例えば基板７の下面側におよびバリア層３の上面側にコンタクト層を有することができる。さらには、基板７が薄くされているか完全に除去されていることも考えられる。半導体チップ２０を例えば基板７側とは反対側の表面を用いて支持体に固定することができ、この支持体を熱膨張係数に関して本来の成長基板７よりも良好に成長された層に適合させることができる。
半導体チップ２０は有利には以下のエピタキシャル方法のうちの１つによって製造されている：有機金属気相エピタキシ、分子ビームエピタキシ、水素化物気相エピタキシ。有利には半導体チップはＧａ面成長モードで結晶学的なｃ軸に平行な方向に成長されている。
さらには、半導体チップ２０が図１Ｂに示されているようにｐ導電型の成長基板７０を有していることも考えられる。この場合、図１Ａの実施例のｎ導電型の領域６をｐ導電型の領域６０に置換することができる。トンネルコンタクト５を省略することもできる。ｐ導電型の基板として例えばｐ−ＧａＮ，ｐ−ＳｉＣ，ｐ−Ｓｉ（１１１）が考えられる。
図１Ａの実施例とは異なり図１Ｃは、トンネルコンタクト５の高ｎドープされた層５ａおよびトンネルコンタクト５の高ｐドープされた層５ｂの間に拡散バリア１４が配置されている半導体チップ２０を示す。拡散バリア１４は有利には、高ｐドープされた層から高ｎドープされた層へのｐドーパントの拡散を阻止または防止することに適している。有利には、拡散バリア１４は少なくとも５０％、有利には少なくとも６０％、殊に有利には少なくとも８０％のアルミニウム濃度を有するＡｌxＧａ1-xＮ層である。拡散バリア１４の層厚は有利には１〜２ｎｍである。
図３は、伝導帯１０の経過および価電子帯１１の経過と図１Ａの実施例による半導体チップ２０に関する成長高さｈの関係を概略的に示す。
これに対し図５は、成長方向においてｎ導電型のバリア層３、アクティブ領域２およびｐ導電型のバリア層１の順序で設けられている半導体チップに関する成長高さｈと伝導帯１０の経過および価電子帯１１の経過の関係を概略的に示す。図５から見て取れるように、本明細書の共通する部分において記載されている圧電フィールドの極性は、ｎドープされた領域３に由来する電子ｅの注入に関してバリア１０ａに向けられている。電子ｅは単一量子井戸８に閉じこめられるようになるためにエネルギ障壁１０ａを超えなければならない。この障壁１０を超える電子ｅの一部は量子井戸８によって閉じこめられるのではなく、伝導帯の別の経過に従う。したがってこれらの電子ｅは放射生成に使用されない。半導体チップに印加される動作電圧が高まると、量子井戸構造８によって閉じこめられないキャリアの割合が高まる。結果として半導体チップの内部量子効率は層厚が増すにつれ大幅に低下する。
価電子帯１１におけるホールｐにも同様のことが当てはまる。ホールｐは単一量子井戸８に閉じこめられるようになるためにはエネルギ障壁１１ａを超えなければならない。
本発明により提案される半導体チップ２０は殊に、半導体チップ２０のアクティブ領域２において差し当たり負として現われる圧電フィールドを量子井戸構造のキャリア閉じ込めの改善に使用できるという認識を基礎とする。
図３から見て取れるように、成長方向ｃにおけるｐ導電型のバリア層１、アクティブ領域２およびｎ導電型のバリア層３についての層の順序を変更することにより、電子ｅないしホールｐに対するエネルギ障壁１０ａおよび１１ａは量子井戸構造８におけるキャリア閉じ込めを大幅に改善することができる。これらの障壁は（矢印によって示唆されている）キャリアがそれぞれ流れる方向において量子井戸構造８の後段に配置されている。量子効率と電流密度との依存関係はこれによって大幅に低減されるか、それどころか全く存在しない。その種の半導体チップの放射出力は電流強度の広範な領域にわたり注入される電流に直接的に比例する。量子効率が改善されることにより、チップ面積が比較的小さい場合であってもチップの効率が失われることなくより大きな光出力を得ることができる。さらには、層の順序を前述のように変更することにより半導体チップ２０の動作電圧Ｖは著しく低減される。
図３にさらに示されているように、前述の利点は殊に単一量子井戸構造に関して得られる。成長方向ｃにおいて単一量子井戸構造８の前段に配置されている量子井戸構造ではもはやキャリアの注入は行われない。何故ならば、最初に障壁１０ａ，１１ａを超えなければならなくなるからである。
図２Ａは本発明によるオプトエレクトロニクス半導体チップ２０の第２の実施例を示す。図１Ａの実施例とは異なり、この実施例においては拡散バリア４が２つの層４ａおよび４ｂによって実現されている。層４ａはＩｎyＧａ1-yＮ層であり、この層は放射生成のためには設けられていない量子井戸構造９を含む。層４ｂを例えば真性の窒化ガリウム層によって実現することができる。
図４は、図２Ａに示されている半導体チップ２０に関する成長高さｈと伝導帯１０および価電子帯１１の関係を概略的に示す。成長方向において単一量子井戸構造８の前段には３つのやや深い量子井戸９が配置されており、これらの量子井戸９は放射生成のためには設けられていない。これらの量子井戸構造９は例えば、インジウムの割合が最大で１０％であるＩＩＩ−Ｖ属半導体材料系ＩｎyＧａ1-x-yＡｌxＮをベースとする。これに対して、光学的にアクティブな量子井戸８内のインジウムの割合は１０〜６０％である。
図２Ａの半導体チップは殊に、光学的に不活性な量子井戸構造９が一方では例えばマグネシウムのようなｐドーパントの拡散を防止するという認識を基礎としている。他方では量子井戸構造９が単一量子井戸構造８に対する超格子を形成し、したがってアクティブ領域２に関する結晶構造を改善する。
図２Ｂは図２Ａの実施例とは異なり、層列がｐ導電型の基板７０の上に析出されているオプトエレクトロニクス半導体チップ２０を示す。この場合、ｎ導電型の領域６はｐ導電型の領域６０に置換されており、またトンネルコンタクト５を省略することができる。
図２Ａの実施例とは異なり図２Ｃは、トンネルコンタクト５の高ｎドープされた層５ａおよびトンネルコンタクト５のｐドープされた層５ｂの間に拡散バリア１４が配置されている半導体チップ２０を示す。拡散バリア１４は有利には、高ｐドープされた層から高ｎドープされた層へのｐドーパントの拡散を阻止または防止することに適している。有利には、拡散バリア１４は少なくとも５０％、有利には少なくとも６０％、殊に有利には少なくとも８０％のアルミニウム濃度を有するＡｌxＧａ1-xＮ層である。拡散バリア１４の層厚は有利には１〜２ｎｍである。
図６は、オプトエレクトロニクスモジュール２００を示す。オプトエレクトロニクスモジュール２００は有利にはルミネセンスダイオードである。したがって半導体チップ２０はルミネセンスダイオードチップである。半導体チップ２０は図１および図２と関連させて上記において説明した半導体チップによって実現されている。この半導体チップは例えばハウジング１８の切り欠き内に配置されている。
ハウジング１８は例えばプラスチックまたはセラミック材料から形成されている。チップはその表面を用いて外部の端子１８３と導電的に接続されている。例えば、このためにチップをハウジング１８の切り欠き内に露出されている端子１８３にボンディングすることができる。半導体チップ２０はさらに外部端子１８４と接続されている。例えば半導体チップ２０はワイヤボンディング線１９によって端子１８４と導電的に接続されている。このためにハウジング１８は例えば別の切り欠き１８５を有し、この別の切り欠き１８５内において第２の端子１８４に自由に接触することができる。
チップ２０の後段にはさらに反射器１８２が後置されており、この反射器１８２をハウジングの一部によって形成することができる。さらに半導体チップ２０にはこの半導体チップ２０を過電圧、例えばＥＳＤ（静電放電）電圧パルスから保護するための素子１７が並列または逆並列に接続されている。素子１７として例えば発光ダイオード、ツェナーダイオードまたはバリスタが考えられる。
チップ２０はさらに有利には封止材料１８６によって包囲されており、この封止材料は例えばシリコーン、エポキシ樹脂またはＰＭＭＡを含有することができる。さらに封止材料１８６はルミネセンス変換材料を含有することができ、このルミネセンス変換材料は発光ダイオードチップ２０によって動作時に生成された電磁放射の波長の少なくとも一部を変換することに適している。このようにして殊に白色光を生成することができる。例えばＹＡＧ：Ｃｅ粉末のような適切なルミネセンス変換材は、例えば刊行物WO98/12757に記載されており、ルミネセンス変換材料に関する開示内容は参照により本願に含まれるものとする。
本発明は実施例に基づいたこれまでの説明によって限定されるものではない。むしろ本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。
本願は、ドイツ連邦共和国特許出願第102005035722.9-33号の優先権を主張するものであり、その開示内容は参照により本願に含まれるものとする。
本発明によるオプトエレクトロニクス半導体チップの第１の実施例の概略的な断面図を示す。 本発明によるオプトエレクトロニクス半導体チップの第２の実施例の概略的な断面図を示す。 本発明によるオプトエレクトロニクス半導体チップの第３の実施例の概略的な断面図を示す。 本発明によるオプトエレクトロニクス半導体チップの第４の実施例の概略的な断面図を示す。 本発明によるオプトエレクトロニクス半導体チップの第５の実施例の概略的な断面図を示す。 本発明によるオプトエレクトロニクス半導体チップの第６の実施例の概略的な断面図を示す。 本発明によるオプトエレクトロニクス半導体チップの第１の実施例に関する価電子帯および伝導帯の概略的な経過を示す。 本発明によるオプトエレクトロニクス半導体チップの第４の実施例に関する価電子帯および伝導帯の概略的な経過を示す。 オプトエレクトロニクス半導体チップに関する価電子帯および伝導帯の概略的な経過を示す。 図１および図２の実施例によるオプトエレクトロニクス半導体チップのいずれかを有するオプトエレクトロニクスモジュールを示す。

Claims (22)

  1. オプトエレクトロニクス半導体チップにおいて、
    半導体チップ（２０）の成長方向（ｃ）において、以下の順序で複数の領域を有する、すなわち
    アクティブ領域（２）に対するｐドープされたバリア層（１）と、
    電磁放射の生成に適しており、六方晶系の化合物半導体をベースとするアクティブ領域（２）と、
    アクティブ領域（２）に対するｎドープされたバリア層（３）と、
    を有することを特徴とする、オプトエレクトロニクス半導体チップ。
  2. 前記アクティブ領域はＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、をベースとする、請求項１記載のオプトエレクトロニクス半導体チップ。
  3. 前記ｐドープされたバリア層（１）と前記アクティブ領域（２）との間に拡散バリア（４）が配置されており、該拡散バリア（４）は前記アクティブ領域（２）へのドーパントの拡散の阻止に適している、請求項１または２記載のオプトエレクトロニクス半導体チップ。
  4. 成長方向（ｃ）において前記ｐドープされたバリア層（１）の前段にはトンネルコンタクト（５）が配置されている、請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  5. 前記トンネルコンタクト（５）は高ｎドープされた領域（５ａ）と、高ｐドープされた領域（５ｂ）と、前記トンネルコンタクト（５）の前記高ｎドープされた領域（５ａ）と前記高ｐドープされた領域（５ｂ）との間の拡散バリア（１４）とを有する、請求項４記載のオプトエレクトロニクス半導体チップ。
  6. 成長方向（ｃ）において前記トンネルコンタクト（５）の前段にはｎ導電型の領域（６）が配置されている、請求項１から５までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  7. 半導体チップの領域はｐ導電型の成長基板上に析出されている、請求項１または２記載のオプトエレクトロニクス半導体チップ。
  8. 前記アクティブ領域（２）は量子井戸構造（８，９）を含む、請求項１から７までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  9. 前記アクティブ領域（２）は、放射生成のために設けられている単一量子井戸構造（８）を１つ含む、請求項１から８までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  10. 成長方向（ｃ）において、前記放射生成のために設けられている量子井戸構造（２）の前段には、放射生成のためには設けられていない少なくとも１つの量子井戸構造（９）が配置されている、請求項１から９までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  11. 前記放射生成のためには設けられていない量子井戸構造（９）のインジウム濃度は、前記放射生成のために設けられている量子井戸構造（８）のインジウム濃度よりも低い、請求項１から１０までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  12. 前記ｐ型にドープされたバリア層（１）と前記アクティブ領域（２）との間に拡散バリア（４）が配置されており、該拡散バリア（４）はＩＩＩ−Ｖ族半導体材料系ＡｌxＧａ1-xＮ、但しｘ≧０．２、を含有する、請求項１から１１までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  13. 前記アクティブ領域（２）はＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-yＮ、但し０＜ｙ≦１、をベースとする、請求項１から１２までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  14. オフ角を備えた成長基板（７）を有する、請求項１から１３までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  15. 前記成長基板（７）の前記オフ角は０．１°〜１．０°である、請求項１４記載のオプトエレクトロニクス半導体チップ。
  16. 前記成長基板（７）は薄くされている、請求項１から１５までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  17. 半導体チップはＧａ面成長モードで成長されている、請求項２から１６までのいずれか１項記載のオプトエレクトロニクス半導体チップ。
  18. 請求項１から１７までのいずれか１項記載のオプトエレクトロニクス半導体チップを有し、前記オプトエレクトロニクス半導体チップ（２０）と電気的に接触可能な端子（１８３，１８４）を備えていることを特徴とする、オプトエレクトロニクスモジュール。
  19. 請求項１から１７までのいずれか１項記載のオプトエレクトロニクス半導体チップの製造方法において、
    以下の領域、すなわち、
    半導体チップのアクティブ領域（２）に対するｐドープされたバリア層（１）、
    電磁放射の生成に適しており、六方晶系の化合物半導体をベースとするアクティブ領域（２）、
    アクティブ領域（２）に対するｎドープされたバリア層（３）、
    を上記の順序でウェハ上に析出することを特徴とする、オプトエレクトロニクス半導体チップの製造方法。
  20. 電磁放射の生成に適している前記アクティブ領域（２）はＩＩＩ−Ｖ族半導体材料系ＩｎyＧａ1-x-yＡｌxＮ、但し０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１、をベースとする、請求項１９記載の方法。
  21. 有機金属気相エピタキシ、分子ビームエピタキシ、水素化物気相エピタキシのうちのいずれか１つのエピタキシ方法を使用する、請求項１９または２０記載の方法。
  22. 半導体チップをＧａ面成長モードで成長させる、請求項２０または２１記載の方法。
JP2008523121A 2005-07-29 2006-07-28 オプトエレクトロニクス半導体チップ Active JP5167127B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005035722.9 2005-07-29
DE102005035722.9A DE102005035722B9 (de) 2005-07-29 2005-07-29 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
PCT/DE2006/001323 WO2007012327A1 (de) 2005-07-29 2006-07-28 Optoelektronischer halbleiterchip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012224564A Division JP2013009013A (ja) 2005-07-29 2012-10-09 オプトエレクトロニクス半導体チップ、オプトエレクトロニクスモジュールおよびオプトエレクトロニクス半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2009503823A true JP2009503823A (ja) 2009-01-29
JP5167127B2 JP5167127B2 (ja) 2013-03-21

Family

ID=37192450

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008523121A Active JP5167127B2 (ja) 2005-07-29 2006-07-28 オプトエレクトロニクス半導体チップ
JP2012224564A Pending JP2013009013A (ja) 2005-07-29 2012-10-09 オプトエレクトロニクス半導体チップ、オプトエレクトロニクスモジュールおよびオプトエレクトロニクス半導体チップの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012224564A Pending JP2013009013A (ja) 2005-07-29 2012-10-09 オプトエレクトロニクス半導体チップ、オプトエレクトロニクスモジュールおよびオプトエレクトロニクス半導体チップの製造方法

Country Status (8)

Country Link
US (2) US20090090900A1 (ja)
EP (1) EP1911103B1 (ja)
JP (2) JP5167127B2 (ja)
KR (1) KR20080047376A (ja)
CN (2) CN102664223A (ja)
DE (1) DE102005035722B9 (ja)
TW (1) TWI323948B (ja)
WO (1) WO2007012327A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532926A (ja) * 2007-07-09 2010-10-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射線放出半導体ボディ
KR101888606B1 (ko) * 2011-12-20 2018-09-21 엘지이노텍 주식회사 발광 소자 및 그를 이용한 조명 시스템
KR101903360B1 (ko) 2012-07-25 2018-10-04 삼성전자주식회사 반도체 발광소자
JP2020021883A (ja) * 2018-08-02 2020-02-06 株式会社リコー 発光素子及びその製造方法
US11999871B2 (en) 2019-08-15 2024-06-04 The Boeing Company Titanium and magnesium compound for corrosion-resistant coatings

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035722B9 (de) 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102007019079A1 (de) 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102007003991A1 (de) * 2007-01-26 2008-07-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einem Tunnelübergang
US8115213B2 (en) * 2007-02-08 2012-02-14 Phoseon Technology, Inc. Semiconductor light sources, systems, and methods
JP2009026956A (ja) * 2007-07-19 2009-02-05 Sumitomo Electric Ind Ltd 発光素子、発光素子のための基板生産物、および発光素子を作製する方法
DE102007035687A1 (de) * 2007-07-30 2009-02-05 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Schichtenstapel
DE102007035896A1 (de) 2007-07-31 2009-02-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und optoelektronisches Bauelement
KR100887050B1 (ko) 2007-12-06 2009-03-04 삼성전기주식회사 질화물 반도체 소자
DE102008028036A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper mit Tunnelübergang und Verfahren zur Herstellung eines solchen
DE102008019268A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102008027045A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Halbleiterleuchtdiode und Verfahren zur Herstellung einer Halbleiterleuchtdiode
DE102008013900A1 (de) 2008-03-12 2009-09-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008028345A1 (de) 2008-06-13 2009-12-17 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
JP2010062460A (ja) * 2008-09-05 2010-03-18 Sharp Corp 窒化物半導体発光素子
JP2010080741A (ja) * 2008-09-26 2010-04-08 Sharp Corp 半導体発光素子
CN102144342B (zh) * 2008-09-05 2013-10-09 夏普株式会社 氮化物半导体发光器件和半导体发光器件
DE102009015569B9 (de) * 2009-03-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US10134948B2 (en) * 2011-02-25 2018-11-20 Sensor Electronic Technology, Inc. Light emitting diode with polarization control
KR101836122B1 (ko) * 2011-08-24 2018-04-19 엘지이노텍 주식회사 발광소자
DE102012101718A1 (de) 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
TW201347233A (zh) * 2012-05-08 2013-11-16 Phostek Inc 發光二極體裝置及其製造方法
US8884268B2 (en) * 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
JP6223075B2 (ja) 2012-10-09 2017-11-01 キヤノン株式会社 発光素子の製造方法及び発光素子
DE102013104351B4 (de) 2013-04-29 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterschichtenfolge und Verfahren zum Betreiben eines optoelektronischen Halbleiterchips
TWI597862B (zh) * 2013-08-30 2017-09-01 晶元光電股份有限公司 具阻障層的光電半導體元件
KR102276422B1 (ko) 2014-07-18 2021-07-12 삼성전자주식회사 투과형 고흡수 광 변조기 및 그 제조방법
DE102015108875B4 (de) * 2015-06-04 2016-12-15 Otto-Von-Guericke-Universität Magdeburg Bauelement mit einer transparenten leitfähigen Nitridschicht
DE102018133123A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem zentralen Bereich und einem Randbereich und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260692A (ja) * 1996-03-26 1997-10-03 Hitachi Cable Ltd 化合物半導体ウェハ及び半導体装置
WO2002093658A1 (en) * 2001-05-17 2002-11-21 Emcore Corporation Nitride semiconductor led with tunnel junction
JP2003515936A (ja) * 1999-11-19 2003-05-07 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 多重量子井戸構造を有する光半導体装置
JP2003527745A (ja) * 1999-12-02 2003-09-16 クリー・ライティング・カンパニー 分極誘導電荷を低減させた高効率光エミッタ
JP2004247682A (ja) * 2003-02-17 2004-09-02 Yamaha Corp 半導体積層構造及びそれを備えた半導体装置
WO2004102153A2 (en) * 2003-05-09 2004-11-25 Cree, Inc. III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER
JP2005142543A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128586A (ja) 1985-11-29 1987-06-10 Matsushita Electric Ind Co Ltd 光電子集積回路の製造方法
JPS63232368A (ja) 1987-03-20 1988-09-28 Fujitsu Ltd ハイブリツド光電子集積回路
DE3833311A1 (de) * 1988-09-30 1990-04-19 Siemens Ag Optoelektronische sende- und empfangsvorrichtung
DE19535777A1 (de) 1995-09-26 1997-03-27 Siemens Ag Optoelektronisches Halbleiter-Bauelement und Verfahren zur Herstellung
US5684737A (en) * 1995-12-08 1997-11-04 The Regents Of The University Of California SRAM cell utilizing bistable diode having GeSi structure therein
JPH09260962A (ja) 1996-03-19 1997-10-03 Sharp Corp インバータ回路及び増幅器
JP3561105B2 (ja) 1996-03-26 2004-09-02 株式会社東芝 ｐ型半導体膜および半導体素子
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JPH10135570A (ja) 1996-10-28 1998-05-22 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP3917619B2 (ja) 1997-01-24 2007-05-23 ローム株式会社 半導体発光素子の製法
JPH10214993A (ja) * 1997-01-29 1998-08-11 Hitachi Cable Ltd エピタキシャルウエハおよびその製造方法並びに発光ダイオード
JP3433038B2 (ja) 1997-02-24 2003-08-04 株式会社東芝 半導体発光装置
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
KR100753147B1 (ko) * 1998-03-12 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
DE69929775T2 (de) * 1998-09-11 2006-11-02 Sharp K.K. Verfahren zur herstellung einer verbindungshalbleitersichcht und verbindungshalbleiterbauelement
US7106917B2 (en) 1998-11-13 2006-09-12 Xponent Photonics Inc Resonant optical modulators
US6340788B1 (en) * 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
WO2002023640A1 (en) 2000-09-14 2002-03-21 Optowell Co., Ltd. Nitride compound semiconductor light emitting device having a tunnel junction structure and fabrication method thereof
JP3639789B2 (ja) 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子
US6576932B2 (en) 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6489636B1 (en) 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
DE10120703A1 (de) * 2001-04-27 2002-10-31 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
JP3812368B2 (ja) * 2001-06-06 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TW541710B (en) * 2001-06-27 2003-07-11 Epistar Corp LED having transparent substrate and the manufacturing method thereof
US6833564B2 (en) 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
ATE387736T1 (de) * 2001-11-05 2008-03-15 Nichia Corp Halbleiterelement
US6878975B2 (en) * 2002-02-08 2005-04-12 Agilent Technologies, Inc. Polarization field enhanced tunnel structures
JP3933592B2 (ja) 2002-03-26 2007-06-20 三洋電機株式会社 窒化物系半導体素子
US20040021142A1 (en) * 2002-07-30 2004-02-05 Li-Hsin Kuo Light emitting diode device
JP2004071657A (ja) 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
US6822991B2 (en) 2002-09-30 2004-11-23 Lumileds Lighting U.S., Llc Light emitting devices including tunnel junctions
JP2004200362A (ja) 2002-12-18 2004-07-15 Toshiba Corp 窒化物半導体発光素子
US7170097B2 (en) * 2003-02-14 2007-01-30 Cree, Inc. Inverted light emitting diode on conductive substrate
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
KR100898553B1 (ko) 2003-10-14 2009-05-20 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자
JP3894191B2 (ja) 2003-11-26 2007-03-14 住友電気工業株式会社 窒化ガリウム系半導体膜を形成する方法、および半導体基板生産物
JP2005123657A (ja) 2005-01-31 2005-05-12 Sanyo Electric Co Ltd チップ型発光素子およびその製造方法
DE102005037022A1 (de) 2005-06-28 2007-01-04 Osram Opto Semiconductors Gmbh Strahlungsemittierender optoelektronischer Halbleiterchip mit einer Diffusionsbarriere
DE102005035722B9 (de) 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2041794A4 (en) * 2006-06-21 2010-07-21 Univ California OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260692A (ja) * 1996-03-26 1997-10-03 Hitachi Cable Ltd 化合物半導体ウェハ及び半導体装置
JP2003515936A (ja) * 1999-11-19 2003-05-07 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 多重量子井戸構造を有する光半導体装置
JP2003527745A (ja) * 1999-12-02 2003-09-16 クリー・ライティング・カンパニー 分極誘導電荷を低減させた高効率光エミッタ
WO2002093658A1 (en) * 2001-05-17 2002-11-21 Emcore Corporation Nitride semiconductor led with tunnel junction
JP2004247682A (ja) * 2003-02-17 2004-09-02 Yamaha Corp 半導体積層構造及びそれを備えた半導体装置
WO2004102153A2 (en) * 2003-05-09 2004-11-25 Cree, Inc. III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER
JP2005142543A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532926A (ja) * 2007-07-09 2010-10-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射線放出半導体ボディ
KR101888606B1 (ko) * 2011-12-20 2018-09-21 엘지이노텍 주식회사 발광 소자 및 그를 이용한 조명 시스템
KR101903360B1 (ko) 2012-07-25 2018-10-04 삼성전자주식회사 반도체 발광소자
JP2020021883A (ja) * 2018-08-02 2020-02-06 株式会社リコー 発光素子及びその製造方法
JP7155723B2 (ja) 2018-08-02 2022-10-19 株式会社リコー 発光素子及びその製造方法
US11999871B2 (en) 2019-08-15 2024-06-04 The Boeing Company Titanium and magnesium compound for corrosion-resistant coatings

Also Published As

Publication number Publication date
CN102664223A (zh) 2012-09-12
TWI323948B (en) 2010-04-21
US20090090900A1 (en) 2009-04-09
JP2013009013A (ja) 2013-01-10
DE102005035722B4 (de) 2021-09-09
DE102005035722A1 (de) 2007-02-01
JP5167127B2 (ja) 2013-03-21
KR20080047376A (ko) 2008-05-28
EP1911103B1 (de) 2016-08-31
CN101233622A (zh) 2008-07-30
US20120280207A1 (en) 2012-11-08
US8994000B2 (en) 2015-03-31
EP1911103A1 (de) 2008-04-16
TW200711182A (en) 2007-03-16
DE102005035722B9 (de) 2021-11-18
WO2007012327A1 (de) 2007-02-01
CN101233622B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5167127B2 (ja) オプトエレクトロニクス半導体チップ
US11251330B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
KR102136770B1 (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
EP3459117A1 (en) Method of forming a p-type layer for a light emitting device
JP2008288397A (ja) 半導体発光装置
JP2007043151A (ja) 放射放出半導体チップ
KR20130042784A (ko) 질화물 반도체 발광소자
KR100700529B1 (ko) 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
JP2008118049A (ja) ＧａＮ系半導体発光素子
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
JP5384783B2 (ja) 半導体発光素子のための逆分極発光領域
JP4659926B2 (ja) 窒化物系半導体素子およびその製造方法
KR102190859B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
US11616164B2 (en) Method for producing a nitride compound semiconductor component
US8354687B1 (en) Efficient thermal management and packaging for group III nitride based UV devices
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR20090004044A (ko) 반도체 발광소자 및 그 제조방법
KR20020065948A (ko) 질화물 반도체소자의 피형 오믹 콘택
KR20170044404A (ko) 매립형 산화물층을 포함하는 발광소자 및 이의 제조 방법
JP2009010429A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005294876A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005094043A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5167127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250