KR100898553B1 - Ⅲ족 질화물 반도체 소자 - Google Patents

Ⅲ족 질화물 반도체 소자 Download PDF

Info

Publication number
KR100898553B1
KR100898553B1 KR1020067007288A KR20067007288A KR100898553B1 KR 100898553 B1 KR100898553 B1 KR 100898553B1 KR 1020067007288 A KR1020067007288 A KR 1020067007288A KR 20067007288 A KR20067007288 A KR 20067007288A KR 100898553 B1 KR100898553 B1 KR 100898553B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
layer
group iii
thickness
Prior art date
Application number
KR1020067007288A
Other languages
English (en)
Other versions
KR20060096046A (ko
Inventor
히로미츠 사카이
미네오 오쿠야마
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20060096046A publication Critical patent/KR20060096046A/ko
Application granted granted Critical
Publication of KR100898553B1 publication Critical patent/KR100898553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 목적은 고결정성을 나타내고 크랙을 포함하지 않은 두꺼운 AlGaN 층을 갖고, 두꺼운 GaN 층(통상 자외 LED에서 광흡수층 역할을 함)을 포함하지 않는 Ⅲ족 질화물 반도체 소자를 제공하는 것이다. 본 발명의 Ⅲ족 질화물 반도체 소자는 기판; 상기 기판상에 형성되는 AlN으로 이루어진 제 1 질화물 반도체 층; 상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1 -x1N(0≤x1≤0.1)으로 이루어진 제 2 질화물 반도체 층; 및 상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1 -x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함한다.
Ⅲ족 질화물 반도체 소자, 기판, 질화물 반도체 층

Description

Ⅲ족 질화물 반도체 소자{GROUP-Ⅲ NITRIDE SEMICONDUCTOR DEVICE}
관련 출원의 교차 참조
본 출원은 35 U.S.C. § 111(b)에 따라 2003년 10월 24일자로 출원된 미국 가출원 제 60/513,596 호의 출원일의 35 U.S.C. § 119(e)(1)에 따른 이익을 주장하면서 35 U.S.C. § 111(a)하에 출원된 출원이다.
본 발명은 발광 다이오드(LED) 및 레이저 다이오드(LD) 등의 발광 소자, 광센서 등의 수광 소자, 및 트랜지스터를 포함하는 전자 디바이스에 사용되는 Ⅲ족 질화물 반도체 소자에 관한 것이다. 특히, 본 발명은 자외광(즉, 380㎚ 이하의 파장을 갖는 광)을 방출하는 발광 소자의 제조에 유용한 Ⅲ족 질화물 반도체 소자에 관한 것이다.
GaN(질화 갈륨)계 화합물 반도체는 예컨대, 청색 발광 다이오드(LED)에 이미 실용화되어 왔다. 일반적으로, GaN계 화합물 반도체는 Ⅲ족 원료 역할을 하는 유기금속 화합물 및 Ⅴ족 원료 역할을 하는 암모니아(NH3)를 사용한 유기 금속 화합물 기상 성장법(MOCVD)을 통하여 사파이어(즉, 격자 부정합계 재료)로 형성된 기판상에 성장된다. 그러나, GaN계 반도체 층이 사파이어 기판상에 직접 형성된 경우, GaN계 반도체 층은 매우 나쁜 결정성과 표면 형태를 나타내기 때문에, 고발광 강도의 청색 발광이 얻어지지 않았다. 이러한 격자 부정합계 반도체 성장에 수반된 문제를 해결하기 위하여, 사파이어 기판과 GaN계 반도체 층 사이에서 400℃ 정도의 저온으로 AlN의 버퍼층을 성장시키는 기술이 제안되어 왔다. 이 기술에 의하면, 버퍼층에 성장되는 GaN계 반도체 층은 결정성과 표면 형태가 향상되었다(일본 특허 공개평 2-229476호 공보). 한편, 상술한 저온 버퍼층 성장 기술을 이용하지 않는 기술의 개발이 시도되어 왔다(국제 공개 02/17369호 팜플렛).
그러나, GaN계 반도체 층이 그러한 기술에 의해 형성된 경우에도, 이 반도체 층은 108∼1010㎝-2의 전위 밀도를 나타낸다. 전위는 비발광 재결합 중심 역할을 하는 것으로 고려된다. 특히, 단파장 광을 방출하는 자외 LED(380㎚ 이하의 파장)의 경우에, 전위는 발광 효율에 큰 영향을 주므로, 전위 밀도는 저감되어야 한다. 자외 LED에서, 에너지가 GaN의 밴드갭(3.4eV)과 거의 같은 광은 발광층으로부터 방출되므로, 방출된 광의 상당한 양은 발광층의 아래에 있는 GaN 반도체 층에 의해 흡수되며; 즉, GaN 반도체 층은 광 흡수 효과를 나타낸다. 그러한 광 흡수의 억제는 큰 밴드갭을 갖는 질화 알루미늄 갈륨(AlGaN) 반도체의 두꺼운 층을 적층하는 기술을 필요로 한다.
AlGaN 반도체 층의 경우에, 예컨대 청색 LED에 통상 이용되는 GaN 반도체 층의 경우와 비교하여 고품질의 결정 성장이 곤란해진다. 따라서, AlGaN 반도체 층의 결정성은 GaN 반도체 층의 결정성보다 나쁘다. Al을 포함하는 Ⅲ족 질화물 반도체 하지층이 기판에 형성될 때, 미스피트(misfit) 전위는 기판과 하지층간의 격자 정수 차이의 결과로서 발생되고, 이렇게 발생된 미스피트 전위는 하지층을 관통하여 그 표면에 도달한다. 따라서, 미스피트 전위에 기인된 고밀도 전위는 기판에 형성되는 Ⅲ족 질화물 반도체 하지층에 제공되는 Ⅲ족 질화물 반도체 층중에 발생된다. Al을 포함하는 Ⅲ족 질화물 반도체 층(예컨대, AlGaN 반도체 층)에서 미스피트 전위의 발생을 억제하기 위하여, 통상 상술한 저온 버퍼층 성장 기술에 의해 기판과 Ⅲ족 질화물 반도체 층 사이에 저온 버퍼층이 형성되어 상술한 격자 정수 차이에 의해 야기되는 효과를 저감시킨다(일본 특허 공개평 6-196757호 공보).
그러나, 그러한 저온 버퍼층이 제공된 경우에도, 반도체 소자를 구성하는 결과적인 Al을 포함하는 Ⅲ족 질화물 반도체 층은 고전위 밀도(약 1010㎝-2); 즉, 저결정성을 나타낸다. 따라서, 반도체 발광 소자(즉, 자외 LED)가 반도체 소자로부터 제조될 때, 결과적인 반도체 발광 소자는 발광 효율을 저하시키며; 즉, 이 소자는 의도된 특성을 달성하지 못한다.
상술한 것을 고려하여, 사파이어 기판상에 저온 버퍼층을 통하여 고온에서 두꺼운 GaN 층(두께: 약 8㎛)을 형성하고 AlGaN 층을 GaN 층에 성장시키는 기술이 제안되어 있다[Ito, et al., "PREPARATION OF AlxGa1-xN/GaN HETEROSTRUCTURE BY MOVPE," J. Cryst. Growth, 104 (1990), 533-538]. 이 기술과 관련하여, AlGaN 층의 성장후에 연마에 의해 두꺼운 GaN 층 및 사파이어 기판을 제거하여 GaN 프리 AlGaN 층을 형성하는 기술이 제안되어 있다[Morita, et al., "High Output Power 365㎚ Ultraviolet Light-Emitting Diode of GaN-Free Structure," Jpn. J. Appl. Phys. Vol. 41 (2002), 1434-1436].
그러나, AlGaN 층이 두꺼운 GaN 층상에 성장되는 경우, GaN의 격자 정수가 AlGaN과 상이하기 때문에, 탄성 한계를 넘으면 크래킹이 AlGaN 층에서 발생된다. 따라서, 고품질의 크랙 프리 결정 성장이 곤란하다. 특히, AlGaN 층의 AlN 몰분율이나 AlGaN 층의 두께가 증가될 때, 그러한 크래킹이 현저해질 수 있다. LED가 이렇게 형성된 반도체 구조로부터 제조될 경우, 두꺼운 GaN 층의 광 흡수 효과는 문제를 야기할 수 있다. 한편, AlGaN 층의 성장 후에 두꺼운 GaN 층 및 사파이어 기판의 제거는 생산성을 매우 나쁘게 한다.
상기 문제를 해결하기 위하여, 본 발명의 목적은 고결정성을 나타내고 크랙을 포함하지 않은 두꺼운 AlGaN 층을 갖고, 두꺼운 GaN 층(통상 자외 LED에서 광흡수층 역할을 함)을 포함하지 않는 Ⅲ족 질화물 반도체 소자를 제공하는 것이다.
본 발명은 하기의 발명을 제공한다.
(1) 기판; 상기 기판상에 형성되는 AlN으로 이루어진 제 1 질화물 반도체 층; 상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1 -x1N(0≤x1≤0.1)으로 이루어진 제 2 질화물 반도체 층; 및 상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1 -x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
(2) 상기 기판은 사파이어 단결정, Si 단결정, SiC 단결정, AlN 단결정, 및 GaN 단결정으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 상기 (1)에 기재된 Ⅲ족 질화물 반도체 소자.
(3) 상기 제 2 질화물 반도체 층은 다른 높이의 결정이 배열되어 서로 분리된 도상 구조로 형성되는 것을 특징으로 하는 상기 (1) 또는 (2)에 기재된 Ⅲ족 질화물 반도체 소자.
(4) 상기 제 2 질화물 반도체 층은 낮은 Al 함유량을 갖는 영역과 높은 Al 함유량을 갖는 영역을 포함하는 것을 특징으로 하는 상기 (1)∼(3) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 소자.
(5) 상기 제 2 질화물 반도체 층은 Alx1Ga1 -x1N(0≤x1≤0.05)으로 이루어지는 것을 특징으로 하는 상기 (1)∼(4) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 소자.
(6) 상기 제 2 질화물 반도체 층은 Alx1Ga1 -x1N(0≤x1≤0.02)으로 이루어지는 것을 특징으로 하는 상기 (5)에 기재된 Ⅲ족 질화물 반도체 소자.
(7) 상기 제 2 질화물 반도체 층은 1∼500㎚의 두께를 가지는 것을 특징으로 하는 상기 (1)∼(6) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 소자.
(8) 상기 제 2 질화물 반도체 층은 1∼400㎚의 두께를 가지는 것을 특징으로 하는 상기 (7)에 기재된 Ⅲ족 질화물 반도체 소자.
(9) 상기 제 2 질화물 반도체 층은 1∼300㎚의 두께를 가지는 것을 특징으로 하는 상기 (8)에 기재된 Ⅲ족 질화물 반도체 소자.
(10) 상기 제 2 질화물 반도체 층은 언도프 반도체인 것을 특징으로 하는 상기 (1)∼(9) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 소자.
(11) 상기 (1)∼(10) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 소자; 상기 반도체 소자의 제 3 질화물 반도체 층상에 형성된 제 4 질화물 반도체 층으로서, 상기 제 3 질화물 반도체 층의 상부에 그 순서로 연속 형성된 n형층, 발광층, 및 p형층을 포함하는 제 4 질화물 반도체 층; 상기 n형층에 형성된 음전극; 및 상기 p형층에 형성된 양전극을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
(12) 상기 (11)에 기재된 Ⅲ족 질화물 반도체 발광 소자를 포함하는 발광 다이오드.
(13) 상기 (11)에 기재된 Ⅲ족 질화물 반도체 발광 소자를 포함하는 레이저 다이오드.
(14) 상기 (1)∼(10) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 소자를 포함하는 반도체 디바이스.
본 발명에 의하면, 저 전위 밀도를 갖고 크랙을 포함하지 않는 두꺼운 AlGaN 층을 갖고, 두꺼운 GaN 층을 포함하지 않는 반도체 소자가 얻어진다. 반도체 소자는 두꺼운 GaN 층을 이용하지 않기 때문에, 자외 발광 소자가 반도체 소자로부터 제조될 때, 광 흡수가 억제될 수 있고 발광 강도가 증가된다.
반도체 소자는 AlGaN 층의 성장 후에 임의의 처리를 필요로 하지 않으므로, 이 소자는 고생산성으로 제조될 수 있다.
도 1은 본 발명의 Ⅲ족 질화물 반도체 소자의 일예를 나타내는 개략 단면도이다.
도 2는 본 발명의 Ⅲ족 질화물 반도체 소자를 이용한 반도체 디바이스의 일예를 나타내는 단면도이다.
도 3은 실시예 1로 제작된 Ⅲ족 질화물 반도체 발광 소자를 나타내는 개략 단면도이다.
도 4는 실시예 1로 제작된 Ⅲ족 질화물 반도체 소자의 상이한 영역에서 측정된 Al 조성비의 데이터를 나타내는 그래프이다.
도 5는 비교예로 제작된 Ⅲ족 질화물 반도체 소자의 상이한 영역에서 측정된 Al 조성비의 데이터를 나타내는 그래프이다.
도 6은 실시예 1의 Ⅲ족 질화물 반도체 소자에서 측정된 Al 조성비의 데이터와 비교예의 Ⅲ족 질화물 반도체 소자에서 측정된 Al 조성비의 데이터간의 비교를 나타내는 그래프이다.
도 1은 본 발명의 Ⅲ족 질화물 반도체 소자의 일예를 나타내는 개략적인 도면이다. 도 1에 있어서, 참조번호 10은 기판을 나타내고, 1은 AlN으로 이루어진 제 1 질화물 반도체 층을 나타내고, 2는 Alx1Ga1 -x1N(0≤x1≤0.1)으로 이루어진 제 2 질 화물 반도체 층을 나타내고, 3은 Alx2Ga1 -x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 나타낸다. 기판과 반도체 층은 본 발명의 Ⅲ족 질화물 반도체 소자를 구성한다. 반도체 디바이스가 Ⅲ족 질화물 반도체 소자로부터 제조될 경우, 상기 디바이스의 사용 목적에 따라 그 구성이 적절히 결정되는 제 4 질화물 반도체 층(4)은 제 3 질화물 반도체 층상에 제공된다.
이들 Ⅲ족 질화물 반도체 층을 성장시키는 방법은 특히 한정되지 않고, MOCVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), 또는 MBE(분자선 에피택시법) 등 Ⅲ족 질화물 반도체를 성장시키는 모든 공지된 방법이 사용될 수 있다. 층 두께 제어성과 대량 생산의 관점에서는 MOCVD법이 사용되는 것이 바람직하다. Ⅲ족 질화물 반도체 층이 MOCVD법에 의해 성장될 경우, 수소(H2) 또는 질소(N2)는 캐리어 가스로서 이용되고, 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG)은 Ⅲ족 원료인 Ga원으로서 이용되고, 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA)은 Ⅲ족 원료인 Al원으로서 이용되고, 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI)은 Ⅲ족 원료인 In원으로서 이용되고, 암모니아(NH3), 히드라진(N2H4) 등은 Ⅴ족 원료인 N원으로서 이용된다. 또한, Si 원료 역할을 하는 모노실란(SiH4) 또는 디실란(Si2H6), 또는 Ge 원료 역할을 하는 게르만(GeH4)은 n형 도펀트로서 이용되고, Mg 원료 역할을 하는 비스(시클로펜타디에닐)마그네슘(Cp2Mg) 또는 비스(에틸시클로펜타디에닐)마그네슘(EtCp2Mg)은 p형 도펀트로서 이용된다.
기판의 재료는 특히 한정되지 않고, 이 기판은 어떤 공지된 재료로 형성될 수 있다. 공지된 재료의 예는 사파이어 단결정(Al2O3; A면, C면, M면, 또는 R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, 및 MgO 단결정 등의 산화물 단결정; Si 단결정; SiC 단결정; GaAs 단결정; AlN 단결정; GaN 단결정; 및 ZrB2 단결정 등의 붕소화물 단결정을 포함한다. 이들 재료에서, 사파이어 단결정, Si 단결정, SiC 단결정, AlN 단결정, 및 GaN 단결정이 바람직하다. 기판의 결정 방위는 특히 한정되지 않는다. 상기 기판은 온-액시스(on-axis) 기판 또는 오프각을 갖는 기판일 수 있다.
AlN으로 이루어지고 기판상에 형성된 제 1 질화물 반도체 층은 버퍼층 역할을 한다. 제 1 질화물 반도체 층의 두께는 0.001∼1㎛인 것이 바람직하고, 더욱 바람직하게는 0.005∼0.5㎛이며, 특히 바람직하게는 0.01∼0.2㎛이다. 제 1 질화물 반도체 층의 두께가 상기 범위이면, 상기 제 1 질화물 반도체 층 상에 성장되는 질화물 반도체 층(제 2 질화물 반도체 층)은 우수한 결정 형태 및 개선된 결정성을 나타낸다.
제 1 질화물 반도체 층은 Al 원료 역할을 하는 TMA 및 N 원료 역할을 하는 NH3를 이용하여 MOCVD법에 의해 제조될 수 있다. 층 성장 온도는 400∼1,200℃인 것이 바람직하고, 더욱 바람직하게는 900∼1,200℃이다. 층 성장 온도가 상기 범위이면, 이렇게 성장된 제 1 질화물 반도체 층은 AlN 단결정으로 이루어지고, 그 위에 성장되는 질화물 반도체는 고결정성을 나타내어 바람직하다. MOCVD 성장노로 공급 되는 H2(캐리어 가스 역할을 함), NH3, 및 TMA의 양은 각각 15∼30 리터/분, 0.5∼2 리터/분, 및 40∼100μmol/분으로 조정된다. MOCVD 성장노내의 압력은 15∼30kPa로 조정된다.
상기 기판이 AlN 단결정으로 이루어질 경우, AlN 기판은 제 1 질화물 반도체 층 역할도 한다.
제 2 질화물 반도체 층은 상기 제 2 질화물 반도체 층에 성장되는 제 3 질화물 반도체 층을 구성하는 AlGaN 결정의 전위 밀도를 저감시키기 위해서 필요하다.
AlGaN 결정 성장의 경우, Al과 NH3의 반응성이 강하고 Al의 마이그레이션(migration)이 발생하지 않기 때문에, 작은 결정 입계는 GaN 결정 성장의 경우와 비교하여 형성되기 더 쉽다. 따라서, 결과적인 AlGaN 결정의 전위 밀도는 높아지는 경향이 있다. GaN 층이 MOCVD법에 의해 성장될 경우, 필요한 층 두께가 GaN 성장 조건에 따라 변화될 지라도, 층의 두께는 표면의 평탄화(연속 층 형성)를 달성하기 위하여 1∼2㎛로 조정된다. GaN 결정 성장의 초기 단계에서, GaN 결정은 연속 층을 형성하기 보다는 오히려 서로 분리된 도상 막을 형성한다. 그 후, 도상 구조의 두께가 증가됨에 따라, 수평 결정 성장이 진행되고, 도상 구조가 합체되어 평면 연속 층을 형성한다(이하, 수평 결정 성장에 의해 지배되는 성장 모드는 "GaN 성장 모드"로 칭해짐). 대조적으로, AlGaN 결정 성장의 경우에, 표면 평탄화는 GaN 결정 성장의 경우와 비교하여 신속히 달성되며; 표면 평탄화는 결정 성장의 초기 단계에서 달성된다(이하, 수직 결정 성장에 의해 지배되는 성장 모드는 "AlGaN 성장 모 드"로 칭해짐).
본 발명자들은 AlGaN 결정의 전위 밀도의 증가가 GaN 결정 모드와 AlGaN 결정 모드간의 차이에 의해 발생된다는 것을 발견하였다. 성장이 수직 성장 모드에 의해 지배되는 AlGaN 결정에서, 전위는 용이하게 발생된다. 대조적으로 성장이 수평 성장 모드에 의해 지배되는 GaN 결정에서, 전위는 발생은 AlGaN 결정의 경우와 비교하여 억제된다.
제 2 질화물 반도체 층을 제공함으로써 제 3 질화물 반도체 층을 구성하는 AlGaN 결정의 초기 성장은 GaN 성장 모드에 의해 지배되어 결과적인 결정의 전위 밀도가 저감되고 그 결정성이 향상된다. 즉, AlGaN 결정의 전위 밀도를 저감시키는 임계점은 GaN 성장 모드에 의해 지배된다. 제 2 질화물 반도체 층을 제공하지 않으면, 제 3 질화물 반도체 층을 구성하는 AlGaN 결정의 초기 성장은 AlGaN 성장 모드에 의해 지배되므로, 결과적인 결정의 전위 밀도가 증가되고 그 결정성이 악화된다.
GaN 성장 모드에 의해 AlGaN 결정(제 3 질화물 반도체 층을 구성함)의 초기 성장을 달성하기 위하여, 제 2 질화물 반도체 층을 구성하는 Alx1Ga1 -x1N 결정에서, x1은 0≤x1≤0.1의 범위에 있는 것이 바람직하고, 더욱 바람직하게는 0≤x1≤0.05이며, 특히 바람직하게는 0≤x1≤0.02이다. x1이 0.1보다 크면, 제 3 질화물 반도체 층의 성장은 AlGaN 성장 모드에 의해 지배되므로, 제 3 질화물 반도체 층의 전위 밀도는 저감되지 않는다. 제 2 질화물 반도체 층의 구조가 GaN의 구조와 유사하 면, 결과적인 제 3 질화물 반도체 층은 고결정성을 나타내는 경향이 있다.
GaN 성장 모드에 의해 AlGaN 결정(제 3 질화물 반도체 층을 구성함)의 초기 성장을 달성하기 위하여, 제 2 질화물 반도체 층은 평면 연속 층으로 형성되는 것이 아니라, 상이한 높이의 결정이 배열되어 서로 분리된 도상 구조로 형성되는 것이 바람직하다.
도 4는 실시예 1로 제조된 Ⅲ족 질화물 반도체 소자를 구성하는 제 2 및 제 3 질화물 반도체 층의 상이한 영역에 포함된 Al 조성비의 분석 결과를 나타내는 그래프이며, 여기서 Al 조성비의 데이터는 제 1 질화물 반도체 층으로부터의 거리에 대하여 플롯된다(plot). 예컨대, 영역 1에서 Al 함유량은 제 1 질화물 반도체 층으로부터 약 220㎚ 떨어진 위치에서 증가하는 반면, 영역 2에서 Al 함유량은 제 1 질화물 반도체 층으로부터 약 70㎚ 떨어진 위치에서 증가하고 있다. 한편, 영역 4에서 Al 함유량의 감소는 관찰되지 않는다. 따라서, 제 2 질화물 반도체 층을 구성하는 낮은 Al 함유량을 갖는 AlGaN 결정은 영역 4에 존재하지 않는다. 대조적으로, 영역 1에서 제 2 질화물 반도체 층은 약 220㎚의 두께를 갖는 반면, 영역 2에서 제 2 질화물 반도체 층은 약 70㎚의 두께를 갖는다. 제 2 질화물 반도체 층은 이러한 도상 구조를 갖는 것이 바람직하다.
제 2 질화물 반도체 층의 두께는 1∼500㎚인 것이 바람직하고, 더욱 바람직하게는 1∼400㎚이고, 특히 바람직하게는 1∼300㎚이다. 상기 두께가 1㎚보다 작으면, 제 2 질화물 반도체 층은 제 3 질화물 반도체 층의 전위 밀도를 감소시키는 효과를 나타내지 못한다. 대조적으로, 상기 두께가 500㎚를 초과하면, 크래킹이 제 3 질화물 반도체 층에서 발생할 수 있거나, 또는 결과적인 반도체 소자로부터 제조된 자외 LED는 광 흡수의 문제를 일으킬 수 있다.
상술한 바와 같이, 제 2 질화물 반도체 층은 평면 연속 층으로 형성된 것이 아니라, 상이한 높이의 결정이 배열되어 서로 분리된 도상 구조로 형성되는 것이 바람직하다. 여기서 사용된 바와 같이, 제 2 질화물 반도체 층의 두께는 가장 높은 높이의 결정을 포함하는 영역의 두께에 의해 정의된다. 이 정의에 의하면, 제 2 질화물 반도체 층은 높은 Al 함유량을 갖는 영역 및 낮은 Al 함유량을 갖는 포함한다. 따라서, 제 2 질화물 반도체 층을 구성하는 AlGaN의 조성은 상기 층의 상이한 영역에 포함된 AlGaN 결정의 평균 조성에 의해 나타내진다.
제 2 질화물 반도체 층을 성장시킬 때의 온도는 800∼1,200℃로 조정되는 것이 바람직하고, 더욱 바람직하게는 1,000∼1,200℃로 조정된다. 제 2 질화물 반도체 층이 이 성장 온도 범위에서 성장되면, 그 위에 성장되는 제 3 질화물 반도체 층은 고결정성을 나타낸다. H2(캐리어 가스), NH3, TMG, 및 TMA는 각각 10∼20 리터/분, 2∼4 리터/분, 및 20∼100 μmol/분, 및 0∼30 μmol/분의 양으로 MOCVD 성장노에 공급된다. MOCVD 성장노내의 압력은 15∼40kPa로 조정된다.
제 3 질화물 반도체 층을 구성하는 Alx2Ga1 -x2N에 있어서, x2는 0<x2<1인 것이 바람직하고, 더욱 바람직하게는 0.02≤x2≤0.5이며, 특히 바람직하게는 0.02≤x2≤0.1이다. x2가 이 범위에 있으면, 제 3 질화물 반도체 층은 고결정성 및 저 전위 밀도를 나타낸다. 상술한 조건에 더하여, 제 2 및 제 3 질화물 반도체 층에서, x1 및 x2; 즉, Al의 조성비는 x1+0.02≤x2의 관계를 만족하는 것이 바람직하고, 제 3 질화물 반도체 층의 Al 함유량은 제 2 질화물 반도체 층의 것보다 높은 것이 바람직하다. 제 2 질화물 반도체 층의 Al 함유량이 제 3 질화물 반도체 층의 것보다 낮게 조정될 때, 제 3 질화물 반도체 층의 전위 밀도는 저감될 수 있다.
제 3 질화물 반도체 층의 두께는 특히 한정되지 않지만, 이 두께는 0.1∼20㎛인 것이 바람직하고, 더욱 바람직하게는 1∼10㎛이다. 상기 두께가 1㎛ 이상으로 조정될 때, 결과적인 AlGaN 층은 고결정성을 나타내는 경향이 있다.
제 3 질화물 반도체 층은 Si 함유량이 1×1017∼1×1019/㎝3의 범위내이면 Si(즉, n형 불순물)로 도핑될 수 있다. 그러나, 제 3 질화물 반도체 층은 높은 결정성의 유지의 관점에서 언도핑되는 것이 바람직하다(즉, 불순물 함유량은 1×1017/㎝3보다 낮음). n형 불순물은 특히 한정되지 않고, 예컨대, Si 또는 Ge가 사용될 있고, Si가 바람직하다.
제 3 질화물 반도체 층을 성장시킬 때의 온도는 800∼1,200℃인 것이 바람직하고, 더욱 바람직하게는 1,000∼1,200℃로 조정된다. 제 3 질화물 반도체 층이 상기 온도 범위내에서 성장되면, 상기 층은 고결정성을 나타낸다. H2(캐리어 가스), NH3, TMG, 및 TMA는 각각 10∼25 리터/분, 2∼5 리터/분, 100∼250 μmol/분, 및 5∼100 μmol/분의 양으로 MOCVD 성장노에 공급된다. MOCVD 성장노내의 압력은 15∼40kPa로 조정된다.
제 1∼제 3 질화물 반도체 층은 Al 및 Ga에 더하여 In 등의 Ⅲ족 원소를 함유할 수 있다. 희망한다면, 이들 층은 Ge, Si, Mg, Cａ, Zn, Be, P, As, 또는 B 등의 원소를 함유할 수 있다. 몇몇 경우에, 이들 층은 의도적으로 첨가한 원소에 더하여 예컨대 층 성장 조건에 기인된 필연적인 불순물뿐만 아니라 원료 또는 반응관의 재질에 포함되는 불순물을 함유할 수 있다.
제 4 질화물 반도체 층의 구성은 결과적인 반도체 디바이스의 사용 목적에 따라 적절히 결정된다. 이하, 반도체 디바이스가 자외 발광 소자인 경우가 설명될 것이다. 도 2는 반도체 디바이스의 일예를 나타내는 개략적인 도면이다. 제 4 질화물 반도체 층(4)은 n형 콘택트층(5), n형 클래드층(6), 발광층(7), p형 클래드층(8), 및 p형 콘택트층(9)을 포함한다.
n형 콘택트층(5)은 AlaGa1 -aN(0<a <1, 바람직하게는 0<a<0.5, 더욱 바람직하게는 0.01<a<0.1)으로 이루어진 질화물 반도체 층이다. Al 조성비가 상기 범위이면, 광 흡수가 억제될 수 있고, 고결정성과 양호한 오믹 접촉이 얻어질 있다. 상기 콘택트층의 n형 도펀트 함유량은 1×1017∼1×1019/㎝3, 바람직하게는 1×1018∼1×1019/㎝3이다. n형 도펀트 함유량이 상기 범위이면, 양호한 오믹 접촉이 유지되며, 크래킹의 발생이 억제되고, 고결정성이 유지될 수 있다. n형 콘택트층의 두께는 특히 한정되지 않지만, 상기 두께는 0.1∼10㎛인 것이 바람직하고, 보다 바람직하게는 1∼5㎛이다. 상기 두께가 이 범위내이면, 고결정성이 유지되고, 반도체 디바이스의 동작 전압이 저감될 수 있다.
n형 클래드층(6)의 조성은 클래드층이 발광층보다 큰 밴드갭 에너지를 갖고 클래드층이 발광층에서 캐리어의 감금을 가능하게 하면 특히 한정되지 않는다. 바람직하게는, n형 클래드층은 발광층에서의 캐리어의 감금의 관점에서 AlbGa1-bN(0<b<0.4, 바람직하게는 0.1<b<0.2)으로 구성된다. n형 클래드층의 두께는 특히 한정되지 않지만, 그 두께는 바람직하게는 0.01∼0.4㎛이며, 보다 바람직하게는 0.01∼0.1㎛이다. n형 클래드층의 n형 도펀트 함유량은 1×1017∼1×1020/㎝3인 것이 바람직하고, 보다 바람직하게는 1×1018∼1×1019/㎝3이다. n형 도펀트 함유량이 상기 범위이면, 고결정성이 유지되고, 반도체 디바이스의 동작 전압이 저감될 수 있다.
발광층(7)은 390㎚ 이하(바람직하게는 380㎚ 이하)의 피크 파장을 갖는 광을 방출하는 질화물 반도체 층으로 형성된다. 바람직하게는, 발광층은 Ga1-sInsN(0<s<0.1)로 이루어진다. 양자 효과가 얻어지기만 하면, 발광층의 두께는 특히 한정되지 않는다. 상기 두께는 바람직하게는 1∼10㎚이며, 보다 바람직하게는 2∼6㎚이다. 상기 두께가 상기 범위이면, 고방출 출력이 얻어질 수 있다. 발광층은 상술한 단일 양자 우물(SQW) 구조 대신에, 상기 Ga1-sInsN 층(우물층) 및 이 우물층보다 큰 밴드갭 에너지를 갖는 AlcGa1-cN(0≤c<0.3 및 b>c) 장벽층으로 이루어지는 다중 양자 우물(MQW) 구조를 가질 수 있다. 우물층 또는 장벽층은 불순물로 도핑될 수 있다.
AlcGa1 - cN 장벽층을 성장시킬 때의 온도는 고결정성의 달성의 관점에서 800℃ 이상인 것이 바람직하고, 더욱 바람직하게는 900∼1,200℃이다. GaInN 우물층은 600∼900℃, 바람직하게는 800∼900℃에서 성장된다. MQW 구조의 고결정성을 달성하기 위하여, 우물층 및 장벽층은 상이한 온도에서 성장되는 것이 바람직하다.
p형 클래드층(8)의 조성은 이 클래드층이 발광층보다 큰 에너지 밴드갭을 갖고 클래드층이 발광층에서 캐리어의 감금을 가능하게 하면 특히 한정되지 않는다. 바람직하게는, p형 클래드층은 발광층에서의 캐리어의 감금의 관점에서 AldGa1 -dN(0<d≤0.4, 바람직하게는 0.1≤d≤0.3)으로 이루어진다. p형 클래드층의 두께는 특히 한정되지 않지만, 상기 두께는 바람직하게는 0.01∼0.4㎛이며, 보다 바람직하게는 0.02∼0.1㎛이다. p형 클래드층의 p형 도펀트 함유향은 1×1018∼1×1021/㎝3인 것이 바람직하고, 보다 바람직하게는 1×1019∼1×1020/㎝3이다. p형 도펀트 함유량이 상기 범위이면, 결정성을 저하시키는 것없이 우수한 p형 결정이 성장된다.
p형 콘택트층(9)은 적어도 AleGa1-eN(0≤e<0.5, 바람직하게는 0≤e<0.1, 보다 바람직하게는 0≤e≤0.05)을 포함하는 질화물 반도체 층이다. Al 조성비가 상기 범위이면, 고결정성이 유지될 수 있고, 양호한 오믹 접촉이 달성될 수 있다. 콘택트층의 p형 도펀트 함유량은 1×1018∼1×1021/㎝3이며, 바람직하게는 5×1019∼5×1020/㎝3이다. p형 도펀트 함유량이 상기 범위이면, 양호한 오믹 접촉이 유지될 수 있고, 크래킹의 발생이 방지될 수 있고, 고결정성이 유지될 수 있다. p형 도펀트는 특히 한정되지 않지만, 예컨대 바람직하게는 p형 도펀트는 Mg이다. p형 콘택트층의 두께는 특히 한정되지 않지만, 상기 두께는 0.01∼0.5㎛인 것이 바람직하고, 보다 바람직하게는 0.05∼0.2㎛이다. 상기 두께가 상기 범위이면, 고방출 출력이 달성될 수 있다.
음전극 및 양전극이 이 기술분야에 잘 알려진 관용 기술을 통하여 각각 n형 콘택트층(5) 및 p형 콘택트층(9)에 제공되면, 자외광을 방출하는 Ⅲ족 질화물 반도체 발광 소자가 제조된다.
[실시예]
이하, 본 발명은 본 발명을 한정하는 것으로 해석되지 않아야 하는 실시예에 의해 상세히 설명될 것이다. 실시예에 사용된 분석 기술은 다음과 같다.
전위 밀도는 투과형 전자 현미경(TEM) 관찰에 의해 결정되었다.
질화물 반도체의 조성은 X선 회절법에 의해 결정되었다. 도 4∼도 6의 각 그래프의 수직축에 도시된 질화물 반도체 층에 포함되는 Al의 조성비는 이하의 절차에 의해 결정되었다: EDX(에너지 분산형 X선 분광 분석)에 측정되는 두꺼운 AlGaN 층의 EDX 강도비와, X선 회절법에 의해 측정되는 AlGaN 층에 포함된 Al의 조성비간의 관계가 얻어졌고; 질화물 반도체 층의 상이한 영역에 포함된 Al의 조성비는 상기 관계를 이용하여 반도체 층의 영역에서 측정된 EDX 강도비로부터 환산되었다.
층 두께는 투과형 전자 현미경에 의한 확대 관찰로부터 결정되었다.
(실시예 1)
도 3은 본 실시예로 제작된 Ⅲ족 질화물 반도체 발광 소자의 구조를 나타내는 개략 단면도이다. 도 3에 도시된 Ⅲ족 질화물 반도체 발광 소자는 사파이어 기판(10)상에 잘 알려진 MOCVD 기술을 통하여 반도체 층을 순차 형성함으로써 제조되었다. 기판(10)은 0.2°의 오프각을 갖는 C면 사파이어 기판이다. 사파이어 기판은 MOCVD 성장노의 리액터(reactor)에 위치되었고, 10분간 1,000℃에서 수소 분위기 하에 유지되어 사파이어 기판을 클리닝하였다.
그 다음, 서셉터의 온도는 1,180℃까지 증가되고, TMA(Al원 역할을 함) 및 NH3(N원 역할을 함)가 상기 성장노에 공급되어 AlN으로 이루어지는 제 1 질화물 반도체 층(1)을 성장시켰다. H2(캐리어 가스 역할을 함)(22 리터/분), NH3(0.5 리터/분), 및 TMA(80 μmol/분)가 MOCVD 성장노에 공급되고, MOCVD 성장노내의 압력이 15kPa로 조정되어 약 30㎚의 두께를 갖는 AlN 층을 형성하였다. AlN 층은 기판과 AlN 층에 형성될 질화물 반도체 층의 격자 부정합을 완화하기 위해서 형성된다.
제 1 질화물 반도체 층의 성장후, 서셉터의 온도가 1,150℃로 유지되고, TMG과 NH3가 상기 성장노로 공급되어 GaN 층을 형성하였다. 구체적으로, H2(캐리어 가스 역할을 함)(15 리터/분), NH3(2 리터/분), 및 TMG(50 μmol/분)가 MOCVD 성장노로 공급되고, MOCVD 성장노내의 압력이 15kPa로 조정되어 제 2 질화물 반도체 층(2)을 형성하였다. 상기 층의 두께는 상술한 정의에 의거하여 약 220㎚(도 4에 도시된 바와 같이)로 결정되었다. 제 2 질화물 반도체 층의 평균 조성은 Al0.018Ga0.982N이었다.
제 2 질화물 반도체 층의 형성후, 서셉터의 온도는 1,150℃로 유지되었고, TMG의 공급은 일시 정지되었다. 그 후, TMG 및 TMA가 상기 성장노로 공급되어 언도프 Al0 .05Ga0 .95N으로 이루어지는 제 3 질화물 반도체 층(3)(두께:약 3㎛)을 형성하였다. H2(캐리어 가스)(15 리터/분), NH3(2 리터/분), TMG(150 μmol/분), 및 TMA(20 μmol/분)는 MOCVD 성장노로 공급되고, MOCVD 성장노내의 압력은 15kPa로 조정되었다.
제 3 질화물 반도체 층의 성장후, Si(7×1018/㎝3)으로 도핑된 Al0 .05Ga0 .95N으로 이루어지는 n형 콘택트층(5)(두께: 1.5㎛)은 1,180℃의 성장 온도에서 TMG, TMA, 및 도펀트 가스 역할을 하는 실란(SiH4)으로부터 성장되었다. 구체적으로, H2(캐리어 가스)(15 리터/분), NH3(2 리터/분), TMG(150 μmol/분), 및 TMA(20 μmol/분)는 MOCVD 성장노로 공급되고, MOCVD 성장노내의 압력은 15kPa로 조정되었다.
n형 콘택트층의 성장후, Si(5×1018/㎝3)로 도핑된 n형 Al0 .15Ga0 .85N으로 이루어지는 n형 클래드층(6)(두께: 50㎚)은 1,180℃의 성장 온도에서 원료 가스 역할을 하는 TMG, TMA, NH3, 및 SiH4로부터 성장되었다. 이 n형 클래드층은 캐리어 감금 층 역할을 한다.
그 후, 발광층(7)은 캐리어 가스 역할을 하는 N2를 이용하여 원료 가스 역할을 하는 TEG, TMI, 및 SiH4로부터 성장되었다. 우선, Si(5×1017/㎝3)로 도핑된 Al0.1Ga0.9N으로 이루어지는 장벽층(두께: 15㎚)은 1,000℃의 온도에서 성장되었고; 그 다음, 언도프 Ga0 .05In0 .95N으로 이루어지는 우물층(두께: 5㎚)은 800℃의 온도에서 성장되었다. 이 절차는 5회 수행되었고, 최후에 장벽층이 결과적인 적층체에 형성되어 MQW 구조가 되었다. 장벽층이 n형 불순물로 도핑될 때, 방출 출력은 증가하는 경향이 있다. 발광층의 최외각 층(즉, 장벽층)상에 언도프 Al0 .1Ga0 .9N으로 이루어지는 캡층(두께: 13㎚)이 1,000℃에서 형성되었다.
이어서, Mg(1×1020/㎝3)로 도핑된 p형 Al0 .25Ga0 .75N으로 이루어지는 p형 클래드층(8)(두께: 50㎚)은 1,100℃에서 성장되었다. n형 클래드층의 경우와 마찬가지로, p형 클래드층은 캐리어 잠금 층 역할을 한다. 최후에, Mg(5×1019/㎝3)로 도핑된 p형 GaN으로 이루어지는 p형 클래드층(9)(두께: 0.1㎛)은 1,100℃에서 p형 클래드층에 성장되었다.
제 3 질화물 반도체 층의 전위 밀도는 9×108/㎝2으로 결정되었고; 즉, 제 3 질화물 반도체 층은 고결정성을 나타냈다. 제 2 및 제 3 질화물 반도체 층에 포함된 Al의 조성비는 상이한 영역에서 측정되었다. 그 결과는 도 4에 도시되어 있다. 상술한 바와 같이, 제 2 질화물 반도체 층에 포함된 Al의 조성비는 영역마다 다르 고, 제 2 질화물 반도체 층은 연속 평면 층으로 형성되는 것이 아니라, 상이한 높이의 결정이 배열되어 서로 분리된 도상 구조로 형성된다. 즉, 제 2 질화물 반도체 층의 Al 함유량은 영역마다 다르다. 제 3 질화물 반도체 층의 전위 밀도는 제 1과 제 2 질화물 반도체 층의 계면에 존재하는 낮은 Al 함유량 영역에 대응하는 영역에서 낮은 것으로 발견된 반면, 제 3 질화물 반도체 층의 전위 밀도는 제 1과 제 2 질화물 반도체 층의 계면에 존재하는 높은 Al 함유량 영역에 대응하는 영역에서 높은 것으로 발견되었다.
음전극(20) 및 양전극(30)은 이 기술분야에 잘 공지된 관용 기술을 통하여 각각 n형 콘택트층 및 p형 콘택트층에 제공되어 Ⅲ족 질화물 반도체 발광 소자를 제조한다. 20mA의 순방향 전류가 상기 발광 소자에 인가될 때, 상기 소자는 3.1mW의 발광 출력을 나타내고, 375㎚의 피크 파장을 갖는 광을 방출하였다.
(실시예 2)
본 실시예에서, 저온 AlN 버퍼층은 제 1 질화물 반도체 층(1)으로서 이용되었다. 서셉터의 온도가 500℃로 조정되고, TMA 및 NH3가 MOCVD 성장노로 공급되어 AlN 버퍼층을 형성하였다. H2(캐리어 가스)(22 리터/분), NH3(0.5 리터/분), 및 TMA(80 μmol/분)가 MOCVD 성장노로 공급되고, 상기 성장노내의 압력이 15kPa로 조정되어 약 30㎚의 두께를 갖는 AlN 버퍼층을 형성하였다. 이렇게 형성된 AlN 버퍼층이 제 1 질화물 반도체 층(1)으로 사용된 것을 제외하고 실시예 1의 절차가 반복되어 발광 다이오드 소자를 제조하였다. 결과적인 발광 다이오드 소자는 실시예 1 의 발광 다이오드 소자에 필적하는 특성을 나타냈다.
(비교예)
제 2 질화물 반도체 층(2)이 형성되지 않을 것을 제외하고 실시예 1의 절차가 반복되어 발광 다이오드 소자를 제조하였다. 20mA의 전류가 발광 다이오드 소자에 인가될 때, 이 소자는 0.3mW의 발광 출력을 나타내고, 375㎚의 피크 파장을 갖는 광을 방출하였다.
제 3 질화물 반도체 층의 전위 밀도는 5×109/㎝2로 결정되었고: 제 3 질화물 반도체 층은 저결정성을 나타냈다. 실시예 1의 마찬가지의 방식으로, 제 2 및 제 3 질화물 반도체 층에 포함된 Al의 조성비는 상이한 영역에서 측정되었다. 그 결과는 도 5에 도시되어 있다. 도 5로부터 명백한 바와 같이, 낮은 Al 함유량의 제 2 질화물 반도체 층은 존재하지 않고, 높은 Al 함유량의 제 3 질화물 반도체 층은 제 1 질화물 반도체 층과 직접 접촉한다.
도 6은 실시예 1의 소자의 제 2 및 제 3 질화물 반도체 층에서 측정된 Al 조성비의 데이터와, 비교예의 소자의 제 3 질화물 반도체 층에서 측정된 Al 조성비의 테이터간의 비교를 나타내는 그래프이며, 여기서 Al 조성비의 데이터는 제 1 질화물 반도체 층으로부터의 거리에 대하여 플롯되었다. 임계점은 낮은 Al 함유량을 갖는 영역이 제 1 질화물 반도체 층과 접촉한다는 것이다.
본 발명의 Ⅲ족 질화물 반도체 소자가 발광 소자(예컨대, 발광 다이오드 또 는 레이저 다이오드), 수광 소자(예컨대, 광센서), 또는 트랜지스터 등의 전자 디바이스에 이용되면, 결과적인 소자는 매우 높은 효율을 달성할 수 잇다. 따라서, Ⅲ족 질화물 반도체 소자는 매우 높은 산업상 이용 가치를 갖는다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판;
    상기 기판상에 형성되는 AlN으로 이루어지고, 0.005∼0.5㎛의 두께를 갖는 제 1 질화물 반도체 층;
    상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1-x1N(0≤x1≤0.1)으로 이루어진 제 2 질화물 반도체 층; 및
    상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1-x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함하며,
    상기 제 2 질화물 반도체 층의 구조는 다른 높이의 결정이 배열되어 서로 분리된 도상 구조인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  5. 기판;
    상기 기판상에 형성되는 AlN으로 이루어지고, 0.005∼0.5㎛의 두께를 갖는 제 1 질화물 반도체 층;
    상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1-x1N(0≤x1≤0.1)으로 이루어진 제 2 질화물 반도체 층; 및
    상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1-x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함하며,
    상기 제 2 질화물 반도체 층은 낮은 Al 함유량을 갖는 영역과 높은 Al 함유량을 갖는 영역을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  6. 기판;
    상기 기판상에 형성되는 AlN으로 이루어지고, 0.005∼0.5㎛의 두께를 갖는 제 1 질화물 반도체 층;
    상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1-x1N(0≤x1≤0.05)으로 이루어진 제 2 질화물 반도체 층; 및
    상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1-x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  7. 제 6 항에 있어서,
    상기 제 2 질화물 반도체 층은 Alx1Ga1-x1N(0≤x1≤0.02)으로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  8. 기판;
    상기 기판상에 형성되는 AlN으로 이루어지고, 0.005∼0.5㎛의 두께를 갖는 제 1 질화물 반도체 층;
    상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1-x1N(0≤x1≤0.1)으로 이루어진 제 2 질화물 반도체 층; 및
    상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1-x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함하며,
    상기 제 2 질화물 반도체 층은 1∼500㎚의 두께를 가지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  9. 제 8 항에 있어서,
    상기 제 2 질화물 반도체 층은 1∼400㎚의 두께를 가지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  10. 제 9 항에 있어서,
    상기 제 2 질화물 반도체 층은 1∼300㎚의 두께를 가지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  11. 기판;
    상기 기판상에 형성되는 AlN으로 이루어지고, 0.005∼0.5㎛의 두께를 갖는 제 1 질화물 반도체 층;
    상기 제 1 질화물 반도체 층상에 형성되는 Alx1Ga1-x1N(0≤x1≤0.1)으로 이루어진 제 2 질화물 반도체 층; 및
    상기 제 2 질화물 반도체 층상에 형성되는 Alx2Ga1-x2N(0<x2<1 및 x1+0.02≤x2)으로 이루어진 제 3 질화물 반도체 층을 포함하며,
    상기 제 2 질화물 반도체 층은 언도프 반도체인 것을 특징으로 하는 Ⅲ족 질화물 반도체 소자.
  12. 제 4 항 내지 제 11 항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 소자;
    상기 반도체 소자의 제 3 질화물 반도체 층상에 형성된 제 4 질화물 반도체 층으로서, 상기 제 3 질화물 반도체 층의 상부에 그 순서로 연속 형성된 n형층, 발광층, 및 p형층을 포함하는 제 4 질화물 반도체 층;
    상기 n형층에 형성된 음전극; 및
    상기 p형층에 형성된 양전극을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  13. 제 12 항에 기재된 Ⅲ족 질화물 반도체 발광 소자를 포함하는 발광 다이오드.
  14. 제 12 항에 기재된 Ⅲ족 질화물 반도체 발광 소자를 포함하는 레이저 다이오드.
  15. 제 4 항 내지 제 11 항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 소자를 포함하는 반도체 디바이스.
KR1020067007288A 2003-10-14 2004-10-13 Ⅲ족 질화물 반도체 소자 KR100898553B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003354237 2003-10-14
JPJP-P-2003-00354237 2003-10-14

Publications (2)

Publication Number Publication Date
KR20060096046A KR20060096046A (ko) 2006-09-05
KR100898553B1 true KR100898553B1 (ko) 2009-05-20

Family

ID=36406333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067007288A KR100898553B1 (ko) 2003-10-14 2004-10-13 Ⅲ족 질화물 반도체 소자

Country Status (6)

Country Link
US (1) US8134168B2 (ko)
EP (1) EP1673815B1 (ko)
KR (1) KR100898553B1 (ko)
CN (1) CN100490190C (ko)
TW (1) TWI309894B (ko)
WO (1) WO2005036658A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661709B1 (ko) * 2004-12-23 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI245440B (en) * 2004-12-30 2005-12-11 Ind Tech Res Inst Light emitting diode
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
DE102005035722B9 (de) 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP2008109084A (ja) * 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008177525A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
KR100849785B1 (ko) * 2007-02-09 2008-07-31 삼성전기주식회사 플립칩형 반도체 수광소자 어레이 및 그 제조 방법
JP5095253B2 (ja) 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
US8686396B2 (en) 2007-05-08 2014-04-01 Nitek, Inc. Non-polar ultraviolet light emitting device and method for fabricating same
KR101316423B1 (ko) * 2007-08-09 2013-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
KR102002898B1 (ko) * 2012-09-04 2019-07-23 삼성전자 주식회사 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
CN103280503B (zh) * 2013-05-23 2017-02-08 台州市一能科技有限公司 半导体器件
KR102122846B1 (ko) * 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR102070092B1 (ko) * 2014-01-09 2020-01-29 삼성전자주식회사 반도체 발광소자
GB2522407A (en) * 2014-01-13 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732754A2 (en) * 1995-03-17 1996-09-18 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
JPH0936423A (ja) * 1995-07-24 1997-02-07 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
US20010055324A1 (en) 2000-03-28 2001-12-27 Hiroyuki Ota Nitride semiconductor laser and method of manufacturing the same
US20020155682A1 (en) 2001-03-28 2002-10-24 Ngk Insulators, Ltd. Method for fabricating a III nitride film

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH08203834A (ja) 1995-01-24 1996-08-09 Matsushita Electric Ind Co Ltd 半導体薄膜及び半導体薄膜の製造方法
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
US6165812A (en) * 1996-01-19 2000-12-26 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
JP2003133246A (ja) 1996-01-19 2003-05-09 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP3822318B2 (ja) * 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
US6534791B1 (en) * 1998-11-27 2003-03-18 Lumileds Lighting U.S., Llc Epitaxial aluminium-gallium nitride semiconductor substrate
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
US6495894B2 (en) 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US6504183B1 (en) * 2000-09-08 2003-01-07 United Epitaxy Company Epitaxial growth of nitride semiconductor device
TW486829B (en) 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP3548735B2 (ja) * 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP2003218396A (ja) 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd 紫外線発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732754A2 (en) * 1995-03-17 1996-09-18 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
JPH0936423A (ja) * 1995-07-24 1997-02-07 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
US20010055324A1 (en) 2000-03-28 2001-12-27 Hiroyuki Ota Nitride semiconductor laser and method of manufacturing the same
US20020155682A1 (en) 2001-03-28 2002-10-24 Ngk Insulators, Ltd. Method for fabricating a III nitride film

Also Published As

Publication number Publication date
CN100490190C (zh) 2009-05-20
WO2005036658A1 (en) 2005-04-21
EP1673815B1 (en) 2019-06-05
EP1673815A1 (en) 2006-06-28
KR20060096046A (ko) 2006-09-05
CN1868070A (zh) 2006-11-22
US8134168B2 (en) 2012-03-13
US20070126009A1 (en) 2007-06-07
EP1673815A4 (en) 2010-09-22
TWI309894B (en) 2009-05-11
TW200520265A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100898553B1 (ko) Ⅲ족 질화물 반도체 소자
US8546830B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d&#39;un compose nitrure du groupe iii
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
KR20070054722A (ko) Ⅲ-ⅴ족 화합물 반도체 및 그 제조 방법
US8465997B2 (en) Manufacturing method of group III nitride semiconductor
JP2012151472A (ja) メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子
JP3341948B2 (ja) ｐ型ＧａＮ系半導体の製造方法
KR20060112685A (ko) Ⅲ족 질화물 반도체 다층구조물
EP1869717B1 (en) Production method of group iii nitride semioconductor element
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4624064B2 (ja) Ｉｉｉ族窒化物半導体積層物
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
KR20090030652A (ko) 질화물계 발광소자
JP2000183399A (ja) ＧａＮ系化合物半導体発光素子
JP2002075880A (ja) 窒化物系半導体層の形成方法および窒化物系半導体素子の製造方法
KR100881053B1 (ko) 질화물계 발광소자
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
KR100972974B1 (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
CN101147267A (zh) 制造ⅲ族氮化物半导体元件的方法
KR20060066872A (ko) 반도체 발광 소자용 기판과 질화물 반도체 발광 소자 및이의 제조 방법
KR20070071915A (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
KR100974924B1 (ko) 질화물계 발광소자
JP2004289180A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080229

Effective date: 20090129

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 10