DE60037443T2 - Herstellung eines kondensators durch bildung einer mit halbkugel-korn-silizium versehenen siliziumelektrode - Google Patents

Herstellung eines kondensators durch bildung einer mit halbkugel-korn-silizium versehenen siliziumelektrode Download PDF

Info

Publication number
DE60037443T2
DE60037443T2 DE60037443T DE60037443T DE60037443T2 DE 60037443 T2 DE60037443 T2 DE 60037443T2 DE 60037443 T DE60037443 T DE 60037443T DE 60037443 T DE60037443 T DE 60037443T DE 60037443 T2 DE60037443 T2 DE 60037443T2
Authority
DE
Germany
Prior art keywords
silicon
silicon surface
ion implantation
capacitor
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60037443T
Other languages
English (en)
Other versions
DE60037443D1 (de
Inventor
Helmut Horst Poughkeepsie TEWS
Brian New York LEE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Application granted granted Critical
Publication of DE60037443D1 publication Critical patent/DE60037443D1/de
Publication of DE60037443T2 publication Critical patent/DE60037443T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein integrierte Schaltungen und insbesondere Verfahren zum Ausbilden von Kondensatoren in integrierten Schaltungen.
  • Eine DRAM-(Dynamic Randon Access Memory)-Dynamischer Direktzuflußspeicher)-Zelle ist eine Art von integrierten Schaltungen, die einen Kondensator verwendet. Ein Kondensator einer DRAM-Zelle speichert eine Ladung, die Daten darstellt, das heißt einen Logisch-1- oder Logisch-0-Zustand. Eine DRAM-Zelle enthält auch einen Transistor zum Zugreifen auf den Kondensator, um den Kondensator zu laden oder zu entladen (das heißt neue Informationen in die DRAM-Zelle zu "schreiben"), und zu bestimmen, ob in dem Kondensator eine Ladung gespeichert ist oder nicht (das heißt die in der DRAM-Zelle gespeicherten Informationen zu "lesen") oder eine in dem Kondensator gespeicherte Ladung wieder aufzufrischen.
  • DRAM-Zellen sind in der Regel zu Arrays aus DRAM-Zellen organisiert. Mit der ständigen Zunahme bei der Integrationsdichte von integrierten Schaltungen wird der für jede DRAM-Zelle in einem Array zur Verfügung stehende Raum ständig reduziert. Eine derartige Reduktion kann die Leistung der DRAM-Zelle beeinflussen. Beispielsweise kann die Kapazität des Kondensators einer DRAM-Zelle mit zunehmender Integrationsdichte reduziert werden, wodurch die Datenspeicherzeit der Zelle reduziert wird.
  • Es gibt verschiedene Verfahren zum Erhöhen der Kapazität eines Kondensators einer DRAM-Zelle. Einige dieser Verfahren bringen die Vergrößerung der Oberfläche der Elektroden des Kondensators der DRAM-Zelle mit sich. Unter Bezugnahme auf 1 beinhaltet eine Technik zum Vergrößern der Oberfläche der Elektroden das Ausbilden von halbkugelförmigen Siliziumkörnern (HSG – Hemisperical Silicon Grains) 2 über einer Elektrode 3 eines Grabenkondensators 4 einer DRAM-Zelle 1. Zum Ausbilden der halbkugelförmigen Silikonkörner (HSG) wird über der Elektrode 3 eine amorphe Siliziumschicht abgeschieden. Diese amorphe Siliziumschicht wird dann einem zweistufigen Temperungsprozeß unterzogen. Beim ersten Schritt wird die amorphe Siliziumschicht in einer Silan-Umgebung (SiH4) getempert, um auf der Schicht kleine Siliziumkristallstrukturen zu bilden. Bei dem zweiten Schritt wird die amorphe Siliziumschicht in einem Vakuum getempert, um das Silizium in der amorphen Siliziumschicht um die kleinen Kristallstrukturen herum umzukristallisieren, um halbkugelförmige Siliziumkörner (HSG) 2 zu bilden. Bevorzugt wird der zweite Schritt fortgesetzt, bis die ganze amorphe Siliziumschicht umkristallisiert ist. Man beachte, daß, wenn die amorphe Siliziumschicht dotiert ist, auch HSG-Teilchen dotiert sind. Wenn die amorphe Siliziumschicht nicht dotiert ist, dann sind auch die HSG-Teilchen nicht dotiert und sollten dotiert werden. In diesem Fall können die HSG-Teilchen durch ex-situ-Dotieren durch herkömmliche Gasplasmadotierungs- oder Plasmadotierungstechniken dotiert werden. Die HSG-Teilchen können auch durch Ausdiffundierung aus einer anderen Schicht wie etwa einer vergrabenen Platte dotiert werden.
  • Nach dem Ausbilden der halbkugelförmigen Siliziumkörner (HSG) 2 wird über den Körnern eine Dielektrikumsschicht 5 abgeschieden. Die Dielektrikumsschicht 5 entspricht im wesentlichen der Gestalt der Körner und besitzt deshalb eine ungleichmäßige Oberfläche. Der Flächeninhalt der ungleichmäßigen Oberfläche der Dielektrikumsschicht 5 kann um das zwei- bis dreifache größer sein als der, der sich aus dem Abscheiden einer Dielektrikumsschicht 5 über der glatten Silizium oberfläche von Grabenwänden 6 des Grabenkondensators 4 ergeben hätt. Dann wird eine zweite Elektrode 7 über der Dielektrikumsschicht 5 ausgebildet, indem der Graben mit dotiertem polykristallinem Silizium gefüllt wird. Wegen der Ungleichmäßigkeit der Dielektrikumsschicht 5 besitzt auch die Elektrode 7 einen vergrößerten Elektrodenflächeninhalt. Die Struktur wird dann auf herkömmliche Weise verarbeitet, um eine DRAM-Zelle 1 auszubilden.
  • US 5,882,979 betrifft ein Verfahren zum Herstellen eines Kondensators einschließlich des Schrittes, eine amorphisierte Siliziumoberfläche einem Temperungsprozeß zu unterziehen, um aus dem amorphisierten Abschnitt der Siliziumoberfläche halbkugelförmige Siliziumkörner auszubilden.
  • Aus US 5,773,342 ist ein Beispiel zum Amorphisieren eines Abschnitts einer Siliziumoberfläche bekannt.
  • EP 0 949 680 A2 offenbart einen Grabenkondensator und schlägt das Ausbilden von halbkugelförmigen Siliziumkörnern (HSG) in dem Graben vor, um die Grabenkapazität zu erhöhen.
  • Kurze Darstellung
  • Bei einem allgemeinen Aspekt bietet die Erfindung ein Verfahren zum Herstellen eines Kondensators. Es wird eine Siliziumoberfläche bereitgestellt durch Ausbilden eines Grabens in einem Siliziumsubstrat, und mindestens ein Abschnitt der Grabenwand-Siliziumoberfläche wird amorphisiert. Die amorphisierte Siliziumoberfläche wird dann einem Temperungsprozeß unterzogen zum Ausbilden von halbkugelförmigen Siliziumkörnern (HSG) aus dem amorphisierten Abschnitt der Siliziumoberfläche zum Ausbilden mindestens eines Abschnitts einer ersten Elektrode des Kondensators. Dann wird ein Kondensatordielektrikum über den halbkugelförmigen Siliziumkörnern ausgebildet. Eine zweite Elektrode wird dann über dem Kondensatordielektrikum ausgebildet.
  • Anstatt eine amorphe Siliziumschicht zum Ausbilden von halbkugelförmigen Siliziumkörnern (HSG) abzuscheiden, wird somit statt dessen eine Siliziumoberfläche (wie etwa Wände eines Grabens oder eine abgeschiedene polykristalline Siliziumschicht) amorphisiert. Unter Verwendung dieser Technik ist es möglich, eine relativ dünne amorphe Siliziumschicht zur Verwendung beim Ausbilden von halbkugelförmigen Siliziumkörnern (HSG) für Kondensatoren auszubilden.
  • Bevorzugte Ausführungsformen der Erfindung können eines oder mehrere der folgenden Merkmale enthalten.
  • Eine Maske wird auf einem unteren Abschnitt der Wand abgeschieden, und ein Isolationskragen wird auf dem oberen Abschnitt der Wand ausgebildet. Die Maske wird entfernt, um den unteren Abschnitt des Grabens freizulegen. Der untere Abschnitt der Wand wird amorphisiert, indem beispielsweise die Siliziumoberfläche einem Ionenimplantierungsprozeß unterzogen wird. Der Ionenimplantierungsprozeß kann ein konformer Ionenimplantierungsprozeß wie etwa ein Plasmaeintauch-Ionenimplantierungsprozeß (PIII) oder ein Plasmadotierungsprozeß (PLAD) sein.
  • Die bei dem Ionenimplantierungsprozeß verwendeten Ionen können im wesentlichen Siliziumionen, Ionen eines inerten Elements (zum Beispiel Xenon oder Argon) oder Ionen einer Dotierstoffspezies (zum Beispiel Arsen oder Phosphor) sein. Wenn zum Amorphisieren der Siliziumoberfläche eine Nicht- Dotierstoffspezies verwendet wird, kann eine Dotierstoffspezies durch die halbkugelförmigen Siliziumkörner in Abschnitte des Siliziumsubstrats um den unteren Abschnitt des Grabens herum implantiert werden.
  • Die Siliziumoberfläche wird erhitzt, um den Dotierstoff zu diffundieren und zu aktivieren. Die Schritte des Temperns und Erhitzens können in-situ ausgeführt werden. Die Siliziumoberfläche kann in Silan (SiH4) getempert werden, um halbkugelförmige Siliziumkörner (HSG) auszubilden.
  • Sofern nicht anderweitig definiert besitzen alle hierin verwendeten technischen und wissenschaftlichen Ausdrücke die gleiche Bedeutung, wie sie üblicherweise von einem Durchschnittsfachmann auf dem Gebiet, zu dem die vorliegende Erfindung gehört, versteht. Wenngleich Verfahren und Materialien ähnlich oder äquivalent den hierin beschriebenen bei der Ausübung oder beim Testen der vorliegenden Erfindung verwendet werden können, werden geeignete Verfahren und Materialien unten beschrieben. Außerdem sind die Materialien, Verfahren und Beispiele nur veranschaulichend und sind nicht als Beschränkung gedacht.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsformen, einschließlich der Zeichnungen, und aus den Ansprüchen.
  • Kurze Beschreibung der Zeichnung
  • 1 ist eine schematische Querschnittsskizze einer Grabenkondensator-DRAM-Zelle nach dem Stand der Technik.
  • 2A–2I sind schematische Querschnittsskizzen einer Grabenkondensator-DRAM-Zelle in verschiedenen Stadien der Herstellung davon.
  • 3A–3E sind schematische Querschnittsskizzen einer Stapelkondensator-DRAM-Zelle in verschiedenen Stadien bei der Herstellung davon, die sich zum Verstehen der vorliegenden Erfindung eignen.
  • Beschreibung
  • 2A zeigt einen einkristallinen Halbleiterkörper, hier ein Siliziumsubstrat 10. Das Substrat 10 besitzt eine mit einer vergrabenen Platte implantierte Schicht 12, hier eine in Substrat 10 in einer ausgewählten Tiefe von etwa 1,5 Mikrometern von einer oberen Oberfläche 14 des Substrats 10 ausgebildete phosphordotierte Schicht. Man beachte, daß bei einigen Ausführungsformen die vergrabene Platte 12 in den Prozeß in einem späteren Stadium ausgebildet wird. Die Dotierungskonzentration der vergrabenen Schicht 12 besitzt hier eine Dosierung von etwa 1012–1014 pro cm2. Eine Dielektrikumsschicht 16 aus Siliziumdioxid, hier etwa 100 Angstrom (10 Angstrom = 1 nm) dick, wird thermisch über der oberen Oberfläche 14 des Siliziumsubstrats 10 aufgewachsen. Eine Padschicht 18, hier eine 1000–2000 Angstrom dicke Schicht aus Siliziumnitrid, ist auf der oberen Oberfläche der Dielektrikumsschicht 16 angeordnet.
  • Dann wird ein Fenster 20 in der Padschicht 18 und der Dielektrikumsschicht 16 unter Verwendung herkömmlicher photolithographischer (zum Beispiel nicht gezeigte Hard-TEOS- oder BSG-Maske) chemischer Ätztechniken (zum Beispiel reaktives Ionenätzen, R.I.E.) ausgebildet. Unter Bezugnahme auf 2B werden die mit Fenstern versehene Padschicht 18 und die Hardmaske als eine Maske zum Ätzen eines Grabens 22 in einem Abschnitt des Siliziumsubstrats 10 unter Verwendung herkömmlicher Ätztechniken verwendet. Hier beträgt die Tiefe des Grabens 22 in der Größenordnung von 3–10 Mikrometer ab der oberen Oberfläche 14 des Siliziumsubstrats 10 und die Breite des Grabens 22 liegt in der Größenordnung von 0,10–0,25 Mikrometer.
  • Unter Bezugnahme auf 2C wird als nächstes eine dünne Siliziumdioxidschicht 24 auf Wänden 23 des Grabens 22 aufgewachsen, um die Wände 23 zu passivieren und zu schützen. Hier ist die Siliziumdioxidschicht 24 in der Größenordnung von 20–50 Angstrom dick. Als nächstes wird eine Siliciumnitridschicht 26 über der Siliziumdioxidschicht 24 abgeschieden und unter Einsatz herkömmlicher photolithographischer chemischer Ätztechniken geätzt, so daß die Siliciumnitridschicht 26 nur einen unteren Abschnitt 28 des Grabens 22 bedeckt. Ein oberer Abschnitt 30 des Grabens 22 bleibt von der Siliciumnitridschicht unbedeckt. Hier ist die Siliciumnitridschicht 26 in der Größenordnung von 50–100 Angstrom dick.
  • Unter Bezugname auf 2D wird als nächstes in dem oberen Abschnitt 30 des Grabens 22 ein LOCOS-Kragen 32 (Localised Oxidation Of Silicon) über einen herkömmlichen LOCOS-Prozeß ausgebildet, hier thermische Oxidation des Siliziumsubstrats 10 um den oberen Abschnitt 30 des Grabens 22 herum.
  • Unter Bezugnahme auf 2E werden als nächstes die Siliciumnitridschicht 26 und die Siliziumdioxidschicht 24 unter Verwendung herkömmlicher Ätzprozesse, hier naßchemisches ätzen, von dem unteren Abschnitt 28 des Grabens 22 entfernt.
  • Die ganze Struktur wird dann einem konformen Ionenimplantierungsprozeß unterzogen, um die Seiten- und Bodenwände 23 des unteren Abschnitts 28 des Grabens 22 zu amorphisieren. Hier wird die Struktur zur Ionenimplantierung durch einen PIII(Plasma Immersion Ion Implantation)-Prozeß in einer Plasmakammer angeordnet, obwohl auch andere konforme Ionenimplantierungsprozesse wie PLAD (Plasma Doping) angewendet werden können.
  • Während des PIII-Prozesses wird das Substrat 10 durch eine gepulste Spannung intermittierend negativ vorgespannt und einem Niedrigenergieplasma hoher Dosis ausgesetzt, hier bei einer Dosierung von etwa 5e14–1e16 cm–2 und bei einer Vorspannung von 5 kV–10 kV. Die negative Vorspannung des Substrats 10 bewirkt, daß sich Ionen des Plasmas in den Graben 22 ausbreiten und exponierte Oberflächen von Seiten- und Bodenwänden 23 im unteren Abschnitt 28 des Grabens 22 konform treffen. Diese Ionen im Plasma amorphisieren die Siliziumoberfläche von Seiten- und Bodenwänden 23 im unteren Abschnitt 28, um eine amorphe Siliziumschicht 34 auszubilden. Die Dicke der amorphen Siliziumschicht 34 wird durch die Energie und Dosierung von während des PIII-Prozesses in das Substrat implantierten Ionen bestimmt. Im Gegensatz zu einer abgeschiedenen amorphen Siliziumschicht reduziert die amorphe Siliziumschicht 34, wenn überhaupt, die Breite des Grabens 22 nicht signifikant. Eine derartige Reduktion, die den Flächeninhalt der Elektroden und des Dielektrikums des ausgebildeten Kondensators reduzieren kann, ist nicht erwünscht. Hier kann der PIII-Prozeß für die amorphe Schicht 34 so optimiert werden, daß er eine Dicke in der Größenordnung von etwa 2–10 nm aufweist, wenngleich auch dickere oder dünnere amorphe Siliziumschichten ausgebildet werden können.
  • Während des PIII-Prozesses können mindestens drei Arten von Spezies verwendet werden. Die erste Spezies ist Silizium. Durch den Einsatz von Silizium zum Amorphisieren von Seiten- und Bodenwänden 23 des unteren Abschnitts 28 erhält man den Vorteil, daß in den Graben 22 kein anderes Material eingeführt wird und dadurch elektrische Charakteristiken von Seiten- und Bodenwänden 23 beibehalten werden. Zu der zweiten Art von Spezies zählen außer Silizium Nicht-Dotierstoff- und gutartige Spezies wie etwa Argon (Ar) oder Xenon (Xe). Diese Spezies werden bevorzugt bei einer niedrigen Spannung von beispielsweise 0,5–5 KeV verwendet, um die Integrität des LOCOS-Kragens 32 beizubehalten. Bei der dritten Art von Spezies handelt es sich um Reaktiv-dotierstoffspezies wie etwa Phosphor (P) oder Arsen (As). Diese Spezies bilden nicht nur die amorphe Siliziumschicht 24 aus, sie dotieren auch einen Abschnitt des Siliziumsubstrats 10 um die Seiten- und Bodenwände 23 des unteren Abschnitts 28 herum zur gleichen Zeit wie die Ausbildung der amorphisierten Siliziumschicht 34. Wie unten unter Bezugnahme auf 2G beschrieben wird, bildet diese dotierter Abschnitt des Siliziumsubstrats 10 eine erste Elektrode des Grabenkondensators, der ausgebildet wird. Dieser Schritt implantiert auch Dotierstoffe in die amorphe Siliziumschicht 34. Durch Amorphisieren und Dotieren des Abschnitts des Substrats 10 um die Boden- und Seitenwände 23 des Grabens 22 herum in dem gleichen Implantierungsschritt entfällt ein Ionenimplantierungsschritt zum Implantieren von Dotierstoffmolekülen in diesen Abschnitt des Substrats 10 und in noch auszubildende halbkugelförmige Siliziumkörner (HSG) 33 (bei 2F gezeigt).
  • Unter Bezugnahme auf 2F wird als nächstes das Siliziumsubstrat 10 für einen zweistufigen Temperungsprozeß zum Ausbilden halbkugelförmiger Siliziumkörner (HSG) 33 in einer Kammer oder einem Ofen plaziert. Bei dem ersten Temperungsschritt wird das Substrat 10 bei etwa 550–600°C in einer Umgebung aus Silangas (SiH4) von etwa 10–4–10–5 Torr (1 Torr = 133 Pa) etwa 10–40 Minuten lang erhitzt. Dieser Temperungsschritt bewirkt, daß auf der amorphen Siliziumschicht 34 kleine Kristallstrukturen entstehen.
  • Bei dem zweiten Temperungsschritt wird das Substrat 10 etwa 1–10 Minuten lang in einer Ultrahochvakuumkammer oder in einer inerten sauerstofffreien Umgebung wie etwa Argon, Helium und Stickstoff bei etwa 10–6–10–9 Torr auf etwa 500–600°C erhitzt. Der zweite Temperungsschritt bewirkt, daß Silizium von der amorphen Siliziumschicht 34 in die während des ersten Temperungsschrittes entstandenen kleinen Kristallstrukturen wandert, um halbkugelförmige Siliziumkörner (HSG) 33 im unteren Abschnitt 28 des Grabens 22 auszubilden. Der zweite Temperungsschritt wird fortgesetzt, bis die ganz amorphe Siliziumschicht 34 umkristallisiert ist. Bei Abschluß des zweiten Temperungsschritts ist der Flächeninhalt des unteren Abschnitts 28 des Grabens 22 um beispielsweise einen Faktor von 2 bis 3 vergrößert.
  • Unter Bezugnahme auf 2G wird als nächstes eine Dotierstoffspezies, hier Arsen oder Phosphor unter Verwendung herkömmlicher Techniken wie etwa PIII oder PLAD in Seiten- und Bodenwände des Grabens 22 und halbkugelförmige Siliziumkörner (HSG) 33 implantiert. Wenn während des Ionenimplantierungsprozesses zum Ausbilden der amorphen Siliziumschicht 34 eine Dotierstoffspezies verwendet wird (unter Bezugnahme auf 2E beschrieben), ist dieser Implantierungsschritt nicht erforderlich.
  • Bei Ausführungsformen, bei denen die vergrabene Platte 12 in einem späteren Stadium im Prozeß ausgebildet wird, kann die vergrabene Platte 12 an diesem Punkt durch herkömmliche Gasphasendotierungstechniken ausgebildet werden. Die ganze Struktur wird dann in eine Temperungskammer gesetzt, um die implantierte Dotierstoffspezies zu aktivieren und in Abschnitte des Substrats 10 um den unteren Abschnitt 28 des Grabens 22 herum herauszudiffundieren, um ein dotiertes Gebiet 36 entstehen zu lassen, das als eine Elektrode oder Platte des Grabenkondensators wirkt. Der Dotierungsschritt und der Temperungsschritt zum Diffundieren der Dotierstoffspezies kann in-situ nach dem zweistufigen Temperungsprozeß zum Ausbilden halbkugelförmiger Siliziumkörner (HSG) durchgeführt werden. Sie können auch in einer separaten Anlage durchgeführt werden.
  • Unter Bezugnahme auf 2H wird als nächstes ein Kondensatordielektrikum 38 an Wänden des Grabens 22 ausgebildet. Dazu wird hier ein Substrat 30 Minuten lang mit Ammoniak (NH3) bei 6 Torr bei einer Temperatur von etwa 300°C bis 1000°C in einer Kammer plaziert. Das Substrat 10 wird dann einer chemischen Niederdruckabscheidung aus der Gasphase (LPCVD – Low Pressure Chemical Vapour Deposition) bei 700°C in SiH2Cl2 (DCS) und NH3 unterzogen, um Nitrid über den Wänden des Grabens 22 auszubilden. Das Substrat 10 wird als nächstes 10 Minuten lang bei einem Druck von 760 Torr in H2O auf eine Temperatur von 900°C erhitzt, um das Nitrid zu reoxidieren und das Kondensatordielektrikum 38 thermisch aufzuwachsen (das heißt Reoxidation des Nitrids).
  • Es wird angemerkt, daß das Kondensatordielektrikum 38 im unteren Abschnitt 28 des Grabens 22 eine unregelmäßige Oberfläche entsprechend den halbkugelförmigen Siliziumkörnern (HSG) im unteren Abschnitt 28 aufweist. Somit ist der Flächeninhalt auf der äußeren Oberfläche der Kondensatordielektrikumsschicht 38 größer als der, der sich lediglich aus dem Ausbilden des Kondensatordielektrikums 38 an Boden- und Seitenwänden 23 des Grabens 22 in 2B ergeben hätt.
  • Unter Bezugnahme auf 2I wird der Graben 22 dann zur Ausbildung der zweiten Elektrode des Kondensators 35 mit dotiertem amorphen oder dotiertem polyristallinem Silizium 42 gefüllt. Es sei angemerkt, daß die Abscheidung von polykristallinem Silizium oder amorphem Silizium in-situ erfolgen kann. Es sein auch angemerkt, daß die Oberfläche und das polykristalline Silizium 42 im unteren Abschnitt 28 des Grabens 22 der Gestalt des Kondensatordielektrikums 38 entspricht. Somit ist der Flächeninhalt der zweiten Elektrode des Kondensators 35 gegenüber dem Flächeninhalt einer zweiten Elektrode vergrößert, die sich aus dem Ausbilden der zweiten Elektrode über einer glatten dielektrischen Oberfläche ergeben hätt.
  • Die Struktur wird dann auf beliebige herkömmliche Weise zum Ausbilden einer DRAM-Zelle verarbeitet, wie etwa in 2I gezeigt. Die DRAM-Zelle enthält einen Transistor mit einem durch ein Gatekanalgebiet 48 getrennten Source- und Draingebiet. Über dem Gatekanalgebiet 48 sind ein Gateoxid 50 und eine Gateelektrode 52 aus dotiertem polykristallinem Silizium oder polykristallinem Silizium-Wolfram-Silizid angeordnet. Das Draingebiet 46 ist elektrisch mit der zweiten Elektrode des Kondensators 35 verbunden.
  • Weitere Ausführungsformen liegen innerhalb des Schutzbereichs der folgenden Ansprüche.
  • Nunmehr unter Bezugnahme auf 3A–3E wird nun ein Prozeß zum Ausbilden einer Stapelkondensator-DRAM-Zelle beschrieben, die sich zum Verstehen der vorliegenden Erfindung eignet. Die Stapelkondensator-DRAM-Zelle besitzt einen auf beliebige herkömmliche Weise ausgebildeten Transistor 82. Der Transistor 82 weist eine dotierte polykristalline Siliziumschicht 84 auf einer thermisch aufgewachsenen Oxidschicht 88 und einen Leiter 86 auf einer dotierten polykristallinen Siliziumschicht 84 auf, um eine Gateelektrode für den Transistor 82 bereitzustellen. Der Transistor 82 besitzt auch ein Source- und ein Draingebiet 90 und 92. Nach Beendigung der Ausbildung des Transistors 82 wird das Bauelement mit einer Dielektrikumsschicht 94 wie gezeigt auf beliebige herkömmliche Weise passiviert. Als nächstes wird in Kontakt mit dem Draingebiet 92 ein unterer Leiter, hier eine dotierte polykristalline Siliziumschicht 96, für einen Stapelkondensator (in 3E gezeigt) ausgebildet.
  • Unter Braugnahme auf Figur 38 wird die Struktur dann einem Ionenimplantierungsprozeß unterzogen, um einem Abschnitt der Oberfläche der polykristallinen Siliziumschicht 96 zu amorphisieren.
  • Hier ist der Ionenimplantierungsprozeß ein PIII- oder PLAD-Prozeß.
  • Unter Bezugnahme auf 3C wird die Struktur dann in einer Temperungskammer plaziert, um zum Ausbilden von halbkugelförmigen Siliziumkörnern (HSG) 98 auf der Oberfläche der polykristallinen Siliziumschicht 96 dem oben in Verbindung mit 2F beschriebenen zweistufigen Temperungsprozeß unterzogen zu werden.
  • Unter Bezugnahme auf 3D wird als nächstes eine Kondensatordielektrikumsschicht über den halbkugelförmigen Siliziumkörnern (HSG) 98 abgeschieden.
  • Unter Bezugnahme auf 3E wird als nächstes über der Dielektrikumsschicht eine eine zweite Elektrode des Kondensators bildende Leiterschicht 102 abgeschieden. Der Flächeninhalt der Leiter 96 und 102 und das Kondensatordielektrikum des Kondensators werden durch Ausbilden halbkugelförmiger Siliziumkörner (HSG) 98 vergrößert.
  • Es versteht sich, daß die Erfindung zwar in Verbindung mit der detaillierten Beschreibung davon beschrieben wurde, die vorausgegangene Beschreibung den Schutzbereich der Erfindung veranschaulichen und nicht beschränken soll, der durch den Schutzbereich der beigefügten Ansprüche definiert ist. Andere Aspekte, Vorteile und Ausführungsformen liegen innerhalb des Schutzbereichs der folgenden Ansprüche.

Claims (20)

  1. Verfahren zum Herstellen eines Kondensators, umfassend: Bereitstellen einer Siliziumoberfläche durch Bereitstellen eines Siliziumsubstrats (10) und Ausbilden eines Grabens (22) in dem Substrat, wobei der Graben durch mindestens eine Wand (23) definiert ist, wobei mindestens ein Abschnitt der mindestens einen Wand die Siliziumoberfläche umfaßt, Amorphisieren mindestens eines Abschnitts der Siliziumoberfläche, die amorphisierte Siliziumoberfläche einem Temperungsprozeß unterziehen zum Ausbilden von halbkugelförmigen Siliziumkörnern (33) aus dem amorphisierten Abschnitt der Siliziumoberfläche zum Ausbilden mindestens eines Abschnitts einer ersten Elektrode des Kondensators, Ausbilden eines Kondensatordielektrikums (38) über den halbkugelförmigen Siliziumkörnern, und Ausbilden einer zweiten Elektrode (42) über dem Kondensatordielektrikum.
  2. Verfahren nach Anspruch 1, wobei die mindestens eine Wand einen unteren Abschnitt und einen oberen Abschnitt aufweist, wobei der untere Abschnitt die Siliziumoberfläche umfaßt, wobei das Verfahren weiterhin folgendes umfaßt: Abscheiden einer Maske auf dem unteren Abschnitt der mindestens einen Wand, und Ausbilden eines Isolationskragens auf dem oberen Abschnitt der mindestens einen Wand.
  3. Verfahren nach Anspruch 2, weiterhin umfassend: Entfernen der Maske, um den unteren Abschnitt des Grabens freizulegen, Amorphisieren des unteren Abschnitts der mindestens einen Wand.
  4. Verfahren nach Anspruch 1, wobei das Amorphisieren der Siliziumoberfläche umfaßt, die Siliziumoberfläche einem Ionenimplantierungsprozeß zu unterziehen.
  5. Verfahren nach Anspruch 4, wobei die Siliziumoberfläche einem Ionenimplantierungsprozeß unterziehen beinhaltet, die Siliziumoberfläche einem konformen Ionenimplantierungsprozeß zu unterziehen.
  6. Verfahren nach Anspruch 5, wobei die Siliziumoberfläche einem Ionenimplantierungsprozeß unterziehen beinhaltet, die Siliziumoberfläche einem Plasmaeintauch-Ionenimplantierungsprozeß zu unterziehen.
  7. Verfahren nach Anspruch 5, wobei die Siliziumoberfläche einem Ionenimplantierungsprozeß unterziehen beinhaltet, die Siliziumoberfläche einem Plasmadotierungsprozeß zu unterziehen.
  8. Verfahren nach Anspruch 4, wobei bei dem Ionenimplantierungsprozeß verwendete Ionen im wesentlichen Siliziumionen umfassen.
  9. Verfahren nach Anspruch 4, wobei bei dem Ionenimplantierungsprozeß verwendete Ionen im wesentlichen Ionen eines inerten Elements umfassen.
  10. Verfahren nach Anspruch 9, wobei das inerte Element Xenon ist.
  11. Verfahren nach Anspruch 9, wobei das inerte Element Argon ist.
  12. Verfahren nach Anspruch 4, wobei bei dem Ionenimplantierungsprozeß verwendete Ionen im wesentlichen Ionen einer Dotierstoffspezies umfassen.
  13. Verfahren nach Anspruch 9, wobei die Dotierstoffspezies Arsen ist.
  14. Verfahren nach Anspruch 9, wobei die Dotierstoffspezies Phosphor ist.
  15. Verfahren nach Anspruch 12, weiterhin umfassend das Erhitzen der Siliziumoberfläche zum Diffundieren des Dotierstoffs.
  16. Verfahren nach Anspruch 15, wobei die Schritte des Temperns und Erhitzens in situ durchgeführt werden.
  17. Verfahren nach Anspruch 1, weiterhin umfassend das Implantieren einer Dotierstoffspezies durch die halbkugelförmigen Siliziumkörner in Abschnitte des Siliziumsubstrats um den unteren Abschnitt des Grabens herum.
  18. Verfahren nach Anspruch 17, weiterhin umfassend das Erhitzen des Dotierstoffs, um den Dotierstoff in das Substrat zu diffundieren, um einen weiteren Abschnitt der ersten Elektrode auszubilden.
  19. Verfahren nach Anspruch 18, wobei die Schritte des Temperns und Erhitzens in situ durchgeführt werden.
  20. Verfahren nach Anspruch 1, wobei das Tempern der Siliziumoberfläche das Tempern der Siliziumoberfläche in Silan umfaßt.
DE60037443T 1999-10-27 2000-10-13 Herstellung eines kondensators durch bildung einer mit halbkugel-korn-silizium versehenen siliziumelektrode Expired - Fee Related DE60037443T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/427,991 US6159874A (en) 1999-10-27 1999-10-27 Method of forming a hemispherical grained capacitor
US427991 1999-10-27
PCT/US2000/028315 WO2001031692A1 (en) 1999-10-27 2000-10-13 Method for manufacturing a capacitor by forming a silicon eletrode having hemispherical silicon

Publications (2)

Publication Number Publication Date
DE60037443D1 DE60037443D1 (de) 2008-01-24
DE60037443T2 true DE60037443T2 (de) 2008-06-26

Family

ID=23697134

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037443T Expired - Fee Related DE60037443T2 (de) 1999-10-27 2000-10-13 Herstellung eines kondensators durch bildung einer mit halbkugel-korn-silizium versehenen siliziumelektrode

Country Status (8)

Country Link
US (1) US6159874A (de)
EP (1) EP1224692B1 (de)
JP (1) JP2003513444A (de)
KR (1) KR100802215B1 (de)
CN (1) CN1227715C (de)
DE (1) DE60037443T2 (de)
TW (1) TW544867B (de)
WO (1) WO2001031692A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429613B (en) * 1999-10-21 2001-04-11 Mosel Vitelic Inc Dynamic random access memory with trench type capacitor
KR100320796B1 (ko) * 1999-12-29 2002-01-17 박종섭 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
US6306720B1 (en) * 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
DE10014920C1 (de) * 2000-03-17 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators
US6475859B1 (en) * 2000-06-13 2002-11-05 Infineon Technologies Ag Plasma doping for DRAM with deep trenches and hemispherical grains
DE10040464A1 (de) * 2000-08-18 2002-02-28 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
DE10053461A1 (de) * 2000-10-27 2002-05-16 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
DE10143283C1 (de) * 2001-09-04 2002-12-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators für einen Halbleiterspeicher
US6537872B1 (en) * 2002-04-19 2003-03-25 Nanya Technology Corporation Method of fabricating a DRAM cell capacitor
US6797636B2 (en) * 2002-05-31 2004-09-28 Infineon Technologies Ag Process of fabricating DRAM cells with collar isolation layers
DE10227492B4 (de) * 2002-06-19 2006-03-09 Infineon Technologies Ag Verfahren zur Herstellung eines Deep-Trench-Kondensators für dynamische Speicherzellen
US7101768B2 (en) * 2002-09-27 2006-09-05 International Business Machines Corporation Self-aligned selective hemispherical grain deposition process and structure for enhanced capacitance trench capacitor
US20050009269A1 (en) * 2003-05-21 2005-01-13 Hiroki Shinkawata Semiconductor device and method of manufacturing semiconductor device
US6806138B1 (en) * 2004-01-21 2004-10-19 International Business Machines Corporation Integration scheme for enhancing capacitance of trench capacitors
WO2006049076A1 (ja) * 2004-11-02 2006-05-11 Matsushita Electric Industrial Co., Ltd. プラズマ処理方法およびプラズマ処理装置
JP2008522401A (ja) * 2004-11-26 2008-06-26 エヌエックスピー ビー ヴィ 表面域の改質方法および電子デバイス
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8642440B2 (en) 2011-10-24 2014-02-04 International Business Machines Corporation Capacitor with deep trench ion implantation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429972A (en) * 1994-05-09 1995-07-04 Advanced Micro Devices, Inc. Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric
US5856007A (en) * 1995-07-18 1999-01-05 Sharan; Sujit Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5721171A (en) * 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
JPH09307076A (ja) * 1996-05-16 1997-11-28 Nec Corp 半導体装置の製造方法
KR980012515A (ko) * 1996-07-29 1998-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
JPH1140763A (ja) * 1997-07-15 1999-02-12 Nec Corp 半導体装置の製造方法
CN1214542A (zh) * 1997-09-30 1999-04-21 西门子公司 集成电路制造方法及结构
TW350119B (en) * 1997-10-24 1999-01-11 Nan Ya Tech Corporation Manufacturing method and the structure of IC capacitors the invention relates to a manufacturing method and the structure of IC capacitors
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US5930625A (en) * 1998-04-24 1999-07-27 Vanguard International Semiconductor Corporation Method for fabricating a stacked, or crown shaped, capacitor structure

Also Published As

Publication number Publication date
WO2001031692A1 (en) 2001-05-03
CN1227715C (zh) 2005-11-16
CN1415113A (zh) 2003-04-30
US6159874A (en) 2000-12-12
KR20020047287A (ko) 2002-06-21
JP2003513444A (ja) 2003-04-08
DE60037443D1 (de) 2008-01-24
EP1224692A1 (de) 2002-07-24
EP1224692B1 (de) 2007-12-12
KR100802215B1 (ko) 2008-02-11
TW544867B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
DE60037443T2 (de) Herstellung eines kondensators durch bildung einer mit halbkugel-korn-silizium versehenen siliziumelektrode
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19842665C2 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE19752968C1 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE4419074C2 (de) Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
EP0744771B1 (de) Verfahren zur Herstellung einer DRAM-Speicherzelle mit vertikalem Transistor
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE19825736C2 (de) Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
US5943584A (en) Annealing methods of doping electrode surfaces using dopant gases
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
DE4132820A1 (de) Halbleitereinrichtung mit kondensator und herstellungsverfahren fuer dieselbe
DE10246306A1 (de) Verfahren zum Ausbilden eines schwach leckenden chipintegrierten Kondensators
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE19632835C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
DE10038378A1 (de) Verfahren zur Herstellung von Kondensatorelektroden
DE19824774C2 (de) Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil
DE10162578A1 (de) Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE4226996A1 (de) Verfahren zur herstellung einer halbleiterspeichereinrichtung und ihrer speicherzellen
DE10317601A1 (de) Durch Abstandshalter unterstützte Grabendeckisolierung für vertikale DRAMs
DE4434896B4 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0977266A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE10108290A1 (de) Elektroanordnung zur Ladungsspeicherung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee