DE10257669B4 - Verfahren zur Herstellung einer Kondensatorelektrode - Google Patents

Verfahren zur Herstellung einer Kondensatorelektrode Download PDF

Info

Publication number
DE10257669B4
DE10257669B4 DE10257669A DE10257669A DE10257669B4 DE 10257669 B4 DE10257669 B4 DE 10257669B4 DE 10257669 A DE10257669 A DE 10257669A DE 10257669 A DE10257669 A DE 10257669A DE 10257669 B4 DE10257669 B4 DE 10257669B4
Authority
DE
Germany
Prior art keywords
layer
lower mold
mold layer
over
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10257669A
Other languages
English (en)
Other versions
DE10257669A1 (de
Inventor
Jung-Hwan Oh
Ki-Hyun Hwang
Jae-Young Park
In-Seak Hwang
Young-Wook Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2001-0078286A external-priority patent/KR100434496B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10257669A1 publication Critical patent/DE10257669A1/de
Application granted granted Critical
Publication of DE10257669B4 publication Critical patent/DE10257669B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer Kondensatorelektrode, mit den folgenden Schritten:
Ausbilden einer Ätzstoppschicht (120) über einer Oberfläche einer über einem Substrat gebildeten Zwischenisolationsschicht (100) und über einer Oberfläche eines Leitungs-Plugs (115), der sich von der Oberfläche der Zwischenisolationsschicht (100) her in die Tiefe erstreckt;
Ausbilden einer unteren Formschicht (130) aus Borophosphorsilikatglas (BPSG) über der Ätzstoppschicht (120) und Einstellen einer Naßätzrate für die untere Formschicht (130) durch Dotieren der unteren Formschicht (130) mit einem Dotierungsstoff aus Phosphor und Bor während der Ausbildung der unteren Formschicht (130), wobei Bor in einer Menge von 2–3 Gewichts-% des BPSG hinzugegeben wird, und Phosphor in einer Menge von 2–3 Gewichts-% des BPSG hinzugegeben wird,
Anschließendes Tempern der unteren Formschicht (130);
Ausbilden einer oberen Formschicht (135) aus plasma-unterstützten Tetraethylorthosilikat (PE-TEOS), High-Density-Plasma Oxid (HDP-Oxid) und/oder einem P-SiH4-Oxid über der Oberfläche der unteren Formschicht (130), wobei eine Naßätzrate der oberen Formschicht (135) geringer als die...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung einer Kondensatorelektrode nach den Ansprüchen 1 und 2.
  • 2. Beschreibung des Stands der Technik
  • Aus der US 6,215,187 B1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, wobei das Verfahren zur Erzielung einer höheren Kondensatorkapazität und eines niedrigeren Energieverbrauchs ausgelegt ist. Bei diesem bekannten Verfahren wird auf einem Zwischenschicht-Oxidfilm, der aus einem BPTEOS-Film mit Fremdstoffen besteht, ein Zwischenschicht-Oxidfilm ausgebildet, der aus einem TEOS-Film ohne Fremdstoffe besteht. In den Zwischenschicht-Oxidfilmen werden Öffnungen mit angenähert umgekehrter kegelstumpfförmiger Gestalt und mit angenähert der gleichen Größe jeweils ausgebildet, um dadurch ein Kontaktloch mit einer solchen Gestalt herzustellen, welches zwei umgekehrte Kegelstumpfabschnitte enthält, die sich in der vertikalen Richtung fortsetzen, wenn das Loch bzw. die Öffnung ausgebildet wird. Entlang der inneren Wandoberfläche des gebildeten Kontaktloches wird eine Speicherelektrode, ein dielektrischer Film und eine Zellen-Plattenelektrode, welche einen Kondensator bilden, aufeinanderfolgend ausgebildet. Aus der US 5,885,865 A ist ein Verfahren zur Herstellung eines Niedrig-Topographie-eingegrabenen Kondensators bekannt, wonach zunächst Oxidschichten auf einem Halbleitersubstrat niedergeschlagen werden und dann ein kleines vorbestimmtes Loch mit Hilfe eines Trockenätzverfahrens und ein großes Kontaktloch mit Hilfe eines Nassätzverfahrens ausgebildet werden und zwar unter Verwendung von Siliziumnitrid-Abdeckschichten und Seitenwand-Abstandshaltern, die zu einem früheren Zeitpunkt auf Wortleitungen und auf Bitleitungen als Ätzstoppschichten niedergeschlagen wurden. Mit Hilfe dieses bekannten Verfahrens kann ein eingegrabener Kondensator mit einer wesentlich verbesserten Topographie in einer Halbleitervorrichtung hergestellt werden.
  • Die US 6,312,986 B1 offenbart einen Behälter-Kondensator und ein Verfahren zur Herstellung desselben, wobei der Kondensator eine innere konzentrische Rippe oder Flosse aufweist. Bei einer Ausführungsform besteht der mit der Rippe oder Flosse ausgestattete Kondensator aus einem gestapelten Behälter-Kondensator in einer dynamischen Speicherschaltung mit wahlfreiem Zugriff. Der mit einer Flosse ausgebildete Behälter-Kondensator liefert eine hohe Speicherkapazität, ohne dabei die Größe der Zelle zu erhöhen. Die Herstellung des Kondensators erfordert lediglich zwei Niederschläge, einen Abstandshalter-Ätzschritt und einen Nass-Ätzschritt zusätzlich zu den herkömmlichen Behälter-Kondensator-Herstellungsschritten.
  • Die DE 44 09 718 A1 offenbart einen Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung. Bei dem neuen Kondensator ist die Speicherelektrode durch Aufbringen einer einzigen leitfähigen Schicht gebildet, was die Herstellung vereinfacht und Leckstromprobleme aufgrund zwischenliegend gebildeter natürlicher Oxidschichten verhindert. Die Speicherelektrode beinhaltet dabei einen sich von einem unteren, z. B. mit einem Source-Gebiet eines Transistors kontaktierenden, Abschnitt nach oben erstreckenden Körper, der in einem vasenförmigen Mittelbereich einen konvexen, d. h. sich nach außen ausbauchenden, Bereich aufweist, der die Kapazität des Kondensators erhöht.
  • Da Halbleitervorrichtungen eine zunehmende Speicherzellendichte aufweisen, nimmt die Fläche, die von Kondensatoren der Speicherzellen bedeckt werden, immer weiter ab. Die Kapazität ist jedoch proportional zu der Dielektrizitätskonstanten des Kondensator-Dielektrikums und zu der Oberfläche der Kondensatorelektroden. Um die Kapazität zu erhöhen, ist es daher notwendig, entweder ein Dielektrikum mit einer grösseren Dielektrizitätskonstante auszuwählen und/oder die Oberfläche der Kondensatorelektroden zu vergrößern. Da jedoch die Verwendung eines neuen dielektrischen Materials im allgemeinen teuer und zeitaufwendig ist, da es oftmals notwendig ist, neue Herstellungsgeräte zur Verfügung zu stellen, um die Zuverlässigkeit des dielektrischen Materials zu überprüfen und die Möglichkeit zur Massenproduktion der Vorrichtung mit den dielektrischen Materialien sicherzustellen. Daher ist das Vergrößern der Oberfläche der Elektroden gewöhnlicherweise das kostengünstigste Mittel, um das Erfordernis nach einer vergrößerten Kapazität einer Vorrichtung mit einem herkömmli chen Dielektrikum, wie beispielsweise dielektrischen (NO)-Schichten bzw. -Layern, dass aus einem Stapel von Siliziumnitrid- und Siliziumoxid-Schichten besteht, zu erfüllen.
  • Um die effektive Oberfläche der Elektroden zu erhöhen, werden bei herkömmlichen DRAM-Speichern mit einer Speicherkapazität von 128 Mbit oder weniger Elektroden mit halbkugelförmigen Körnern (hemispherical grain = HSG-Elektroden) verwendet. Diese Elektroden können jedoch nicht für Vorrichtungen mit einer Speicherkapazität von 256 Mbit oder mehr verwendet werden, da eine Verringerung des Zwischenraums zwischen den Elektroden aufgrund der Präsenz der HSGs auf der Oberfläche der Elektroden begrenzt ist. Insofern wird für den Fall einer Einzylinder-Stapel-Speicherelektrode (OCS-Speicherelektrode) eine Vergrößerung der Höhe der Elektrode beispielsweise von 1,4 μm auf 1,6 μm im allgemeinen als das effizienteste Mittel zum Vergrößern ihrer Kapazität angesehen.
  • Die z. B. aus der US 2001/0018248 A1 oder der US 2001/0012223 A1 bekannte Herstellung einer herkömmlichen OCS-Speicherelektrode wird im folgenden unter Bezugnahme auf die 1 bis 6 beschrieben. Hierbei wird eine OCS-Kondensatorspeicherelektrode mit einer Entwurfsregel von weniger als 1,2 μm normalerweise unter Verwendung einer einzigen Form ausgebildet. Gemäß 1 wird eine Ätzstoppschicht (nicht gezeigt) auf einer Zwischenisolationsschicht 10 mit einem Kontakt-Plug 15 in deren Oberfläche ausgebildet, und eine Oxidschicht (nicht gezeigt) wird bis zu einer Dicke h1 ausgebildet, welche im wesentlichen mit der gewünschten Höhe einer Elektrode übereinstimmt. Als nächstes wird die Oxidschicht und die Ätzstoppschicht aufeinanderfolgend geätzt, um eine Oxidform 30 mit einer darunterliegenden Ätzstoppschicht 20 auszubilden. Auf diese Art und Weise wird eine Öffnung 40 über dem Kontakt-Plug 15 definiert, wodurch der Kontakt-Plug 15 freigelegt wird. Wie in 2 gezeigt, wird anschließend Polysilizium auf den Seitenwänden der Öffnung 40 und auf den Kontakt-Plug 15 abgeschieden, so daß eine zylindrische Elektrode 50 ausgebildet wird.
  • In 3 wird eine Photographie eines Rasterelektronenmikroskops (scanning electron microscope = SEM) dargestellt. Wie vorhergehend erwähnt, ist es zum Vergrö ßern der Kapazität im Falle von hochintegrierten Vorrichtungen wünschenswert, die Höhe der OCS-Kondensatorspeicherelektrode auf 1,6 μm oder mehr zu vergrößern. Jedoch ist zu beachten, daß beim Ätzen der Neigung der Seitenwände der Öffnung 40 Grenzen setzt, da, falls die Höhe der Oxidformschicht von h1 auf h2 (ungefähr 1,8 μm) vergrößert wird und eine untere kritische Abmessung (d) der Öffnung 40 beibehalten wird, eine Brücke B (2 und 3) zwischen benachbarten OCS-Kondensatorspeicherelektroden ausgebildet werden kann, wodurch ein Zwillings-Bit-Fehler (twin bit failure) verursacht wird. Bei dem Bemühen diese Zwillings-Bit-Fehler zu vermeiden, kann die obere kritische Abmessung (a) der Öffnung 40 durch Verringern der unteren kritischen Abmessung (d) der Öffnung 40 verringert werden. Jedoch weist dieser Ansatz den Nachteil auf, daß der Oberflächenbereich beim Boden der Öffnung 40 verringert wird, wodurch die Kapazität verringert wird.
  • Ebenso ist festzuhalten, daß Zwillings-Bit-Fehler als Ergebnis eines Herunterfallens bzw. Umfallens von Speicherelektroden und damit eines Kontaktierens von benachbarten Elektroden auftreten können. Insofern muß der strukturellen Integrität der Elektroden Beachtung beigemessen werden.
  • Das heißt, daß nachdem eine Separation der Speicherelektroden zur Zellisolation sichergestellt worden ist, die Oxidform 30 durch Naßätzen entfernt wird. Während dieses Naßätzverfahrens kann ein Ätzmittel in die Schnittstelle zwischen jeder Speicherelektrode 50 und einer Ätzstoppschicht 20 eindringen, und somit die Isolationszwischenschicht 10 ätzen. Dies kann das Fundament der Speicherelektrode schwächen, was die Speicherelektrode zum Umkippen veranlassen kann und sie somit zum Kontaktieren von benachbarten Elektroden führen kann. 5A ist eine Photographie eines Rasterelektronenmikroskop (SEM), das ein Beispiel zeigt, bei welchen umgefallene bzw. gekippte Elektroden zu einer Vertiefung führen, und 5B eine Photographie eines Rasterelektronenmikroskops (SEM) ist, das eine Querschnittsansicht von Elektroden zeigt, die ineinandergefallen sind.
  • Es besteht daher ein wachsender Bedarf für eine neue OCS-Kondensatorstruktur und ein Verfahren zur Herstellung derselben, bei welcher Vertiefungen und Brückenbildungen zwischen benachbarten Elektroden auch für den Fall wirksam verhindert werden können, bei dem die Kondensatorhöhe in der Größenordnung von 1,6 μm oder mehr ist.
  • KURZFASSUNG DER ERFINDUNG
  • Die genannte Aufgabe wird erfindungsgemäß jeweils durch die Kombination der in Anspruch 1 oder Anspruch 2 aufgeführten Merkmale gelöst.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
  • Gemäß einem Aspekt der vorliegenden Erfindung enthält ein Verfahren zur Herstellung einer Kondensatorelektrode ein Ausbilden einer Ätzstoppschicht über einer Oberfläche einer Zwischenisolationsschicht und über einer Oberfläche eines Leitungsplugs, der sich von der Oberfläche der Zwischenisolationsschicht her in die Tiefe erstreckt; ein Ausbilden einer unteren Formschicht aus Borophosphorsilikatglas (BPSG) oder aus Phosphorsilikatglas (PSG) über der Ätzstoppschicht, und einem Einstellen einer Naßätzrate für die untere Formschicht durch Hinzufügen von Dotierstoffen zu der unteren Formschicht während der Ausbildung der unteren Formschicht; anschließendes Tempern der unteren Formschicht; Ausbilden einer oberen Formschicht über der Oberfläche der unteren Formschicht, wobei eine Naßätzrate der oberen Formschicht geringer ist als die eingestellte Naßätzrate der unteren Formschicht; ein Trockenätzen der oberen Formschicht, der unteren Formschicht und der Ätzstoppschicht, um eine Öffnung darin auszubilden, welche zumindest einen Teil der Oberfläche des Kontakt-Plugs freilegt; ein Naßätzen der oberen Formschicht und der unteren Formschicht, um so eine Größe der Öffnung bei der unteren Formschicht zu vergrößern und so eine Oberflächenabschnitt der Ätzstoppschicht nahe der Oberfläche des Kontakt-Plugs freizulegen; und ein Abscheiden eines Leitungsmaterials über der Oberfläche der Öffnung in den oberen und unteren Formschichten in den Oberflächen abschnitt der Ätzstoppschicht und einer freigelegten Oberfläche des Kontakt-Plugs.
  • Ein mit dem Verfahren hergestellter Kondensator enthält eine Zwischenisolationsschicht mit einer Oberfläche; einen Leitungs-Plug, der sich von der Oberfläche der Zwischenisolationsschicht aus in die Tiefe erstreckt; eine Ätzstoppschicht, die sich über die Zwischenisolationsschicht erstreckt und den Leitungs-Plug freilegt; eine zylindrische untere Elektrode, die durch eine zylindrische Wand und eine Bodenwand, welche sich über einer Oberfläche des Leitungs-Plugs und einem Abschnitt der Ätzstoppschicht nahe dem Leitungsplug erstreckt, definiert ist, wobei die zylindrische Wand sich von der Oberfläche der Zwischenisolationsschicht aus weg von der Bodenwand nach oben erstreckt; eine dielektrische Schicht, die über der zylindrischen unteren Elektrode ausgebildet ist; und eine obere Elektrode, die über der dielektrischen Schicht ausgebildet ist. Die zylindrische Wand der zylindrischen unteren Elektrode wird durch einen oberen zylindrischen Wandabschnitt, einem unteren zylindrischen Wandabschnitt und einem dazwischenliegenden zylindrischen Wandabschnitt, der zwischen dem oberen und unteren zylindrischen Wandabschnitten angeordnet ist, definiert. Ein Durchmesser des oberen zylindrischen Wandabschnitts und ein Durchmesser des unteren zylindrischen Wandabschnitts werden mit zunehmendem Abstand von der Oberfläche der Bodenwand aus größer und ein Durchmesser der dazwischenliegenden zylindrischen Wandabschnitte verringert sich mit zunehmendem Abstand von der Oberfläche der Bodenwand, und es gilt
    A ≥ C, C > B, und C > D
    wobei A ein Durchmesser des oberen zylindrischen Wandabschnitts an der von der Bodenwand entferntesten Stelle ist, B ein Durchmesser des oberen zylindrischen Wandabschnitts an der zu der Bodenwand am nächsten gelegene Stelle ist, C ein Durchmesser des unteren zylindrischen Wandabschnitts an der von der Bodenwand entferntesten Stelle ist und D ein Durchmesser des unteren zylindrischen Wandabschnitts an der Bodenwand ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die vorhergehenden und andere Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die begleitende Zeichnung ersichtlich, in welcher:
  • 1 und 2 Querschnittsansichten zum Erläutern eines herkömmlichen Verfahrens zur Herstellung eines Kondensators unter Verwendung einer einzigen Form sind;
  • 3 eine Photographie eines Rasterelektronenmikroskops (SEM) der Speicherelektroden ist, die durch das herkömmliche Verfahren hergestellt worden sind;
  • 4 eine andere Schnittansicht zum Erläutern des herkömmlichen Verfahrens zum Herstellen eines Kondensators unter Verwendung einer einzigen Form ist;
  • 5A und 5B SEM-Photographien von einer Draufsicht bzw. einer Seitenansicht der Speicherelektroden sind, die durch das herkömmlicher Verfahren hergestellt worden sind;
  • 6 bis 13 Schnittansichten zum Erläutern eines Verfahrens zum Herstellen eines Einzylinder-Stapel-Kondensators unter Verwendung einer Doppel-Form gemäß einer Ausführungsform der vorliegenden Erfindung sind;
  • 14 eine Querschnittsansicht ist, die einen Defekt darstellt, der auftreten kann, wenn die Herstellungsbedingungen der vorliegenden Erfindung nicht eingehalten werden;
  • 15 bis 17 Graphen sind, die die Eigenschaften der Kondensatoren, die durch das herkömmliche Verfahren unter Verwendung einer einzigen Form hergestellt worden sind, und denen, die durch das Verfahren der vorliegenden Erfindung einer Doppel-Form hergestellt worden sind, in vergleichender Weise zeigen;
  • 18 und 19 SEM-Photographien sind, die Zwillings-Bit-Fehler zeigen, die in Speicherelektroden beobachtet worden sind, die ohne einem Reinigen der unteren Formisolationsschicht hergestellt worden sind; und
  • 20 ein Graph ist, der eine Beziehung zwischen einer Naßätzzeit und bestimmten kritischen Abmessungen der Elektroden der vorliegenden Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitende Zeichnung beschrieben. Es ist festzuhalten, daß die Zeichnung lediglich zu darstellenden und erläuternden Zwecken präsentiert wird und daher nicht notwendigerweise maßstabsgetreu ist.
  • Im folgenden wird ein Verfahren zur Herstellung eines Einzylinder-Stapel-Kondensators (OCS-Kondensator) gemäß der vorliegenden Erfindung unter Bezugnahme auf die 6 bis 13 beschrieben. Wie für den Fachmann offensichtlich, bezeichnet der hierbei verwendete Begriff "zylindrisch" eine bestimmte Art von Kondensatorelektrode mit einer im wesentlichen kreisförmigen, elliptischen oder ovalen Seitenwand (welche geneigt sein kann).
  • Gemäß 6 werden zunächst eine Zwischenisolationsschicht 100 und ein Kontakt-Plug 115, der sich von der Oberfläche der Schicht 100 in die Tiefe erstreckt, über einem Substrat (nicht gezeigt) durch bekannte Verfahren ausgebildet. Anschließend wird eine Ätzstoppschicht 120 über der Schicht 100 und dem Plug 115 ausgebildet. Untere und obere Formschichten 130 und 135 werden anschließend wie gezeigt aufeinanderfolgend über der Ätzstoppschicht 120 ausgebildet.
  • Die Ätzstoppschicht 120 dient als eine Ätzbarriere während des darauffolgenden (später beschriebenen) Ätzens der oberen und unteren darauf ausgebildeten Formisolationsschichten 135 und 130 und daher wird ein Material für die Ätzstoppschicht 120 in Anbetracht der Ätzeigenschaften der oberen und unteren Formisolationsschichten 135 und 130 ausgewählt. Als ein Beispiel dafür, kann die Ätzstoppschicht 120 aus Siliziumnitrid bis zu einer Dicke von 10–50 nm ausgebildet sein, falls die oberen und unteren Formisolationsschichten 135 und 130 Oxidschichten sind.
  • Die oberen und die unteren Formisolationsschichten 135 und 130 bilden eine Doppelschicht, welche zu einer Doppelform zur Herstellung einer unteren Kondensatorelektrode geätzt wird. Die untere Formisolationsschicht 130 wird aus einem Material ausgebildet, das eine größere Naßätzrate aufweist, als das Material der oberen Formisolationsschicht 135.
  • Die Naßätzrate eines Isolationsmaterials wird durch die Konzentration der implantierten Dotierstoffe beeinflußt. Je größer die Dosis ist, desto höher ist die Naßätzrate. Um demzufolge die unterschiedlichen Naßätzraten, wie vorhergehend erwähnt, zu erzielen kann die untere Formisolationsschicht 130 aus einer dotierten Isolationsschicht ausgebildet werden, wohingegen die obere Formisolationsschicht 135 als eine undotierte (oder weniger dotierte) Isolationsschicht ausgebildet werden kann.
  • Vorzugsweise wird die untere Formisolationsschicht 130 aus einer dotierten Oxidschicht durch chemische Dampfphasenabscheidung (CVD) ausgebildet. Geeignet dotierte Oxidschichten enthalten Borophosphorsilikatglas (BPSG) und Phosphorsilikatglas (PSG). Vorzugsweise wird die obere Formisolationsschicht 135 aus einer undotierten Oxidschicht durch plasmaunterstützte chemische Dampfphasenabscheidung (PECVD) ausgebildet. Geeignete undotierte Oxidschichten enthalten plasmaunterstütztes Tetraethylorthosilikat(PE-TEOS)-Schichten, High-Density-Plasma-Oxidschichten (HDP-Oxidschichten) und P-SiH4-Oxidschichten.
  • Die Höhe H1 der unteren Formisolationsschicht 130 und die Höhe H2 der oberen Formisolationsschicht 135 werden gemäß der Zielhöhe der herzustellenden Speicherelektrode und den Ätzeigenschaften der unteren und oberen Formisolationsschichten 135 und 130 bestimmt. Insbesondere wird die Höhe H1 der unteren Formisolationsschicht 130 derart bestimmt, daß eine darin auszubildende Öffnung bestimmte (später beschriebene) obere und untere maximale Durchmesser aufweist. Wenn beispielsweise die Formisolationsschicht 130 aus einer BPSG-Schicht ausgebildet wird und die Zielhöhe der herzustellenden Speicherelektrode 1,6 μm oder mehr beträgt, wird es bevorzugt, daß die Höhe H1 der unteren Formisolationsschicht 130 in dem Bereich von 0,5–0,6 μm liegt und die Höhe H2 der oberen Formisolationsschicht 135 in dem Bereich von 1,1–1,4 μm liegt. Die Höhe H1 der unteren Formisolationsschicht 130 und die Höhe H2 der oberen Formisolationsschicht 135 werden abhängig von den Materialien, die für die Isolationsschichten verwendet werden, und der Zielhöhe der herzustellenden Speicherelektrode variieren.
  • Nach Abscheidung der unteren Formisolationsschicht 130 und vor der Abscheidung der oberen Isolationsschicht 135 wird die untere Formisolationsschicht 130 einem Tempern und optional einem Oberflächenreinigungsverfahren unterzogen.
  • Das heißt, die Naßätzrate der unteren Formisolationsschicht 130 kann durch Tempern gesteuert werden. Genauer gesagt, kann ein Implantieren von Ionen in der unteren Formschicht 130 zum Zwecke des Erhöhens der Naßätzrate oftmals zu einer zu stark erhöhten Naßätzrate führen. Ein Tempern kann dann effektiv zu einem genauen Herabsetzen der Naßätzrate nach dem Ionenimplantationsverfahren verwendet werden. Somit kann eine Implantation gefolgt durch ein Tempern ein effektiver Mechanismus für die Feineinstellung der Naßätzrate sein. Wenn beispielsweise die untere Formisolationsschicht 130 aus einer BPSG-Schicht gebildet wird, die mit Bor (B) und Phosphor (P) dotiert ist, jeweils mit einer Konzentration von 2–3 Gewichts-%, kann ein Tempern vorzugsweise die Ätzrate absenken.
  • Das Tempern selbst wird in einem Temperaturbereich durchgeführt, bei welchem ein Brechen der unteren Formisolationsschicht 130 vermieden wird, und vorzugsweise bei einer Temperatur, welche niedriger als die Abscheidungstemperatur der Ätzstoppschicht 120 ist. Wenn beispielsweise die Ätzstoppschicht 120 aus einer Siliziumnitridschicht ausgebildet ist, wird die untere Formisolationsschicht 130 vorzugsweise bei einer Temperatur von 700°C oder weniger getempert.
  • Nach einem Tempern kann die untere Formisolationsschicht 130 ebenso einem Oberflächenreinigungsverfahren unterzogen werden. Wenn beispielsweise die untere Formisolationsschicht 130 und die obere Formisolationsschicht 135 nicht in-situ ausgebildet worden sind, vergeht ein beträchtlicher Zeitraum von der Ausbildung der unteren Formelektrode 130 bis zu der Ausbildung der oberen Formelektrode 135. In diesem Fall kann Feuchtigkeit durch die in der unteren Formisolationsschicht 130 implantierten Dotierstoffe absorbiert werden, wodurch eine amorphe Defektschicht auf der Oberfläche der unteren Formisolationsschicht 130 ausgebildet wird. Diese amorphe Defektschicht kann eine Naßätzrate aufweisen, die größer als die für die übriggebliebene untere Formisolationsschicht 130 ist. Es wird daher bevorzugt, eine Oberflächenreinigung zum Entfernen der amorphen Defektschicht nach einem Tempern oder nach einer Abscheidung der unteren Formisolationsschicht 130 durchzuführen. Eine Schwefelsäurelösung kann für diesen Zweck verwendet werden.
  • Das Reinigungsverfahren zum Entfernen der amorphen Defektschicht kann weggelassen werden, wenn die Ausbildung der amorphen Defektschicht vorher verhindert worden ist, d. h., wenn die untere Formisolationsschicht 130 und die obere Formisolationsschicht 135 in-situ ausgebildet wird, oder wenn die untere Formisolationsschicht 130 gar nicht oder nur für einen kurzen Zeitraum vor der Abscheidung der oberen Formisolationsschicht 135 der Luft ausgesetzt wird.
  • Gemäß 7 werden als nächstes die obere Formisolationsschicht 135, die untere Formisolationsschicht 130 und die Ätzstoppschicht 120 aufeinanderfolgend unter Verwendung einer Maske (nicht gezeigt) zum Ausbilden einer Öffnung 140 trockengeätzt. Das Trockenätzen kann unter Verwendung eines CFx-Gases, wie beispielsweise C4F4 oder C3F8 ausgeführt werden. Verfahrensbeschränkungen des Trockenätzens führen zu einer Öffnung 140, die durch Seitenwände bestimmt wird, welche bezüglich der Oberfläche der Zwischenisolationsschicht 100 geneigt sind (nicht senkrecht). Mit anderen Worten, die Öffnung 140 weitet sich nach außen in der Höhenrichtung aus, so daß ein Durchmesser der Öffnung an ihrer Spitze größer ist als an ihrem Boden (Kegelform).
  • Gemäß 8 wird ein selektives Naßätzen zum Vervollständigen der Ausbildung der Doppelform 138 ausgeführt. Da die untere Formisolationsschicht 130 aus einem Material ausgebildet ist, das eine Ätzrate aufweist, die größer als die der oberen Formisolationsschicht 135 ist, wird durch das Naßätzen mehr von der unteren Formisolationsschicht 130 als von der oberen Formisolationsschicht 135 entfernt. Daher wird eine Vasen-artige Öffnung 140' in der Doppelform 138 definiert, wie in 8 gezeigt. Da die obere Formisolationsschicht 135 leicht geätzt werden kann, kann dieses leichte Ätzen vorteilhafterweise als eine Vorreinigung vor der Ausbildung einer Speicherelektrode (später beschrieben) dienen. Vorzugsweise wird das Naßätzen unter Verwendung von SC1 (NH4OH/H2O2/entionisiertes Wasser) und Fluorwasserstoffsäure bzw. Flußsäure (HF) aufeinanderfolgend durchgeführt.
  • Das Naßätzen wird unter Bedingungen durchgeführt, die ein Erzielen von bestimmten entworfenen bzw. gewünschten Abmessungen innerhalb der Öffnung 140' ermöglichen, im folgenden als die kritischen Abmessungen A, B, C, D und E bezeichnet. Wie in 8 gezeigt, ist A die maximale Breite (oder der max. Durchmesser) der Öffnung 140' bei der oberen Formisolationsschicht 135; B die minimale Breite (oder der min. Durchmesser) der Öffnung 140' bei der oberen Formisolationsschicht 135; C die maximale Breite (oder der max. Durchmesser) der Öffnung 140' bei der unteren Formisolationsschicht 130; D die minimale Breite (oder der min. Durchmesser) der Öffnung 140' an der unteren Formisolationsschicht 130; und E ein freigelegter Teil der Ätzstoppschicht 120 an dem Boden der Öffnung 140'. Beispielsweise wird bevorzugt, daß die kritische Abmessung C der Öffnung 140' kleiner oder gleich einer kritischen Abmessung A ist. Außerdem wird es bevorzugt, das eine kritische Abmessung E ausreichend ist, um ein Ätzmittel daran zu hindern, in die Zwischenisolationsschicht während eines Entfernens der Doppelform 138 in einem darauffolgenden Naßätzverfahren (später beschrieben) einzudringen.
  • Um beispielsweise eine Speicherelektrode mit einer Höhe von 1,6 μm oder größer auszubilden, wird es bevorzugt, dass untere kritische Abmessung B der Öffnung 140' nicht weniger als 145 nm beträgt und die freigelegte Länge E der Ätzstoppschicht nicht weniger als 15 nm beträgt.
  • Andere Parameter, die die Naßätzbedingungen für die Doppelform 138 beeinflussen, enthalten eine Konzentration von Dotierstoffen in der unteren Formisolationsschicht 130 (d. h., die Ätzrate des Materials) und eine Naßätzzeit.
  • Gemäß 9 wird eine Leitungsschicht 150 konform mit den Seitenwänden, dem Boden und der Spitze der Doppelform 138 ausgebildet. Die Leitungsschicht 150 definiert eine untere Elektrode und kann aus einer Polysiliziumschicht oder einer dotierten Polysiliziumschicht ausgebildet sein. Eine Dicke F der Leitungsschicht 150 kann in einem Bereich von 30–60 nm liegen und für den Fall einer Speicherelektrode mit einer Höhe von 1,6 μm oder mehr beträgt die Dicke F ungefähr 45 nm.
  • Wie in 10 gezeigt, wird als nächstes eine Isolationsschicht 160 auf der gesamten Oberfläche der resultierenden Struktur unter Verwendung eines Materials, das eine gute Fließbarkeit aufweist, beispielsweise BPSG, PSG oder undotiertes Silikatglas (USG), abgeschieden, um die Öffnung 140' aufzufüllen. Wie in 11 gezeigt, wird anschließend die Isolationsschicht 160 und die Leitungsschicht 150 durch ein chemischmechanisches Polieren (CMP) oder ein Trockenzurückätzen teilweise entfernt, bis eine Spitze der Doppelform 138 freigelegt ist.
  • Wie in 12A gezeigt, wird als nächstes die Doppelform 138 und die Isolationsschicht 160 unter Verwendung eines Ätzmittels entfernt, so daß eine Speicherelektrode 150 mit einer Einzylinder-Stapel-Struktur für jede Zelle ausgebildet wird. Bei dem Entfernen der Doppelform 138 wird vorzugsweise ein Gemisch aus HF und NH4F als das Entfernungsätzmittel verwendet. Da hierbei die Leitungsschicht 150 die Ätzstoppschicht 120 überlappt, muß das Ätzmittel einen beträchtlichen Abstand überwinden, um in die Zwischenisolationsschicht 100 während der Entfernung der Doppelform 138 einzudringen. Somit kann ein Eindringen des Ätzmittels vermieden werden. 12B zeigt eine SEM-Fotographie, die die Speicherelektrode 150 zeigt, die gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ausgebildet worden ist. Wie dargestellt, sind keine Defekte, wie bei dem herkömmlichen Herstellungsverfahren erkennbar.
  • Wie in 13 gezeigt, wird als nächstes eine dielektrische Schicht 170 über der Speicherelektrode 150 ausgebildet und eine obere Elektrode 180 wird durch ein bekanntes Verfahren zum Erzielen eines vollständigen Kondensators ausgebildet. Die dielektrische Schicht 170 kann eine Oxynitridschicht (NO-Schicht) sein, jedoch können auch andere Materialien mit ausreichend großen Dielektrizitätskonstanten (k) verwendet werden.
  • Wiederum gemäß 12A steht die Speicherelektrode 150 mit dem Kontakt-Plug 15 in Kontakt und weist eine Vasen-förmige zylindrische Struktur auf. Insbesondere wird die zylindrische Wand der Speicherelektrode durch einen oberen zylindrischen Wandabschnitt, der sich zwischen A und B erstreckt, einem unteren zylindrischen Wandabschnitt, der sich zwischen C und D erstreckt und einem dazwischenliegenden zylindrischen Wandabschnitt, der sich zwischen B und C erstreckt, definiert. Der Durchmesser des oberen zylindrischen Wandabschnitts und der Durchmesser des unteren zylindrischen Wandabschnitts vergrößern sich (weiten sich auf) mit zunehmendem Abstand von der Oberfläche der Bodenwand, und der Durchmesser des dazwischenliegenden zylindrischen Wandabschnitts verringert sich (verjüngt sich) mit zunehmendem Abstand von der Oberfläche der Bodenwand. Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung werden beim Aufbau der Speicherelektrode 150 folgende Beziehungen aufgestellt:
    A ≥ C, C > B und C > D
    wobei A ein Durchmesser des oberen zylindrischen Wandabschnitts an einer von der Bodenwand am weitesten entfernten Stelle ist, B ein Durchmesser des oberen zylindrischen Wandabschnitts an einer, dem Boden am nächsten gelegenen Stelle ist, C ein Durchmesser des unteren zylindrischen Wandabschnitts an einer von der Bodenwand am weitesten entfernt gelegenen Stelle ist, und D ein Durchmesser des unteren zylindrischen Wandabschnitts an der Bodenwand ist.
  • Die zuvor erwähnten Abmessungserfordernisse verhindern eine Brückenbildung zwischen benachbarten Speicherelektroden und ermöglichen eine Inline-Überwachung der kritischen Abmessung D des Außendurchmessers an dem Boden der Speicherelektrode durch Messen von lediglich der kritischen Abmessung A des Außendurchmessers an der Spitze der Speicherelektrode während der Herstellung der Speicherelektrode.
  • 14 stellt eine Brückenbildung dar, die auftreten kann, falls die kritische Abmessung C' der Speicherelektrode 150 größer als die kritische Abmessung A' ist. Auch wenn eine Brückenbildung nicht zwischen benachbarten Speicherelektroden auftritt, ist eine ausreichende Bearbeitungsgrenze bzw. Bearbeitungsspielraum nicht sichergestellt, so lange C' auf kleiner oder gleich A' eingestellt ist.
  • Die Eigenschaften des OCS-Kondensators gemäß der vorliegenden Erfindung und eine Vielzahl von Verfahrensparametern, die bei der Herstellung des OCS-Kondensators verwendet werden, wurden durch die im folgenden beschriebenen experimentellen Beispiele bestimmt. Es ist offensichtlich, daß die in den folgenden experimentellen Beispielen auftauchenden numerischen Werte gemäß der Zielhöhe und der Kapazität eines herzustellenden Speicherkondensators variiert werden können.
  • Experimentelles Beispiel 1
  • Die Eigenschaften eines Kondensators, der durch ein herkömmliches Verfahren unter Verwendung einer einzigen Form hergestellt worden ist, wurden mit solchen eines Kondensators verglichen, der durch das Verfahren gemäß der vorliegenden Erfindung unter Verwendung einer Doppelform hergestellt worden ist.
  • Kondensatoren mit mindestens 1,6 μm hohen Speicherelektroden wurden unter Verwendung der beiden Verfahren unter den gleichen Bedingungen hergestellt mit dem Unterschied, daß die Doppelform der vorliegenden Erfindung aus einer 0,5 μm dicken BPSG-Schicht als eine untere Formschicht und eine 1,2 μm dicke PE-TEOS-Schicht als eine obere Formschicht ausgebildet worden sind, wobei die Einzelform für das herkömmliche Verfahren aus einer einzigen 1,7 μm dicken PE-TEOS-Schicht ausgebildet worden ist.
  • Gemäß 15 zeigt der Kondensator, der unter Verwendung der Einzelform hergestellt worden ist, ungefähr 15 Zwillings-Bit-Fehler in jeder Zelle (twin-bit failure, was 3 Mal so hoch ist, wie bei dem Kondensator, der unter Verwendung der Doppelform der Erfindung hergestellt worden ist, was zu ungefähr 5 Zwillings-Bit-Fehlern in jeder Zelle führt. Es ist offensichtlich, daß das Kondensatorherstellungsverfahren unter Verwendung einer Doppelform gemäß der vorliegenden Erfindung die Anzahl der Zwillings-Bit-Fehler in den resultierenden Zellen stark verringern kann.
  • Die Speicherknotenkapazität Cs wurde sowohl für die Kondensatoren, die durch das herkömmliche Verfahren hergestellt worden sind, als auch für die, die durch das Verfahren gemäß der vorliegenden Erfindung hergestellt worden sind, gemessen. Wie in 16 gezeigt, war die Speicherknotenkapazität Cs für den durch das Verfahren gemäß der vorliegenden Erfindung hergestellten Kondensator für jede Zelle ungefähr 1,5 fF größer als die Speicherknotenkapazität Cs für den durch das herkömmliche Verfahren hergestellten Kondensator. Dies ist darauf zurückzuführen, daß die Speicherelektrode, die durch das Verfahren gemäß der vorliegenden Erfindung unter Verwendung der Doppelform ausgebildet worden ist, eine größere Bodenfläche aufweist, als die Speicherelektrode, die durch das herkömmliche Verfahren unter Verwendung der Einzelform ausgebildet worden ist.
  • Experimentelles Beispiel 2
  • Die Beziehung zwischen Bit-Fehler und Auffrischzeit wurde für einen Kondensator mit einer 1,4 μm hohen Speicherelektrode, die durch das herkömmliche Verfahren unter Verwendung einer Einzelform hergestellt worden ist, und für einen Kondensator mit einer 1,6 μm hohen Speicherelektrode, die durch das Verfahren gemäß der vorliegenden Erfindung unter Verwendung einer Doppelform hergestellt worden ist, untersucht. Wie in 17 gezeigt, zeigt der Kondensator, der durch das Verfahren gemäß der vorliegenden Erfindung ausgebildet worden ist, eine vergrößerte Auffrischungszeit als der Kondensator, der durch das herkömmliche Verfahren ausgebildet worden ist, bei gleichen Einzel-Bit-Fehlerwerten. Eine um 4 fF größere Kapazität für jede Zelle gemäß der vorliegenden Erfindung ist die Ursache für dieses Phänomen.
  • Experimentelles Beispiel 3
  • Um geeignete Isolationsmaterialschichten für die untere Formschicht der Doppelform, das bei dem Kondensatorherstellungsverfahren gemäß der vorliegenden Erfindung verwendet wird, zu überprüfen bzw. auszuwählen, wurden niedrigere Formschichten aus einer P-SiH4 Schicht bzw. einer dotierten BPSG-Schicht mit einer oberen Formschicht, die aus einer PE-TEOS-Schicht ausgebildet ist, ausgebildet. Für Speicherelektroden, die mit den jeweiligen Doppelformen ausgebildet worden sind, wurde die kritische Abmessung des Außendurchmessers A an der Spitze der Öffnung, die kritische Abmessung des Außendurchmessers C an dem zweiten Biegungspunkt und die kritische Abmessung des Außendurchmessers D an dem Boden gemessen. Die Ergebnisse werden in Tabelle 1 gezeigt. Tabelle 1
    Material Kritische Abmessung "A" des Außendurchmessers an der Spitze (nm) Kritische Abmessung "C" des Außendurchmessers an dem zweiten Biegungspunkt (nm) Kritische Abmessung "D" des Außendurchmessers an dem Boden (nm) Boden-zu-Spitze (D:A) Öffnungsverhältnis (%)
    P-SiH4 215 170 109 51
    BPSG 205 192 149 73
  • Wie in Tabelle 1 gezeigt, ist eine dotierte Isolationsschicht als die Materialschicht für die untere Formschicht der Doppelform, die bei der Herstellung eines Kondensators in Übereinstimmung mit der vorliegenden Erfindung verwendet wird, geeignet.
  • Experimentelles Beispiel 4
  • Zur Bestimmung einer geeigneten Konzentration an Dotierstoffen in der unteren Formisolationsschicht, werden Speicherelektroden durch das Verfahren gemäß der vorliegenden Erfindung unter den gleichen Bedingungen hergestellt, jedoch mit Variationen in den Konzentrationen der Dotierstoffe, von Bor und Phosphor in der unteren BPSG-Formschicht. Anschließend wurde die kritische Abmessung (critical dimensio = CD) des Außendurchmessers A an der Spitze der Öffnung, die kritische Abmessung C des Außendurchmessers an dem zweiten Biegungspunkt der Öffnung und die kritische Abmessung D des Außendurchmessers an dem Boden der Öffnung für die jeweiligen Kondensatoren gemessen. Die Ergebnisse werden in Tabelle 2 gezeigt. Tabelle 2
    Konzentration s von Bund P in der BPSG-Schicht (Gewichts-%) Kritische Abmessung "A" des Außendurchmessers an der Spitze (nm) Kritische Abmessung "C" des Außendurchmessers an dem zweiten Biegungspunkt (nm) Kritische Abmessung "D" des Außendurchmessers an dem Boden (nm) Mitte-zu-Spitze (C:A) Öffnungsverhältnis (%) Boden-zu-Spitze (D:A) Öffnungsverhältnis (%)
    B-2,3/P-2,0 218 206 165 94 76
    B-2,51/P-2,45 213 205 171 96 80
    B-3,0/P-2,75 200 188 151 94 80
    B-3,5/P-3,65 212 216 178 102 82
  • Wie in Tabelle 1 gezeigt, mit zunehmender Konzentration von B und P in der BPSG-Schicht der unteren Formisolationsschicht, zeigen die Speicherelektroden einen Anstieg in sowohl den kritischen Abmessungen D und C des Außendurchmessers an dem Boden und an dem zweiten Biegungspunkt aufgrund der vergrößerten Naßätzrate. Für die Speicherelektrode, die mit 3,5 Gewichts-% von B und 3,65 Gewichts-% von P ausgebildet worden ist, war die kritische Abmessung C des Außendurchmessers an dem zweiten Biegungspunkt größer, als die kritische Abmessung A des Außendurchmessers an der Spitze, was zu einem mittleren Öffnungsverhältnis von 102% führte.
  • Da zudem das Naßätzverfahren gleichzeitig als ein Vorreinigungsverfahren vor der Ausbildung der Speicherelektrode dient, stellt die hohe Ätzrate der unteren Formisolationsschicht einen ausreichenden Vorreinigungseffekt sicher. Daher sind die bevorzugten Konzentrationen für B und P jeweils 2–3 Gewichts-%.
  • Experimentelles Beispiel 5
  • Es wurden Experimente durchgeführt, um eine optimale Dicke der unteren Formisolationsschicht zu bestimmen, in welcher die kritische Abmessung des Außen durchmessers C an dem zweiten Biegungspunkt nicht mehr größer als die kritische Abmessung A des Außendurchmessers an der Spitze der Öffnung gehalten werden kann, während die kritische Abmessung D des Durchmessers maximal wird. Insbesondere wurde die Dicke einer untere BPSG-Formisolationsschicht zwischen 0,3 μm und 0,5 μm variiert, während eine Gesamtdicke der oberen und unteren Formisolationsschichten bei 1,7 μm gehalten wurde. Bei den resultierenden Speicherelektroden wurden die kritische Abmessung A des Außendurchmessers an der Spitze der Öffnung, die kritische Abmessung C des Außendurchmessers an dem zweiten Biegepunkt und die kritische Abmessung D des Außendurchmessers an dem Boden der Öffnung gemessen. Die Ergebnisse werden in Tabelle 3 gezeigt. Tabelle 3
    Dicke der BPSG-Schicht (μm) Kritische Abmessung "A" des Außendurchmessers an der Spitze (nm) Kritische Abmessung "C" des Außendurchmessers an dem zweiten Biegungspunkt (nm) Kritische Abmessung "D" des Außendurchmessers an dem Boden (nm) Boden-zu-Spitze (D:A) Öffnungsverhältnis (%)
    0,3 217 164 138 64
    0,5 207 198 163 79
  • Wie in Tabelle 3 gezeigt, war das Bodenöffnungsverhältnis (D:A) und die kritische Abmessung (CD) C des Außendurchmessers an dem zweiten Biegepunkt der Speicherelektroden für die BPSG-Schicht mit einer Dicke von 0,3 μm größer, als für die BPSG-Schicht mit einer Dicke von 0,5 μm.
  • Zusätzliche Speicherelektroden wurden unter Verwendung von Doppelformen mit jeweils einer 1,9 μm dicken Doppelformschichtdicke mit verschiedenen unteren BPSG-Formschichtdicken von 0,5 μm, 0,6 μm, 0,7 μm und 0,8 μm hergestellt. Die kritische Abmessung A des Außendurchmessers an dem Boden der Öffnung, die kritische Abmessung C des Außendurchmessers an dem zweiten Biegepunkt und die kritische Ab messung D des Außendurchmessers an dem Boden der Öffnung wurden für die jeweiligen Speicherkondensatoren gemessen. Die Ergebnisse werden in Tabelle 4 gezeigt. Tabelle 4
    Dicke der BPSG-Schicht (μm) Kritische Abmessung "A" des Außendurchmessers an der Spitze (nm) Kritische Abmessung "C" des Außendurchmessers an dem zweiten Biegungspunkt (nm) Kritische Abmessung "D" des Außendurchmessers an dem Boden (nm) Mitte-zu-Spitze (C:A) Öffnungsverhältnis (%) Boden-zu-Spitze (D:A) Öffnungsverhältnis (%)
    0,5 243 206 183 85 75
    0,6 248 216 176 87 71
    0,7 235 221 188 94 80
    0,8 243 233 186 96 77
  • Wie in Tabelle 4 gezeigt, auch dort, wo die Dicke der BPSG-Schicht über 0,5 μm vergrößert worden ist, hat sich das Bodenöffnungsverhältnis nur wenig geändert, während die kritische Abmessung C des Außendurchmessers an dem zweiten Biegepunkt sich signifikant ändert.
  • Somit ist es offensichtlich, daß sobald die Dicke der BPSG-Schicht als eine untere Formschicht einen bestimmten Wert erreicht, die kritische Abmessung D des Außendurchmessers an dem Boden der Speicherelektrode nicht wesentlich durch ein Erhöhen der Dicke der BPSG-Schicht beeinflußt wird. Wenn daher die untere Formisolationsschicht aus einer BPSG-Schicht ausgebildet wird, beträgt der bevorzugte Bereich der Dicke der BPSG-Schicht 0,5–0,6 μm.
  • Experimentelles Beispiel 6
  • Um eine optimale Temperatur für das Tempern zu bestimmen, das nach der Ausbildung einer unteren BPSG-Formschicht durchgeführt wird, wurden BPSG-Schichten auf jeweiligen Siliziumnitridschichten ausgebildet und anschließend bei 650°C für 60 min. bzw. bei 750°C für 10 min. getempert. Nach einem Tempern bei 750°C, welche höher als die Abscheidungstemperatur der Siliziumnitridschicht ist, zeigten sich zahlreiche Brüche in der BPSG-Schicht. Es ist daher offensichtlich, daß ein Tempern bei einer Temperatur ausgeführt werden sollte, die niedriger als die Abscheidungstemperatur der Siliziumnitridschicht ist.
  • Experimentelles Beispiel 7
  • Nach einem Tempern der unteren BPSG-Formisolationsschicht, wurde eine obere Formisolationsschicht auf der BPSG-Schicht ohne einem ersten vorhergehenden Reinigen der Oberfläche der BPSG-Schicht zum Entfernen von Oberflächendefekten ausgebildet. Anschließend wurde eine Speicherelektrode unter Verwendung eines Doppelformverfahrens gemäß der vorliegenden Erfindung ausgebildet und anschließend durch ein Rasterelektronenmikroskop (SEM) untersucht. Wie in 18 und 19 gezeigt, zeigten sich als Ergebnis an der Schnittstelle zwischen den oberen und unteren Formisolationsschichten der Speicherelektroden Ringe, die benachbarte Speicherelektroden verbinden (sogenannte "wing defects" bzw. "Flügeldefekte").
  • Derartige Flügeldefekte sind eine Ursache für Zwillings-Bit-Fehler, und man nimmt an, daß sie aus der Ausbildung einer amorphen Defektschicht, welche eine hohe Ätzrate aufweist, auf der BPSG-Schicht resultieren. Um diese Deffekte zu entfernen, wurde der Ausbildung der unteren BPSG-Formisolationsschicht ein Entfernen einer Defektschicht unter den in Tabelle 5 gezeigten Bedingungen nachgestellt. Das Verfahren zum Entfernen der Defektschicht wird unter Verwendung einer Schwefelsäurelösung durchgeführt. Tabelle 5
    Probe Aussetzzeit vor dem Reinigen (h) Aussetzzeit nach dem Reinigen (h) Flügeldefekt
    1 18 0 Nein
    2 24 0 Nein
    3 0 8 Nein
    4 0 18 Nein
    5 0 24 Nein
    6 0 48 Ja
  • Wie in Tabelle 5 gezeigt, können Zwillings-Bit-Fehler bei den Proben 1 und 2 durch Reinigen vermieden werden, auch wenn die untere Formisolationsschicht nach dem Tempern für ungefähr 24 Stunden vor einem Reinigen in einer Schwefelsäurelösung unbearbeitet geblieben ist. In ähnlicher Weise können bei den Proben 3, 4 und 5 Zwillings-Bit-Fehler verhindert werden, falls die obere Formschicht innerhalb von 24 Stunden nach einem Reinigen in einer Schwefelsäurelösung auf der unteren Formschicht ausgebildet wird.
  • Experimentelles Beispiel 8
  • Ein Naßätzen der oberen und unteren Formisolationsschichten wurde unter verschiedenen Bedingungen ausgeführt, d. h., SC1 für 5 min./HF für 90 sec., SC1 für 7 min./HF für 90 sec. und SC1 für 10 min./HF für 90 sec.. Die untere kritische Abmessung D und das Bodenöffnungsverhältnis (D:A) wurden für die jeweiligen Speicherelektroden gemessen. Die Ergebnisse werden in 20 gezeigt. Wie in 20 gezeigt, hat sich mit zunehmender Naßätzzeit sowohl die kritische Abmessung (CD) D des Außendurchmessers an dem Boden als auch das Bodenöffnungsverhältnis (D:A) der Speicherelektroden vergrößert. Daher kann die kritische Abmessung D des Außendurchmessers an dem Boden der Speicherelektrode durch ein Einstellen der Naßätzzeit geeignet gesteuert werden.
  • Bei dem Verfahren zur Herstellung eines Einzylinder-Stapel-Kondensators (OCS-Kondensator) unter Verwendung einer Doppelform gemäß der vorliegenden Erfindung kann die Höhe der Speicherelektrode vergrößert werden, während Zwillings-Bit-Fehler vermieden werden. Das OCS-Kondensatorherstellungsverfahren stellt ebenso eine große kritische Abmessung an dem Boden der Speicherelektrode sicher, die ausreichend groß ist, um Kapazitätserfordernisse zu erfüllen. Außerdem wird kein spezielles dielektrisches Material benötigt, um die Kapazität zu vergrößern. Es ist ebenso möglich, die herzustellende Speicherelektrode in-line zu überwachen, so daß ein Eindringen eines Ätzmittels in die Zwischenisolationsschicht und die Erzeugung von Defekten durch das Ätzmitteleindringen verhindert werden können. Ebenso werden kritische Abmessungen geschaffen, die eine stabile Tragestruktur und eine ausreichende Kapazität sicherstellen.

Claims (12)

  1. Verfahren zur Herstellung einer Kondensatorelektrode, mit den folgenden Schritten: Ausbilden einer Ätzstoppschicht (120) über einer Oberfläche einer über einem Substrat gebildeten Zwischenisolationsschicht (100) und über einer Oberfläche eines Leitungs-Plugs (115), der sich von der Oberfläche der Zwischenisolationsschicht (100) her in die Tiefe erstreckt; Ausbilden einer unteren Formschicht (130) aus Borophosphorsilikatglas (BPSG) über der Ätzstoppschicht (120) und Einstellen einer Naßätzrate für die untere Formschicht (130) durch Dotieren der unteren Formschicht (130) mit einem Dotierungsstoff aus Phosphor und Bor während der Ausbildung der unteren Formschicht (130), wobei Bor in einer Menge von 2–3 Gewichts-% des BPSG hinzugegeben wird, und Phosphor in einer Menge von 2–3 Gewichts-% des BPSG hinzugegeben wird, Anschließendes Tempern der unteren Formschicht (130); Ausbilden einer oberen Formschicht (135) aus plasma-unterstützten Tetraethylorthosilikat (PE-TEOS), High-Density-Plasma Oxid (HDP-Oxid) und/oder einem P-SiH4-Oxid über der Oberfläche der unteren Formschicht (130), wobei eine Naßätzrate der oberen Formschicht (135) geringer als die für die untere Formschicht (130) eingestellte Naßätzrate ist; Trockenätzen der oberen Formschicht (135), der unteren Formschicht (130) und der Ätzstoppschicht (120), um eine Öffnung darin auszubilden, welche zumindest einen Teil der Oberfläche des Kontakt-Plugs (115) freilegt; Naßätzen der oberen Formschicht (135) und der unteren Formschicht (130), um so eine Größe der Öffnung bei der unteren Formschicht (130) zu vergrößern und einen Oberflächenabschnitt der Ätzstoppschicht (120) nahe der Oberfläche des Kontakt-Plugs (115) freizulegen; und Abscheiden eines Leitungsmaterials (150) über der Oberfläche der Öffnung in den oberen und unteren Formschichten (130, 135), dem Oberflächenabschnitt der Ätzstoppschicht (120) und einer freigelegten Oberfläche des Kontakt-Plugs (115).
  2. Verfahren zur Herstellung einer Kondensatorelektrode, mit den folgenden Schritten: Ausbilden einer Ätzstoppschicht (120) über einer Oberfläche einer über einem Substrat gebildeten Zwischenisolationsschicht (100) und über einer Oberfläche eines Leitungs-Plugs (115), der sich von der Oberfläche der Zwischenisolationsschicht (100) her in die Tiefe erstreckt; Ausbilden einer unteren Formschicht (130) aus Phosphorsilikatglas (PSG) über der Ätzstoppschicht (120) und Einstellen einer Naßätzrate für die untere Formschicht (130) durch Dotieren der unteren Formschicht (130) mit einem Dotierungsstoff aus Phosphor während der Ausbildung der unteren Formschicht (130), wobei Phosphor in einer Menge von weniger als 5 Gewichts-% des PSG hinzugegeben wird, Anschließendes Tempern der unteren Formschicht (130); Ausbilden einer oberen Formschicht (135) aus plasma-unterstützten Tetraethylorthosilikat (PE-TEOS), High-Density-Plasma Oxid (HDP-Oxid) und/oder einem P-SiH4-Oxid über der Oberfläche der unteren Formschicht (130), wobei eine Naßätzrate der oberen Formschicht (135) geringer als die für die untere Formschicht (130) eingestellte Naßätzrate ist; Trockenätzen der oberen Formschicht (135), der unteren Formschicht (130) und der Ätzstoppschicht (120), um eine Öffnung darin auszubilden, welche zumindest einen Teil der Oberfläche des Kontakt-Plugs (115) freilegt; Naßätzen der oberen Formschicht (135) und der unteren Formschicht (130), um so eine Größe der Öffnung bei der unteren Formschicht (130) zu vergrößern und einen Oberflächenabschnitt der Ätzstoppschicht (120) nahe der Oberfläche des Kontakt-Plugs (155) freizulegen; und Abscheiden eines Leitungsmaterials (150) über der Oberfläche der Öffnung in den oberen und unteren Formschichten (130, 135), dem Oberflächenabschnitt der Ätzstoppschicht (120) und einer freigelegten Oberfläche des Kontakt-Plugs (115).
  3. Verfahren nach Anspruch 1, das ferner ein Entfernen der oberen und unteren Formschichten (130, 135) nach der Abscheidung des Leitungsmaterials aufweist.
  4. Verfahren nach Anspruch 1, wobei die untere Formschicht (130) aus einem dotierten Oxid durch chemische Dampfphasenabscheidung ausgebildet wird.
  5. Verfahren nach Anspruch 1, wobei die obere Formschicht (135) aus einem undotierten Oxid durch eine plasmaunterstützte chemische Dampfphasenabscheidung ausgebildet wird.
  6. Verfahren nach Anspruch 1, das ferner ein Reinigen einer Oberfläche der unteren Formschicht (130) mit der eingestellten Naßätzrate vor einem Ausbilden der oberen Formschicht (135) aufweist.
  7. Verfahren nach Anspruch 6, wobei H2SO4 zum Reinigen der Oberfläche der unteren Formschicht (130) verwendet wird.
  8. Verfahren nach Anspruch 1, wobei die Leitungsschicht (150) als ein Polysilizium durch eine chemische Dampfphasenabscheidung bei niedrigem Druck abgeschieden wird.
  9. Verfahren nach Anspruch 1, wobei die obere Formschicht (135) und die untere Formschicht (130) unter Verwendung von SC1 (NH4OH/H2O2,/entionisiertes Wasser) und/oder HF (Flußsäure) naßgeätzt wird.
  10. Verfahren nach Anspruch 1, wobei die Ätzstoppschicht (120) Siliziumnitrid ist und das Tempern der unteren Formschicht (130) bei einer Temperatur von weniger als 700°C ausgeführt wird.
  11. Verfahren nach Anspruch 1, wobei das Leitungsmaterial (150) eine zylindrische Elektrode ausbildet, die durch eine zylindrische Wand und eine Bodenwand, welche sich über einer Oberfläche des Leitungs-Plugs (115) erstreckt, definiert ist, wobei die zylindrische Wand sich von der Oberfläche der Zwischenisolationsschicht (100) nach oben weg von der Bodenwand erstreckt; wobei die zylindrische Wand der zylindrischen Elektrode durch einen oberen zylindrischen Wandabschnitt, einen unteren zylindrischen Wandabschnitt und einen dazwischenliegenden Wandabschnitt, der zwischen den oberen und unteren zylindrischen Wandabschnitten angeordnet ist, definiert ist; wobei ein Durchmesser des oberen zylindrischen Wandabschnitts und ein Durchmesser des unteren zylindrischen Wandabschnitts sich mit zunehmendem Abstand von der Oberfläche der Bodenwand vergrößern und wobei ein Durchmesser der dazwischen gelegenen zylindrischen Wandabschnitte mit zunehmendem Abstand von der Oberfläche der Bodenwand her sich verringern, und wobei A ≥ C, C > B und C > D gilt, wobei A ein Durchmesser des oberen zylindrischen Wandabschnitts an einer Stelle ist, die von der Bodenwand am weitesten entfernt liegt, B ein Durchmesser des oberen zylindrischen Wandabschnitts an einer Stelle ist, die der Bodenwand am nächsten gelegen ist, C ein Durchmesser des unteren zylindrischen Wandabschnitts an einer Stelle ist, die am entferntesten von der Bodenwand gelegen ist und D ein Durchmesser des unteren zylindrischen Wandabschnitts an der Bodenwand ist.
  12. Verfahren nach Anspruch 1 oder 2, wobei das Ausbilden der Kondensatorelektrode ferner aufweist: Abscheiden einer Isolationsschicht (160) über dem Leitungsmaterial (150) und innerhalb der Öffnung (140); Entfernen eines Teils der Isolationsschicht (160) und des Leitungsmaterials (150), um die obere Formschicht (135) freizulegen; und Entfernen des verbleibenden Teils der Isolationsschicht (160) und der oberen und unteren Formschichten (135, 130).
DE10257669A 2001-12-11 2002-12-10 Verfahren zur Herstellung einer Kondensatorelektrode Expired - Lifetime DE10257669B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2001-0078286A KR100434496B1 (ko) 2001-12-11 2001-12-11 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
KR01-0078286 2001-12-11
US10/136,385 US6700153B2 (en) 2001-12-11 2002-05-02 One-cylinder stack capacitor and method for fabricating the same
US10/136,385 2002-05-02

Publications (2)

Publication Number Publication Date
DE10257669A1 DE10257669A1 (de) 2003-07-24
DE10257669B4 true DE10257669B4 (de) 2008-12-11

Family

ID=26639508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10257669A Expired - Lifetime DE10257669B4 (de) 2001-12-11 2002-12-10 Verfahren zur Herstellung einer Kondensatorelektrode

Country Status (3)

Country Link
US (1) US6911364B2 (de)
DE (1) DE10257669B4 (de)
GB (1) GB2386471B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513307B1 (ko) * 2003-02-11 2005-09-07 삼성전자주식회사 등방성 식각 공정을 이용하여 신뢰성 있는 고성능커패시터를 형성하는 방법
KR100522544B1 (ko) * 2003-04-03 2005-10-19 삼성전자주식회사 캐패시터를 구비하는 반도체 장치 및 그 제조 방법
US7049203B2 (en) 2003-04-30 2006-05-23 Samsung Electronics Co., Ltd. Semiconductor device having a capacitor and method of fabricating same
KR100546381B1 (ko) * 2003-09-22 2006-01-26 삼성전자주식회사 습식식각 공정을 포함하는 반도체 소자의 제조방법
JP4908748B2 (ja) * 2003-09-22 2012-04-04 三星電子株式会社 半導体素子を製造するためのエッチング方法
KR100558005B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들
DE102004033825B4 (de) * 2004-07-13 2009-05-14 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
KR100655774B1 (ko) 2004-10-14 2006-12-11 삼성전자주식회사 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
JP4906278B2 (ja) * 2005-06-06 2012-03-28 エルピーダメモリ株式会社 半導体装置の製造方法
KR100811268B1 (ko) * 2006-09-18 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 스토리지 전극 형성방법
CN102024564B (zh) * 2010-10-19 2012-05-09 青岛杨金电子科技有限公司 积层薄膜电容的制造方法及产品
JP6576235B2 (ja) 2015-12-21 2019-09-18 東京エレクトロン株式会社 Dramキャパシタの下部電極およびその製造方法
KR20200050699A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4409718A1 (de) * 1993-03-22 1994-09-29 Samsung Electronics Co Ltd Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
US5885865A (en) * 1994-11-23 1999-03-23 Taiwan Semiconductor Manufacturing Co. Ltd. Method for making low-topography buried capacitor by a two stage etching process and device made
US6215187B1 (en) * 1999-06-11 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6312986B1 (en) * 1998-08-19 2001-11-06 Micron Technology Inc. Concentric container fin capacitor and method

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34114A (en) * 1862-01-07 Improvement in piano-fortes
US19107A (en) * 1858-01-12 Clothes-rack
US28553A (en) * 1860-06-05 Dressing- millstones
US18248A (en) * 1857-09-22 Journal of axles with friction-rollers
US596A (en) * 1838-02-07 Improvement in machines for making and twisting strands in the process of making rope
JPH03259567A (ja) 1990-03-09 1991-11-19 Toshiba Corp 半導体記憶装置及びその製造方法
US5100825A (en) * 1990-11-16 1992-03-31 Micron Technology, Inc. Method of making stacked surrounding reintrant wall capacitor
JPH056974A (ja) 1991-06-27 1993-01-14 Mitsubishi Electric Corp 半導体記憶装置のメモリセル構造およびその製造方法
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5330928A (en) * 1992-09-28 1994-07-19 Industrial Technology Research Institute Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
US5763286A (en) * 1994-09-14 1998-06-09 Micron Semiconductor, Inc. Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces
JP2785766B2 (ja) * 1995-09-29 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5545585A (en) * 1996-01-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of making a dram circuit with fin-shaped stacked capacitors
US6168987B1 (en) * 1996-04-09 2001-01-02 Vanguard International Semiconductor Corp. Method for fabricating crown-shaped capacitor structures
KR100244288B1 (ko) * 1997-06-05 2000-02-01 김영환 반도체소자의 커패시터 제조방법
US6043119A (en) * 1997-08-04 2000-03-28 Micron Technology, Inc. Method of making a capacitor
US5943581A (en) * 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
JPH11214645A (ja) 1998-01-27 1999-08-06 Sony Corp 半導体記憶装置およびその製造方法
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
US6586312B1 (en) * 1998-04-08 2003-07-01 Taiwan Semiconductor Manufactoring Co., Ltd. Method for fabricating a DRAM capacitor and device made
EP0981164A3 (de) * 1998-08-18 2003-10-15 International Business Machines Corporation Füllung mit niedrigem Widerstand für Kondensator in tiefem Graben
US6344392B1 (en) * 1998-11-16 2002-02-05 Vanguard International Semiconductor Corporation Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
US6319789B1 (en) 1999-01-25 2001-11-20 Micron Techonology, Inc. Method for improved processing and etchback of a container capacitor
US6136643A (en) * 1999-02-11 2000-10-24 Vanguard International Semiconductor Company Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
JP2001057413A (ja) 1999-06-11 2001-02-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100590798B1 (ko) 1999-07-26 2006-06-15 삼성전자주식회사 커패시터 형성 방법
KR100359163B1 (ko) * 1999-12-31 2002-10-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
JP4286439B2 (ja) 2000-08-11 2009-07-01 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2002076297A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6271084B1 (en) * 2001-01-16 2001-08-07 Taiwan Semiconductor Manufacturing Company Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4409718A1 (de) * 1993-03-22 1994-09-29 Samsung Electronics Co Ltd Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
US5885865A (en) * 1994-11-23 1999-03-23 Taiwan Semiconductor Manufacturing Co. Ltd. Method for making low-topography buried capacitor by a two stage etching process and device made
US6312986B1 (en) * 1998-08-19 2001-11-06 Micron Technology Inc. Concentric container fin capacitor and method
US6215187B1 (en) * 1999-06-11 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
GB2386471B (en) 2004-04-07
DE10257669A1 (de) 2003-07-24
US6911364B2 (en) 2005-06-28
GB0227700D0 (en) 2003-01-08
US20040085708A1 (en) 2004-05-06
GB2386471A (en) 2003-09-17

Similar Documents

Publication Publication Date Title
DE102004039660B4 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE102004055463B4 (de) Integrierte Schaltungsvorrichtung mit Kondensatorelektroden mit darauf befindlichen Isolier-Spacern und Verfahren zur Herstellung derselben
DE10257669B4 (de) Verfahren zur Herstellung einer Kondensatorelektrode
DE102004056350B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einem Kondensator, der einen gestuften zylindrischen Aufbau aufweist
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE69827974T2 (de) Halbleiter verarbeitungverfahren mit der herstellung von einer sperrschicht
DE4136420C2 (de) Verfahren zur Bildung eines Kondensators
DE19607351C2 (de) Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE19935946A1 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE102004050358B4 (de) Ätzzusammensetzung, Verfahren zu ihrer Herstellung und Verwendung derselben
DE19523743A1 (de) Verfahren und Herstellung eines Kondensators auf einem Halbleiterbauelement
DE102005026315B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4442432A1 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE4327813A1 (de) Verfahren zur Herstellung eines DRAM's
DE19907062B4 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE19526232A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE4400034C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE10227344B4 (de) Verfahren zum Herstellen von Kontaktlöchern für einen Kondensator einer Halbleitervorrichtung
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H10B0012000000

R071 Expiry of right