DE4327813A1 - Verfahren zur Herstellung eines DRAM's - Google Patents
Verfahren zur Herstellung eines DRAM'sInfo
- Publication number
- DE4327813A1 DE4327813A1 DE4327813A DE4327813A DE4327813A1 DE 4327813 A1 DE4327813 A1 DE 4327813A1 DE 4327813 A DE4327813 A DE 4327813A DE 4327813 A DE4327813 A DE 4327813A DE 4327813 A1 DE4327813 A1 DE 4327813A1
- Authority
- DE
- Germany
- Prior art keywords
- insulation film
- bit line
- film
- insulation
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines dynami
schen Speichers mit wahlfreiem Zugriff (DRAM′s) und insbesondere auf ein Ver
fahren zur Herstellung eines dynamischen Speichers mit wahlfreiem Zugriff,
der eine duale Zellenplattenstruktur aufweist.
Üblicherweise gehören zu einer Zelle eines dynamischen Speichers mit wahl
freiem Zugriff ein Kondensator und ein Metalloxid-Halbleitertransistor (MOS-
Transistor). Dabei weist der Kondensator einen Plattenknoten, einen Speicher
knoten und einen dielektrischen Film auf, während der MOS-Transistor eine
Sourceelektrode, eine Drainelektrode und eine Gateelektrode besitzt.
Da zur oben genannten DRAM-Zelle nur der Kondensator und der MOS-Transis
tor gehören, lassen sich einerseits die Kosten pro Bit erheblich reduzieren und
andererseits relativ kleine Speicher mit hoher Speicherkapazität schaffen.
Der DRAM wird daher nicht nur als Hauptspeicher in größeren Computern ver
wendet, sondern auch als Speicherelement in Personal-Computern. Momentan
stellt der Kondensator das Schlüsselelement bei der Auslegung einer DRAM-
Zelle dar. Um Information einwandfrei speichern zu können, sollte der Konden
sator eine möglichst hohe Kapazität aufweisen. Hierzu müssen die Kondensa
torflächen so groß wie möglich gewählt werden bei gleichzeitig geringster Dicke
des zwischen ihnen vorhandenen dielektrischen Films.
Ferner muß berücksichtigt werden, daß der Kondensator eine möglichst große
Übergangskapazität zur Speicherelektrode aufweisen sollte bei gleichzeitig
kleinster Übergangskapazität zur Bitleitung.
Unter Bezugnahme auf die Fig. 1a, 1b und 2a bis 2f wird nachfolgend ein Verfah
ren zur Herstellung eines konventionellen DRAM′s mit dualer Kondensatorplat
ten-Zellenstruktur (auch als DCP-Struktur bezeichnet) näher beschrieben, wo
bei die oben genannten Bedingungen erfüllt werden.
Die Fig. 1a zeigt zunächst eine Draufsicht auf eine 1 Bit-DRAM-Zelle mit einer
DCP-Zellenstruktur, während die Fig. 1b einen Querschnitt entlang der Linie A-
A′ von Fig. 1a zeigt.
Ein Verfahren zur Herstellung eines konventionellen DRAM′s mit einer DCP-
Zellenstruktur gemäß den Fig. 1a, 1b wird jetzt unter Bezugnahme auf die Fig.
2a bis 2f näher erläutert. Dabei zeigen die Fig. 2a bis 2f wichtige Verfahrens
schritte zur Herstellung des konventionellen DRAM′s gemäß den Fig. 1a und 1b.
Zunächst werden gemäß Fig. 2a begrabene Kondensatorkontakte geöffnet, und
zwar nach Bildung der Bitleitung 1. Sodann wird eine Polysilicium-Puffer
schicht 2 gebildet.
Mittels chemischer Dampfabscheidung im Vakuum (CVD-Verfahren) wird ent
sprechend Fig. 2b Oxid 3 auf die so erhaltene Oberfläche aufgebracht, wobei
durch eine Oxid-Rückätztechnik eine ebene Oxidoberfläche erzeugt wird.
Anschließend erfolgt das Aufbringen eines Dreischichtsystems. Zunächst wird
auf die Oxidschicht 3 eine untere Zellenplatte 4 aufgebracht, und zwar aus Poly
silicium und mit einer Dicke von 200 nm. Auf dieser unteren Zellenplatte 4
kommt ein dünnes Dielektrikum 5 aus einem Oxid-Nitrid-Oxid-Film mit einer
Dicke von teff = 5 nm zu liegen. Sodann wird auf den Film 5 eine 500 nm dicke Po
lysiliciumschicht 6 niedergeschlagen.
Wie die Fig. 2c erkennen läßt, erfolgt in einem weiteren Schritt die Bildung von
Kondensatorkontaktöffnungen 7 durch die Schichten 6, 5, 4 und 3 hindurch bis
zur Polysilicium-Pufferschicht 2.
Entsprechend der Fig. 2d wird schließlich durch ein Vakuumaufdampfverfah
ren (CVD-Verfahren) Oxid 8 bis zu einer Dicke von 100 nm niedergeschlagen und
anisotrop zurückgeätzt, um schließlich innerhalb der Kondensatorkontaktöff
nungen 7 selbstausrichtende dielektrische Seitenwände 9 zu erhalten. Diese
dielektrischen Seitenwände 9 liegen elektrisch isolierend zwischen dem Spei
cherknoten 6 und der unteren Zellenplatte 4.
In einem nachfolgenden Schritt wird auf die so erhaltene Struktur ein Polysilici
umfilm 10 mit einer Dicke von 100 nm niedergeschlagen, um die Polysilicium-Pufferschicht
2 mit dem Polysilicium-Speicherknoten 6 zu verbinden, wie die
Fig. 2e erkennen läßt.
Danach werden auf die so erhaltene Struktur Speicherknoten-Resistmuster
aufgebracht um den Polysilicium-Speicherknoten 6 durch ein reaktives Ionen
ätzverfahren (RIE-Verfahren) zu ätzen, so daß er die gewünschte Struktur an
nimmt. Dieses Polysiliciumätzen wird durch den dünnen ONO-Film 5 unterbro
chen, da Polysilicium sehr viel stärker als Oxid ätzbar ist.
Weiterhin erfolgt die Bildung eines zweiten Oxid-Nitrid-Oxid-Films 11 (ONO-
Film) mit 5 nm effektiver Oxiddicke. Sodann wird gemäß Fig. 2f der obere Zellen
plattenknoten 12 aus Polysilicium mit einer Dicke von 300 nm niedergeschla
gen.
Zu dieser Zeit sind die Kondensatorkontaktöffnungen 7 und die Isolationsräu
me zwischen den Speicherknoten mit dem Material dieses oberen Zellenplatten
knotens 12 ausgefüllt. Die Oberfläche der Zellenanordnung bzw. des Arrays
wird dadurch automatisch eben.
Wie zuvor beschrieben, wird gemäß Fig. 2 zuerst das CVD-Oxid 3 niedergeschla
gen, während anschließend die Kontaktöffnungen 7 geöffnet werden. Darüber
hinaus durchsticht die erste Aluminiumschicht, also die Bitleitung 1, die aus
Polysilicium bestehende Wortleitung, um den Wortleitungswiderstand zwecks
höherer Betriebsgeschwindigkeit zu reduzieren.
Vorteilhaft bei diesem Prozeß ist die Tatsache, daß kein separater Maskierungs
prozeß zur Herstellung dieser Zellenstruktur der konventionell geschichteten
Kondensatorzelle erforderlich ist, mit Ausnahme der Herstellung der aus Polysi
licium bestehenden Pufferschicht 2. Ein anderer Vorteil ist darin zu sehen, daß
die Speicherkondensatoren und darüberliegende Einrichtungen in einfacher
Weise auf einer relativ flachen Oberfläche aufgebaut werden können. Die Kon
densatoren lassen sich darüber hinaus relativ weiter ausbilden als im Vergleich
zu konventionellen Kondensatoren.
Da jedoch die Dicken von Wortleitung und Isolationsfilm (z. B. CVD-Oxid)
selbstausrichtend eingestellt und daher automatisch begrenzt werden, können
die parasitären Kapazitäten zwischen Wortleitung und Bitleitung relativ groß
werden, was zu einem Kurzschluß zwischen Wortleitung und Bitleitung führen
kann.
Der Erfindung liegt die Aufgabe zugrunde, die oben erwähnten Nachteile zu
überwinden und ein Verfahren zur Herstellung eines dynamischen Speichers
mit wahlfreiem Zugriff anzugeben, das eine weitere Reduzierung der parasitä
ren Kapazitäten zwischen Bitleitung und Wortleitung erlaubt und den Herstel
lungsprozeß des Speichers weiter vereinfacht.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentan
spruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Un
teransprüchen zu entnehmen.
Ein Verfahren nach der Erfindung zur Herstellung eines DRAM′s zeichnet sich
aus durch folgende Schritte:
- a) Bildung zweier Feldisolationsfilme in konstantem Abstand zueinander auf einem Halbleitersubstrat, um einen aktiven Bereich zu definieren;
- b) Bildung jeweils eines Paares von gleichmäßig voneinander beabstandeten Wortleitungen jeweils auf den Feldbereichen und dem aktiven Bereich, wobei Jede der Wortleitungen an ihren Seltenwänden Seitenwand-Isolationsfilme aufweist;
- c) Bildung eines Isolationsfilms für einen Kondensatorkontakt auf der ges am ten freiliegenden Substratoberfläche, von dem Teile entfernt werden, die zwi schen den Paaren von Wortleitungen liegen, um Kondensatorkontaktöffnun gen zu erhalten;
- d) Implantation von Verunreinigungen in das Halbleitersubstrat durch die Kondensatorkontaktöffnungen hindurch, um Dotierungsbereiche in der Oberfläche des Halbleitersubstrats zu erhalten;
- e) relativ dickes Aufbringen von leitfähigem Material auf die freiliegende Sub stratoberfläche und Rückätzen dieses Materials, bis der Kondensatorkont akt-Isolationsfilm freiliegt, um auf diese Weise Leiterstopfen sowohl in kon kaven Bereichen des Kondensatorkontakt-Isolationsfilms als auch in den Kondensatorkontaktöffnungen und darüber hinaus eine planare, freiliegen de Substratoberfläche zu erhalten;
- f) Bildung eines Isolationsfilms als Puffer auf der gesamten freiliegenden Sub stratoberfläche, wonach anschließend im Bereich zwischen den auf dem ak tiven Bereich liegenden Wortleitungen der Isolationsfilm, der als Puffer dient, der Leiterstopfen und der Kondensatorkontakt-Isolationsfilm entfernt werden, um eine Bitleitungskontaktöffnung zu erhalten;
- g) Aufbringen von leitfähigem Material auf die gesamte freiliegende Substrat oberfläche zwecks Füllung der Bitleitungskontaktöffnung mit diesem leitfä higen Material und Abdecken dieses leitfähigen Materials mit einem Isola tionsfilm zur Bitleitungsdefinition, derart, daß das leitfähige Material und dieser Isolationsfilm jeweils eine planare Oberfläche aufweisen;
- h) Aufbringen einer ersten Ätzmaske zur Bitleitungsdefinition auf den Isola tionsfilm zur Bitleitungsdefinition mit einer Breite, die größer ist als die der Bitleitungskontaktöffnung, wobei die Ätzmaske zentriert zur Bitleitungskontaktöffnung liegt, wonach der Isolationsfilm zur Bitleitungsdefinition, das leitfähige Material zur Bitleitungsbildung und der Isolationsfilm, der als Puffer dient, geätzt werden, um eine Bitleitung (33) zu erhalten;
- l) Entfernen der Ätzmaske, wonach auf die gesamte freiliegende Substratober fläche der Reihe nach folgende Schichten aufgebracht werden: ein Isolationsfilm zur Bitleitungsisolation, eine leitende Schicht mit planarer Ober fläche als Plattenknoten und ein Isolationsfilm zur Kondensatordefinition;
- J) Bildung einer zweiten Ätzmaske mit derselben Breite wie die erste Ätzmaske oberhalb der Bitleitung sowie auf dem Isolationsfilm zur Kondensatordefini tion, wonach die leitende Schicht, die zur Bildung des Plattenknotens dient, und der Isolationsfilm, der zur Kondensatordefinition dient, geätzt werden;
- k) auf der freiliegenden Substratoberfläche werden dann der Reihe nach ein dielektrischer Film als Kondensatordielektrikum und eine leitende Schicht, die als Speicherknoten dient, aufgebracht, wonach dieser dielektrische Film, diese leitende Schicht und der Isolationsfilm, der zur Bitleitungsisolation dient, geätzt werden, so daß nur noch Bereiche dieses dielektrischen Films und dieser leitenden Schicht an den Seitenwänden des Isolationsfilms, der zur Kondensatordefinition dient, und der leitenden Schicht, die zur Bildung des Plattenknotens dient, verbleiben, während der Isolationsfilm, der zur Bitleitungsdefinition dient, an den Seitenwänden der Bitleitung verbleibt;
- l) Bildung eines Leiters als Speicherknoten auf der gesamten freiliegenden Substratoberfläche, der so strukturiert wird, daß von ihm nur ein Bereich entfernt wird, der auf der Oberfläche des verbleibenden Isolationsfilms, der zur Kondensatordefinition dient, liegt;
- m) Bildung eines dielektrischen Films als Kondensatordielektrikum auf der ge samten freiliegenden Substratoberfläche und Entfernen des verbleibenden Isolationsfilms, der zur Kondensatordefinition dient, zusammen mit dem Teil dieses dielektrischen Films, der auf diesem Isolationsfilm liegt, und
- n) Aufbringen einer elektrisch leitenden Schicht auf die gesamte so erhaltene Substratoberfläche zur Vervollständigung des Plattenknotens.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näherbe
schrieben. Es zeigen:
Fig. 1a ein Layout einer konventionellen DCP DRAM Zelle;
Fig. 1b einen Querschnitt entlang der Linie A-A′ von Fig. 1a;
Fig. 2a bis 2f Verfahrensschritte zur Herstellung des konventionellen DRAM′s;
Fig. 3 ein Layout eines DRAM′s mit DCP-Zellenstruktur in Übereinstimmung
mit der vorliegenden Erfindung; und
Fig. 4a bis 4k Prozeßschritte zur Herstellung des DRAM′s mit DCP-Zellenstruk
tur nach der Erfindung.
Die Fig. 3 und 4 zeigen ein Verfahren zur Herstellung eines dynamischen Spei
chers mit wahlfreiem Zugriff (DRAM) nach der vorliegenden Erfindung. Dabei
zeigt die Fig. 3 ein Layoutdiagramm des DRAM′s, während die Fig. 4a bis 4k
Querschnitte des DRAM′s in unterschiedlichen Herstellungsstufen zeigen.
Zunächst werden zwei Feldisolationsfilme 22 zur Bestimmung eines aktiven Be
reichs in konstantem Abstand voneinander auf einem Halbleitersubstrat 21 ge
bildet, und zwar durch ein LOCOS-Verfahren (lokale Oxidation von Silicium),
wie die Fig. 4a erkennen läßt. Danach wird auf thermischem Wege ein erster Iso
lationsfilm erzeugt, und zwar auf der gesamten Oberfläche des Halbleitersub
strats 21 und auch auf der Oberfläche der Feldisolationsfilme 22, wonach ein
erster Leiter und ein zweiter Isolationsfilm in diese Reihenfolge auf der Oberflä
che des ersten Isolationsfilms gebildet werden, und zwar unter Anwendung ei
nes CVD-Verfahrens (chemische Dampfabscheidung im Vakuum).
In einem nachfolgenden Schritt werden der erste thermische Isolationsfilm, der
erste Leiter und der zweite CVD-Isolationsfilm einem Strukturierungsprozeß
unterworfen, der auch einen photolithographischen Prozeß umfaßt, sowie ei
nem Ätzprozeß, und zwar unter Verwendung eine vorbestimmten Maske.
Im Ergebnis werden gleichmäßig voneinander beabstandete Wortleitungen er
halten, und zwar jeweils zwei auf dem aktiven Bereich und auf jedem der Feldi
solationsfilme 22.
Entsprechend der Fig. 4a gehören zu jeder Wortleitung ein Gateisolationsfilm
23, der auf dem Halbleitersubstrat 21 liegt, eine Gateelektrode 24 auf dem Gate
isolationsfilm 23 sowie ein Gatekappen-Isolationsfilm 25 auf der Gateelektrode
24.
Anschließend werden Verunreinigungsionen eines Leitfähigkeitstyps in das
Halbleitersubstrat 21 implantiert, und zwar unter Verwendung jeder der Wort
leitungen als Masken, um drei Verunreinigungs- bzw. Dotierungsbereiche 26
zu erhalten, die als Sourcebereich und Drainbereich in der Oberfläche des
Halbleitersubstrats 21 dienen und zwischen den Wortleitungen zu liegen kom
men.
Sodann wird ein dritter Isolationsfilm auf die gesamte Oberfläche des Halblei
tersubstrats 21 einschließlich der Wortleitungen und der Feldisolationsfilme
22 unter Verwendung eines CVD-Verfahrens niedergeschlagen, wonach eine
Rückätzung dieses dritten Isolationsfilms durch ein reaktives Ionenätzverfah
ren durchgeführt wird, um Seitenwand-Isolationsfilme 27 an den Seitenwän
den der Wortleitungen zu erhalten.
In einem weiteren Verfahrensschritt wird ein vierter Isolationsfilm 28 auf die ge
samte freiliegende Oberfläche des Halbleitersubstrats 21 niedergeschlagen,
einschließlich der Seitenwand-Isolationsfilme 27 und der Wortleitungen, und
zwar ebenfalls unter Anwendung eines CVD-Verfahrens.
Zum Beispiel kann Polysilicium als Material des Halbleitersubstrats 21 verwen
det werden.
Ein Oxid oder ein Nitrid kann als Material zur Bildung des ersten Isolationsfilms
und des vierten Isolationsfilms benutzt werden. Dagegen kann als Material für
den ersten Leiter ein Metall oder Polysilicium verwendet werden, das in geeigne
ter Weise dotiert ist.
Das Verfahren wird fortgeführt durch selektives Ätzen des vierten CVD-Isola
tionsfilms 28, um nur Bereiche von diesem Film 28 zu entfernen, die zwischen
benachbarten Wortleitungen liegen, von denen sich aber jeweils eine auf dem
Feldisolationsfilm 22 und die andere auf dem aktiven Bereich befinden. Auf die
se Weise werden Kondensatorkontaktöffnungen zwischen den Wortleitungen
auf den Feldisolationsfilmen und den Wortleitungen auf dem aktiven Bereich
erhalten, wie die Fig. 4b erkennen läßt.
Mit anderen Worten bleiben zu dieser Zeit nur Teile des vierten CVD-Isolations
films 28 stehen, welche sich zwischen zwei Wortleitungen erstrecken und diese
zum Teil überdecken, wobei die jeweiligen Wortleitungen entweder auf den
Feldisolationsfilmen 22 oder auf dem aktiven Bereich liegen.
In Fig. 4b liegen die beiden linken und die beiden rechten Wortleitungen jeweils
auf einem Feldisolationsfilm 22, wobei jedes dieser Paare von Wortleitungen
vom vierten Isolationsfilm 28 überdeckt ist. Ein weiteres Paar von Wortleitun
gen liegt auf dem aktiven Bereich und ist ebenfalls von einem Isolationsfilm 28
überdeckt. Zwischen den genannten Paaren von Wortleitungen ist der Isola
tionsfilm 28 entfernt.
Als Material zur Bildung des vierten CVD-Isolationsfilms 28 kann beispielswei
se ein Oxid oder ein Nitrid verwendet werden.
Gemäß Fig. 4c wird in einem weiteren Verfahrensschritt ein zweiter Leiter rela
tiv dick auf die gesamte freiliegende Oberfläche mit Hilfe eines CVD-Verfahrens
niedergeschlagen und anschließend gleichmäßig zurückgeätzt, bis die Oberflä
che des vierten CVD-Isolationsfilms 28 wieder freiliegt. Auf diese Weise werden
Leiterstopfen 29 in den Kondensatorkontaktöffnungen und auf der Oberfläche
des verbleibenden vierten CVD-Isolationsfilms 28 erhalten, und zwar dort, wo
dieser konkav ausgebildet ist.
Zu diesem Zeitpunkt ist also die gesamte freiliegende Oberfläche planarisiert.
Als Material zur Bildung des zweiten Leiters kann z. B. ein Metall oder ein Polysilicium
verwendet werden, welches entsprechend dotiert ist.
In einem weiteren Verfahrensschritt wird nun ein fünfter Isolationsfilm 30 als
Puffer relativ dicke auf die gesamte freiliegende Oberfläche aufgebracht, wie
Fig. 4d zeigt. Dieser fünfte Isolationsfilm 30 wird dann strukturiert, um einen
Bereich zwischen den auf dem aktiven Bereich liegenden beiden Wortleitungen
zu entfernen.
Nach Strukturierung des fünften CVD-Isolationsfilms 30 erfolgt ein Trocke
nätzprozeß.
Danach wird ein Naßätzprozeß durchgeführt, und zwar unter Verwendung des
fünften Isolationsfilms 30 als Puffer bzw. als Ätzmaske, um den Leiterstopfen
29 und den verbleibenden vierten CVD-Isolationsfilm 28 im Bereich zwischen
den beiden Wortleitungen auf dem aktiven Bereich zu entfernen.
Auf diese Weise wird eine Bitleitungs-Kontaktöffnung zwischen den beiden
Wortleitungen auf dem aktiven Bereich erhalten.
Wie die Fig. 4f zeigt wird sodann ein dritter Leiter mit ebener Oberfläche unter
Verwendung eines CVD-Verfahrens auf die gesamte freiliegende Oberflächen
struktur niedergeschlagen, also auch auf den verbleibenden fünften Isolations
film 30, der als Puffer dient, und auf die Bitleitungs-Kontaktöffnung, so daß die
Bitleitungs-Kontaktöffnung vollständig mit dem dritten Leiter gefüllt wird.
Ein sechster Isolationsfilm 31 zur Bitleitungsdefinition wird im Anschluß daran
mittels eines CVD-Verfahrens auf den dritten Leiter aufgebracht.
Sodann wird auf die Oberfläche des sechsten CVD-Isolationsfilms 31 eine Ätz
maske 32 zur Bitleitungsdefinition aufgebracht, die eine Breite aufweist, die
größer ist als die der Bitleitungs-Kontaktöffnung, wobei die Ätzmaske 32 in ei
nem entsprechenden Bereich auf der oberen Seite der Bitleitungs-Kontaktöff
nung zu liegen kommt. Dabei ist die Maske 32 zur Bitleitungs-Kontaktöffnung
zentriert. Schließlich werden der sechste CVD-Isolationsfilm 31, der dritte
CVD-Leiter und der fünfte CVD-Isolationsfilm 30, der als Puffer dient, gemein
sam geätzt, wodurch in der Bitleitungs-Kontaktöffnung eine Bitleitung 33 er
halten wird.
Zu dieser Zeit verbleibt auf der Oberfläche der Bitleitung 33 ein Teil des sech
sten CVD-Isolationsfilms 31, während an den Seitenwänden der Bitleitung ein
Teil des fünften CVD-Isolationsfilms 30 zu Pufferzwecken verbleibt.
Entsprechend der Fig. 4g wird sodann die Ätzmaske 32 entfernt, und es wird ein
siebter Isolationsfilm 34 zur Bitleitungsisolation mit Hilfe eines CVD-Verfah
rens auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur aufge
bracht.
In einem weiteren Schritt wird ein vierter Leiter 35 zur Bildung eines Kondensa
torplattenknotens mit planarisierter Oberfläche dick auf den siebten CVD-Iso
lationsfilm 34 aufgebracht, und zwar mit Hilfe eines CVD-Verfahrens, wonach
ein achter Isolationsfilm 36 zur Kondensatordefinition auf den vierten CVD-Lei
ter 35 mit Hilfe eines CVD-Verfahrens niedergeschlagen wird.
Als Materialien für den dritten Leiter und den vierten Leiter können z. B. ein Me
tall oder Polysilicium, dotiert mit einer entsprechenden Verunreinigung, ver
wendet werden.
Dagegen können als Material für den fünften Isolationsfilm und den achten Iso
lationsfilm ein Oxid oder ein Nitrid verwendet werden.
Gemäß Fig. 4h wird in einem folgenden Schritt eine Ätzmaske 37 auf der Ober
fläche des achten CVD-Isolationsfilms 36 gebildet, und zwar jeweils in einem
Bereich zwischen zwei Wortleitungen, die jeweils auf ein und demselben Feldisolationsfilm
22 liegen, sowie ferner in einem Bereich auf der oberen Seite der
Bitleitung 33. Sodann werden der vierte CVD-Leiter 35 und der achte CVD-Iso
lationsfilm 36 weggeätzt, so daß nur noch Bereiche verbleiben, von denen einer
an der oberen Seite der Bitleitung 33 und zwei andere jeweils zwischen zwei
Wortleitungen eines Wortleitungspaars auf jeweils einem der Feldisolationsfil
me 22 liegen.
Der verbleibende vierte CVD-Leiter 35 dient als Plattenknoten.
Gemäß Fig. 4i wird nachfolgend die Ätzmaske 37 entfernt, wonach ein erster di
elektrisch er Film 38 und ein fünfter Leiter 39 für den Speicherknoten niederge
schlagen werden, und zwar in dieser Reihenfolge und unter Verwendung eines
CVD-Verfahrens. Anschließend werden der erste dielektrische Film 38, der
fünfte Leiter 39 und der siebte Isolationsfilm 34 mittels eines reaktiven Ionen
ätzverfahrens geätzt, so daß nur noch Bereiche an den Seitenwänden von ver
bleibendem vierten Leiter 35, achtem Isolationsfilm 36 und siebtem Isolations
film 34 verbleiben. Die Filme 38 und 39 liegen also nur noch an den Seitenwän
den der Strukturen 35, 36, während der Film 34 die Bitleitung 33 vertikal und
horizontal umgibt und noch unterhalb derjenigen Strukturen 35, 36 verbleibt,
die jeweils oberhalb eines Feldisolationsfilms 22 liegen.
In ähnlicher Weise, wie bereits oben beschrieben, kann als Material zur Bildung
des fünften CVD-Leiters 39 ein Metall oder dotiertes Polysilicium verwendet
werden, während für die CVD-Isolationen als Material ein Oxid oder ein Nitrid
zu Einsatz kommen kann.
Sodann wird gemäß Fig. 4j ein sechster Leiter 40, der als Speicherknoten dient,
auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur niederge
schlagen, mittels eines photolithographischen Prozesses strukturiert und an
schließend geätzt, derart, daß von ihm nur Bereiche entfernt werden, die auf
dem verbleibenden achten CVD-Isolationsfilm 36 liegen.
Zu diesem Zeitpunkt sind die sechsten Leiter 40 zur Speicherknotenbildung mit
den Leiterstopfen 29 verbunden, die in den Kondensatorkontaktöffnungen vor
handen sind, während die verbleibenden fünften CVD-Leiter 39 mit den verblei
benden sechsten CVD-Leitern 40 verbunden sind.
Die verbundenen Leiter 29, 39 und 40 dienen als Speicherknoten des Kondensa
tors.
Schließlich wird gemäß Fig. 4k ein zweiter dielektrischer Film 41 auf die ges am
te so erhaltene Oberfläche aufgebracht, wonach der verbleibende achte CVD-
Isolationsfilm 36 und ein Teil des zweiten dielektrischen Films 41, der auf dem
verbleibenden achten CVD-Isolationsfilm 36 gebildet ist, entfernt werden.
Sodann wird ein Leiter 42 mit Hilfe eines CVD-Verfahrens auf die gesamte so
freigelegte Oberfläche niedergeschlagen.
Jetzt sind der verbleibende zweite dielektrische Film 41 und der verbleibende
erste dielektrische Film 38 miteinander verbunden, wobei die miteinander ver
bundenen dielektrischen Filme 38 und 41 als dielektrischer Kondensatorfilm
dienen.
Ferner sind auch der siebte CVD-Leiter 42 und der verbleibende fünfte CVD-Lei
ter 35 miteinander verbunden, wobei die verbundenen Leiter 35, 42 als Platten
knoten des Kondensators dienen.
Wie oben beschrieben, enthält der Speicherknoten des Kondensators die ver
bleibenden ersten und zweiten Leiter 29, 39, 40, während der dielektrische Film
des Kondensators die verbleibenden ersten und zweiten dielektrischen Filme
38,41 umfaßt und der Plattenknoten des Kondensators die verbleibenden vier
ten und siebten Leiter 35, 42 aufweist.
Alle Leiter können aus Polysilicium hergestellt sein, das in geeigneter Weise do
tiert ist, oder aus einem Metall, während alle Isolationsfilme aus einem Oxid
oder einem Nitrid hergestellt sein können.
Die ersten und zweiten dielektrischen Filme 38, 41 sind z. B. schichtförmig auf
gebaut, also aus dünnen Isolationsfilmen zusammengesetzt, wobei folgende
Schichtsysteme möglich sind: Oxidfilm-Nitridfilm (O-N), Nitridfilm- Oxidfilm
(N-O) und Oxidfilm-Nitridfilm-Oxidfilm (O-N-O).
Mit der Erfindung werden die nachfolgenden Vorteile erzielt.
Erst nach Planarisierung der gesamten freiliegenden Oberfläche wird der Bitlei
tungskontakt durch Bildung der Leiterstopfen 29 hergestellt, so daß ein stabi
ler Bitleitungskontakt erhalten wird.
Der vierte CVD-Isolationsfilm 28, der Leiterstopfen 29 und der fünfte CVD-Iso
lationsfilm 30, der als Puffer dient, werden aus Materialien hergestellt, die ein
unterschiedliches Ätzverhalten aufweisen. Dadurch ist es möglich, bei der Bil
dung des Bitleitungskontakts Defekte auf der Oberfläche des Halbleitersub
strats 21 zu reduzieren.
Da der fünfte Isolationsfilm 30, der als Puffer dient, zwischen der Wortleitung
und der Bitleitung verbleibt, ist es möglich, eine parasitäre Kapazität zwischen
der Wortleitung und der Bitleitung zu reduzieren und darüber hinaus auch zu
verhindern, daß ein Kurzschluß zwischen Bitleitung und Wortleitung auftreten
kann.
Ferner ist die Fläche des erfindungsgemäßen Kondensators gegenüber dem
konventionellen Kondensator vergrößert, so daß erfindungsgemäß auch eine
vergrößerte Kapazität erhalten wird.
Claims (16)
1. Verfahren zur Herstellung eines DRAM′s, gekennzeichnet durch folgen
de Schritte:
- a) Bildung zweier Feldisolationsfilme (22) in konstantem Abstand zueinander auf einem Halbleitersubstrat (21), um einen aktiven Bereich zu definieren;
- b) Bildung jeweils eines Paares von gleichmäßig voneinander beabstandeten Wortleitungen (23, 24, 25) jeweils auf den Feldbereichen und dem aktiven Bereich, wobei jede der Wortleitungen an ihren Seitenwänden Seitenwand- Isolationsfilme (27) aufweist;
- c) Bildung eines Isolationsfilms (28) für einen Kondensatorkontakt auf der ge samten freiliegenden Substratoberfläche, von dem Teile entfernt werden, die zwischen den Paaren von Wortleitungen liegen, um Kondensatorkontaktöff nungen zu erhalten;
- d) Implantation von Verunreinigungen in das Halbleitersubstrat (21) durch die Kondensatorkontaktöffnungen hindurch, um Dotierungsbereiche (26) in der Oberfläche des Halbleitersubstrats (21) zu erhalten;
- e) relativ dickes Aufbringen von leitfähigem Material auf die freiliegende Sub stratoberfläche und Rückätzen dieses Materials, bis der Kondensatorkont akt-Isolationsfilm (28) freiliegt, um auf diese Weise Leiterstopfen (29) sowohl in konkaven Bereichen des Kondensatorkontakt-Isolationsfilms (28) als auch in den Kondensatorkontaktöffnungen und darüber hinaus eine plana re, freiliegende Substratoberfläche zu erhalten;
- f) Bildung eines Isolationsfilms (30) als Puffer auf der gesamten freiliegenden Substratoberfläche, wonach anschließend im Bereich zwischen den auf dem aktiven Bereich liegenden Wortleitungen der Isolationsfilm (30), der als Puf fer dient, der Leiterstopfen (29) und der Kondensatorkontakt-Isolationsfilm (28) entfernt werden, um eine Bitleitungskontaktöffnung zu erhalten;
- g) Aufbringen von leitfähigem Material auf die gesamte freiliegende Substrat oberfläche zwecks Füllung der Bitleitungskontaktöffnung mit diesem leitfä higen Material und Abdecken dieses leitfähigen Materials mit einem Isola tionsfilm (31) zur Bitleitungsdefinition, derart, daß das leitfähige Material und dieser Isolationsfilm (31) Jeweils eine planare Oberfläche aufweisen;
- h) Aufbringen einer ersten Ätzmaske (32) zur Bitleitungsdefinition auf den Iso lationsfilm (31) zur Bitleitungsdefinition mit einer Breite, die größer ist als die der Bitleitungskontaktöffnung, wobei die Ätzmaske (32) zentriert zur Bit leitungskontaktöffnung liegt, wonach der Isolationsfilm (31) zur Bitleitungs definition, das leitfähige Material zur Bitleitungsbildung und der Isolations film (39), der als Puffer dient, geätzt werden, um eine Bitleitung (33) zu erhal ten;
- i) Entfernen der Ätzmaske (32), wonach auf die gesamte freiliegende Substrat oberfläche der Reihe nach folgende Schichten aufgebracht werden: ein Isola tionsfilm (34) zur Bitleitungsisolation, eine leitende Schicht (35) mit plana rer Oberfläche als Plattenknoten und ein Isolationsfilm (36) zur Kondensa tordefinition;
- j) Bildung einer zweiten Ätzmaske (37) mit derselben Breite wie die erste Ätz maske (32) oberhalb der Bitleitung (33) sowie auf dem Isolationsfilm (36) zur Kondensatordefinition, wonach die leitende Schicht (35), die zur Bildung des Plattenknotens dient, und der Isolationsfilm (36), der zur Kondensatordefi nition dient, geätzt werden;
- k) auf der freiliegenden Substratoberfläche werden dann der Reihe nach ein dielektrischer Film (38) als Kondensatordielektrikum und eine leitende Schicht. (39), die als Speicherknoten dient, aufgebracht, wonach dieser di elektrische Film (38), diese leitende Schicht (39) und der Isolationsfilm (34), der zur Bitleitungsisolation dient, geätzt werden, so daß nur noch Bereiche dieses dielektrischen Films (38) und dieser leitenden Schicht (39) an den Sei tenwänden des Isolationsfilms (36), der zur Kondensatordefinition dient, und der leitenden Schicht (35), die zur Bildung des Plattenknotens dient, verbleiben, während der Isolationsfilm (34), der zur Bitleitungsdefinition dient, an den Seitenwänden der Bitleitung (33) verbleibt;
- l) Bildung eines Leiters (40) als Speicherknoten auf der gesamten freiliegenden Substratoberfläche, der so strukturiert wird, daß von ihm nur ein Bereich entfernt wird, der auf der Oberfläche des verbleibenden Isolationsfilms (36), der zur Kondensatordefinition dient, liegt;
- m) Bildung eines dielektrischen Films (41) als Kondensatordielektrikum auf der gesamten freiliegenden Substratoberfläche und Entfernen des verbleiben den Isolationsfilms (36), der zur Kondensatordefinition dient, zusammen mit dem Teil dieses dielektrischen Films (41), der auf diesem Isolationsfilm (36) liegt und
- n) Aufbringen einer elektrisch leitenden Schicht (42) auf die gesamte so erhal tene Substratoberfläche zur Vervollständigung des Plattenknotens.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Material
zur Herstellung des Halbleitersubstrats (21) Silicium verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Feldiso
lationsfilme (22) Oxidfilme sind und durch einen LOCOS-Prozeß hergestellt
werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wortlei
tungen im Schritt (b) wie folgt hergestellt werden:
- - auf den Feldisolationsfilmen (22) und auf dem aktiven Bereich werden der Rei he nach ein Gateisolationsfilm (23), leitfähiges Material (24) für eine Gate elektrode und ein Gatekappen-Isolationsfilm (25) übereinanderliegend auf gebracht;
- - der Gateisolationsfilm (23), das leitfähige Material (24) zur Gateelektroden bildung und der Gatekappen-Isolationsfilm (25) werden strukturiert, um auf diese Weise jeweils die Paare von in gleichem Abstand zueinander liegenden Wortleitungen zu erhalten, wobei ein Paar auf dem aktiven Bereich und jeweils ein Paar auf jeweils einem der Feldisolationsfilme zu liegen kommt;
- - Bildung eines Isolationsfilms auf der gesamten freiliegenden Substratober fläche; und
- - Ätzen des Isolationsfilms, um auf diese Weise die Seitenwand-Isolationsfilme (27) an den Seitenwänden der Wortleitungen zu erhalten.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Gateiso
lationsfilm durch Thermooxid gebildet wird, aufgewachsen durch einen Erhit
zungsprozeß.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das leitfähi
ge Material (24) zur Gateelektrodenbildung und der Gatekappen-Isolationsfilm
(25) durch chemische Dampfabscheidung im Vakuum (CVD-Verfahren) herge
stellt werden.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Seiten
wand-Isolationsfilme (27) durch ein reaktives Ionenätzverfahren (RIE-Verfah
ren) hergestellt werden.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das leitfähi
ge Material (24) zur Gateelektrodenbildung dotiertes Polysilicium oder Metall
ist.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Gate
kappen-Isolationsfilm (25) aus einem Oxid oder einem Nitrid hergestellt wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Isola
tionsfilm (28) zur Bildung des Kondensatorkontakts, der Isolationsfilm (30), der
als Puffer dient, der Isolationsfilm (31) zur Bitleitungsdefinition und der Isola
tionsfilm (36) zur Kondensatordefinition aus einem Nitrid oder einem Oxid ge
bildet sind.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähi
ge Material für den Leiterstopfen (29), für die Bitleitung (33), das leitfähige Ma
terial (40) für den Speicherknoten und das leitfähige Material (42) für den Plat
tenknoten aus Metall oder aus dotiertem Polysilicium besteht.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Konden
satordielektrikum in Form einer aus Isolationsfilmen aufgebauten Schicht
struktur vorliegt, wobei eine Schichtstruktur aus einem Oxidfilm und einem Ni
tridfilm, aus einem Nitridfilm und einem Oxidfilm oder aus einem Oxidfilm, ei
nem Nitridfilm und einem Oxidfilm aufgebaut sein kann.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt
(f) zur Bildung des Bitleitungskontakts folgende weitere Schritte aufweist:
- - Entfernen eines Teils des Isolationsfilms (30) zwischen den beiden Wortlei tungen auf dem aktiven Bereich durch ein Trockenätzverfahren; und
- - Durchführen eines Naßätzvorgangs zur Entfernung des Leiterstopfens (29) und des verbleibenden Isolationsfilms (28), der zur Kondensatorkontaktbil dung dient, unter Verwendung des als Puffer wirkenden verbleibenden Isola tionsfilms (30) als Ätzmaske, um auf diese Weise den Bitleitungskontakt bzw. die Bitleitungskontaktöffnung zu erhalten.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dielek
trische Film (41) zur Bildung des Kondensatordielektrikums, das leitfähige Ma
terial (40) für den Speicherknoten und der Isolationsfilm (34) zur Bitleitungs
isolation durch ein reaktives Ionenätzverfahren (RIE-Verfahren) geätzt werden.
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Seiten
wand-Isolationsfilme (27) an den Seitenwänden der Wortleitungen ein Ätzver
halten aufweisen, das von demjenigen des Isolationsfilms (28) zur Bildung des
Kondensatorkontakts verschieden ist.
16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß alle Leiter,
dielektrischen Filme und Isolationsfilme mit Ausnahme der Feldisolationsfilme
(22) durch chemische Dampfabscheidung im Vakuum (CVD-Verfahren) herge
stellt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920015306A KR960003773B1 (ko) | 1992-08-25 | 1992-08-25 | 디램(DRAM) 셀(Cell) 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4327813A1 true DE4327813A1 (de) | 1994-03-03 |
DE4327813C2 DE4327813C2 (de) | 2002-10-10 |
Family
ID=19338466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4327813A Expired - Fee Related DE4327813C2 (de) | 1992-08-25 | 1993-08-18 | Verfahren zur Herstellung eines DRAM's |
Country Status (5)
Country | Link |
---|---|
US (1) | US5387533A (de) |
JP (1) | JP3449754B2 (de) |
KR (1) | KR960003773B1 (de) |
DE (1) | DE4327813C2 (de) |
TW (1) | TW242197B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5700706A (en) * | 1995-12-15 | 1997-12-23 | Micron Technology, Inc. | Self-aligned isolated polysilicon plugged contacts |
JP2751906B2 (ja) * | 1996-01-17 | 1998-05-18 | 日本電気株式会社 | 容量素子の形成方法 |
JP2800787B2 (ja) * | 1996-06-27 | 1998-09-21 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US5728627A (en) * | 1996-11-14 | 1998-03-17 | Samsung Electronics Co., Ltd. | Methods of forming planarized conductive interconnects for integrated circuits |
US5736450A (en) * | 1997-06-18 | 1998-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a cylindrical capacitor |
KR100258576B1 (ko) * | 1997-11-04 | 2000-06-15 | 윤종용 | 반도체 장치의 마이크로 콘택 형성 방법 |
US5933725A (en) * | 1998-05-27 | 1999-08-03 | Vanguard International Semiconductor Corporation | Word line resistance reduction method and design for high density memory with relaxed metal pitch |
TW408444B (en) * | 1998-06-17 | 2000-10-11 | United Microelectronics Corp | Method for forming bonding pad by self alignment |
FR2785720B1 (fr) * | 1998-11-05 | 2003-01-03 | St Microelectronics Sa | Fabrication de memoire dram et de transistors mos |
TW396545B (en) | 1998-12-21 | 2000-07-01 | Vanguard Int Semiconduct Corp | DRAM using oxide plug in bitline contacts during fabrication and its methods |
US6060353A (en) * | 1999-10-22 | 2000-05-09 | Vanguard International Semiconductor Corporation | Method of forming a ring shaped storage node structure for a DRAM capacitor structure |
KR100546112B1 (ko) * | 1999-12-28 | 2006-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
KR100414730B1 (ko) * | 2000-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
KR100391988B1 (ko) * | 2001-02-09 | 2003-07-22 | 삼성전자주식회사 | 디램 셀 및 그 제조방법 |
KR100474554B1 (ko) * | 2002-12-30 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
US6921692B2 (en) * | 2003-07-07 | 2005-07-26 | Micron Technology, Inc. | Methods of forming memory circuitry |
KR102481273B1 (ko) | 2021-04-12 | 2022-12-26 | 주식회사 쎈텍 | 자왜식 수위 측정장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0508760A1 (de) * | 1991-04-08 | 1992-10-14 | STMicroelectronics, Inc. | Dynamische Speicherzelle mit wahlfreiem Zugriff |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960002078B1 (ko) * | 1989-12-29 | 1996-02-10 | 샤프 가부시끼가이샤 | 반도체메모리의 제조방법 |
JP2545154B2 (ja) * | 1990-06-04 | 1996-10-16 | 松下電器産業株式会社 | コンタクト構造の形成方法 |
-
1992
- 1992-08-25 KR KR1019920015306A patent/KR960003773B1/ko not_active IP Right Cessation
-
1993
- 1993-07-19 TW TW082105721A patent/TW242197B/zh active
- 1993-07-23 JP JP20213393A patent/JP3449754B2/ja not_active Expired - Fee Related
- 1993-08-18 DE DE4327813A patent/DE4327813C2/de not_active Expired - Fee Related
- 1993-08-20 US US08/109,520 patent/US5387533A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0508760A1 (de) * | 1991-04-08 | 1992-10-14 | STMicroelectronics, Inc. | Dynamische Speicherzelle mit wahlfreiem Zugriff |
Non-Patent Citations (7)
Title |
---|
ARIMA, H. * |
et al: A New Cell Structure with a Spread Source/Drain (SSD) M0SFET and a Cylin- drical Capacitor for 64-Mb DRAM's. In: IEEE Transactions on Electron Devices, Vol.38, No.11, Nov.1991, S.2481-2486 * |
et al: A Novel Stacked Capacitor Cell with Dual Cell Plate for 64Mb DRAMs. In: IEDM 90, S.651-654 * |
et al: Crown-Shaped Stacked-Capacitor Cell for 1.5-V Operation 64-Mb DRAM's. In: IEEE Transactions on Electron Devices, Vol.38, No.2, Feb.1991, S.255-260 * |
KAGA, Toru * |
N.N.: Stacked Capacitor Dram Cell with Vertical Fins (VF-STC). In: IBM Technical Disclosure Bul- letin, Vol.33, No.2, Juli 1990, S.245-247 * |
YAMADA, Takashi * |
Also Published As
Publication number | Publication date |
---|---|
DE4327813C2 (de) | 2002-10-10 |
KR940004825A (ko) | 1994-03-16 |
JP3449754B2 (ja) | 2003-09-22 |
US5387533A (en) | 1995-02-07 |
TW242197B (de) | 1995-03-01 |
KR960003773B1 (ko) | 1996-03-22 |
JPH06204432A (ja) | 1994-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4229363C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE4028488C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE4318660C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE19933480A1 (de) | Zylindrischer Kondensator und Verfahren für dessen Herstellung | |
DE4236814A1 (de) | ||
EP0744771A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor | |
DE4341698B4 (de) | Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung | |
DE19543539C1 (de) | Verfahren zur Herstellung einer Speicherzellenanordnung | |
DE4213945A1 (de) | Speicherkondensator und verfahren zu dessen herstellung | |
DE19750918A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
DE19842704C2 (de) | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform | |
DE19718721A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE4328510A1 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement | |
DE4210855A1 (de) | Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram | |
DE3543937C2 (de) | ||
DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4400034C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4441153C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung | |
DE4230512C2 (de) | Verfahren zur Herstellung von Halbleiterspeicherelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/108 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |