JP2016143890A - 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法 - Google Patents

自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法 Download PDF

Info

Publication number
JP2016143890A
JP2016143890A JP2016017285A JP2016017285A JP2016143890A JP 2016143890 A JP2016143890 A JP 2016143890A JP 2016017285 A JP2016017285 A JP 2016017285A JP 2016017285 A JP2016017285 A JP 2016017285A JP 2016143890 A JP2016143890 A JP 2016143890A
Authority
JP
Japan
Prior art keywords
spacer
mandrel
layer
conformal
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016017285A
Other languages
English (en)
Other versions
JP2016143890A5 (ja
Inventor
ラレイ アンジェリーク
Raley Angelique
ラレイ アンジェリーク
明輝 高
Akiteru Ko
明輝 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2016143890A publication Critical patent/JP2016143890A/ja
Publication of JP2016143890A5 publication Critical patent/JP2016143890A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】集積化スキームを使用して、基板上で構造のパターン密度を増加させるための方法が提供される。【解決手段】上記方法は：第１のマンドレルおよび下部層を含むパターン化された層を有する基板を提供し；第１のコンフォーマルスペーサー堆積を行い、第１のコンフォーマル層が創出され；第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行い、第１のスペーサーパターンが創出され；第１のマンドレルプルプロセスを行い、第１のマンドレルが除去され；第２のコンフォーマルスペーサー堆積を行い、第２のコンフォーマル層が創出され；第２のＲＩＥプロセスを行い、第１のスペーサーパターンは、第２のマンドレルとして作用し；第２のマンドレルプルプロセスを行い、第１のスペーサーパターンが除去され；第２のスペーサーパターンを下部層に転写すること、を含み；ここで、集積化ターゲットには、パターニング均一性、構造のプルダウン、構造のスリミング、および下部層のガウジングが含まれる。【選択図】図２Ａ

Description

本発明の背景
本発明の分野
本発明は、基板上で一連の半導体パターニング操作を行う方法に、具体的には、いくつかの下部層を必要とせずにパターン密度を増加させることに関する。
関連分野の説明
半導体製造において、基板上でのフィルムのパターニングを、ムーアの法則に従う時間で進化してきたいくつかの方法により達成することができる。最初の方法は、高性能ノード（advanced nodes）限界寸法（ＣＤ）を達成するために、もはや単独では使用され得ない従来のリソグラフィーである。
ダブルパターニングは、フィーチャ寸法（feature dimension）を画定するスペーサー堆積を使用することにより、フォトリソグラフィック能（photolithographic capability）より小さなハードマスクフィーチャを創出するために使用される手法である。典型的なダブルパターニング（ＤＰ）手法は、マンドレルにわたって一連の堆積を必要とし、これはスペーサーをエッチングして形成し、マンドレルを別にエッチングして除去し、堆積およびエッチングツールの両方が必要である。マンドレル形成限界によるフィーチャのピッチおよび堆積「薄さ」制限により、従来のＤＰ手法に固有のいくつかの空間的制限が存在する。
ここで、例えば、自己配列ダブルパターニングまたはＤＳＡ（誘導型自己組織化）などの追加の手法と組み合わせて、必要なＣＤを達成する。これらの方法は、高コストになり得、プロセスにいくつかのステップを追加し得る。いったん利用可能になったところで、高性能極紫外線（ＥＵＶ）リソグラフィーがこれらの問題のいくつかを緩和することができなければならないが、より小さいＣＤへの絶え間ない要求（drive）は、やってくる未来の技術への挑戦のままであろう。現在の手法は、一連の層の堆積、およびこれらの層上でのパターンのエッチングを必要とし、これらは高価である。自己配列クアドルプル（quadruple）パターニング（ＳＡＱＰ）を行う際のより高いパターン密度または他のより高い密度の集積化スキームを達成するために、いくつかの下部層を必要とせずに同程度の密度の増加を達成することができる、集積化スキームへの必要性が存在する。
本発明は、基板上で一連の半導体パターニング操作を行う方法に、具体的には、いくつかの下部層を必要とせずにパターン密度を増加させることに関する。
本発明の課題は、基板上で一連の半導体パターニング操作を行う方法に、具体的には、いくつかの下部層を必要とせずにパターン密度を増加させることである。
本発明の要約
集積化スキームを使用して、基板上で構造のパターン密度を増加させるための方法が提供され、前記方法は：集積化ターゲットに合わせるように構成された集積化スキームを含む方法であって、前記方法は：パターン化された層を有する基板を提供し、前記パターン化された層は第１のマンドレルおよび下部層を含むこと；第１のコンフォーマルスペーサー堆積を行い、前記堆積により、前記パターン化された層の上で第１のコンフォーマル層が創出されること；前記第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行い、前記ＲＩＥプロセスにより、第１のスペーサーパターンが創出されること；第１のマンドレルプル（pull）プロセスを行い、前記第１のマンドレルプルプロセスにより、前記第１のマンドレルが除去されること；第２のコンフォーマルスペーサー堆積を行い、前記堆積により、第２のコンフォーマル層が創出されること；前記第２のコンフォーマル層上で第２のＲＩＥプロセスを行い、前記ＲＩＥプロセスにより、第２のスペーサーパターンが創出され、前記第１のスペーサーパターンは、第２のマンドレルとして作用すること；第２のマンドレルプルプロセスを行い、前記第２のマンドレルプルプロセスにより、前記第１のスペーサーパターンが除去されること；および前記第２のスペーサーパターンを前記下部層に転写すること、を含み；ここで、前記集積化ターゲットには、パターニング均一性、構造のプルダウン（pulldown）、構造のスリミング、および前記下部層のガウジング（gouging）が含まれる。
別の態様において、集積化スキームを使用して、基板上で構造のパターン密度を増加させるための方法であり、前記集積化スキームは集積化ターゲットに合わせるように構成され、前記方法は：プロセシングチャンバ中に基板を提供し、前記基板はパターン化された層を有し、前記パターン化された層は、マンドレルおよび下部層を含むこと；窒化シリコンを使用して、第１のコンフォーマルスペーサー堆積を行い、前記堆積により、前記パターン化された層の上で第１のコンフォーマル層が創出されること；前記第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行い、前記ＲＩＥプロセスにより、第１のスペーサーパターンが創出されること；第１のマンドレルプルプロセスを行い、前記第１のマンドレルプルプロセスにより、前記第１のマンドレルが除去されること；第２のコンフォーマルスペーサー堆積を行い、前記堆積により、第２のコンフォーマル層が創出されること；前記第２のコンフォーマル層上で第２のＲＩＥプロセスを行い、前記ＲＩＥプロセスにより、第２のスペーサーパターンが創出され、前記第１のスペーサーパターンは、第２のマンドレルとして作用すること；第１のマンドレルプルプロセスを行い、前記第１のマンドレルプルプロセスにより、前記第１のスペーサーパターンが除去されること；および２つのマスクを使用して、前記第１のスペーサーパターンを前記下部層に転写し、前記２つのマスクは前記マンドレルおよび前記第２のスペーサーパターンを含むこと、を含み；ここで、前記集積化ターゲットには、パターニング均一性、構造のプルダウン、構造のスリミング、および前記下部層のガウジングが含まれる。
図１Ａは、自己配列ダブルパターニングのための集積化スキームを行うための、従来技術の概略的な例示的例を描く。 図１Ｂは、別の自己配列クアドルプルパターニングのための別の集積化スキームを行うための、従来技術の概略的な別の例示的例を描く。 図２Ａは、本発明の態様における、パターン密度が増加した構造を形成するための集積化スキームを行うための例示的方法を例示するフローチャートを描く。 図２Ｂは、本発明の別の態様における、パターン密度が増加した構造を形成するための集積化スキームを行うための別の例示的方法を例示する別のフローチャートを描く。 図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｆ、図３Ｇ、および図３Ｈは、自己配列クアドルプルパターニング（ＳＡＱＰ）スキームのための集積化操作の概略的表現である。図３Ａは、パターン化された層を有する基板を提供する概略的表現であり、パターン化された層は、第１のコンフォーマル層、第１のマンドレル、および下部層を含む。 図３Ｂは、第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行うための集積化操作の概略的表現である。 図３Ｃは、第１のマンドレルプルプロセスを行うための集積化操作の概略的表現である。 図３Ｄは、第２のコンフォーマルスペーサー堆積を行うための集積化操作の概略的表現である。 図３Ｅは、第２のコンフォーマル層上で第２のＲＩＥプロセスを行うための集積化操作の概略的表現である。 図３Ｆは、第２のマンドレルプルプロセスを行うための集積化操作の概略的表現である。 図３Ｇは、第２のスペーサーパターンを下部層に転写するための集積化操作の概略的表現である。 図３Ｈは、第２のマンドレルの残留する部分が除去される、任意のクリーニングプロセスのための集積化操作の概略的表現である。 図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、および図４Ｇは、別のＳＡＱＰスキームを行うための集積化操作の概略的表現を描く。図４Ａは、パターン化された層を有する基板を提供するための集積化操作の概略的表現であり、ここで、パターン化された層は、第１のコンフォーマル層、マンドレル、および下部層を含む。 図４Ｂは、第１のコンフォーマル層上で第１のスペーサーＲＩＥプロセスを行うための集積化操作の概略的表現である。 図４Ｃは、第２のコンフォーマルスペーサー堆積を行うための集積化操作の概略的表現である。 図４Ｄは、第２のコンフォーマル層上での第２のＲＩＥプロセスのための集積化操作の概略的表現である。 図４Ｅは、第１のスペーサーパターンプルを行うための集積化操作の概略的表現である。 図４Ｆは、パターンを下部層に転写するための集積化操作の概略的表現であり、２つの異なるマスクを使用する前記パターンは、マンドレルおよび第２のスペーサーパターンを含む。 図４Ｇは、マンドレルの残留する部分およびスペーサーパターンが除去される、任意のクリーニングプロセスのための集積化操作の概略的表現である。 図５は、態様によるプラズマプロセシングシステムの概略的表現を示す。 図６は、別の態様によるプラズマプロセシングシステムの概略的表現を示す。 図７は、別の態様によるプラズマプロセシングシステムの概略的表現を示す。 図８は、別の態様によるプラズマプロセシングシステムの概略的表現を示す。 図９は、別の態様によるプラズマプロセシングシステムの概略的表現を示す。 図１０は、別の態様によるプラズマプロセシングシステムの概略的表現を示す。 図１１は、別の態様によるプラズマプロセシングシステムの概略的表現を示す。 図１２は、一態様によるプラズマ源の概略的表現を描く。 図１３Ａは、別の態様によるプラズマ源の断面図および底面図を描く。 図１３Ｂは、別の態様によるプラズマ源の断面図および底面図を描く。
いくつかの態様の詳細な説明
以下の説明において、限定ではなく説明の目的のために、本願において使用される、例えば、プロセシングシステムの特定の形状、種々の構成要素およびプロセスの説明などの具体的な詳細が記載される。しかしながら、本発明は、これらの具体的な詳細から離れた他の態様においても実施され得るであることが理解されなければならない。
同様に、説明の目的のために、具体的な数、材料および構成が、本願の完全な理解を提供するために記載される。しかしながら、本発明は、具体的な詳細がなくても実施され得る。さらに、図面に示された種々の態様は例示的表現であり、必ずしもスケール通りに描かれていないことが理解される。
本発明を理解するのに最も有用なやりかたで、順に、複数の別々の操作として種々の操作を記載する。しかしながら、説明の順序は、これらの操作が必ずしも順序に依存するものであることを示唆するものと解釈されてはならない。特に、これらの操作は、提示された順番で行われる必要はない。記載された操作は、記載された態様以外の異なる順番で行われてもよい。追加の態様において、種々の追加の操作を行ってもよく、および／または記載された操作を省略してもよい。
本願において使用される「基板」は、本発明に従ってプロセスされる対象物を総称的に指す。基板には、デバイスの、特に半導体または他の電子デバイスのあらゆる材料部分または構造が含まれてもよく、例えば、半導体ウエハなどのベース基板構造、または例えば、薄膜などのベース基板構造上のもしくはベース基板構造を覆う層などであり得る。よって、基板が、いかなる特定のベース構造、下部層または上部層、パターン化されたものまたはパターン化されていないものにも限定されることは意図されないが、むしろあらゆるかかる層またはベース構造、ならびに層および／またはベース構造のあらゆる組み合わせを含むことが考慮される。以下の説明は、特定のタイプの基板を指してもよいが、これは例示的目的のためのみであり、限定するものではない。
図１Ａは、従来の自己配列ダブルパターニングのための集積化スキームを行うための、例示的な従来技術の方法を例示する概略図１を描く。集積化スキーム１０は、マンドレル１２がターゲット層１４の最上部上に位置される基板１６上のパターン化された層３を描く。集積化スキーム２０は、コンフォーマル堆積および基板１６上に位置されたターゲット層１４上のパターン化された層３上での続く反応性イオンエッチング（ＲＩＥ）プロセスの結果を描き、前記プロセスは、スペーサー２２およびマンドレル１２を生じさせる。集積化スキーム２３は、マンドレル１２が除去されてスペーサー２２が残された、パターン化された層３上でのマンドレルプルプロセスの結果を描く。集積化スキーム２５は、スペーサーパターン２６を含むパターン化された層３をターゲット層１４に転写した結果を描き、これにより、基板１６の最上部上でターゲット層１４を使用してダブル密度パターン２６を生じさせる。
図１Ｂは、従来の自己配列クアドルプルパターニングのための別の集積化スキームを行うための、別の例示的な従来技術の方法を例示する概略図３０を描く。集積化スキーム４０は、ターゲット層３４および３６の最上部上のマンドレル３２を含む、パターン化された層３１を描き、前記ターゲット層３４および３６は、下部層３８の最上部および基板３９上に位置されている。集積化スキーム４４は、コンフォーマル堆積、およびマンドレル３２および生成された第１のスペーサー４８を含むパターン化された層３１上での続くＲＩＥプロセスの結果を描く。集積化スキーム５０は、マンドレル３２が除去されて第１のスペーサー４８が残されたパターン化された層３１上でのマンドレルプルプロセスの結果を描く。集積化スキーム６０は、第１のスペーサー４８をターゲット層３４および３６に転写した後のパターン化された層３１上でのプロセスの結果を描き、第１のスペーサーパターン化された層６２が創出される。集積化スキーム７０は、コンフォーマル堆積、およびマンドレルとして第１のスペーサーパターン６２を有する第２のスペーサーパターン７４を生じさせる、パターン化された層３１上での続くＲＩＥプロセスの結果を描く。集積化スキーム８０は、第１のスペーサーパターン７２が除去されて第２のスペーサーパターン７４が保持された、パターン化された層３１上でのマンドレルプルプロセスの結果を描く。集積化スキーム９０は、第２のスペーサーパターン７４を下部層３８に転写した結果を描き、パターン化された層３１中の基板３９の最上部上でクアドルプル密度パターン９２を生じさせる。
図２Ａは、最終部分を除き、集積化シーケンスを通じてパターンが下部層に転写されない、パターン密度が増加した構造を形成するための集積化スキームを行うための例示的方法を例示するフローチャート２００を描く。これらのターゲット層が使用されないため、ターゲット層の必要性および基板上にこれらの層を堆積するために必要な時間が排除されることにより顕著な節約を得ることができる。別々のターゲット層の必要性の排除は、綿密なプロセス制御の実装ならびにＲＩＥエッチャー（etcher）および原子層堆積（ＡＬＤ）手法の利点の利用により可能となる。集積化ターゲットには、少なくともパターニング均一性（均一性）、構造のプルダウン（プルダウン）、構造のスリミング（スリミング）、および下部層のガウジング（ガウジング）が含まれる。本発明者らは、（ａ）綿密なプロセス制御、（ｂ）選択された２つまたは３つ以上の集積化操作変数の同時最適化、および（ｃ）ＲＩＥエッチャーおよび原子層堆積（ＡＬＤ）手法における新規な利点の使用、が、ターゲット層の排除を可能にし、および持続可能にし、一方で、用途の所望のパターニング密度を達成することを見出した。
図２Ａは、図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｆ、および図３Ｇと共に検討されるであろう。図２Ａを参照して、操作２０４において、パターン化された層３０１を有する基板３０４が、プロセシングチャンバ中に提供され、パターン化された層３０１は、第１のコンフォーマル層３０８、第１のマンドレル３０６、および下部層３０２を含む。マンドレル３０６は、シリコンを含み得、第１のコンフォーマル層３０８は、窒化シリコンを含み得、下部層は、ＴｉＯ２、Ａｌ２Ｏ３、または薄い酸化物ＡＬＤ層を含み得る。第１のコンフォーマルスペーサー堆積を行い、前記堆積により、パターン化された層の上で第１のコンフォーマル層が創出される。操作２１２において、第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行い、前記ＲＩＥプロセスは、第１のスペーサーパターン３０９を創出する。このステップにおいて最小ガウジングが期待され、０．０５〜２．５０ｎｍの範囲であることが必要である。操作２１６において、第１のマンドレルプルプロセスを行い、前記第１のマンドレルプルプロセスにより、８０ｍＴ ５００／８０ＷでＨＢｒ／Ｏ２の化学物質または９０ｓｃｃｍで８５秒間Ｃｌ２／Ｈｅを使用して第１のマンドレル３０６が除去される。プルダウンターゲットは、０〜１０ｎｍの範囲である。操作２２０において、第２のコンフォーマルスペーサー堆積を行い、前記堆積により、ＡＬＤ酸化物を含む第２のコンフォーマル層３４２が創出される。操作２２４において、第２のコンフォーマル層３４２上で第２のＲＩＥプロセスを行い、前記ＲＩＥプロセスにより、第２のスペーサーパターン３５２が創出され、前記第１のスペーサーパターン３０９は第２のマンドレルとして作用する。穏やかなマンドレルが１．００〜５．００ｎｍの範囲で許容され得る。操作２２８において、第２のマンドレルプルプロセスを行い、前記第２のマンドレルプルプロセスは、ＣＨ３Ｆ／Ｏ２／Ａｒ、ＣＨ３Ｆ／Ｈ２／ＡｒまたはＣＨ３Ｆ／Ｈ２／Ｈｅを使用して第１のスペーサーパターン３０９を除去する。
操作２３２において、第２のスペーサーパターン３５２を、パターン化された層３０１における下部層３０２に転写する。パターン化された層３０１には、最上部に第２のスペーサーパターン３５２のいくらかの残留物を含む構造３７８および構造３７８の底部にパターン３７４として下部層３０２からの部分が含まれる。第２のスペーサーパターンの下部層への転写は、集積化スキームの最終操作ステップであることに留意しなければならない。操作２３６において、任意のクリーニングプロセスを行い、ここで、構造３７８上の第２のスペーサーパターン３５２の残留物が除去される。操作２４０において、より具体的な範囲が集積化ステップについて明示されない限り、−５％〜＋５％の範囲のパターニング均一性、０．５〜１５．０ｎｍの範囲のプルダウン、０．５〜３．０ｎｍの範囲のスリミング、および０．０５〜５．０ｎｍの範囲のガウジングのターゲットに合わせるために、選択された２つまたは３つ以上の集積化操作変数をその前の操作の１つまたは２つ以上あるいは全てにおいて制御する。集積化ステップにおける２つまたは３つ以上の集積化操作変数には、プロセスチャンバ中の温度、圧力、１種または２種以上のガスの流速、１種または２種以上のガスのガス構成要素の分圧、集積化ステップの持続時間、基板の回転速度、およびプラズマを創出するために使用されるエネルギーの強度（power of the energy）が含まれる。他の集積化操作変数をまた使用してもよい。
別の態様において、マンドレル３０６は窒化シリコンを含み、第１のコンフォーマル層３０８はシリコンフィルムを含み、ＣＨ３Ｆ／Ｏ２／Ａｒが第１のマンドレルプルにおいて使用され、第２のマンドレルまたは第２のスペーサー構造プルにおいて使用される化学反応をＣ４Ｆ８／Ｏ２／ＡｒまたはＣ４Ｆ６Ｏ２／Ａｒで行う（the chemicals used in the second mandrel or second spacer structure pull is performed with C4F8／O2／Ar or C4F6／O2／Ar）。
なお別の態様において、マンドレルはアモルファスカーボン層を含み、第１のコンフォーマル層は低温ＡＬＤ酸化物であり、第１のＲＩＥプロセスをＣ４Ｆ８／Ｏ２／ＡｒまたはＣ４Ｆ６／Ｏ２／Ａｒで行い、第１のマンドレルプルをＯ２／ＡｒまたはＣＯ２／Ａｒ、純粋Ｏ２、またはＣＯ２／Ｏ２で行う。
本願発明者らは、均一性、プルダウン、スリミング、およびガウジングターゲットを許容可能な範囲内に維持する、選択された２つまたは３つ以上の集積化操作変数を同時に最適化することにより、最良の結果が生じることを見出した。さらに、本願発明者らは、容量結合型プラズマ（ＣＣＰ）エッチャーにおけるより低い高周波（ＲＦ）電力のパルスにより、イオンエネルギー全体の低減が可能となり、より良好なプルダウン性能を得られることを見出した。原子層堆積における利点の追加の説明は、「J. Dekker，et al．，“Inductively Coupled Plasma Etching Of Amorphous AL2O3 And TiO2 Mask Layers Grown By Atomic Layer Deposition”，J．Vac．Sci．Technol．B，Vol．24，No．5，Sep／Oct 2006に含まれ、その内容は、参照によりその全体が本願に組み込まれる。さらに、プラズマ励起原子層堆積の追加の説明は、Deduytsche et al．，“Conformality Of Al2O3 And AlN Deposited By Plasma−Enhanced Atomic Layer Deposition”，J．Electrochem．Soc．2010，157（4），G111−116によりさらに記載され、その内容は、参照によりその全体が本願に組み込まれる。
図２Ｂは、最終部分を除き、集積化シーケンスを通じてパターンが下部層に転写されない、自己配列構造についてのパターン密度が増加した構造を形成するための集積化スキームを行うための別の例示的方法を例示する別のフローチャート２５０を描く。図２Ｂは、図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、図４Ｆ、および図４Ｇと共に検討されるであろう。図２Ｂを参照して、操作２５４において、パターン化された層４０１を有する基板４０８が、プロセシングチャンバ中に提供され、パターン化された層４０１は、第１のコンフォーマル層４０２、マンドレル４０４、および下部層４０６を含む。第１のコンフォーマル層４０２は窒化シリコンを含み、マンドレル４０４はシリコンを含み、一方で下部層４０６は例えば、Ａｌ３Ｏ３または窒化チタンの層にわたって、酸化チタンなどの薄い酸化物の層を含む（while the underlying layer 406 comprises a layer of thin oxide such as titanium oxide，over a layer of titanium nitride，or Al3O3）。上記のとおり、コンフォーマルスペーサー堆積プロセスは、当該技術分野において既知である。操作２６２において、第１のＲＩＥプロセスをパターン化された層４０１上で行い、前記ＲＩＥプロセスにより、第１のスペーサーパターン４０３が創出される。また上記のとおり、反応性イオンエッチングプロセスは当業者に既知である。半導体集積化スキームにおけるコンフォーマルスペーサー堆積およびＲＩＥプロセスのより詳細な説明については、その内容が、参照によりその全体が本願に組み込まれる、２０１３年６月６日に出願された、発明の名称が「サブ−１０ＮＭパターニングを達成するための材料プロセシング」である米国特許出願第１４／２９９，７５２号を参照。
操作２６６において、第２のコンフォーマルスペーサー堆積を行い、前記堆積により第２のコンフォーマル層４２２が創出され、前記第２のコンフォーマル層は、ＡＬ２Ｏ３などを含む。操作２７０において、第２のコンフォーマル層４２２上で第２のＲＩＥプロセスを行い、前記ＲＩＥプロセスにより、第２のスペーサーパターン４２３が創出される。操作２７４において、第１のスペーサーパターンプルを行い、前記プルプロセスにより、第１のスペーサーパターン４０３が除去される。
操作２７８において、マンドレル４０４および第２のスペーサーパターン４２３を含む２つの異なるマスクを使用して、パターン４５１が下部層４０６に転写される。
任意の操作２８２において、クリーニングプロセスを行い、マンドレル４０４および第２のスペーサーパターン４２３の部分を除去し、下部層４０６から生じた構造４６４を残す。
操作２８２において、より具体的な範囲が集積化ステップについて明示されない限り、−５％〜＋５％の範囲のパターニング均一性、０．５〜１５．０ｎｍの範囲のプルダウン、０．５〜３．０ｎｍの範囲のスリミング、および０．０５〜５．０ｎｍの範囲のガウジングのターゲットに合わせるために、選択された２つまたは３つ以上の集積化操作変数を制御する。集積化ステップにおける２つまたは３つ以上の集積化操作変数には、プロセスチャンバ中の温度、圧力、１種または２種以上のガスの流速、１種または２種以上のガスのガス構成要素の分圧、集積化ステップの持続時間、基板の回転速度、およびプラズマを創出するために使用されるエネルギーの強度が含まれ得る。他の集積化操作変数をまた使用してもよい。
図２Ｂにおいて記載される本発明の別の態様において、基板は酸化シリコンを含み得；マンドレルは窒化シリコンを含み得、第１のＲＩＥプロセスにおいて使用される化学物質は、いくらかのＯ２を含むＣ４Ｆ８またはＣ４Ｆ６およびキャリアガスＡｒまたはＨｅであり得；第１のコンフォーマル堆積物はＡｌ２Ｏ３を含み；第２のコンフォーマル堆積物は酸化チタンを含み；ＢＣｌ３またはＣＦ４、またはＡｒを使用する、第１のスペーサーＲＩＥであり；得られた窒化シリコンマンドレルおよび酸化チタンハードマスクを使用して下部層中にパターンを転写する。
上記のとおり、本願発明者らは、均一性、プルダウン、スリミング、およびガウジングを許容可能な範囲内に維持する、２つまたは３つ以上の集積化操作変数を同時に最適化することにより、最良の結果が生じることを見出した。さらに、本願発明者らは、容量結合型プラズマ（ＣＣＰ）エッチャーにおいてより低い高周波（ＲＦ）電力のパルスにより、イオンエネルギー全体の低減が可能となり、より良好なプルダウン性能を得られることを見出した。原子層堆積における利点の追加の説明は、「J. Dekker，et al．，“Inductively Coupled Plasma Etching Of Amorphous AL2O3 And TiO2 Mask Layers Grown By Atomic Layer Deposition”，J．Vac．Sci．Technol．B，Vol．24，No．5，Sep／Oct 2006に含まれ、その内容は、参照によりその全体が本願に組み込まれる。さらに、プラズマ励起原子層堆積の追加の説明は、Deduytsche et al．，“Conformality Of Al2O3 And AlN Deposited By Plasma−Enhanced Atomic Layer Deposition”，J．Electrochem．Soc．2010，157（4），G111−116によりさらに記載され、その内容は、参照によりその全体が本願に組み込まれる。
図３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆ、３Ｇ、および３Ｈは、自己配列クアドルプルパターニング（ＳＡＱＰ）スキームのための集積化操作の概略的表現であり、ここで、図３Ａは、パターン化された層を有する基板を提供する概略的表現３００であり、パターン化されたものは、第１のマンドレル、および下部層を含む。図３Ｂは、第１のコンフォーマルスペーサー堆積を行うための集積化操作の概略的表現３１０である。図３Ｃは、第１のコンフォーマル層上で第１のＲＩＥプロセスを行うための集積化操作の概略的表現３２０である。図３Ｄは、第１のマンドレルプルプロセスを行うための集積化操作の概略的表現３４０である。図３Ｅは、第２のコンフォーマルスペーサー堆積を行うための集積化操作の概略的表現３５０である。図３Ｆは、第２のコンフォーマル層上で第２のＲＩＥプロセスを行うための集積化操作の概略的表現３６０である。図３Ｇは、第２のマンドレルプルプロセスを行うための集積化操作の概略的表現３７０である。図３Ｈは、第２のスペーサーパターンを下部層に転写するための集積化操作の概略的表現３８０である。
図４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆ、および４Ｇは、別のＳＡＱＰスキームを行うための集積化操作の概略的表現を描く。図４Ａは、異なってパターン化された層を有する基板を提供するための集積化操作の概略的表現４００であり、ここで、パターン化された層は、マンドレル、および下部層を含む。図４Ｂは、窒化シリコンを使用して第１のコンフォーマルスペーサー堆積を行うための集積化操作の概略的表現４１０である。図４Ｃは、第１のコンフォーマル層上で第１のスペーサーＲＩＥプロセスを行うための集積化操作の概略的表現４２０である。図４Ｄは、第２のコンフォーマルスペーサー堆積を行うための集積化操作の概略的表現４４０である。図４Ｅは、第２のコンフォーマル層上での第２のＲＩＥプロセスのための集積化操作の概略的表現４５０である。図４Ｆは、第１のスペーサーパターンプルを行うための集積化操作の概略的表現４６０である。図４Ｇは、マンドレルおよび第２のスペーサーパターンを含む２つの異なるマスクを使用して、パターンを下部層に転写するための集積化操作の概略的表現４７０である。
上記の高密度パターニングを達成する材料プロセシングを行うための方法の１つまたは２つ以上を、例えば、以下に記載されるとおりの１１を通して図５に記載されるとおりのものなどのプロセシングシステムを利用して行ってもよい。しかしながら、検討される方法は、この例示的提示により範囲が限定されてはならない。より高い密度を達成する材料プロセシングを行うための他の方法も使用することができる。
一態様によれば、上記で特定されたプロセス条件を行うように構成されたプラズマプロセシングシステム５００が図５に描かれ、プラズマプロセシングチャンバ５１０、その上でプロセスされる基板５２５が固定される基板ホルダ５２０、および真空ポンプシステム５５０が含まれる。基板５２５は、半導体基板、ウエハ、フラットパネルディスプレイ、または液晶ディスプレイであり得る。プラズマプロセシングチャンバ５１０は、基板５２５の表面の近接部のプラズマプロセシング領域５４５におけるプラズマの発生を促進するように構成され得る。イオン化ガスまたはプロセスガスの混合物を、ガス分配システム５４０を介して導入する。プロセスガスの所定のフローについて、プロセス圧力を、真空ポンプシステム５５０を使用して調節する。プラズマを利用して予め決定された材料プロセスに特有の材料を創出することができ、および／または基板５２５の曝露された表面から材料の除去を補助することができる。プラズマプロセシングシステム５００は、例えば、２００ｍｍ基板、３００ｍｍ基板またはそれより大きなものなどの、あらゆる所望のサイズの基板をプロセスするように構成され得る。
基板５２５を、例えば、機械的クランプシステムまたは電気的クランプシステム（例えば、静電気クランプシステムなど）などのクランプシステム５２８を介して基板ホルダ５２０に固定することができる。さらに、基板ホルダ５２０は、加熱システム（図示せず）または冷却システム（図示せず）を含み得、これは、基板ホルダ５２０および基板５２５の温度を調節するおよび／または制御するように構成されている。加熱システムまたは冷却システムは、冷却される場合には基板ホルダ５２０から熱を受け取って熱交換システム（図示せず）へ熱を輸送し、または加熱される場合には、熱交換システムから基板ホルダ５２０へ熱を輸送する、再循環する熱輸送流体のフローを含んでもよい。他の態様において、例えば、抵抗加熱要素などの加熱／冷却要素、あるいは電熱ヒータ／クーラは、基板ホルダ５２０、ならびにプラズマプロセシングチャンバ５１０のチャンバ壁およびプラズマプロセシングシステム５００内のあらゆる他の構成要素中に含まれ得る。
さらに、基板５２５および基板ホルダ５２０間のガスギャップ熱伝導を改善するために、熱輸送ガスが、背面ガス供給システム５２６を介して基板５２５の背面へ送達される。基板の温度制御が高温または低温下で必要な場合には、かかるシステムを利用することができる。例えば、背面ガス供給システムは、２つのゾーンのガス分配システムを含むことができ、ここで、ヘリウムガスギャップ圧力を、基板５２５の中央および端部間で独立して変化させることができる。
図５に示される態様において、基板ホルダ５２０は電極５２２を含むことができ、これを通してＲＦ電力がプラズマプロセシング領域５４５におけるプロセシングプラズマに結合される。例えば、ＲＦ発生器５３０から任意のインピーダンスマッチネットワーク５３２を通って基板ホルダ５２０へ、ＲＦ電力の送信を介したＲＦ電圧で、基板ホルダ５２０を電気的にバイアスすることができる。ＲＦ電気バイアスは、電子を加熱してプラズマを形成して維持する役割を果たし得る。この構成において、システムは、反応性イオンエッチング（ＲＩＥ）リアクタとして操作することができ、ここで、チャンバおよび上部ガス注入電極は、研削表面（ground surface）としての役割を果たす。ＲＦバイアスについての典型的な周波数は、約０．１ＭＨｚ〜約１００ＭＨｚの範囲であり得る。プラズマプロセシングのためのＲＦシステムは、当業者には周知である。
さらに、ＲＦ電圧での電極５２２の電気バイアスを、パルスバイアスシグナルコントローラ５３１を使用してパルスしてもよい。例えば、ＲＦ発生器５３０からのＲＦ電力出力を、オフ状態およびオン状態間でパルスしてもよい。
代替的に、複数の周波数において、ＲＦ電力を基板ホルダ電極に印加する。さらに、インピーダンスマッチネットワーク５３２は、反射電力を低減することによりプラズマプロセシングチャンバ５１０中でプラズマへのＲＦ電力の輸送を改善することができる。マッチネットワークトポロジー（例えば、Ｌ型、π型、Ｔ型など）および自動制御法は、当業者には周知である。
ガス分配システム５４０は、プロセスガスの混合物を導入するためのシャワーヘッド設計を含んでもよい。代替的に、ガス分配システム５４０は、プロセスガスの混合物を導入して、基板５２５の上でプロセスガスの混合物の分配を調節するための、複数のゾーンのシャワーヘッド設計を含んでもよい。例えば、複数のゾーンのシャワーヘッド設計を、基板５２５の上の実質的な中央領域へのプロセスガスフローまたは組成物の量に対して、基板５２５の上の実質的な周縁領域へのプロセスガスフローまたは組成物を調節するように構成してもよい。
真空ポンプシステム５５０は、毎秒約５０００リットル（およびそれより大きなもの）までのポンプ速度が可能な、ターボ分子真空ポンプ（ＴＭＰ）およびチャンバ圧力を減少させるためのゲートバルブを含むことができる。ドライプラズマエッチングに利用される従来のプラズマプロセシングデバイスにおいては、毎秒１０００〜３０００リットルのＴＭＰを用いることができる。ＴＭＰは、低圧プロセシング、典型的には約５０ｍＴｏｒｒより小さいものには有用である。高圧プロセシング（すなわち、約１００ｍＴｏｒｒより大きなもの）については、メカニカルブースターポンプおよびドライ荒引き（dry roughing）ポンプを使用することができる。さらに、チャンバ圧力をモニタするためのデバイス（図示せず）を、プラズマプロセシングチャンバ５１０に結合することができる。
コントローラ５５５は、マイクロプロセッサ、メモリ、および入力をプラズマプロセシングシステム５００へ伝達して起動し、プラズマプロセシングシステム５００からの出力をモニタするのに十分な制御電圧を発生させることができるデジタルＩ／Ｏポートを含む。さらに、コントローラ５５５を、ＲＦ発生器５３０、パルスバイアスシグナルコントローラ５３１、インピーダンスマッチネットワーク５３２、ガス分配システム５４０、真空ポンプシステム５５０、および基板加熱／冷却システム（図示せず）、背面ガス供給システム５２６、および／または静電気クランプシステム５２８と結合することができ、およびこれらと情報交換することができる。基板５２５上で例えばプラズマエッチングプロセスなどのプラズマアシストプロセスを行うために、例えば、メモリに保存されたプログラムを利用して、プロセスレシピによるプラズマプロセシングシステム５００の上記の構成要素への入力を起動することができる。
コントローラ５５５を、プラズマプロセシングシステム５００に対して局所的に位置させることができ、またはプラズマプロセシングシステム５００に対して離隔して位置させることができる。例えば、コントローラ５５５は、直接接続、イントラネット、および／またはインターネットを使用して、プラズマプロセシングシステム５００とデータを交換することができる。コントローラ５５５を、例えば、顧客サイト（すなわち、デバイス製造業者など）でイントラネットに接続することができ、または例えば、供給者サイト（すなわち、装置製造業者など）でイントラネットに接続することができる。代替的にまたはさらに、コントローラ５５５は、インターネットに接続することができる。さらに、別のコンピュータ（すなわち、コントローラ、サーバなど）がコントローラ５５５にアクセスして、直接接続、イントラネット、および／またはインターネットを介してデータを交換することができる。
図６において示される態様において、プラズマプロセシングシステム６００は、図５の態様のものと類似であり得、図５を参照して記載されるそれらの構成要素に加え、プラズマ密度を潜在的に増加させるためにおよび／またはプラズマプロセシング均一性を改善するために、定常または機械的回転または電気的回転磁場システム６６０のいずれかをさらに含む。さらに、回転速度および場の強度を調整するために、コントローラ５５５を、磁場システム６６０に結合することができる。回転磁場の設計および実装は当業者に周知である。
図７に示される態様において、プラズマプロセシングシステム７００は、図５または図６の態様のものと類似であり得、ＲＦ電力をＲＦ発生器７７２から任意のインピーダンスマッチネットワーク７７４を通じて結合することができる、上部電極７７０をさらに含むことができる。上部電極へのＲＦ電力の印加のための周波数は、約０．１ＭＨｚ〜約２００ＭＨｚの範囲であり得る。さらに、下部電極への電力の印加のための周波数は、約０．１ＭＨｚ〜約１００ＭＨｚの範囲であり得る。さらに、上部電極７７０へのＲＦ電力の印加を制御するために、コントローラ５５５は、ＲＦ発生器７７２およびインピーダンスマッチネットワーク７７４に接続される。上部電極の設計および実装は当業者に周知である。上部電極７７０およびガス分配システム５４０を、示されるとおり、同一のチャンバアセンブリ内で設計することができる。代替的に、上部電極７７０は、基板５２５の上のプラズマに結合されたＲＦ電力分配を調節するための複数ゾーン電極設計を含んでもよい。例えば、上部電極７７０は、中心電極および端部電極に分けられていてもよい。
図８に示される態様において、プラズマプロセシングシステム８００は、図７の態様のものと類似であり得、基板５２５に対向する上部電極７７０に結合された直流（ＤＣ）電源８９０をさらに含むことができる。上部電極７７０は、電極プレートを含んでもよい。電極プレートは、シリコン含有電極プレートを含んでもよい。さらに、電極プレートは、ドープされたシリコン電極プレートを含んでもよい。ＤＣ電源８９０は、可変ＤＣ電源を含むことができる。さらに、ＤＣ電源８９０は、バイポーラＤＣ電源を含むことができる。ＤＣ電源８９０は、ＤＣ電源８９０の極性、電流、電圧、またはオン／オフ状態のモニタリング、調整または制御の少なくとも１つを行うように構成されたシステムをさらに含むことができる。いったんプラズマが形成されると、ＤＣ電源８９０は、弾道電子ビームの形成を促進する。電気フィルタ（図示せず）を利用して、ＲＦ電力をＤＣ電電源８９０から接続解除してもよい。
例えば、ＤＣ電源８９０により上部電極７７０に印加されたＤＣ電圧は、およそ−２０００ボルト（Ｖ）〜およそ１０００Ｖの範囲であってもよい。望ましくは、ＤＣ電圧の絶対値は、およそ１００Ｖ以上の値を有し、より望ましくは、ＤＣ電圧の絶対値は、およそ５００Ｖ以上の値を有する。さらに、ＤＣ電圧は、負の極性を有することが望ましい。さらに、ＤＣ電圧は、上部電極７７０の表面上で発生した自己バイアス電圧より大きな絶対値を有する負の電圧であることが望ましい。基板ホルダ５２０に面する上部電極７７０の表面は、シリコン含有材料からなっていてもよい（may be comprised of）。
図９に示される態様において、プラズマプロセシングシステム９００は、図５および６の態様のものと類似であり得、ＲＦ電力がＲＦ発生器９８２を介して任意のインピーダンスマッチネットワーク９８４を通じて接続される誘導コイル９８０をさらに含むことができる。ＲＦ電力は、誘導コイル９８０から誘電体窓（図示せず）を通じてプラズマプロセシング領域５４５へ、誘導的に結合される。誘電コイル９８０へのＲＦ電力の印加のための周波数は、約１０ＭＨｚ〜約１００ＭＨｚの範囲であり得る。同様に、チャック電極への電力の印加のための周波数は、約０．１ＭＨｚ〜約１００ＭＨｚの範囲であり得る。さらに、スロットファラデーシールド（slotted Faraday shield）（図示せず）を用いて、誘導コイル９８０およびプラズマプロセシング領域５４５におけるプラズマ間の容量結合を低減させることができる。さらに、誘導コイル９８０への電力の印加を制御するために、コントローラ５５５をＲＦ発生器９８２およびインピーダンスマッチネットワーク９８４に結合させることができる。
代替的態様において、図１０に示されるとおり、プラズマプロセシングシステム１０００は、図９の態様のものと類似であり得、トランスプラズマ結合（ＴＣＰ）リアクタのように、上からプラズマプロセシング領域５４５と連通する「スパイラル」コイルまたは「パンケーキ」コイルである誘導コイル１０８０をさらに含むことができる。誘導結合プラズマ（ＩＰＣ）源、またはトランス結合プラズマ（ＴＣＰ）源の設計および実装は当業者に周知である。
代替的に、プラズマを、電子サイクロトロン共鳴（ＥＣＲ）を使用して形成することができる。なお別の態様において、プラズマをヘリコン波を発射することにより形成する。なお別の態様において、プラズマを、表面波の伝播により形成する。上記の各プラズマ源は、当業者には周知である。
図１１に示される態様において、プラズマプロセシングシステム１１００は、図５の態様のものと類似であり得、表面波プラズマ（ＳＷＰ）源１１３０をさらに含むことができる。ＳＷＰ源１１３０は、例えば、マイクロ波電力が電源結合システム１１９０を介して結合されるラジアルラインスロットアンテナ（ＲＬＳＡ）などのスロットアンテナを含むことができる。
ここで図１２を参照すると、態様によるＳＷＰ源１２３０の概略的表現が提供される。ＳＷＰ源１２３０は、プラズマに隣接する電磁（ＥＭ）波発射装置のプラズマ表面１２６０上で表面波を発生させることにより、所望のＥＭ波モードのＥＭエネルギーをプラズマに結合させるように構成されたＥＭ波発射装置１２３２を含む。さらに、ＳＷＰ源１２３０は、ＥＭ波発射装置１２３２に結合され、プラズマを形成するためにＥＭ波発射装置１２３２にＥＭエネルギーを提供するように構成された電力結合システム１２９０を含む。
ＥＭ波発射装置１２３２は、プラズマプロセシング領域５４５中へマイクロ波電力を照射するように構成されたマイクロ波発射装置を含む（図１１を参照）。ＥＭ波発射装置１２３２は、マイクロ波エネルギーが輸送される同軸給電（coaxial feed）１２３８を介して電源結合システム１２９０に結合されている。電源結合システム１２９０は、例えば、２．４５ＧＨｚマイクロ波電源などのマイクロ波源１２９２を含む。マイクロ波源１２９２により発生したマイクロ波エネルギーは、導波管１２９４を通って、マイクロ波源１２９２へ反射されて戻されるマイクロ波エネルギーを吸収するためのアイソレータ１２９６へ誘導される。その後、マイクロ波エネルギーは、同軸変換器１２９８を介して同軸ＴＥＭ（横電磁）モードへ変換される。
インピーダンスマッチングおよび改善された電力輸送のために、同調器を用いてもよい。マイクロ波エネルギーを、同軸給電１２３８を介してＥＭ波発射装置１２３２に結合し、ここで、同軸給電１２３８におけるＴＥＭモードからＴＭ（横磁性）モードへの別のモード変化が生じる。同軸給電１２３８およびＥＭ波発射装置１２３２の設計に関する追加の詳細は、発明の名称が「エッチング、アッシング、および成膜のためのプラズマプロセシング装置」である、米国特許第５，０２４，７１６号明細書中に見出されることができ；その内容は、参照によりその全体が本願に組み込まれる。
ここで図１３Ａおよび１３Ｂを参照すると、一態様によるＥＭ波発射装置１３３２の概略的断面図および底面図がそれぞれ0.提供される。ＥＭ波発射装置１３３２は、図１３Ａに示されるとおり、内部導体１３４０、外部導体１３４２、および例えば、空隙などの絶縁体１３４１を有する同軸給電１３３８、および内部導体１３４０および外部導体１３４２間で結合された複数のスロット１３４８を有するスロットアンテナ１３４６を含む。複数のスロット１３４８により、スロットアンテナ１３４６の上の第１の領域から、スロットアンテナ１３４６の下の第２の領域へのＥＭエネルギーの結合が可能となり、ここで、プラズマは、ＥＭ波発射装置１３３２上のプラズマ表面１３６０に隣接して形成される。ＥＭ波発射装置１３３２は、徐波（slow wave）プレート１３４４および共振器プレート１３５０をさらに含んでもよい。
スロット１３４８の数、形状、サイズ、および分布は、全てプラズマプロセシング領域５４５において形成されるプラズマの空間的均一性に寄与し得るファクターである（図１１を参照）。よって、スロットアンテナ１３４６の設計を使用して、プラズマプロセシング領域５４５におけるプラズマの空間的均一性を制御し得る（図１１を参照）。
図１３Ａにおいて示されるとおり、ＥＭ波発射装置１３３２は、ＥＭ波発射装置１３３２の温度制御のために温度制御流体を流通させるように構成された、流体チャネル１３５６を含んでもよい。示されないが、ＥＭ波発射装置１３３２を、プラズマ表面１３６０を通ってプラズマへプロセスガスを導入するようにさらに構成してもよい。示されないが、例えば、図１１のガス分配システム（５４０）などのガス分配システムを、プロセスチャンバ中へプロセスガスを導入するために、ＥＭ波発射装置１３３２および／またはチャンバ壁１３５２に接続してもよい。
なお、１３Ａを参照すると、ＥＭ波発射装置１３３２はプラズマプロセシングシステムの上部チャンバ部分に結合されてもよく、ここで、上部チャンバ壁１３５２およびＥＭ波発射装置１３３２間で、密封デバイス１３５４を使用して真空密封を形成し得る。密封デバイス１３５４は、エラストマーのＯリングを含み得；しかしながら、他の既知の密封機構を使用してもよい。
一般に、同軸給電１３３８の内部導体１３４０および外部導体１３４２は、例えば、金属などの導電性材料を含み、一方で徐波プレート１３４４および共振器プレート１３５０は、誘電材料を含む。後者においては、徐波プレート１３４４および共振器プレート１３５０は、好ましくは同一の材料を含み；しかしながら、異なる材料を使用してもよい。徐波プレート１３４４の作製のために選択される材料を、対応する自由空間波長の波長に対して、伝播する電磁（ＥＭ）波の波長を低減するために選択し、徐波プレート１３４４および共振器プレート１３５０の寸法を、ＥＭエネルギーをプラズマプロセシング領域５４５中へ放射するのに有効な定常波の形成を保証するために選択する（図１１を参照）。
徐波プレート１３４４および共振器プレート１３５０を、例えば、クオーツ（二酸化シリコン）などのシリコン含有材料を含む誘電材料、または高誘電定数（ｈｉｇｈ−ｋ）材料から作製することができる。例えば、ｈｉｇｈ−ｋ材料は、４の値より大きな誘電定数を有し得る。特に、プラズマプロセシングシステムをエッチングプロセス用途に利用する場合に、エッチングプロセスとの適合性のためにクオーツがしばしば選択される。
例えば、ｈｉｇｈ−ｋ材料は、真性（intrinsic）結晶性シリコン、アルミナセラミック、窒化アルミニウム、およびサファイアを含み得る。しかしながら、他のｈｉｇｈ−ｋ材料を使用してもよい。さらに、特定のプロセスのパラメータに従って、特定のｈｉｇｈ−ｋ材料を選択し得る。例えば、共振器プレート１３５０を真性結晶性シリコンから作製する場合には、プラズマ周波数は、４５℃の温度で２．４５ＧＨｚを超える。したがって、真性結晶性シリコンは、低温（すなわち、４５℃未満）プロセスに適している。より高い温度プロセスについては、共振器プレート１３５０を、アルミナ（Ａｌ２Ｏ３）、またはサファイアから作製することができる。
プラズマ均一性およびプラズマ安定性は、上記のとおりＳＷＰ源の実際的な実装のための課題のままであり得る。後者においては、共振器プレート−プラズマ界面での、すなわち、プラズマ表面１３６０での定常波は、プラズマパラメータシフトとしてモードジャンプ（mode jump）になりやすいものであり得る。
図１３Ａおよび１３Ｂに示されるとおり、ＥＭ波発射装置１３３２を、一態様に従い、プラズマ表面１３６０中で形成された第１の凹部配置１３６２および任意にプラズマ表面１３６０中で形成された第２の凹部配置１３６４により作製してもよい。
第１の凹部配置１３６２は、複数の第１の凹部を含んでもよい。第１の凹部配置１３６２における各凹部は、プラズマ表面１３６０内で形成された独特の圧痕（indentation）または小さな凹み（dimple）を含んでもよい。例えば、第１の凹部配置１３６２中の凹部は、円筒形状、円錐形状、截頭円錐（frusto−conical）形状、球形状、非球形状、長方形状、角錐状、またはあらゆる任意の形状を含んでもよい。第１の凹部分布１３６２は、第１のサイズ（例えば、横（latitudinal）寸法（または幅）、および／または縦（longitudinal）寸法（または深さ））により特徴付けられる凹部を含んでもよい。
第２の凹部配置１３６４は、複数の凹部を含んでもよい。第２の凹部配置１３６４における各凹部は、プラズマ表面１３６０内で形成された独特の圧痕または小さな凹みを含んでもよい。例えば、第２の凹部配置１３６４中の凹部は、円筒形状、円錐形状、截頭円錐形状、球形状、非球形状、長方形状、角錐状、またはあらゆる任意の形状を含んでもよい。第２の凹部分布１３６４は、第２のサイズ（例えば、横寸法（または幅）、および／または縦寸法（または深さ））により特徴付けられる凹部を含んでもよい。第１の凹部配置１３６２中の凹部の第１のサイズは、第２の凹部配置１３６４中の凹部の第２のサイズと同じであってもよく、または同じでなくてもよい。例えば、第２のサイズは、第１のサイズより小さくてもよい。
図１３Ａおよび１３Ｂに示されるとおり、共振器プレート１３５０は、プレート直径およびプレート厚さを有する誘電体プレートを含む。その中で、共振器プレート１３５０上のプラズマ表面１３６０は、第１の凹部配置１３６２および第２の凹部配置１３６４が形成される、平面１３６６を含む。代替的に、共振器プレート１３５０は、非平面形状または任意の形状を含む。その中で、プラズマ表面１３６０は、第１の凹部配置および第２の凹部配置が形成される（図示せず）、非平面を含んでもよい。例えば、非平面は、凹形状、凸形状、またはそれらの組み合わせであってもよい。
共振器プレート１３５０中のＥＭエネルギーの伝播を、ＥＭエネルギーの所定の周波数についての有効波長（λ）および共振器プレート１３５０についての誘電定数により特徴付けてもよい。プレート厚さは、四分の一波長の整数値（ｎ λ／４、式中、ｎは、ゼロより大きな整数である）、または二分の一波長の整数値（ｍ λ／２、式中、ｍは、ゼロより大きな整数である）は、ゼロより大きな整数である）であってもよい。例えば、プレート厚さは、有効波長の約二分の一（λ／２）または有効波長の二分の一より大きく（＞λ／２）てもよい。代替的に、プレート厚さは、有効波長の非整数画分（non−integral fraction）（すなわち、二分の一または四分の一波長の整数値ではないもの）であってもよい。なお代替的に、プレート厚さは、約２５ｍｍ（ミリメートル）〜約４５ｍｍの範囲であってもよい。
例として、第１の凹部配置１３６２は、複数の第１の円筒形状凹部を含んでもよく、ここで、前記複数の第１の円筒形状凹部のそれぞれは、第１の深さおよび第１の直径により特徴付けられる。図１３Ｂにおいて示されるとおり、第１の凹部配置１３６２は、プラズマ表面１３６０の外側領域の近くに位置される。
第１の直径は、四分の一波長の整数値（ｎ λ／４、式中、ｎは、ゼロより大きな整数である）、または二分の一波長の整数値（ｍ λ／２、式中、ｍは、ゼロより大きな整数である）は、ゼロより大きな整数である）、または有効波長の非整数画分であってもよい。さらに、プレート厚さおよび第１の深さについての第１の差は、四分の一波長の整数値（ｎ λ／４、式中、ｎは、ゼロより大きな整数である）、または二分の一波長の整数値（ｍ λ／２、式中、ｍは、ゼロより大きな整数である）は、ゼロより大きな整数である）、または有効波長の非整数画分であってもよい。例えば、第１の直径は、有効波長の約二分の一（λ／２）であってもよく、プレート厚さおよび第１の深さについての第１の差は、有効波長の約二分の一（λ／２）または有効波長の約四分の一（λ／４）であってもよい。さらに、例えば、プレート厚さは、有効波長の約二分の一（λ／２）または有効波長の約二分の一より大きく（＞λ／２）てもよい。
代替的に、第１の直径は、約２５ｍｍ〜約３５ｍｍの範囲であってもよく、プレート厚さおよび第１の深さについての第１の差は、約１０ｍｍ〜約３５ｍｍの範囲であってもよい。なお代替的に、第１の直径は、約３０ｍｍ〜約３５ｍｍの範囲であってもよく、第１の差は、約１０ｍｍ〜約２０ｍｍの範囲であってもよい。なお代替的に、第１の直径および／または第１の深さは、プレート厚さの画分であってもよい。
第１の凹部配置１３６２において、面取り（chamfer）、ラウンド（round）および／またはフィレット（fillet）（すなわち、表面／角部半径または斜角（bevel））を利用して、隣接する表面間の滑らかな表面転移に影響を与えてもよい。円筒状凹部においては、表面半径を、凹部の円筒状側壁および底部間の角部に位置してもよい。さらに、円筒状凹部においては、表面半径を、円筒状側壁およびプラズマ表面１３６０間の角部に位置してもよい。例えば、表面半径は、約１ｍｍ〜約３ｍｍの範囲であってもよい。
別の例として、第２の凹部配置１３６４は、複数の第２の円筒形状凹部を含んでもよく、前記複数の第２の円筒形状凹部のそれぞれは、第２の深さおよび第２の直径により特徴付けられる。図１３Ｂにおいて示されるとおり、第２の凹部配置１３６４は、プラズマ表面１３６０の内側領域の近くに位置される。
第２の直径は、四分の一波長の整数値（ｎ λ／４、式中、ｎは、ゼロより大きな整数である）、または二分の一波長の整数値（ｍ λ／２、式中、ｍは、ゼロより大きな整数である）、または有効波長の非整数画分であってもよい。さらに、プレート厚さおよび第２の深さについての第２の差は、四分の一波長の整数値（ｎ λ／４、式中、ｎは、ゼロより大きな整数である）、または二分の一波長の整数値（ｍ λ／２、式中、ｍは、ゼロより大きな整数である）、または有効波長の非整数画分であってもよい。例えば、第２の直径は、有効波長の約二分の一（λ／２）であってもよく、プレート厚さおよび第２の深さについての第２の差は、有効波長の約二分の一（λ／２）または有効波長の約四分の一（λ／４）であってもよい。さらに、例えば、プレート厚さは、有効波長の約二分の一（λ／２）または有効波長の約二分の一より大きく（＞λ／２）てもよい。
代替的に、第２の直径は、約２５ｍｍ〜約３５ｍｍの範囲であってもよく、プレート厚さおよび第２の深さについての第２の差は、約１０ｍｍ〜約３５ｍｍの範囲であってもよい。なお代替的に、第２の直径は、約３０ｍｍ〜約３５ｍｍの範囲であってもよく、第２の差は、約１０ｍｍ〜約２０ｍｍの範囲であってもよい。なお代替的に、第２の直径および／または第２の深さは、プレート厚さの画分であってもよい。
第２の凹部配置１３６４において、面取り、ラウンドおよび／またはフィレット（すなわち、表面／角部半径または斜角）を利用して、隣接する表面間の滑らかな表面転移に影響を与えてもよい。円筒状凹部においては、表面半径を、凹部の円筒状側壁および底部間の角部に位置してもよい。さらに、円筒状凹部においては、表面半径を、円筒状側壁およびプラズマ表面１３６０間の角部に位置してもよい。例えば、表面半径は、約１ｍｍ〜約３ｍｍであってもよい。
図１３Ｂを再び参照して、図１３Ａに描かれたＥＭ波発射装置１３３２の底面図が提供される。スロットアンテナ１３４６中の複数のスロット１３４８が、共振器プレート１３５０を通してスロットアンテナ１３４６を見たように例示される。図１３Ｂにおいて示されるとおり、複数のスロット１３４８が対で配置されてもよく、ここで、対のスロットのそれぞれは、第２のスロットに直交して配向された第１のスロットを含む。しかしながら、複数のスロット１３４８中のスロットの配向は任意であってもよい。例えば、複数のスロット１３４８中のスロットの配向は、プラズマ均一性および／またはプラズマ安定性について予め決定されたパターンによるものであってもよい。
第１の凹部配置１３６２は、複数のスロット１３４８中のスロットの第１の配列により実質的に配列されている。その中で、第１の凹部配置１３６２の少なくとも１つの凹部を、複数のスロット１３４８の１つまたは２つ以上により、配列させ、部分的に配列させ、配列させなくてもよい。第２の凹部配置１３６４は、複数のスロット１３４８中のスロットの第２の配列により部分的に配列されているか、または複数のスロット１３４８中のスロットの第２の配列により配列されていないか、のいずれかである。図１３Ｂに示されるとおり、第２の凹部配置１３６４は、複数のスロット１３４８中のスロットの第２の配列により配列されていない。
結果として、第１および第２の凹部配置１３６２、１３６４の配列およびそれらの複数のスロット１３４８の１つまたは２つ以上との配列を最適化して、プラズマ均一性および／または安定性を、制御および／または改善してもよい。プラズマ表面１３６０およびＥＭ波発射装置１３３２の設計に関する追加の詳細は、発明の名称が「安定な表面波プラズマ源」である、２００９年９月８日に出願されて係属中である米国特許出願公開第２０１１／００５７５６２号明細書中に見出されることができ；その内容は、参照によりその全体が本願に組み込まれる。
ここで、図１４を参照すると、別の態様によるＥＭ波発射装置１４３２の概略的断面図が提供される。ＥＭ波発射装置１４３２は、図１４に示されるとおり、内部導体１４４０、外部導体１４４２、および例えば、空隙などの絶縁体１４４１を有する同軸給電１４３８、および内部導体１４４０および外部導体１４４２間で結合された複数のスロット１４４８を有するスロットアンテナ１４４６を含む。複数のスロット１４４８により、スロットアンテナ１４４６の上の第１の領域から、スロットアンテナ１４４６の下の第２の領域へのＥＭエネルギーの結合が可能となり、ここで、プラズマは、ＥＭ波発射装置１４３２上のプラズマ表面１４６０に隣接して形成される。ＥＭ波発射装置１４３２は、徐波プレート１４４４および共振器プレート１４５０をさらに含んでもよい。
スロット１４４８の数、形状、サイズ、および分布は、全てプラズマプロセシング領域５４５において形成されるプラズマの空間的均一性に寄与し得るファクターである（図１１を参照）。よって、スロットアンテナ１４４６の設計を使用して、プラズマプロセシング領域５４５におけるプラズマの空間的均一性を制御し得る（図１１を参照）。
図１４において示されるとおり、ＥＭ波発射装置１４３２は、ＥＭ波発射装置１４３２の温度制御のために温度制御流体を流通させるように構成された、流体チャネル１４５６を含んでもよい。示されないが、例えば、図１１のガス分配システム（５４０）などのガス分配システムを、プロセスチャンバ中へプロセスガスを導入するために、ＥＭ波発射装置１４３２および／またはチャンバ壁１４５２に接続してもよい。
なお図１４を参照すると、ＥＭ波発射装置１４３２はプラズマプロセシングシステムの上部チャンバ部分に結合されてもよく、ここで、上部チャンバ壁１４５２およびＥＭ波発射装置１４３２間で、密封デバイス１４５４を使用して真空密封を形成し得る。密封デバイス１４５４は、エラストマーのＯリングを含み得；しかしながら、他の既知の密封機構を使用し得る。
一般に、同軸給電１４３８の内部導体１４４０および外部導体１４４２は、例えば、金属などの導電性材料を含み、一方で徐波プレート１４４４および共振器プレート１４５０は、誘電材料を含む。後者においては、徐波プレート１４４４および共振器プレート１４５０は、好ましくは同一の材料を含み；しかしながら、異なる材料を使用してもよい。徐波プレート１４４４の作製のために選択される材料を、対応する自由空間波長に対して、伝播する電磁（ＥＭ）波の波長を低減するために選択し、徐波プレート１４４４および共振器プレート１４５０の寸法を、ＥＭエネルギーをプラズマプロセシング領域５４５中へ放射するのに有効な定常波の形成を保証するために選択する（図１１を参照）。
徐波プレート１４４４および共振器プレート１４５０を、例えば、クオーツ（二酸化シリコン）などのシリコン含有材料を含む誘電材料、または高誘電定数（ｈｉｇｈ−ｋ）材料から作製することができる。例えば、ｈｉｇｈ−ｋ材料は、４の値より大きな誘電定数を有し得る。特に、プラズマプロセシングシステムをエッチングプロセス用途に利用する場合に、エッチングプロセスとの適合性のためにクオーツがしばしば選択される。
例えば、ｈｉｇｈ−ｋ材料は、真性結晶性シリコン、アルミナセラミック、窒化アルミニウム、およびサファイアを含み得る。しかしながら、他のｈｉｇｈ−ｋ材料を使用してもよい。さらに、特定のプロセスのパラメータに従って、特定のｈｉｇｈ−ｋ材料を選択し得る。例えば、共振器プレート１４５０を真性結晶性シリコンから作製する場合には、プラズマ周波数は、４５℃の温度で２．４５ＧＨｚを超える。したがって、真性結晶性シリコンは、低温（すなわち、４５℃未満）プロセスに適している。より高い温度プロセスについては、共振器プレート１４５０を、アルミナ（Ａｌ２Ｏ３）、またはサファイアから作製することができる。
プラズマ均一性およびプラズマ安定性は、上記のとおりＳＷＰ源の実際的な実装のための課題のままであり得る。後者においては、共振器プレート−プラズマ界面での、すなわち、プラズマ表面１４６０での定常波は、プラズマパラメータシフトとしてモードジャンプになりやすいものであり得る。
図１４に示されるとおり、ＥＭ波発射装置１４３２を、一態様に従い、プラズマ表面１４６０中で形成された第１の凹部配置１４６２および任意にプラズマ表面１４６０中で形成された第２の凹部配置１４６４により作製してもよい。
第１の凹部配置１４６２は、第１のチャネル凹部を含んでもよい。第１の凹部配置１４６２における第１のチャネル凹部は、截頭円錐形状を有する断面を含んでもよい。しかしながら、他の形状、例えば、球形状、非球形状、長方形状、角錐状、またはあらゆる任意の形状などを使用してもよい。第１の凹部分布１４６２は、第１のサイズ（例えば、横寸法（または幅）、および／または縦寸法（または深さ））により特徴付けられるチャネル凹部を含んでもよい。
第２の凹部配置１４６４は、第２のチャネル凹部を含んでもよい。第２の凹部配置１４６４における第２のチャネル凹部は、截頭円錐形状を有する断面を含んでもよい。しかしながら、他の形状、例えば、球形状、非球形状、長方形状、角錐状、またはあらゆる任意の形状を使用してもよい。第２の凹部分布１４６４は、第２のサイズ（例えば、横寸法（または幅）、および／または縦寸法（または深さ））により特徴付けられるチャネル凹部を含んでもよい。第１の凹部配置１４６２における第１のチャネル凹部の第１のサイズは、第２の凹部配置１４６４における第２のチャネル凹部の第２のサイズと同一であってもよく、または同一でなくてもよい。例えば、第２のサイズは、第１のサイズより大きくてもよい。
図１４に示されるとおり、共振器プレート１４５０は、プレート直径およびプレート厚さを有する誘電体プレートを含む。その中で、共振器プレート１４５０上のプラズマ表面１４６０は、第１の凹部配置１４６２および第２の凹部配置１４６４が形成される、平面１４６６を含む。代替的に、共振器プレート１４５０は、非平面形状または任意の形状を含む。その中で、プラズマ表面１４６０は、第１の凹部配置および第２の凹部配置が形成される（図示せず）、非平面を含んでもよい。例えば、非平面は、凹形状、凸形状、またはそれらの組み合わせであってもよい。
第１および第２の凹部配置（１４６２、１４６４）の配列およびそれらの複数のスロット１４４８の１つまたは２つ以上との配列を最適化して、プラズマ均一性および／または安定性を、制御および／または改善してもよい。プラズマ表面１４６０およびＥＭ波発射装置１４３２の設計に関する追加の詳細は、発明の名称が「プラズマプロセシング装置」である、２００６年１２月１９日に出願された米国特許出願シリアル番号が１０／５７０，６３１であって係属中の米国特許出願公開第２００７／０１１３７８８ Ａ１号明細書中に見出されることができ；その内容は、参照によりその全体が本願に組み込まれる。
本発明の特定の態様のみを上記で詳細に記載してきたが、当業者は、本発明の新規な教示および利点から実質的に逸脱せずに態様の多くの変更が可能であることを、容易に、十分に理解するであろう。例えば、集積化スキームは、記載された態様を超えて拡大され、より密度の高い（denser）パターン化されたフィーチャを達成するために、ＥＵＶプロセスと組み合わせたまたは組み合わせない、オクトパターニング（octo−patterning）を含むことができる。したがって、かかる全ての変更は、本発明の範囲内に含まれることが意図される。

Claims (20)

  1. 集積化スキームを使用して、基板上で構造のパターン密度を増加させるための方法であって、前記集積化スキームは、集積化ターゲットに合わせるように構成され、前記方法は、以下のステップ：
    パターン化された層を有する基板を提供し、前記パターン化された層は第１のマンドレルおよび下部層を含むステップ；
    第１のコンフォーマルスペーサー堆積を行い、前記堆積により、前記パターン化された層の上で第１のコンフォーマル層が創出されるステップ；
    前記第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行い、前記ＲＩＥプロセスにより、第１のスペーサーパターンが創出されるステップ；
    第１のマンドレルプルプロセスを行い、前記第１のマンドレルプルプロセスにより、前記第１のマンドレルが除去されるステップ；
    第２のコンフォーマルスペーサー堆積を行い、前記堆積により、第２のコンフォーマル層が創出されるステップ；
    前記第２のコンフォーマル層上で第２のＲＩＥプロセスを行い、前記ＲＩＥプロセスにより、第２のスペーサーパターンが創出され、前記第１のスペーサーパターンは、第２のマンドレルとして使用されるステップ；
    第２のマンドレルプルプロセスを行い、前記第２のマンドレルプルプロセスにより、前記第１のスペーサーパターンが除去されるステップ；および
    前記第２のスペーサーパターンを前記下部層に転写するステップ、
    を含み、
    ここで、前記集積化ターゲットには、パターニング均一性（均一性）、構造のプルダウン（プルダウン）、構造のスリミング（スリミング）、および前記下部層のガウジング（ガウジング）が含まれる、
    方法。
  2. 以下のステップ：
    前記集積化スキームの堆積プロセス、ＲＩＥプロセス、プルプロセス、およびパターン転写プロセスを伴う、２つまたは３つ以上のステップにおける、選択された２つまたは３つ以上の集積化操作変数を制御するステップ、
    をさらに含む、請求項１に記載の方法。
  3. 前記第１のマンドレルが、シリコンを含み、前記下部層が、ＴｉＯ２またはＡｌ２Ｏ３、または薄い酸化物原子層堆積材料を含み、前記第１のコンフォーマルスペーサーが、窒化シリコンを含み、前記第２のコンフォーマルスペーサーが、酸化アルミニウムを含む、請求項２に記載の方法。
  4. 前記第１のスペーサーＲＩＥプロセスを、１０ｎｍ未満の第１のスペーサープルダウンおよび第２のスペーサープルダウンにより行う、請求項３に記載の方法。
  5. 前記第１のスペーサーおよび前記第２のスペーサーの角部でのイオン衝撃により、前記スペーサーＲＩＥプロセスが、低プラズマ電位による高密度プラズマを使用してプルダウンを制限する、請求項４に記載の方法。
  6. 前記スペーサーＲＩＥプロセスが、パルス能を有する容量結合プラズマ（ＩＰＣ）または誘導結合プラズマ（ＩＰＣ）源を使用する、請求項５に記載の方法。
  7. ３ｎｍ以下への前記第１のスペーサーの最小限界寸法（ＣＤ）スリミングを得るように構成された、および０．０５ｎｍ〜５．００ｎｍの範囲に前記下部層のガウジングを制御するように構成された、高密度プラズマ源により、前記第１のマンドレルプルプロセスを行う、請求項６に記載の方法。
  8. 前記第１のマンドレルプルプロセスが、臭化水素および酸素または塩素および水素の混合物を利用し、前記第２のマンドレルプルプロセスが、ＣＨ３Ｆ／Ｏ２／Ａｒ、ＣＨ３／Ｈ２／ＡｒまたはＣＨ３／Ｈ２／Ｈｅを利用する、請求項７に記載の方法。
  9. 前記均一性が、前記構造の平均限界寸法の−５％〜＋５％の範囲にあり、前記プルダウンが、０．５〜１５．０ｎｍの範囲にあり、スリミングが、０．５〜３．０ｎｍの範囲にあり、ガウジングが、０．０５〜５．００ｎｍの範囲にある、請求項１に記載の方法。
  10. 前記第１のマンドレルが、窒化シリコンを含み、前記第１のコンフォーマルスペーサーが、シリコン化合物を含む、請求項１に記載の方法。
  11. 前記第２のコンフォーマルスペーサーが、窒化シリコンを含み、前記第１のスペーサープルプロセスが、臭化水素および酸素の混合物または塩素およびヘリウムの混合物を利用する、請求項９に記載の方法。
  12. 前記第１のマンドレルが、アモルファスカーボン層を含み、前記下部層が、ＴｉＯ２またはＴｉＮまたはＡｌ２Ｏ３、または薄い酸化物原子層堆積材料を含み、前記第１のスペーサープルプロセスが、ＣＨ３Ｆ／Ｏ２／Ａｒ、ＣＨ３／Ｈ２／ＡｒまたはＣＨ３／Ｈ２／Ｈｅガス混合物を利用する、請求項１に記載の方法。
  13. 集積化スキームを使用して、基板上で構造のパターン密度を増加させるための方法であって、前記集積化スキームは、集積化ターゲットに合わせるように構成され、前記方法は、以下のステップ：
    プロセシングチャンバ中に基板を提供し、前記基板はパターン化された層を有し、前記パターン化された層は、第１のマンドレルおよび下部層を含むステップ；
    窒化シリコンを使用して、第１のコンフォーマルスペーサー堆積を行い、前記堆積により、前記パターン化された層の上で第１のコンフォーマル層が創出されるステップ；
    前記第１のコンフォーマル層上で第１のスペーサー反応性イオンエッチング（ＲＩＥ）プロセスを行い、前記ＲＩＥプロセスにより、第１のスペーサーパターンが創出されるステップ；
    第１のマンドレルプルプロセスを行い、前記第１のマンドレルプルプロセスにより、前記第１のマンドレルが除去されるステップ；
    第２のコンフォーマルスペーサー堆積を行い、前記堆積により、第２のコンフォーマル層が創出されるステップ；
    前記第２のコンフォーマル層上で第２のＲＩＥプロセスを行い、前記ＲＩＥプロセスにより、第２のスペーサーパターンが創出され、前記第１のスペーサーパターンは、第２のマンドレルとして使用されるステップ；
    第２のマンドレルプルプロセスを行い、前記第２のマンドレルプルプロセスにより、前記第１のスペーサーパターンが除去されるステップ；および
    ２つのマスクを使用して、前記第１のスペーサーパターンを前記下部層に転写し、前記２つのマスクは前記マンドレルおよび前記第２のスペーサーパターンを含むステップ、
    を含み、
    ここで、前記集積化ターゲットには、パターニング均一性（均一性）、構造のプルダウン（プルダウン）、構造のスリミング（スリミング）、および前記下部層のガウジング（ガウジング）が含まれる、
    方法。
  14. 以下のステップ：
    前記集積化スキームの堆積プロセス、ＲＩＥプロセス、プルプロセス、およびパターン転写プロセスを伴う、２つまたは３つ以上のステップにおける、選択された２つまたは３つ以上の集積化操作変数を制御するステップ、
    をさらに含む、請求項１３に記載の方法。
  15. 前記第１のマンドレルが、シリコンを含み、前記下部層が、薄い酸化物の第１の層および窒化チタンの第２の層を含み、前記第１のコンフォーマル堆積物が、窒化シリコンを含む、請求項１３に記載の方法。
  16. 前記第２のコンフォーマル堆積物が、Ａｌ２Ｏ３を含み、前記第１のＲＩＥガスが、ＣＨ３Ｆ／Ｏ２／Ａｒ、ＣＨ３／Ｈ２／ＡｒまたはＣＨ３／Ｈ２／Ｈｅを含む、請求項１５に記載の方法。
  17. 前記均一性が、前記構造の平均限界寸法の−５％〜＋５％であり、構造の前記プルダウンが、０．５〜１５．０ｎｍの範囲にある、請求項１３に記載の方法。
  18. スリミングが、０．５〜３．０ｎｍの範囲にあり、ガウジングが、０．０５〜５．００ｎｍの範囲にある、請求項１３に記載の方法。
  19. 前記第１のマンドレルが、シリコンを含み、前記第１のコンフォーマル堆積物が、Ａｌ２Ｏ３であり、前記第２のコンフォーマル堆積物が、ＴｉＯであり、前記第１のＲＩＥガスが、ＢＣｌ３、ＣＦ４、Ａｒを含み、前記第２のＲＩＥガスが、ＡｒまたはＨｅであるキャリアガスを伴うＣ４Ｆ８／Ｏ２またはＡｒまたはＨｅであるキャリアガスを伴うＣ４Ｆ６／Ｏ２を含む、請求項１３に記載の方法。
  20. 前記集積化スキームの全ての製造プロセスを、前記プロセシングチャンバを使用して行う、請求項１３に記載の方法。
JP2016017285A 2015-02-02 2016-02-01 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法 Pending JP2016143890A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562110847P 2015-02-02 2015-02-02
US62/110,847 2015-02-02

Publications (2)

Publication Number Publication Date
JP2016143890A true JP2016143890A (ja) 2016-08-08
JP2016143890A5 JP2016143890A5 (ja) 2016-11-17

Family

ID=56554696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016017285A Pending JP2016143890A (ja) 2015-02-02 2016-02-01 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法

Country Status (4)

Country Link
US (1) US9673059B2 (ja)
JP (1) JP2016143890A (ja)
KR (1) KR20160094893A (ja)
TW (1) TWI596654B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180057561A (ko) * 2016-11-22 2018-05-30 도쿄엘렉트론가부시키가이샤 패턴 형성 방법
KR20190030182A (ko) * 2017-09-13 2019-03-21 도쿄엘렉트론가부시키가이샤 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
JP2021518675A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 プラットフォーム、及び統合的エンドツーエンド自己整合マルチパターニングプロセスの操作方法
WO2022132413A1 (en) * 2020-12-15 2022-06-23 Applied Materials, Inc. Tin oxide and tin carbide materials for semiconductor patterning applications

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) * 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
KR102216380B1 (ko) * 2016-12-08 2021-02-17 주식회사 원익아이피에스 반도체 소자의 패터닝 방법
US10418244B2 (en) 2017-01-18 2019-09-17 Qualcomm Incorporated Modified self-aligned quadruple patterning (SAQP) processes using cut pattern masks to fabricate integrated circuit (IC) cells with reduced area
US10483943B2 (en) 2017-06-27 2019-11-19 Globalfoundries Inc. Artificially oriented piezoelectric film for integrated filters
WO2019018204A1 (en) * 2017-07-15 2019-01-24 Micromaterials Llc MASK DIAGRAM FOR EXTENDED EDGE WINDOW ERROR WINDOW PATTERN (EPE) FLOW PATTERN FLOW
CN109411337A (zh) 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
TW201921498A (zh) * 2017-09-27 2019-06-01 美商微材料有限責任公司 選擇性氧化鋁蝕刻的使用
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US10643846B2 (en) 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films
WO2020014352A1 (en) * 2018-07-11 2020-01-16 Tokyo Electron Limited Methods to reduce gouging for core removal processes using thermal decomposition materials
US11106126B2 (en) * 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing EUV photo masks
DE102019110706A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum herstellen von euv-fotomasken
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
EP3660890B1 (en) 2018-11-27 2021-08-11 IMEC vzw A method for forming an interconnection structure
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11189464B2 (en) 2019-07-17 2021-11-30 Beijing E-town Semiconductor Technology Co., Ltd. Variable mode plasma chamber utilizing tunable plasma potential
CN112825300A (zh) * 2019-11-20 2021-05-21 长鑫存储技术有限公司 半导体器件及其制备方法
US20230066676A1 (en) * 2020-02-21 2023-03-02 Lam Research Corporation Core removal
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US20220359201A1 (en) * 2021-05-06 2022-11-10 Applied Materials, Inc. Spacer patterning process with flat top profile
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP2008511991A (ja) * 2004-09-01 2008-04-17 マイクロン テクノロジー，インコーポレイテッド マスク材料の変換
JP2010199573A (ja) * 2009-02-02 2010-09-09 Sumitomo Electric Ind Ltd 半導体光デバイスの製造方法
JP2011065136A (ja) * 2009-06-26 2011-03-31 Rohm & Haas Electronic Materials Llc 自己整合型スペーサー多重パターニング方法
JP2011066393A (ja) * 2009-06-26 2011-03-31 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法
JP2011129874A (ja) * 2009-11-19 2011-06-30 Toshiba Corp パターン形成方法及びパターン形成装置
JP2013012546A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
JP2013153064A (ja) * 2012-01-25 2013-08-08 Toshiba Corp 半導体装置の製造方法
US20140083972A1 (en) * 2012-09-27 2014-03-27 Tokyo Electron Limited Pattern forming method
JP2014511575A (ja) * 2011-03-01 2014-05-15 アプライド マテリアルズ インコーポレイテッド デュアルロードロック構成内の除害及びストリップ処理チャンバ
JP2014096494A (ja) * 2012-11-09 2014-05-22 Dainippon Printing Co Ltd パターン形成方法
JP2014145634A (ja) * 2013-01-29 2014-08-14 Hitachi High-Technologies Corp パターン評価装置、及び、パターン評価装置を備えた外観検査装置
JP2014150268A (ja) * 2002-10-31 2014-08-21 Applied Materials Inc シリコン含有ハードマスクをエッチングする方法
JP2014216535A (ja) * 2013-04-26 2014-11-17 東京エレクトロン株式会社 エッチング方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024716A (en) 1988-01-20 1991-06-18 Canon Kabushiki Kaisha Plasma processing apparatus for etching, ashing and film-formation
KR100546098B1 (ko) * 2000-12-27 2006-01-24 주식회사 하이닉스반도체 열산 발생제를 포함하는 포토레지스트 조성물을 이용하여포토레지스트 패턴 폭 감소 현상을 개선하는 방법
JP4563729B2 (ja) 2003-09-04 2010-10-13 東京エレクトロン株式会社 プラズマ処理装置
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7291560B2 (en) * 2005-08-01 2007-11-06 Infineon Technologies Ag Method of production pitch fractionizations in semiconductor technology
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US8084308B2 (en) * 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
US8216902B2 (en) * 2009-08-06 2012-07-10 International Business Machines Corporation Nanomesh SRAM cell
US8415884B2 (en) 2009-09-08 2013-04-09 Tokyo Electron Limited Stable surface wave plasma source
US8980111B2 (en) * 2012-05-15 2015-03-17 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns
WO2014197324A1 (en) * 2013-06-04 2014-12-11 Tokyo Electron Limited Mitigation of asymmetrical profile in self aligned patterning etch
TWI540650B (zh) * 2014-08-06 2016-07-01 聯華電子股份有限公司 鰭狀場效電晶體元件製造方法
US9165765B1 (en) * 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales
US9685332B2 (en) * 2014-10-17 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Iterative self-aligned patterning
US9449835B2 (en) * 2014-12-05 2016-09-20 Globalfoundries Inc. Methods of forming features having differing pitch spacing and critical dimensions
US9379017B1 (en) * 2015-01-12 2016-06-28 Globalfoundries Inc. Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP2014150268A (ja) * 2002-10-31 2014-08-21 Applied Materials Inc シリコン含有ハードマスクをエッチングする方法
JP2008511991A (ja) * 2004-09-01 2008-04-17 マイクロン テクノロジー，インコーポレイテッド マスク材料の変換
JP2010199573A (ja) * 2009-02-02 2010-09-09 Sumitomo Electric Ind Ltd 半導体光デバイスの製造方法
JP2011065136A (ja) * 2009-06-26 2011-03-31 Rohm & Haas Electronic Materials Llc 自己整合型スペーサー多重パターニング方法
JP2011066393A (ja) * 2009-06-26 2011-03-31 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法
JP2011129874A (ja) * 2009-11-19 2011-06-30 Toshiba Corp パターン形成方法及びパターン形成装置
JP2014511575A (ja) * 2011-03-01 2014-05-15 アプライド マテリアルズ インコーポレイテッド デュアルロードロック構成内の除害及びストリップ処理チャンバ
JP2013012546A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
JP2013153064A (ja) * 2012-01-25 2013-08-08 Toshiba Corp 半導体装置の製造方法
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
US20140083972A1 (en) * 2012-09-27 2014-03-27 Tokyo Electron Limited Pattern forming method
JP2014096494A (ja) * 2012-11-09 2014-05-22 Dainippon Printing Co Ltd パターン形成方法
JP2014145634A (ja) * 2013-01-29 2014-08-14 Hitachi High-Technologies Corp パターン評価装置、及び、パターン評価装置を備えた外観検査装置
JP2014216535A (ja) * 2013-04-26 2014-11-17 東京エレクトロン株式会社 エッチング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180057561A (ko) * 2016-11-22 2018-05-30 도쿄엘렉트론가부시키가이샤 패턴 형성 방법
JP2018084644A (ja) * 2016-11-22 2018-05-31 東京エレクトロン株式会社 パターン形成方法
JP6994828B2 (ja) 2016-11-22 2022-02-04 東京エレクトロン株式会社 パターン形成方法
KR102400925B1 (ko) 2016-11-22 2022-05-20 도쿄엘렉트론가부시키가이샤 패턴 형성 방법
KR20190030182A (ko) * 2017-09-13 2019-03-21 도쿄엘렉트론가부시키가이샤 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
KR102412439B1 (ko) 2017-09-13 2022-06-22 도쿄엘렉트론가부시키가이샤 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
JP2021518675A (ja) * 2018-03-20 2021-08-02 東京エレクトロン株式会社 プラットフォーム、及び統合的エンドツーエンド自己整合マルチパターニングプロセスの操作方法
JP7395094B2 (ja) 2018-03-20 2023-12-11 東京エレクトロン株式会社 プラットフォーム、及び統合的エンドツーエンド自己整合マルチパターニングプロセスの操作方法
WO2022132413A1 (en) * 2020-12-15 2022-06-23 Applied Materials, Inc. Tin oxide and tin carbide materials for semiconductor patterning applications

Also Published As

Publication number Publication date
US9673059B2 (en) 2017-06-06
KR20160094893A (ko) 2016-08-10
TWI596654B (zh) 2017-08-21
TW201642311A (zh) 2016-12-01
US20160225640A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US9673059B2 (en) Method for increasing pattern density in self-aligned patterning integration schemes
JP2016143890A5 (ja)
US8808562B2 (en) Dry metal etching method
US9443731B1 (en) Material processing to achieve sub-10nm patterning
TWI524419B (zh) 具有減小的側壁間隔物薄型化之高選擇性間隔物蝕刻程序
TWI679674B (zh) 蝕刻基板的方法
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
US8974684B2 (en) Synchronous embedded radio frequency pulsing for plasma etching
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
US8946030B2 (en) Method for forming dummy gate
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
TWI555080B (zh) Dry etching method
US9570312B2 (en) Plasma etching method
TW201630068A (zh) 電漿蝕刻方法
JP7110034B2 (ja) エッチングする方法及びプラズマ処理装置
JP6877316B2 (ja) エッチング方法
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
TW202209476A (zh) 用於光阻底層應用之矽碳化物膜的乾式蝕刻方法
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171215

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131