CN1388571A - 介电层的蚀刻制程 - Google Patents
介电层的蚀刻制程 Download PDFInfo
- Publication number
- CN1388571A CN1388571A CN 01118337 CN01118337A CN1388571A CN 1388571 A CN1388571 A CN 1388571A CN 01118337 CN01118337 CN 01118337 CN 01118337 A CN01118337 A CN 01118337A CN 1388571 A CN1388571 A CN 1388571A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- etch process
- layer
- processing procedure
- silicon base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种介电层的蚀刻制程,是对一硅基底表面的一介电层进行一富高分子的电浆蚀刻制程,以去除掉部分的介电层,并于介电层与硅基底的曝露表面上形成高分子薄膜;对高分子薄膜进行氧电浆处理,以使其结构松散;最后进行湿蚀刻制程,将高分子薄膜完全去除,并同时去除掉残留在硅基底表面的介电层。通过富高分子的电浆蚀刻制程去除第二介电层,并额外利用氧电浆处理高分子薄膜,增加蚀刻终点的稳定度,并降低离子轰击现象所产生的破坏,确保后续的湿蚀刻制程可完全去除第一介电层的效果。
Description
本发明是有关于一种蚀刻制程，特别有关于一种介电层的蚀刻制程，以增加蚀刻制程的稳定度，并降低离子轰击现象所产生的破坏。
众所周知，在半导体制程中，干蚀刻制程主要是利用电浆所产生的离子轰击(ion bombardment)现象来进行非等向性蚀刻，以使垂直方向的蚀刻速率远大于横向的蚀刻速率。目前对氧化硅、氮化硅或一般介电层所进行的干蚀刻制程，大多使用含有氟化碳的电浆来执行，其中电浆内的氟原子会与硅原子进行蚀刻反应，而电浆中的碳原子会与硅原子进行高分子反应，因此电浆蚀刻可谓是蚀刻反应与高分子反应所构成。只要适当地调整氟化碳电浆对薄膜的离子轰击强度与高分子生成量，便可以获得较佳的蚀刻率、蚀刻选择比。其主要缺陷在于：
强烈的离子轰击会破坏薄膜或硅基材的结构与电性，尤其随着半导体组件的积集度提高与尺寸缩小，电浆所产生的破坏现象会益加严重。
参阅图1-图4所示，传统技术提出一种富高分子(polymer-rich)的电浆蚀刻制程来制作侧壁子(spacer)。如图1所示，在硅基底10表面的预定区域上包含有一闸极绝缘层12以及一闸极层14，通过沉积、微影、蚀刻等制程所定义形成的图案。传统的制作侧壁子的方式，是先于硅基底10表面上形成一介电层16，可由氧化硅或氮化硅所构成，以覆盖住闸极层14、闸极绝缘层12以及硅基底10的曝露表面。
然后，如图2所示，进行一富高分子的电浆蚀刻制程，通过调降氟化碳电浆的F/C原子比例，可使电浆蚀刻过程比较倾向于形成高分子。如此一来，当位于闸极层14顶部与硅基底10表面的介电层16被蚀刻去除之后，整个硅基底10表面上会沉积有一高分子薄膜18。
最后，如图3所示，进行一湿蚀刻制程，将硅基底10浸泡于蚀刻溶液中，如缓冲氧化蚀刻溶液(BOE)或氢氟酸(HF，DHF)，通过化学反应将高分子薄膜18去除，而残留于闸极层14侧壁的介电层16则成为一侧壁子结构。
该传统蚀刻方法可以通过高分子薄膜18的沉积，来减少电浆蚀刻过程中离子轰击对硅基底10与介电层16的破坏，以确保硅基底10与介电层16的结构与电性品质。其主要缺陷在于：
高分子薄膜18的沉积厚度约为150-200A，仅以一般的蚀刻溶液并无法确保高分子薄膜18的去除效果，因此仍将有部分高分子薄膜18会残留，如图4所示。若是通过增加蚀刻溶液的浓度或是延长浸泡时间去除高分子薄膜18，则会有蚀刻终点不易控制、制程成本增加以及延长整个制作时间等问题发生。
本发明的目的在于提出一种介电层的蚀刻制程，通过额外的氧电浆处理减少高分子薄膜的沉积厚度，以确保后续蚀刻制程对高分子薄膜的去除目的。
本发明的目的是这样实现的：一种介电层的蚀刻制程，其特征在于：它包括如下步骤：
(1)提供一硅基底，其表面上覆盖有一介电层；
(2)对该介电层进行一富高分子的电浆蚀刻制程，以去除掉部分的该介电层，并于该介电层与硅基底的曝露表面上形成一高分子薄膜；
(3)对该高分子薄膜进行一氧电浆处理；
(4)进行一湿蚀刻制程，以将该高分子薄膜完全去除。
该富高分子的电浆蚀刻制程是以一氟甲烷与氧气为主要的反应气体的处理。该氧电浆处理是以氧气与氩气为主要的反应气体的处理。该氧电浆处理的温度范围为200℃-300℃。该氧电浆处理使该高分子薄膜的厚度变薄。该湿蚀刻制程是将该硅基底浸泡于缓冲氧化蚀刻溶剂中。该介电层是由下列的任一种介电材质所构成：氧化硅、氮化硅或氧化硅/氮化硅/氧化硅结构。该硅基底表面上包含有一闸极绝缘层，一闸极层是定义形成于该闸极绝缘层表面上，该介电层硅覆盖于该闸极层与硅基底的曝露表面上。该富高分子电浆蚀刻制程，是将该闸极层顶部的介电层去除，且将该硅基底上的部分介电层去除，以使该介电层残留于闸极层的侧壁上。该富高分子电浆蚀刻制程，是使该高分子薄膜形成于该闸极层顶部、该闸极层侧壁的介电层表面上以及该硅基底表面所残留的该介电层表面上。该湿蚀刻制程是将残留于该硅基底的介电层完全去除。
本发明的主要优点是通过富高分子的电浆蚀刻制程去除第二介电层，并额外利用氧电浆处理高分子薄膜，除了可以增加蚀刻终点的稳定度，并降低离子轰击现象所产生的破坏之外，更可以确保后续的湿蚀刻制程可完全去除高分子薄膜及硅基底表面的第一介电层的效果；不仅能应用在侧壁子的制作上，也可以应用在自我对准硅化物的阻障区的蚀刻制程中，以及EPROM或EEPROM或FLASH等产品的氧化硅/氮化硅/氧化硅结构的制作上。
下面结合较佳实施例和附图进一步说明。
图1-图4是传统侧壁子的制作方法的示意图。
图5-图9是本发明侧壁子的制作方法的示意图。
参阅图5-图9，本发明侧壁子的制作方法包括如下步骤：
如图5所示，在硅基底20表面的预定区域上包含有一闸极绝缘层22以及一闸极层24，是通过沉积、微影、蚀刻等制程所定义形成的图案。
如图6所示，本发明的制作侧壁子的方式是先于硅基底20表面上形成一第一介电层26，是由氧化硅所构成，以覆盖位闸极层24、闸极绝缘层22以及硅基底20的曝露表面。然后在第一介电层26的表面上沉积一第二介电层28，是由氮化硅所构成；
如图7所示，接着进行一富高分子的电浆蚀刻制程，其操作参数为：高电压为60-70mt、低操作功率、以一氟甲烷(CH3F)、氧气(O2)为主要反应气体，通过调整一氟甲烷与氧气比例、控制适当的蚀刻时间，可使电浆蚀刻过程比较倾向于形成高分子。如此一来，当位于闸极层24顶部的第二介电层28与第一介电层26被蚀刻去除时，位于硅基底20表面的第二介电层28被蚀刻去除之后，硅基底20表面所残留的第一介电层26上闸极层24侧壁的第二介电层26上、以及间极层24顶部均会沉积有一高分子薄膜30，厚度约为150-200A；
如图8所示，接着，对高分子薄膜30进行一氧电浆处理，其操作参数为：高温达250-270℃、低操作功率、以氧气与氩气为主要反应气体，便可以破坏高分子薄膜30的表面结构，形成一结构较为松散的高分子薄膜30，以便后续去除高分子薄膜30及硅基底20表面所残留的第一介电层26，由于氧电浆处理所产生的离子轰击现象的破坏较小，故本发明较佳的方式乃选择采用氧电浆处理；
最后，如图9所示，进行一湿蚀刻制程，是将硅基底20浸泡于一蚀刻溶液中，如：缓冲氧化蚀刻溶剂(BOE)，通过化学反应将残余的高分子薄膜30及硅基底20表面所残留的第一介电层26去除，而残留于闸极层24侧壁的第一介电层26与第二介电层28则成为一侧壁子结构。
本发明通过富高分子的电浆蚀刻制程去除第二介电层28，并额外利用氧电浆处理高分子薄膜30，除了可以增加蚀刻终点的稳定度，并降低离子轰击现象所产生的破坏之外，更可以确保后续的湿蚀刻制程可完全去除高分子薄膜30及硅基底20表面的第一介电层26的效果。
除此之外，本发明的介电层的蚀刻制程不仅能应用在侧壁子的制作上，也可以应用在自我对准硅化物的阻障区的蚀刻制程中，以及EPROM或EEPROM或FLASH等产品的ONO(氧化硅/氮化硅/氧化硅)结构的制作上。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，所作的更动与润饰，都属于本发明的保护范围之内。
Claims (11)
1、一种介电层的蚀刻制程，其特征在于：它包括如下步骤：
(1)提供一硅基底，其表面上覆盖有一介电层；
(2)对该介电层进行一富高分子的电浆蚀刻制程，以去除掉部分的该介电层，并于该介电层与硅基底的曝露表面上形成一高分子薄膜；
(3)对该高分子薄膜进行一氧电浆处理；
(4)进行一湿蚀刻制程，以将该高分子薄膜完全去除。
2、如权利要求1所述的介电层的蚀刻制程，其特征在于：该富高分子的电浆蚀刻制程是以一氟甲烷与氧气为主要的反应气体的处理。
3、如权利要求1所述的介电层的蚀刻制程，其特征在于：该氧电浆处理是以氧气与氩气为主要的反应气体的处理。
4、如权利要求1所述的介电层的蚀刻制程，其特征在于：该氧电浆处理的温度范围为200℃-300℃。
5、如权利要求1所述的介电层的蚀刻制程，其特征在于：该氧电浆处理使该高分子薄膜的厚度变薄。
6、如权利要求1所述的介电层的蚀刻制程，其特征在于：该湿蚀刻制程是将该硅基底浸泡于缓冲氧化蚀刻溶剂中。
7、如权利要求1所述的介电层的蚀刻制程，其特征在于：该介电层是由下列的任一种介电材质所构成：氧化硅、氮化硅或氧化硅/氮化硅/氧化硅结构。
8、如权利要求1所述的介电层的蚀刻制程，其特征在于：该硅基底表面上包含有一闸极绝缘层，一闸极层是定义形成于该闸极绝缘层表面上，该介电层覆盖于该闸极层与硅基底的曝露表面上。
9、如权利要求1所述的介电层的蚀刻制程，其特征在于：该富高分子电浆蚀刻制程，是将该闸极层顶部的介电层去除，且将该硅基底上的部分介电层去除，以使该介电层残留于该闸极层的侧壁上。
10、如权利要求1所述的介电层的蚀刻制程，其特征在于：该富高分子电浆蚀刻制程，是使该高分子薄膜形成于该闸极层顶部、该闸极层侧壁的介电层表面上以及该硅基底表面所残留的介电层表面上。
11、如权利要求1所述的介电层的蚀刻制程，其特征在于：该湿蚀刻制程是将残留于该硅基底的介电层完全去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01118337 CN1388571A (zh) | 2001-05-24 | 2001-05-24 | 介电层的蚀刻制程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01118337 CN1388571A (zh) | 2001-05-24 | 2001-05-24 | 介电层的蚀刻制程 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1388571A true CN1388571A (zh) | 2003-01-01 |
Family
ID=4663114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01118337 Pending CN1388571A (zh) | 2001-05-24 | 2001-05-24 | 介电层的蚀刻制程 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1388571A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100339756C (zh) * | 2003-03-11 | 2007-09-26 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法 |
| CN102800578A (zh) * | 2011-05-27 | 2012-11-28 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
| CN103828029A (zh) * | 2011-09-29 | 2014-05-28 | 东京毅力科创株式会社 | 堆积物去除方法 |
-
2001
- 2001-05-24 CN CN 01118337 patent/CN1388571A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100339756C (zh) * | 2003-03-11 | 2007-09-26 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法 |
| CN102800578A (zh) * | 2011-05-27 | 2012-11-28 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
| CN103828029A (zh) * | 2011-09-29 | 2014-05-28 | 东京毅力科创株式会社 | 堆积物去除方法 |
| CN103828029B (zh) * | 2011-09-29 | 2016-06-15 | 东京毅力科创株式会社 | 堆积物去除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255405B1 (ko) | 드라이에칭방법 | |
| US5567658A (en) | Method for minimizing peeling at the surface of spin-on glasses | |
| CN1388571A (zh) | 介电层的蚀刻制程 | |
| CN1797718A (zh) | 在半导体基底的金属结构表面去除残余物的方法 | |
| KR100415516B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2005057276A (ja) | Ｈｉｇｈ−ｋ物質を選択的に除去する方法 | |
| KR20060049188A (ko) | 커패시터 및 그 제조 방법 | |
| CN1758421A (zh) | 在半导体装置中形成介电层的方法 | |
| JPH11111695A (ja) | 白金薄膜パターンの形成方法及び半導体装置の製造方法 | |
| JPH0897190A (ja) | 透明導電性膜のドライエッチング方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| CN102091703A (zh) | 清洗刻蚀腔室侧壁聚合物的方法及接触孔的形成方法 | |
| TW518688B (en) | Etching process of dielectric layer | |
| KR100373161B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN1048356C (zh) | 砷化镓表面钝化膜的自体生长方法 | |
| KR100373163B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100504554B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH07335614A (ja) | 薄膜のドライエッチング方法 | |
| KR0158656B1 (ko) | 반도체 제조에 이용되는 습식 식각방법 | |
| KR970030818A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN1156895C (zh) | 快擦写存储单元浮置栅极的制造方法 | |
| KR101574250B1 (ko) | 불소계 유도 결합 플라즈마 에칭에 의한 백금 박막의 마이크로 패턴 제조 방법 | |
| JP3213469B2 (ja) | 金属層付き硬質炭素膜および該硬質炭素膜を使用したｍｉｍ素子 | |
| KR19990000637A (ko) | 반도체장치의 백금막 식각방법 | |
| CN1299337C (zh) | 用于非易失性存储器的氧－氮－氧介电层制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |