JP2002009148A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002009148A
JP2002009148A JP2000190620A JP2000190620A JP2002009148A JP 2002009148 A JP2002009148 A JP 2002009148A JP 2000190620 A JP2000190620 A JP 2000190620A JP 2000190620 A JP2000190620 A JP 2000190620A JP 2002009148 A JP2002009148 A JP 2002009148A
Authority
JP
Japan
Prior art keywords
film layer
siof
forming
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000190620A
Other languages
English (en)
Inventor
Akira Shimizu
亮 清水
Noritoshi Ozaki
文紀 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Priority to JP2000190620A priority Critical patent/JP2002009148A/ja
Priority to US09/881,255 priority patent/US6645873B2/en
Priority to EP01305281A priority patent/EP1168425A3/en
Priority to KR1020010034991A priority patent/KR20010114173A/ko
Priority to TW090114929A priority patent/TW587285B/zh
Publication of JP2002009148A publication Critical patent/JP2002009148A/ja
Priority to US10/365,756 priority patent/US6737357B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】高い選択性を有する酸化膜を使用して選択エッ
チング処理を行うことにより、比誘電率が限りなく1に
近い中空構造の層間絶縁膜を形成する半導体装置の製造
方法を提供する。 【解決手段】本発明に係る方法は、多層配線の層間絶縁
膜を中空構造にて形成する半導体装置の製造方法であっ
て、(a)配線2上にSiOF膜層1を形成する工程と、(b)SiOF
膜層1上にキャップ膜層3を形成する工程と、(c)キャッ
プ膜層3及びSiOF膜層1を貫通して、コンタクトホール4
を形成する工程と、(d)コンタクトホール4を充填しかつ
配線2まで届くようにコンタクトプラグ5を形成する工程
と、(e)キャップ膜層3に所定の大きさの開口部6を形成
する工程と、(f)コンタクトプラグ5上に位置合わせして
配線7を形成する工程と、(g)上記工程(a)から(f)を所定
の回数だけ繰り返す工程と、(h)多層構造の各段のSiOF
層をすべて選択エッチングする工程と、(i)最上段のキ
ャップ膜層の開口部を封孔10する工程と、から成る。エ
ッチングガスとしてHFのみが使用される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にフッ素添加シリコン酸化膜(以下、Si
OFという)を犠牲膜とする選択エッチングを利用して、
中空構造の層間絶縁膜を形成する方法に関する。
【0002】
【従来技術及び発明が解決しようとする課題】近年、半
導体装置の高集積化に伴い高速化が図られ、相対的に配
線のもつRC遅延が信号処理時間の大半を支配するように
なっている。RC遅延を抑える手段として配線容量の低減
が挙げられる。低誘電率材料としては従来より、フッ素
ドープSiO2、ポーラスSiO2、有機膜若しくは多孔質膜等
が検討されている。しかし、これらの材料は加工が困難
な点や耐熱性不足の問題を有しており、それらが工程数
の増加若しくは信頼性の低下を引き起こし実用化には至
っていない。また、これらの材料の比誘電率は3.4〜3.8
の値を示すが、今後の半導体装置の要求仕様からはこれ
らの値では十分とはいえない。そこで、中空構造の層間
絶縁膜を使用した配線技術が提案されている。
【0003】しかし、SiO2膜を使用して中空層若しくは
ボイドを形成することによって低誘電率化を図る従来の
手法では、下層配線に対してビアの合わせずれが生じた
ままビアを開口すると、開口部が中空部分に貫通し、ビ
アの埋め込み材料が中空部分に流入し、ビア部の接続不
良を起こすという問題がある。また、中空部分の高さが
高くなり、CMP(Chemical Mechanical Polishing)で層間
絶縁膜を研磨する工程において中空部が露出し、上層配
線の断線若しくは短絡を生じるとう問題がある。
【0004】一方、選択エッチングにより配線間を空洞
化させることによって低誘電率化を図るという手法があ
る。選択エッチング処理では、ノンドープシリコン酸化
膜(以下、NSGという)との選択性を得るために、リン
ドープ酸化膜(以下、PSGという)若しくはリンボロン
ドープ酸化膜(以下、BPSGという)等が使用される。選
択エッチングは原理的に以下に示す2つの化学反応によ
って生じる。 SiO2(P2O5)+4HF→SiF4+2H2O・・・・・(1) P2O5+3H2O→2H3PO4・・・・・・・・・(2) 上記化学反応(1)はPSG若しくはBPSGがHFによってエ
ッチングされる初期に生じるものであり、化学反応
(2)はその後に生じるリン酸生成反応を示す。化学反
応(1)によって生じたH2Oと、PSG若しくはBPSG中のP2
O5が化学反応(2)を起こしリン酸層が形成される。そ
のリン酸層中でのみHFが効果的にイオン化されるために
PSG若しくはBPSGが選択的にエッチングされるのであ
る。
【0005】しかし、この方法では、化学反応(2)で
生成されたリン酸が少量のHFを含みかつ蒸気圧が低いた
めにエッチング処理後も半導体基板上に残留し、装置か
ら出すと大気中の水分を吸収してNSGをエッチングして
しまうという問題がある。また、NSGのエッチングを防
止するために、エッチング処理終了後に速やかに半導体
基板を純水で洗浄する必要があるが、それによって工程
数が増加しプロセス安定性が低下するという問題もあ
る。
【0006】したがって、本発明の目的は、高い選択性
を有する酸化膜を使用して選択エッチング処理を行うこ
とにより、比誘電率が限りなく1に近い中空構造の層間
絶縁膜を形成する半導体装置の製造方法を提供すること
である。
【0007】また、本発明の他の目的は、残渣を残さず
かつ工程数を増やすことなく選択エッチング処理を行う
ことにより、高いプロセス安定性を保ちながら中空構造
の層間絶縁膜を形成する半導体装置の製造方法を提供す
ることである。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体基板の処理方法は以下の工程か
ら成る。
【0009】本発明に係る多層配線の層間絶縁膜を中空
構造にて形成する半導体装置の製造方法は、層間絶縁膜
を選択エッチング処理する工程を含み、層間絶縁膜とし
てSiOFを使用することを特徴とする。
【0010】具体的には、当該方法は、(a)配線上にSiO
F膜層を形成する工程と、(b)SiOF膜層上にキャップ膜層
を形成する工程と、(c)キャップ膜層及びSiOF膜層を貫
通して、コンタクトホールを形成する工程と、(d)コン
タクトホールを充填しかつ配線まで届くようにコンタク
トプラグを形成する工程と、(e)キャップ膜層に所定の
大きさの開口部を形成する工程と、(f)コンタクトプラ
グ上に位置合わせして配線を形成する工程と、(g)工程
(a)から(f)を所定の回数だけ繰り返す工程と、(h)多層
構造の各段のSiOF層をすべて選択エッチングする工程
と、(i)最上段のキャップ膜層の開口部を封孔する工程
と、から成る。
【0011】具体的には、キャップ膜層は、ポリシリコ
ン、アモルファスシリコン、SiN、SiON、SiO、有機膜ま
たは多孔質膜のいずれかである。
【0012】好適には、SiOF層を選択エッチングする工
程において、エッチングガスとしてHFのみを使用する。
【0013】また好適には、選択エッチング処理が1〜
10Torrの圧力範囲で実行される。
【0014】具体的には、キャップ膜層の開口部を封孔
する工程が、Si選択成長法により開口部にポリシリコン
を形成することから成る。
【0015】また、キャップ膜層の開口部を封孔する工
程は、ステップカバレッジの悪いSiO2膜をプラズマCVD
法により成膜することから成る。
【0016】
【発明の実施の態様】本発明に係る方法は、多層配線の
層間絶縁膜を中空構造にて形成する半導体装置の製造方
法であって、前記層間絶縁膜を選択エッチング処理する
工程を含み、前記層間絶縁膜としてSiOFを使用すること
を特徴とする。ここで、SiOFについて簡単に説明する。
【0017】プラズマCVD法を用いて成膜したフッ素添
加シリコン酸化膜(SiOF)は高い吸湿性を示すが、その
吸湿現象は、膜中ボアへのH2Oの侵入に始まり、続いてH
2OのSi−OH及びSi−Fへの水素結合、さらにSi−F2結合
とH2Oの間で、 Si−F2+H2O→F−Si−OH+HF・・・・・・(3) という加水分解反応が起こり、膜中にF−Si−OH及びHF
が形成されるという過程で進行すると考えられている。
空気中のH2O分子を取り込んで一度吸湿したSiOF膜は、
膜中に−OH基及びH2O分子を有している。これらと反応
チャンバに導入されたHFガスとが反応することでHFがイ
オン化し、 SiOF+HF→SiF4+H2O・・・・・・・・・・(4) というエッチング反応が生じる。化学反応式(4)によ
り発生したH2Oは、さらに雰囲気中のHFと反応しエッチ
ングが促進される。
【0018】化学反応式(4)から明らかなように、吸
湿したSiOF膜は、エッチングの際に従来の酸化膜が必要
としたH2Oを必要としない。したがって、HFのみをエッ
チングガスに使用することでSiOF以外の酸化膜種のエッ
チングを抑制することができ、選択性を向上させること
ができる。化学反応式(4)の反応でできた生成物であ
るSiF4及びH2Oは、エッチング処理後に反応チャンバ内
を真空排気することによって気体として排気されるの
で、残渣若しくは副生成物が生じることもなく、エッチ
ング処理後の純水洗浄も必要ではない。
【0019】このように、本願発明は吸湿性を有するSi
OF膜を選択エッチングの犠牲膜として使用することによ
って、多層配線の層間絶縁膜を中空構造にて形成しよう
とするものである。
【0020】以下、図面を参照しながら本願発明を詳細
に説明する。図1(a)〜(i)は本発明に係る多層配線の層
間絶縁膜を中空構造にて形成する方法の好適実施例の工
程を略示したものである。本発明に係る方法は以下の工
程から成る。
【0021】工程(a):下部配線2上にSiOFを成膜する。
SiOF膜1は、モノシラン(SiH4)、亜酸化二窒素(N2O)、4
フッ化シラン(SiF4)及びHe若しくはArガスを材料ガスと
してプラズマCVD装置によって成膜する。この際配線材
料がHFに対し腐食性を示す場合(例えば、Al配線等)に
はバリアー層を形成しておく。
【0022】工程(b):SiOF膜1の上にキャップ膜3を形
成する。キャップ膜3の材料として、ポリシリコン、ア
モルファスシリコン、SiN、SiON、SiO、有機膜若しくは
多孔質膜を用いることができる。また,以下の工程(i)
で説明するように、Si選択成長法により封孔できる他の
材料を用いることもできる。
【0023】工程(c):キャップ膜層3及びSiOF膜層1を
貫通してコンタクトホール4を形成する。またこの際、
配線間を中空構造とした場合に強度が問題となるような
配線レイアウトならば、梁を入れるためのパターンを同
時に形成しておく。
【0024】工程(d):コンタクトホール4を充填しかつ
配線2まで届くようにコンタクトプラグ5を形成する。ま
た、工程(c)で梁を入れるパターンを形成した場合には
同時に梁が形成される。該梁はコンタクトプラグと材料
が同一であるが、配線どうしを電気的に接続するもので
はない。
【0025】工程(e):キャップ膜3上に犠牲膜(SiOF)を
エッチングするための開口部6を形成する。該開口部6は
コンタクトプラグ5若しくは上部配線が形成される領域
を避けて形成される(図2(a)参照)。開口部6のサイズ
及び個数は犠牲膜(SiOF)の厚さ等により適宜選択され
る。ただし、開口部6のサイズは、後に封孔するために
キャップ膜の膜厚の4分の1以下とすることが望まし
い。
【0026】工程(f):コンタクトプラグ5の上部に位置
合わせして上部配線7が形成される。
【0027】工程(g):工程(a)〜(f)を所定の回数だけ
繰り返すことにより、層間絶縁膜をSiOFとする多層配線
(2,7,8)が形成される。
【0028】工程(h):100%HFを用いて、各段のSiOF膜
1をすべて選択的にエッチングすることにより真空の中
空構造9を形成する。エッチング圧力を1〜10Torr
(好適には1〜5Torr)とすることで、エッチング反応
で生じたSiF4及びH2O等が半導体基板上に残留せずに除
去される。
【0029】工程(i):Si選択成長法を用いて、最上段
のキャップ膜3上の開口部6を選択的に封孔10する。温度
300℃〜560℃、高真空下(成膜時に1E-2Pa程度)
においてモノシラン(SiH4)を20sccm流しながら開口部6
のみにポリシリコンを成長させる。また、ステップカバ
レッジの悪いプラズマCVD法により最上段のキャップ層3
上にSiO2を成膜することで、開口部6を封孔することも
できる。
【0030】図2(a)は工程(e)における開口部6と下部
配線2の位置関係を3次元的に表したものであり、図2
(b)は本発明に係る方法により形成された中空構造の層
間絶縁膜を使用した多層配線の断面図を略示したもので
ある。多層配線の各段には層間絶縁膜として真空の中空
構造9が形成され、配線間比誘電率は限りなく1に近づ
く。
【0031】本発明に係る多層配線の層間絶縁膜を中空
構造にて形成する方法の他の実施例の工程が図3に示さ
れている。
【0032】工程(a):デバイスの層間絶縁膜部に、キ
ャップ膜31としてSiC若しくはSiNを成膜し、その上に低
誘電率膜32を成膜し、その上に再びキャップ膜31を成膜
し、さらにその上にSiOF膜30を成膜する。
【0033】工程(b):キャップ膜31及び低誘電率膜32
の開口部直径が、キャップ膜31及びSiOF膜30の開口部直
径より小さくなるように、段差を設けてエッチングす
る。
【0034】工程(c):工程(b)の開口部の表面にTiN若
しくはTa系の材料を用いてCu配線のためのバリアメタル
膜33を成膜する。さらにその上にCuを成膜し、その後CM
Pを行う。
【0035】工程(d):キャップ膜31として疎水性を有
するSiC若しくはSiNを再度成膜し、該キャップ膜上に直
径がキャップ膜の膜厚の4分の1以下の開口部35を形成
する。該開口部35は配線部及びコンタクトホール部にあ
たる場所を避けて形成される。
【0036】工程(e):SiOF膜30を選択エッチングし、
空間層36を形成する。
【0037】工程(f):キャップ膜31の上に低誘電率の
層間絶縁膜32を成膜し、さらにキャップ膜を再度成膜
し、その上にSiOF膜30を成膜する。
【0038】工程(g):工程(b)〜(f)を繰り返し、真空
の中空構造の層間絶縁膜を使用した多層配線を形成す
る。最上段のキャップ膜の開口部はSi選択成長法若しく
はステップカバレッジの悪いプラズマCVD法により封孔3
7する。
【0039】本実施例によれば、コンタクト部と配線部
を同時に形成することができるため工程数が減少し、か
つ配線間を真空の空間層と低誘電率層で満たすことによ
り配線間比誘電率の低い多層配線構造を形成することが
できる。
【0040】
【効果】本発明に係る方法によれば、エッチングの犠牲
膜としてSiOFを使用することによって、高い選択性を得
ることができ、比誘電率が限りなく1に近い中空構造の
層間絶縁膜を形成することができる。
【0041】また、本発明に係る方法によれば、純水洗
浄工程が不要となり、残渣を残さずかつ工程数を増やす
ことなく選択エッチング処理を行うことができるため、
高いプロセス安定性を保ちながら中空構造の層間絶縁膜
を形成することができる。
【図面の簡単な説明】
【図1】図1(a)〜(i)は、本発明に係る方法の好適実施
例の工程を略示したものである。
【図2】図2(a)は、下部配線とキャップ膜の開口部と
の位置関係を3次元的に示したものであり、図2(b)
は、好適実施例により形成された多層配線構造の断面図
を略示したものである。
【図3】図3(a)〜(g)は、本発明に係る方法の他の実施
例の工程を略示したものである。
【符号の説明】
1SiOF膜 2配線 3キャップ膜 4コンタクトホール 5コンタクトプラグ 6開口部 7配線 8配線 9中空構造 10封孔

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】多層配線の層間絶縁膜を中空構造にて形成
    する半導体装置の製造方法であって、前記層間絶縁膜を
    選択エッチング処理する工程を含み、前記層間絶縁膜と
    してSiOFを使用することを特徴とする方法。
  2. 【請求項2】請求項1に記載の方法であって、エッチン
    グガスとしてHFのみを使用するところの方法。
  3. 【請求項3】請求項2に記載の方法であって、前記選択
    エッチング処理が1〜10Torrの圧力範囲で実行される
    ところの方法。
  4. 【請求項4】多層配線の層間絶縁膜を中空構造にて形成
    する半導体装置の製造方法であって、 (a)配線上にSiOF膜層を形成する工程と、 (b)前記SiOF膜層上にキャップ膜層を形成する工程と、 (c)前記キャップ膜層及び前記SiOF膜層を貫通して、コ
    ンタクトホールを形成する工程と、 (d)前記コンタクトホールを充填しかつ前記配線まで届
    くようにコンタクトプラグを形成する工程と、 (e)前記キャップ膜層に所定の大きさの開口部を形成す
    る工程と、 (f)前記コンタクトプラグ上に位置合わせして配線を形
    成する工程と、 (g)前記工程(a)から(f)を所定の回数だけ繰り返す工程
    と、 (h)多層構造の各段の前記SiOF層をすべて選択エッチン
    グする工程と、 (i)最上段の前記キャップ膜層の開口部を封孔する工程
    と、から成る方法。
  5. 【請求項5】請求項4に記載の方法であって、前記キャ
    ップ膜層は、ポリシリコン、アモルファスシリコン、Si
    N、SiON、SiO、有機膜または多孔質膜のいずれかである
    ところの方法。
  6. 【請求項6】請求項4に記載の方法であって、前記SiOF
    層を選択エッチングする工程は、エッチングガスとして
    HFのみを使用するところの方法。
  7. 【請求項7】請求項6に記載の方法であって、前記選択
    エッチング処理が1〜10Torrの圧力範囲で実行される
    ところの方法。
  8. 【請求項8】請求項4に記載の方法であって、前記キャ
    ップ膜層の開口部を封孔する工程が、Si選択成長法によ
    り開口部にポリシリコンを形成することから成るところ
    の方法。
  9. 【請求項9】請求項4に記載の方法であって、前記キャ
    ップ膜層の開口部を封孔する工程が、ステップカバレッ
    ジの悪いSiO2膜をプラズマCVD法により成膜することか
    ら成るところの方法。
JP2000190620A 2000-06-21 2000-06-26 半導体装置の製造方法 Pending JP2002009148A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000190620A JP2002009148A (ja) 2000-06-26 2000-06-26 半導体装置の製造方法
US09/881,255 US6645873B2 (en) 2000-06-21 2001-06-14 Method for manufacturing a semiconductor device
EP01305281A EP1168425A3 (en) 2000-06-21 2001-06-18 Method for selectively etching a SiOF film
KR1020010034991A KR20010114173A (ko) 2000-06-21 2001-06-20 반도체 장치의 제조 방법
TW090114929A TW587285B (en) 2000-06-21 2001-06-20 Method for manufacturing a semiconductor device
US10/365,756 US6737357B2 (en) 2000-06-21 2003-02-12 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000190620A JP2002009148A (ja) 2000-06-26 2000-06-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002009148A true JP2002009148A (ja) 2002-01-11

Family

ID=18690060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000190620A Pending JP2002009148A (ja) 2000-06-21 2000-06-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002009148A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795092B2 (en) 2007-06-27 2010-09-14 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2011233926A (ja) * 2006-04-18 2011-11-17 Air Products And Chemicals Inc 制御された気孔を形成するための材料及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233926A (ja) * 2006-04-18 2011-11-17 Air Products And Chemicals Inc 制御された気孔を形成するための材料及び方法
US8846522B2 (en) 2006-04-18 2014-09-30 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US7795092B2 (en) 2007-06-27 2010-09-14 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR19990036161A (ko) 구조 내에 스페이서층을 형성하기 위한 방법
US20100330811A1 (en) Method for forming via holes
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US6645873B2 (en) Method for manufacturing a semiconductor device
JPH06177120A (ja) 層間絶縁膜の形成方法
US7569481B2 (en) Method for forming via-hole in semiconductor device
KR20040076697A (ko) 고밀도 플라즈마 화학기상증착 공정
US6417118B1 (en) Method for improving the moisture absorption of porous low dielectric film
JP2002009148A (ja) 半導体装置の製造方法
CN101989539B (zh) 电容器制作方法
US20080251931A1 (en) Multi cap layer and manufacturing method thereof
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
JP2000183051A (ja) 半導体装置の製造方法及び半導体装置
KR0149468B1 (ko) 반도체 장치의 제조방법
JP2004165660A (ja) 半導体素子の多孔性物質膜を形成する方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
KR100769205B1 (ko) 반도체 소자의 제조방법
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
JP4423021B2 (ja) 半導体素子の製造方法
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
JP2001223270A (ja) ビットラインの製造方法
JP2002009038A (ja) 半導体基板の処理方法
KR100326814B1 (ko) 반도체 소자의 금속배선간 층간 절연막 형성방법
JPH0927545A (ja) 半導体装置の製造方法