DE102013101114B4

DE102013101114B4 - Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Ablösen eines Resist nach einer Metallabscheidung

Info

Publication number: DE102013101114B4
Application number: DE102013101114.4A
Authority: DE
Inventors: Maik Stegemann
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-02-16
Filing date: 2013-02-05
Publication date: 2017-04-20
Anticipated expiration: 2033-02-06
Also published as: CN103258784A; US20130217223A1; DE102013101114A1; US8962469B2; CN103258784B

Abstract

Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer über einem Substrat (10) mit einer oberen Oberfläche angeordneten Keimschicht (210); Ausbilden einer strukturierten Resistschicht (220) über der Keimschicht (210); Ausbilden von Metalllinien (230) auf nicht von der strukturierten Resistschicht (220) bedeckten Gebieten der Keimschicht (210); und Entfernen der strukturierten Resistschicht (220) unter Verwendung eines eine oxidierende Spezies und eine reduzierende Spezies umfassenden Plasmaprozesses.

Description

Die vorliegende Erfindung betrifft allgemein Verfahren zum Ausbilden eines Halbleiterbauelements und insbesondere Verfahren zum Ablösen eines Resist nach einer Metallabscheidung.
Halbleiterbauelemente werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleiterbauelemente umfassen integrierte Schaltungen, die auf Halbleiterwafern ausgebildet werden, indem viele Arten von dünnen Materialfilmen über den Halbleiterwafern abgeschieden werden und die dünnen Materialfilme strukturiert werden, um die integrierten Schaltungen auszubilden.
Nach dem Herstellen verschiedener Bauelemente innerhalb eines Halbleitersubstrats werden diese Bauelemente durch Metallzwischenverbindungen zusammengeschaltet. Metallzwischenverbindungen werden über den Bauelementgebieten ausgebildet und werden in mehreren Schichten oder Ebenen, die als Metallisierungsebenen bezeichnet werden, ausgebildet. Metallzwischenverbindungen wurden in traditionellen Prozessen aus Aluminium hergestellt. Die Technologieskalierung hat das aggressive Reduzieren der Dicken der Metallzwischenverbindungen in den unteren Metallisierungsebenen erfordert. Die reduzierten Dicken führten zu erhöhten Widerständen dieser Metalllinien. Folglich wurden untere Metallisierungsebenen durch Kupfer ersetzt, dass einen niedrigeren Widerstand aufweist. Jedoch besteht die oberste Metallisierungsebene bei herkömmlichen Bauelementen aus Aluminium. Dies ist auf die Komplexität beim Integrieren von Kupfer in die oberste Metallisierungsebene zurückzuführen, die dicke Metalllinien erfordert.
Aus der Druckschrift US 5 059 278 A ist ein Verfahren zum selektiven Entfernen einer Keimschicht bei der Herstellung von Dünnschicht-Lese-Schreibköpfen auf Al2O3-Substrat bekannt, wobei eine elektrochemische Abscheidung von Kupfer in Resistmustern und ein Entfernen der Resistmuster in zwei Stufen offenbart ist.
Ferner offenbart die Druckschrift US 7 629 249 B2 ein Verfahren zur Herstellung von Mikrokontakten in Kontaktlöchern, wobei Resistmuster mittels trocknen oder nassen Prozessen entfernt werden.
Schließlich ist aus der Druckschrift US 6 180 518 B1 ein Verfahren zur Herstellung von Vias in einem dielektrischen Material bekannt, wobei ebenfalls Kontakte in Kontaktlöchern hergestellt werden. Das Entfernen eines Resistmusters erfolgt hierbei durch ein Plasma mit Wasserstoff, Wasser oder Formiergas mit geringem Sauerstoffanteil.
Es ist daher Aufgabe der vorliegenden Erfindung einfache und insbesondere wirkungsvolle Verfahren zum Ausbilden eines Halbleiterbauelements anzugeben, wobei ein Ablösen eines Resists nach einer Metallabscheidung einfach und kostengünstig realisierbar ist.
Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Anspruchs 1, 19, 23 oder 24 gelöst.
Weiterbildungen sind in den Unteransprüchen angegeben.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden einer Keimschicht über einer Dielektrikumsschicht und einer strukturierten Resistschicht über der Keimschicht. Als nächstes werden Metalllinien auf den nicht durch die strukturierte Resistschicht bedeckten Gebieten der Keimschicht ausgebildet. Die strukturierte Resistschicht wird unter Verwendung eines Plasmaprozesses entfernt, der eine oxidierende Spezies und eine reduzierende Spezies umfasst. Die reduzierende Spezies verhindert im Wesentlichen die Oxidation der Metalllinien und der Keimschicht während des Plasmaprozesses.
Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden einer Keimschicht über einer Dielektrikumsschicht und einer strukturierten Resistschicht über der Keimschicht. Metalllinien werden zwischen der strukturierten Resistschicht ausgebildet. Der erste Abschnitt der strukturierten Resistschicht wird unter Verwendung eines Plasmaprozesses in einem ersten Stadium des Plasmaprozesses entfernt. Der Plasmaprozess beinhaltet eine oxidierende Spezies und eine reduzierende Spezies während des ersten Stadiums. Metalloxidpartikel und/oder ein Metalloxidfilm, über den Metalllinien in dem ersten Stadium ausgebildet, werden während eines zweiten Stadiums des Plasmaprozesses entfernt. Die Plasmachemie während des zweiten Stadiums reduziert stärker als die Plasmachemie während des ersten Stadiums. Ein zweiter Abschnitt der strukturierten Resistschicht wird unter Verwendung des Plasmaprozesses in einem dritten Stadium des Plasmaprozesses entfernt. Der Plasmaprozess beinhaltet die oxidierenden Spezies und die reduzierenden Spezies während des dritten Stadiums.
Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden einer Metallkeimschicht über einer Dielektrikumsschicht und einer strukturierten Resistschicht über der Keimschicht. Unter Verwendung eines elektrochemischen Abscheidungsprozesses werden Metalllinien auf Gebieten der Keimschicht zwischen der strukturierten Resistschicht ausgebildet. Die strukturierte Resistschicht wird unter Verwendung eines Sauerstoff und Wasserdampf umfassenden Plasmaprozesses geätzt. Der Wasserdampf verhindert die Oxidation der Metalllinien und der Metallkeimschicht durch den Sauerstoff während des Plasmaprozesses. Die Strömungsrate des Wasserdampfs in die Plasmakammer beträgt mindestens das Doppelte einer Strömungsrate des Sauerstoffs in die Plasmakammer.
Das oben Gesagte hat die Merkmale einer Ausführungsform der vorliegenden Erfindung eher allgemein umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden möge. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden im Folgenden beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann versteht, dass die Konzeption und spezifische Ausführungsformen, die offenbart werden, ohne Weiteres als Basis genutzt werden können, um Strukturen oder Prozesse zu modifizieren oder andere Strukturen oder Prozesse auszulegen, um die gleichen Zwecke der vorliegenden Erfindung auszuführen. Der Fachmann erkennt außerdem, dass solche gleichwertigen Konstruktionen nicht von dem Gedanken und Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abweichen.
Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigen:
1, die die 1A und 1B enthält, eine Querschnittsansicht eines Halbleiterbauelements nach der Ausbildung der Bauelementgebiete und der meisten Metallisierungsebenen gemäß einer Ausführungsform der Erfindung;
2 das Halbleiterbauelement nach der Abscheidung einer Keimschicht und nach dem Ausbilden einer strukturierten Fotoresistschicht über der vorletzten Metallebene gemäß einer Ausführungsform der Erfindung;
3 das Halbleiterbauelement nach der elektrochemischen Abscheidung von Kupfer zum Ausbilden von Kupferlinien gemäß einer Ausführungsform der Erfindung;
4 das Halbleiterbauelement nach dem Ablösen der Fotoresistschicht gemäß einer Ausführungsform der Erfindung;
5 das Halbleiterbauelement nach dem Ätzen von Abschnitten der Keimschicht, die nicht mit Kupferlinien bedeckt sind, gemäß einer Ausführungsform der Erfindung;
6 das Halbleiterbauelement nach der Ausbildung einer Passivierungsschutzschicht gemäß einer Ausführungsform der Erfindung;
7 das Halbleiterbauelement nach dem Ätzen eines Abschnitts der Fotoresistschicht, wobei die Ausbildung einer Kupferoxidschicht gezeigt wird, gemäß einer alternativen Ausführungsform der Erfindung;
8 das Halbleiterbauelement nach einer reduzierenden Plasmaätzung, die etwaiges zuvor ausgebildetes Kupferoxid entfernt, gemäß der alternativen Ausführungsform der Erfindung; und
9, die die 9A–9F enthält, die Plasmaätzchemie für das Ablösen von Fotoresistschichten ohne das Beschädigen von Kupferlinien gemäß Ausführungsformen der Erfindung.
Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
Die vorliegende Erfindung wird bezüglich verschiedener Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich dem Ablösen einer strukturierten Fotoresistschicht nach einer elektrochemischen Kupferabscheidung. Die Erfindung kann jedoch auch auf andere Fälle angewendet werden, wenn dicke Schichten aus Resist oder anderen Materialien entfernt werden müssen, ohne benachbarte Strukturen zu beschädigen. Analog können Ausführungsformen der Erfindung auf andere Prozesse wie etwa Waferebenenprozesse zum Ausbilden von Umverdrahtungslinien, die eine benachbarte Schaltungsanordnung in einem System-On-Chip-Bauelement verbinden, angewendet werden.
Bei herkömmlichen Bauelementen bestehen die obersten Metalllinien wegen der Komplexität beim Integrieren von Kupfer aus Aluminium. Diese Komplexität ergibt sich, weil die für die obersten Metalllinien benötigten dicken Metalllinien mit dicken Metalllinien, beispielsweise größer als 5 µm, hergestellt werden müssen. Dies erfordert lange Zeiten für die Kupferabscheidung und das nachfolgende Ablösen der Fotoresistschichten. Insbesondere erfordert das Ausbilden dicker Kupferlinien die Abscheidung einer dickeren Resistschicht, weil die Resistschicht dicker sein muss als die Kupferlinien. Danach müssen nach dem Ausbilden der Kupferlinien diese dicken Fotoresistschichten restlos abgelöst werden, ohne benachbarte exponierte Kupferlinien und eine benachbarte Keimschicht zu beschädigen. Ausführungsformen der vorliegenden Erfindung überwinden mit dem Ablösen dicker Fotoresistschichten assoziierte Probleme.
Eine Ausführungsform der Erfindung zum Ablösen von Fotoresistschichten nach einer Kupferabscheidung wird unter Verwendung der 1–6 beschrieben. Eine alternative Ausführungsform der Erfindung zum Ablösen von Fotoresistschichten nach einer Kupferabscheidung wird unter Verwendung der 7–8 beschrieben. Die Prozessbedingungen für das Ablösen von Fotoresistschichten, ohne Kupferlinien und Keimschichten zu beschädigen, werden unter Verwendung von 9 beschrieben.
1, die die 1A und 1B enthält, zeigt eine Querschnittsansicht eines Chips nach der Ausbildung der Bauelementgebiete und der meisten Metallisierungsebenen gemäß einer Ausführungsform der Erfindung.
1 zeigt eine Querschnittsdraufsicht auf den Chip 1, wobei der nicht maßstabsgetreu gezeigte Chip 1 eine in ihm angeordnete aktive Schaltungsanordnung enthält. Die aktive Schaltungsanordnung enthält die Bauelementgebiete und enthält notwendige Transistoren, Widerstände, Kondensatoren, Induktionsspulen oder andere zum Ausbilden integrierter Schaltungen verwendete Komponenten.
Als nächstes werden Metallisierungsschichten 100 über den Bauelementgebieten ausgebildet, um die aktiven Bauelemente elektrisch zu kontaktieren und zusammenzuschalten. Die Metallisierungsschichten 100 und Bauelementgebiete bilden zusammen eine vollständige funktionale integrierte Schaltung. Mit anderen Worten können die elektrischen Funktionen des Chips 1 durch die zusammengeschaltete aktive Schaltungsanordnung durchgeführt werden. Bei Logikbauelementen kann die Metallisierung viele Schichten, z.B. neun oder mehr, aus Kupfer oder alternativ aus anderen Metallen enthalten. Bei Speicherbauelementen wie etwa DRAMs kann die Anzahl an Metallebenen kleiner sein.
Ein vergrößerter Querschnittsabschnitt des Chips 1 ist in 1B dargestellt. Das Halbleiterbauelement ist nach der Ausbildung von Bauelementgebieten wie etwa Transistorgebieten in dem Substrat 10 dargestellt. Die Bauelementgebiete können eine beliebige Art von Bauelement enthalten, einschließlich aktive Bauelemente wie etwa Transistoren, Dioden, Thyristoren usw., sowie passive Bauelemente wie etwa Widerstände, Induktionsspulen, Kondensatoren usw.
Als nächstes werden die Metallisierungsschichten ausgebildet. Als ein Beispiel werden sechs Metallebenen, die M₁, M₂, M₃, M₄, M₅ und M₆ umfassen, vertikal gestapelt und durch Kontakt- und Viaebenen V₁, V₂, V₃, V₄, V₅, V₆ und V₇ verbunden. Bei anderen Ausführungsformen kann eine größere oder kleinere Anzahl an Metallebenen und Viaebenen verwendet werden.
Die Metalllinien und Vias werden innerhalb einer Isolierschicht 100 ausgebildet. Die Isolierschicht 100 umfasst bei einer oder mehreren Ausführungsformen SiO₂ wie etwa Tetraethyloxysilan (TEOS) oder fluoriertes TEOS (FTEOS). Bei verschiedenen Ausführungsformen kann die Isolierschicht 100 Isoliermaterialien umfassen, die in der Regel bei der Halbleiterherstellung für ILD-Schichten (Inter-Level Dieletric) verwendet werden, wie etwa dotiertes Glas (BPSG, PSG, BSG), Organosilikatglas (OSG), kohlenstoffdotierte Oxide (CDO), fluoriertes Silikatglas (FSG), Aufschleuderglas (SOG) oder low-k-Isoliermaterialien, z.B. mit einer Dielektrizitätskonstanten von etwa 4 oder weniger. Die Isolierschicht 100 kann auch dichtes SiCOH oder ein poröses Dielektrikum mit einem k-Wert von etwa 3 oder darunter umfassen, als Beispiele.
Bei verschiedenen Ausführungsformen kann die Isolierschicht 100 mehrere Schichten umfassen. Bei einer Ausführungsform wird jede nachfolgende Schicht der Metalllinie innerhalb einer anderen Isolierschicht ausgebildet. Als ein weiteres Beispiel umfasst die Isolierschicht 100 eine erste Isolierschicht 100A, eine zweite Isolierschicht 100B, eine dritte Isolierschicht 100C, eine vierte Isolierschicht 100D, eine fünfte Isolierschicht 100E, eine sechste Isolierschicht 100F, eine siebte Isolierschicht 100G und eine achte Isolierschicht 100H. Jede dieser Schichten der Isolierschicht 100 kann beispielsweise eine Dicke von etwa 100 nm bis etwa 500 nm umfassen, wenngleich sie alternativ andere Abmessungen umfassen können.
Das Substrat 10 kann viele Bauelemente wie etwa einen in 1B gezeigten Transistor 5 enthalten. Der Transistor 5 umfasst eine Gateelektrode 40, ein Gatedielektrikum 45 und ein zwischen Source-/Draingebieten 15 angeordnetes Kanalgebiet 30. Benachbarte Bauelemente können unter Verwendung von Isolationsgebieten 20 isoliert sein. Aktive Bereiche, die Transistoren (z.B. CMOS-Transistoren) enthalten, können durch Isolationsgebiete 20, z.B. eine flache Grabenisolation, voneinander getrennt sein. Bei verschiedenen Ausführungsformen können die aktiven Bereiche auch andere Strukturen wie etwa beispielsweise Gräben enthalten, die Grabenkondensatoren bilden, sowie Dioden, Thyristoren, Kondensatoren usw. Die Source-/Draingebiete 15 (und andere Bauelementgebiete) sind an andere Bauelemente auf dem Substrat 10 und durch Kontaktgebiete 50 an Eingangs-/Ausgangskontakte gekoppelt. Die Kontaktgebiete 50 können innerhalb des Substrats 10 angeordnet sein und können sich über dem Substrat 10 erstrecken (wie dargestellt). Bei einer oder mehreren Ausführungsformen umfassen die Kontaktgebiete 50 Silizidgebiete. Die erste Isolierschicht 100A bedeckt die Kontaktgebiete 50 und umgibt die Gateelektrode 40. Der Transistor 5 kann zusätzliche Strukturen wie etwa einen Abstandshalter um die Gateelektrode 40 und das Gatedielektrikum 45 herum umfassen. Kontaktplugs 55 sind innerhalb der ersten Isolierschicht 100A angeordnet, um mit Bauelementgebieten im Substrat 10 durch die Kontaktgebiete 50 zu koppeln.
Eine zweite Isolierschicht 100B wird über der ersten Isolierschicht 100A ausgebildet. Eine Ätzstoppauskleidung und dielektrische Diffusionsbarrieren können vor dem Abscheiden der zweiten Isolierschicht 100B über der ersten Isolierschicht 100A ausgebildet werden. Solche Schichten können verwendet werden, um die Metalllinien zu bedecken, und können dielektrische Materialien wie etwa Siliziumnitrid (SiN), Siliziumcarbid (SiC), Siliziumcarbonitrid (SiCN) und andere geeignete dielektrische Barrierenschichten oder Kombinationen davon umfassen. Erste Metalllinien 60 werden innerhalb der zweiten Isolierschicht 100B ausgebildet.
Weiterhin werden Metallschichten in verschiedenen Ausführungsformen hergestellt. Die Anzahl von Metallschichten hängt von der Schaltungsart und dem hergestellten Halbleiterbauelement ab. Nur als Veranschaulichung werden in dieser Ausführungsform sieben Metallschichten hergestellt. Eine dritte Isolierschicht 100C wird über der zweiten Isolierschicht 100B ausgebildet. Erste Vias 65 werden innerhalb der dritten Isolierschicht 100C ausgebildet. Zweite Metalllinien 70 werden innerhalb der dritten Isolierschicht 100C ausgebildet. Eine vierte Isolierschicht 100D wird über der dritten Isolierschicht 100C ausgebildet. Zweite Vias 75 und dritte Metalllinien 80 werden innerhalb der vierten Isolierschicht 100D ausgebildet. Eine fünfte Isolierschicht 100E wird über der vierten Isolierschicht 100D ausgebildet. Dritte Vias 85 und vierte Metalllinien 90 werden innerhalb der fünften Isolierschicht 100E ausgebildet. Eine sechste Isolierschicht 100F wird über der fünften Isolierschicht 100E ausgebildet. Vierte Vias 95 und fünfte Metalllinien 105 werden innerhalb der sechsten Isolierschicht 100F ausgebildet. Eine siebte Isolierschicht 100G wird über der sechsten Isolierschicht 100F ausgebildet. Fünfte Vias 110 und sechste Metalllinien 115 werden innerhalb der siebten Isolierschicht 100G ausgebildet. Eine achte Isolierschicht 100H wird über der siebten Isolierschicht 100G ausgebildet. Sechste Vias 120 werden innerhalb der achten Isolierschicht 100H ausgebildet. Wie dargestellt, nimmt bei einer oder mehreren Ausführungsformen die Dicke der Metalllinien und der Vias in Richtung zu den höheren Metallisierungsschichten zu.
Die Metalllinien und Vias innerhalb der ersten Isolierschicht 100A, der zweiten Isolierschicht 100B, der dritten Isolierschicht 100C, der vierten Isolierschicht 100D, der fünften Isolierschicht 100E, der sechsten Isolierschicht 100F und der siebten Isolierschicht 100G bilden zusammen die Metallisierungsschichten auf der unteren Ebene.
Bei verschiedenen Ausführungsformen umfassen die Metalllinien ein leitendes Material und eine äußere leitende Auskleidung, um das Ausdiffundieren des leitenden Materials während nachfolgender thermischer Verarbeitung zu minimieren. Das leitende Material umfasst Kupfer, wenngleich es bei einigen Ausführungsformen Aluminium, Wolfram, Silber, Gold oder andere leitende Materialien umfassen kann. Die äußere leitende Auskleidung umfasst ein Diffusionsbarrierenmetall wie etwa Titannitrid, Titan, Tantal, Tantalnitrid, Wolframnitrid, Wolframcarbonitrid (WCN), Ruthenium oder andere geeignete leitende Nitride oder Oxide.
Analog umfassen die Vias einen Kupferkern mit einer äußeren Auskleidung aus Tantalnitrid und Tantal, wenngleich die Vias bei einigen Ausführungsformen Wolfram und äußere Auskleidungen aus Titan und Titannitrid oder andere Metallauskleidungen oder Auskleidungskombinationen umfassen.
Die Metallleitungen und die Vias können bei einer oder mehreren Ausführungsformen in einem einzelnen Schritt oder in getrennten Schritten ausgebildet werden. Bei verschiedenen Ausführungsformen der Erfindung werden die Metall- und Viaebenen unter Verwendung eines einzelnen Damascene-Prozesses oder eines Dual-Damascene-Prozesses ausgebildet. Bei einem einzelnen Damascene-Prozess wird eine einzelne Schicht aus Isoliermaterial mit einer Struktur für leitende Strukturmerkmale wie etwa leitende Linien, leitende Vias strukturiert. Im Gegensatz dazu werden bei einem Dual-Damascene-Prozess die Vias und Metalllinien für leitende Strukturmerkmale strukturiert und in einem einzelnen Füllschritt mit einem leitenden Material gefüllt.
Als nächstes wird die oberste Metallisierungsschicht in verschiedenen Ausführungsformen wie weiter unten beschrieben hergestellt. Die Metalllinien in der obersten Metallisierungsschicht wirken als Landing-Pads für externe Kontakte, um beispielsweise an eine Leiterplatte zu koppeln. Wegen der großen Anzahl von durch einige wenige externe Kontakte kontaktierten Transistoren oder Bauelementen ist der Strom, der durch die Metalllinien auf der obersten Ebene fließt, größer als der durch die Metalllinien auf der unteren Ebene. Folglich sind die Metalllinien in der obersten Metallisierung dicker als die Metalllinien in den unteren Metallisierungsebenen. Wegen der Komplexität beim Herstellen einer dicken Kupferlinie werden oberste Ebenen von herkömmlichen Bauelementen unter Verwendung von Aluminiumlinien hergestellt.
Unter Bezugnahme auf 2 wird eine Keimschicht 210 über der achten Isolierschicht 100H abgeschieden, gefolgt von der Ausbildung eines strukturierten Resist. Eine zusätzliche Barrierenschicht (um Metalldiffusion zu verhindern), als Beispiel, die Titannitrid oder Tantalnitrid umfasst, kann vor der Abscheidung der Keimschicht 210 abgeschieden werden. Die Keimschicht 210 kann bei einer Ausführungsform durch Sputterabscheidung ausgeführt werden. Bei anderen Ausführungsformen können andere Abscheidungstechniken wie etwa chemische Dampfabscheidung zum Ausbilden der Keimschicht 210 verwendet werden. Die Keimschicht 210 umfasst bei einer oder mehreren Ausführungsformen eine Kupferschicht. Die Keimschicht 210 weist bei verschiedenen Ausführungsformen eine Dicke von etwa 20 nm bis etwa 300 nm und bei einer Ausführungsform von etwa 50 nm bis etwa 150 nm auf.
Eine Fotoresistschicht 220 wird über der Keimschicht 210 ausgebildet. Bei einer Ausführungsform ist die Fotoresistschicht 220 ein negativer Resist, wenngleich bei anderen Ausführungsformen auch ein positiver Resist verwendet werden kann. Ein negativer Resist kann verwendet werden, um negativ verjüngte Metalllinien zu verhindern und/oder das Entstehen von einem Fuß (Hinterschneidung) in der Metalllinie, die ausgebildet wird, zu vermeiden. Die Fotoresistschicht 220 wird unter Verwendung einer Lithografiemaske belichtet und entwickelt, um einen strukturierten Resist auszubilden. Der strukturierte Resist exponiert einige Gebiete der Keimschicht 210 zum Ausbilden von Metalllinien durch Bedecken der verbleibenden Gebiete der Keimschicht 210. Die Fotoresistschicht 220 weist bei verschiedenen Ausführungsformen eine Dicke von etwa 5 µm bis etwa 50 µm und bei einer Ausführungsform von etwa 5 µm bis etwa 25 µm auf.
Bei verschiedenen Ausführungsformen kann nach der Entwicklung der Fotoresistschicht 220 eine zusätzliche Plasmabehandlung durchgeführt werden, um das Profil der entwickelten Fotoresistschicht 220 zu verbessern. Beispielsweise kann die Plasmabehandlung Resistfüße entfernen, die nach der Entwicklung entstehen können.
Wie als nächstes in 3 dargestellt, werden Kupferlinien 230 über der Keimschicht 210 zwischen der strukturierten Fotoresistschicht 220 ausgebildet. Bei verschiedenen Ausführungsformen werden die Kupferlinien 230 unter Verwendung eines elektrochemischen Abscheidungsprozesses ausgebildet. Kupferlinien können in der Form von reinem Kupfer vorliegen, einschließlich Kupfer mit Spurenverunreinigungen und Kupferlegierungen. Folglich entstehen die Kupferlinien 230 selektiv nur über der Keimschicht 210 und entstehen nicht über der Fotoresistschicht 220, die nicht leitend ist. Mit anderen Worten werden Kupferlinien 230 nur in nicht von der strukturierten Fotoresistschicht 220 bedeckten Gebieten ausgebildet. Weil die Abscheidungsrate von Kupfer mit der Größe der Blende variiert, weisen die Kupferlinien 230 nach der elektrochemischen Abscheidung variierende Dicken auf. Bei verschiedenen Ausführungsformen wurde die Dicke der Fotoresistschicht 220 zuvor so gewählt, dass sie größer ist als die Dicke des abgeschiedenen Kupfers, beispielsweise in der engsten Blende. Dies ist erforderlich, um einen Kurzschluss zwischen verschiedenen Kupferlinien zu vermeiden. Die Dicke des Kupfers nach der elektrochemischen Abscheidung beträgt bei einer oder mehreren Ausführungsformen etwa 2 µm bis etwa 15 µm und bei einer Ausführungsform etwa 5 µm. Die Dicke des Kupfers nach der elektrochemischen Abscheidung beträgt etwa 10 µm bis etwa 15 µm, während die Fotoresistschicht 220 in einer Ausführungsform eine Dicke von etwa 15 µm bis etwa 25 µm aufweist.
Bei einer oder mehreren Ausführungsformen ist die Oberfläche der Kupferlinien 230 signifikant im Vergleich zu dem Gesamtflächeninhalt des Substrats 10. Bei einer oder mehreren Ausführungsformen beträgt die Gesamtoberfläche der Kupferlinien 230 mindestens 20% der Fläche des Substrats 10 und mindestens etwa 50% bei einer Ausführungsform. Bei einer oder mehreren Ausführungsformen beträgt die Gesamtfläche der Kupferlinien 230 etwa 20% bis etwa 80% der Fläche des Substrats 10 und bei einer Ausführungsform etwa 50% bis etwa 70%. Dies erfolgt, um die groß bemessenen Kontaktstrukturen wie etwa Landing-Pads usw. zu berücksichtigen.
4 zeigt die Halbleiterstruktur nach dem Ablösen der Fotoresistschicht 220 in einer Plasmakammer 150. Die Halbleiterstruktur wird in der Plasmakammer 150 einer Plasmaanlage platziert. Dies kann bei verschiedenen Ausführungsformen eine Ein-Wafer-Anlage oder eine Kammer einer Clusteranlage sein. Gaseinlässe 310 und ein Auslass 320 liefern eine kontinuierliche Zufuhr von Gasen in die Plasmakammer 150, während der Plasmaknoten 330 in der Plasmakammer 150 ein Plasma erzeugt. Wenngleich hierin gezeigt ist, dass das Plasma in der gleichen Kammer erzeugt wird, in der das Substrat 10 behandelt wird, beinhalten Ausführungsformen der Erfindung auch abgesetzte Plasmaprozesse. Bei einem abgesetzten Plasmaprozess kann das Plasma in einer anderen Kammer als der Ätzkammer erzeugt werden. Somit kann das Plasma, nachdem es in einer abgesetzten Kammer erzeugt worden ist, durch ein Einlassrohr in die Ätzkammer geschickt werden, wo das Substrat 10 dem Plasma ausgesetzt wird. Das Substrat 10 wird über einem Träger 350 platziert, der bei einigen Ausführungsformen an einen Substratknoten 340 gekoppelt sein kann.
Die Fotoresistschicht 220 muss entfernt werden, aber ohne die Kupferlinien 230 und die Keimschicht 210 zu beschädigen. Die obere Oberfläche der Kupferlinien 230 wird ständig den Ätzchemikalien ausgesetzt. Im Gegensatz zu der Fabrikation der Metallisierungsschichten auf unterer Ebene wird die Exposition gegenüber dem Ätzen aufgrund der großen Dicke der Fotoresistschicht 220 in der obersten Metallisierungsschicht verlängert. Folglich können herkömmliche Ätzprozesse Kupfer in den Kupferlinien 230 entfernen oder beschädigen. Weiterhin kann bei solchen Prozessen ein Teil des oxidierten Fotoresist als Rest wieder über den Kupferlinien 230 abgeschieden werden, was auch später schwer zu entfernen sein kann. Wie oben beschrieben, beträgt der Gesamtflächeninhalt der Kupferlinien 230 einen signifikanten Bruchteil des Gesamtflächeninhalts des Substrats im Gegensatz zu der Metallisierung auf der unteren Ebene. Im Gegensatz zu dielektrischen Materialien wie etwa Siliziumdioxid oder sogar low-k-ILD-Schichten weist Kupfer eine starke Affinität zu Sauerstoff auf. Die große Kupferfläche verhält sich wie ein Getter für Sauerstoffradikale in dem Plasma, was die Bedingungen innerhalb der Plasmakammer dramatisch ändert sowie Kupferoxidschichten (Film) und/oder Partikel über den Kupferlinien 230 ausbildet.
Folglich wird das Kupfer in den Kupferlinien 230 und der Keimschicht 210 oxidiert, falls ein herkömmlicher Plasmaätzprozess verwendet wird. Die Kupferoxidation kann reduziert werden, falls eine niedrigere Ätztemperatur (beispielsweise die Temperatur der Aufspannvorrichtung oder des Wafers) verwendet wird. Das Herabsetzen der Temperatur erhöht jedoch auch die zum Ätzen der Fotoresistschicht 220 benötigte Zeit, weil sowohl die Oxidationsrate von Kupfer als auch die Ätzrate der Fotoresistschicht mit der Temperatur abnehmen. Die längere Ätzzeit reduziert den Prozessdurchsatz dramatisch (z.B. Anzahl von pro Zeiteinheit bearbeiteten Wafern). Beispielsweise kann der Prozess mehr als 10 h benötigen, um 25 µm des Fotoresistmaterials bei Raumtemperatur zu ätzen. Alternativ kann der Durchsatz durch Erhöhen der Temperatur gesteigert werden, doch erhöht dies die Oxidationsrate des Kupfers, was die Kupferlinien 230 und die darunterliegende Keimschicht 210 beschädigt.
Ausführungsformen der Erfindung überwinden diese Beschränkungen durch Modifizieren der Oxidationsrate von Kupfer, ohne die Ätzrate der Fotoresistschicht signifikant zu beeinflussen. Bei verschiedenen Ausführungsformen wird die Plasmachemie so modifiziert, dass sie eine oxidierende Spezies zum Ätzen der Fotoresistschicht 220 und eine reduzierende Spezies zum Schützen der Kupferlinien 230 und der Keimschicht 210 enthält. Bei verschiedenen Ausführungsformen reduziert die reduzierende Spezies den oxidierenden Effekt von Kupfer in den Kupferlinien 230, ohne sich signifikant auf die Ätzrate der Photoresistschicht auszuwirken.
Bei einer oder mehreren Ausführungsformen umfasst die Plasmachemie Sauerstoff und Wasserdampf. Die Sauerstoffradikalen oxidieren die Photoresistschicht sowie das Kupfer in den Kupferlinien 230 und der Keimschicht 210. Der Wasserdampf kann Hydroxylradikale bilden, was ein Reduziermittel ist, und verringert deshalb die Oxidationsrate. Analog kann neutraler Wasserstoff wie etwa atomarer Wasserstoff oder molekularer Wasserstoff bei anderen Ausführungsformen als ein Reduziermittel zugesetzt werden. Vorteilhafterweise ist Wasserdampf effizienter als andere Wasserstoffquellen wie etwa neutraler oder positiv geladener einatomiger Wasserstoff. Weiterhin können Ausführungsformen der Erfindung andere Reduziermittel wie etwa Kohlenmonoxid beinhalten.
Bei verschiedenen Ausführungsformen beträgt die Temperatur des Plasmas etwa 150°C bis etwa 300°C und bei einer Ausführungsform etwa 180°C bis etwa 280°C. Bei einer Ausführungsform wird eine Temperatur von mindestens 180°C verwendet, um sehr niedrige Ablöseraten zu vermeiden. Weiterhin wird das Plasma aus mit etwa 300 Standardkubikzentimeter pro Minute (sccm) bis etwa 800 Standardkubikzentimeter pro Minute (sccm) strömenden Stickstoff, mit etwa 500 Standardkubikzentimeter pro Minute (sccm) bis etwa 1500 Standardkubikzentimeter pro Minute (sccm) strömenden Sauerstoff, mit 2000 Standardkubikzentimeter pro Minute (sccm) bis etwa 3000 Standardkubikzentimeter pro Minute (sccm) strömenden Wasserdampf bei einem Druck von etwa 40 Pa (300 mTorr) bis etwa 133 Pa (1000 mTorr) und mit einer Mikrowellenleistung von 2000 W bis etwa 3000 W erzeugt. Die Ätzzeit beträgt etwa 100 s bis etwa 800 s, um etwa 25 µm der Fotoresistschicht 220 zu ätzen. Bei einer Ausführungsform beträgt die Plasmatemperatur etwa 200°C bis etwa 250°C. Bei einer derartigen Ausführungsform wird das Plasma aus mit etwa 500 Standardkubikzentimeter pro Minute (sccm) strömenden Stickstoff, mit etwa 1000 Standardkubikzentimeter pro Minute (sccm) strömenden Sauerstoff, mit etwa 2500 Standardkubikzentimeter pro Minute (sccm) strömenden Wasserdampf bei einem Druck von etwa 66,7 Pa (500 mTorr) mit einer Mikrowellenleistung von etwa 2500 W erzeugt.
Bei verschiedenen Ausführungsformen beträgt bei einem Druck von etwa 80 Pa (600 mTorr) und einer Mikrowellenleistung von etwa 2500 W das Verhältnis von Wasser zu Sauerstoff etwa 1:3 bis etwa 5:1 und bei einer Ausführungsform etwa 3:1 bei etwa 200°C bis etwa 250°C. Bei verschiedenen Ausführungsformen kann die Stickstoffmenge ohne irgendeinen substantiellen Effekt abgesehen von dem Verdünnen des Sauerstoffs und des Wasserdampfs aufgrund der Änderung beim Gesamtdruck variiert werden.
5 zeigt das Halbleiterbauelement nach dem Ätzen der Keimschicht 210. Die darunterliegende Keimschicht 210, die aufgrund des Entfernens der Photoresistschicht exponiert worden ist, wird einem Ätzprozess ausgesetzt. Beispielsweise kann die Keimschicht 210 unter Verwendung eines Nassätzprozesses geätzt werden, der bei einer Ausführungsform Kupfer von allen Bereichen entfernt. Vorteilhafterweise entfernt der Ätzprozess auch andere Formen von Kupfer wie etwa Verbindungen und Legierungen. Beispielsweise kann während des Ätzprozesses auch etwaiges Kupferoxid entfernt werden. Das Entfernen der Keimschicht 210 entfernt etwaige Kurzschlüsse zwischen den benachbarten Kupferlinien 230. Vorteilhafterweise weisen die Kupferlinien 230 bei Verwendung der Ausführungsformen der Erfindung keinen Rest oder kein Oxid auf, der oder das das Kupfer schützt, und sie können deshalb leicht geätzt werden.
Als nächstes unter Bezugnahme auf 6 werden, falls benötigt, die angrenzenden Räume zwischen den Kupferlinien 230 mit einem dielektrischen Material 240 gefüllt. Ein Planarisierungs- oder Polierprozess wie etwa eine chemischmechanische Planarisierung kann durchgeführt werden, und die Kupferlinien 230 können heruntergeschliffen werden, um sicherzustellen, dass alle Kupferlinien 230 ähnliche Dicken aufweisen. Eine Passivierungsschicht 250 kann über dem dielektrischen Material 240 ausgebildet werden. Eine weitere Verarbeitung kann wie bei der herkömmlichen Halbleiterherstellung fortgesetzt werden. Beispielsweise können Kontakte zu den Kupferlinien 230 ausgebildet werden.
Die 7–8 zeigen eine alternative Ausführungsform der Erfindung des Ausbildens von Kupferlinien in der letzten oder obersten Metallebene eines Halbleiterbauelement.
Diese Ausführungsform läuft ab wie in der vorausgegangenen Ausführungsform bezüglich 1–3. Dementsprechend werden, wie in 3 gezeigt, eine Keimschicht 210, eine strukturierte Fotoresistschicht 220 und Kupferlinien 230 ausgebildet. Das Substrat 10 wird in einer Plasmakammer platziert, um die Fotoresistschicht 220 zu ätzen (z.B. wie zuvor beschrieben). Jedoch differiert die Verarbeitung innerhalb der Plasmakammer von der vorausgegangenen Ausführungsform.
7 zeigt das Halbleiterbauelement während des Plasmaätzprozesses. Bei dieser Ausführungsform wird die Ätzung in mindestens drei Schritten oder Phasen durchgeführt. Wie in 7 dargestellt, wurde ein Abschnitt der Fotoresistschicht 220 wie zuvor beschrieben unter Verwendung einer oxidierenden und reduzierenden Plasmachemie entfernt. Trotzdem kann ein gewisser Abschnitt des Kupfers immer noch oxidiert werden. Deshalb wird bei dieser Ausführungsform, nachdem etwas Kupferoxid 235 entstanden ist, die Plasmachemie zu einer reduzierenden Chemie geändert.
Somit kann in einem ersten Stadium der Verarbeitung die Plasmachemie ähnlich der weiter oben mit 3–4 beschriebenen sein. Das erste Stadium kann oxidierende und reduzierende Komponenten in dem Plasma enthalten. Als nächstes wird das zweite Stadium des Plasmaprozesses durchgeführt, das ein reduzierendes Plasma ist. Bei einer Ausführungsform kann der Strom der oxidierenden Spezies während der reduzierenden Plasmaphase relativ zu der reduzierenden Spezies verringert werden. Deshalb wird etwaiges über den Kupferlinien 230 ausgebildetes Kupferoxid entfernt, d.h. zurück in Kupfer umgewandelt. Bei einer Ausführungsform kann der Strom von Sauerstoff verringert oder bei einer anderen Ausführungsform völlig abgestellt werden. Beispielsweise beträgt das Verhältnis der Strömungsrate des Sauerstoffs zu der Strömungsrate von Wasserdampf etwa 1:2 bis etwa 1:10 während des ersten Stadiums, steigt aber auf etwa 1:10 bis etwa 1:100 während des zweiten Stadiums.
Bei einigen Ausführungsformen kann eine dritte Komponente während dieser zweiten Ätzphase eingeleitet werden. Beispielsweise kann Wasserstoff zugesetzt werden, um den reduzierenden Effekt des Plasmas zu erhöhen. Die Zunahme bei der reduzierenden Spezies erhöht den reduzierenden Effekt des Plasmas. Deshalb wird etwaiges zuvor ausgebildetes Kupferoxid 235 zu Kupfer umgewandelt. Die Kupferlinien 230 nach der Beendigung der zweiten Phase sind in 8 dargestellt.
Als nächstes wird die Plasmachemie in einem dritten Stadium geändert, um die oxidierende Spezies zu erhöhen. Beispielsweise ist die Plasmachemie jetzt die gleiche wie die in der ersten Phase der Plasmaätzung verwendete Plasmachemie. Folglich weist nach dem Ende der dritten Phase der Ätzung das hergestellte Halbleiterbauelement keine Fotoresistschicht 220 auf, wie in 4 gezeigt. Vorteilhafterweise werden alle Stadien des Plasmaprozesses in der gleichen Plasmakammer durchgeführt, wodurch Verunreinigungsprobleme vermieden werden. Bei einer alternativen Ausführungsform jedoch kann das zweite Stadium der Ätzung außerhalb der Plasmakammer ausgeführt werden, wodurch man die Flexibilität erhält, andere Arten der Ätzung zu verwenden. Beispielsweise kann das zweite Stadium der Ätzung unter Verwendung eines Nassätzprozesses durchgeführt werden, der Kupferoxid selektiv entfernt. Bei einer Ausführungsform werden alle drei Phasen in verschiedenen Kammern, aber in der gleichen Clusteranlage durchgeführt. Dadurch entfällt die Notwendigkeit zum Entfernen des Substrats 10 aus der Ätzanlage und es entfallen dadurch Verunreinigungsprobleme, während man die Fähigkeit erhält, verschiedene Arten von Ätzprozessen in den verschiedenen Stadien zu verwenden, z.B. Plasmaätzung in dem ersten Stadium und Nassätzung in dem zweiten Stadium. Die weitere Verarbeitung wird fortgesetzt, wie oben bezüglich der 4–6 beschrieben.
9, die die 9A–9F enthält, zeigt die Plasmaätzchemie für das Ablösen von Fotoresistschichten, ohne Kupferlinien zu beschädigen, gemäß Ausführungsformen der Erfindung.
Unter Bezugnahme auf 9A zeigt sie die Zeit (Kurve 271) zum Entfernen einer gegebenen Dicke der Fotoresistschicht (z.B. der Fotoresistschicht 220 in 3) gemäß einer Ausführungsform der Erfindung. Wie gezeigt, beträgt diese Zeit bei einer Temperatur von etwa 150°C etwa 1500 s, während diese Zeit bei der Temperatur von etwa 220°C auf etwa 350 s abnimmt. Somit beträgt eine Gesamtaktivierung des Prozesses etwa 0,37 eV in dem Temperaturbereich 150°C bis 220°C. Bei weiterer Erhöhung der Plasmatemperatur auf etwa 280°C nimmt diese Zeit auf etwa 250 s ab. Deshalb reduziert eine Erhöhung der Temperatur von 220°C auf etwa 280°C nicht die Zeit, wie erwartet. Beispielsweise wird dies durch die Aktivierungsenergie des Prozesses von etwa 0,13 eV in dem Temperaturbereich 220°C bis 280°C angezeigt. Somit ändert sich der Mechanismus der Plasmachemie mit einer Temperaturänderung. Dies kann beispielsweise wegen der unterschiedlichen Aktivierungsenergien des Wasserstoffs und der Hydroxylradikalen in dem Wasserdampf der Fall sein.
Im Gegensatz dazu steigt die Rate der Kupferoxidation, wie durch 9B gezeigt, weiter mit der Temperatur. 9B zeigt die Dicke des nach der Beendigung des Plasmaprozesses über den Kupferlinien ausgebildeten Kupferoxids (Kurven 272 und 273) (z.B. über den Kupferlinien 230 in 4). Kurve 272 zeigt die Dicke des Kupferoxids nach dem Verwenden eines Sauerstoffplasmas, während Kurve 273 die Dicke des Kupferoxids nach der Verwendung eines Sauerstoff-/Wasserdampfplasmas gemäß einer Ausführungsform der Erfindung zeigt. Wie dargestellt, reduziert der Zusatz des Wasserdampfs zu dem Plasma dramatisch die Oxidationsrate von Kupfer.
9C zeigt die Kupferoxidationsrate, der Zeit zum Entfernen der Fotoresistschicht überlagert. Das Erhöhen der Temperatur über einen bestimmten Punkt hinaus steigert das Risiko der Kupferoxidation ohne signifikante Verbesserung beim Durchsatz. Vielmehr reicht die Zunahme beim Durchsatz nicht aus, um den Verlust an Prozessausbeute beispielsweise bei etwa 280°C und darüber zu rechtfertigen. Dies ist durch die Pfeile dargestellt, die das Prozessfenster (Arbeitsbereich) zeigen, die Zone niedrigen Durchsatzes auf der rechten und die Zone eines hohen Prozessrisikos auf der linken Seite.
9D zeigt die Rate des Resistentfernens (Ablöserate) mit variierendem Wasserdampfgehalt bei variierender Temperatur. Wie dargestellt, folgt die Rate des Resistentfernens (Kurve 276) einer Parabel. Analog sinkt bei niedrigeren Temperaturen (Kurve 275) die Rate des Resistentfernens kontinuierlich mit zunehmendem Wasserdampfanteil. Das Verhalten der Zeit-Ätz-Kurve bei steigender Temperatur ist durch den gestrichelten Pfeil dargestellt.
Die Erfinder der vorliegenden Erfindung haben jedoch entdeckt, dass die vorteilhaften Effekte des Reduziermittels zu der in 9D gezeigten obigen Beziehung führen. 9E zeigt die Variation der Ablöserate (Rate des Entfernens von Resist) während des Ätzprozesses. Die Ablöserate steigt mit der Temperatur. Wie aber in 9E dargestellt, zeigt eine erste Kurve 277 die Änderung bei der Ablöserate für eine an Sauerstoff reiche Chemie. Die Anfangsrate des Entfernens des Resist ist proportional zu der Sauerstoffkonzentration. Deshalb wird der Resist anfänglich mit einem größeren Tempo als eine an Wasserdampf reiche Chemie entfernt, durch die zweite Kurve 278 gezeigt. Da das Resistvolumen jedoch aufgrund des Ätzens abnimmt, nimmt das relative Volumen des exponierten Kupfers zu dem verbleibenden Resist dramatisch zu. Beispielsweise kann zu Beginn des Ätzens der Flächeninhalt des exponierten Kupfers zu dem Flächeninhalt des Resist etwa 1:1 betragen, was aufgrund einer Abnahme beim Volumen des Resist auf etwa 1:100 steigen kann. In diesem Stadium der Ätzung oxidiert das exponierte Kupfer schneller. Folglich kann das Ätzmittel hauptsächlich durch das oxidierende Kupfer verbraucht werden, wodurch die Ätzmittelmenge verdünnt wird, die den Resist erreicht. Weiterhin kann sich das oxidierte Kupfer als eine Passivierungsschicht verhalten, das das Ätzmittel am Erreichen des verbleibenden Resist hindert. Folglich fällt die Ablöserate des Resist während der Ätzung in einer an Sauerstoff reichen Chemie dramatisch ab. Im Gegensatz dazu ist bei der an Wasserdampf reichen Chemie, wie in der zweiten Kurve 278 gezeigt, das Kupfer gegenüber Oxidation geschützt, und deshalb ändert sich die Ablöserate während der Ätzung nicht sehr.
9F veranschaulicht die Höchsttemperatur des Resistentfernens (wie anhand des höheren Endes des Arbeitsbereichs in 9C identifiziert), der gleichen Kurve der Zeit zum Ätzen der Fotoresistschicht mit variierendem Wasserdampfgehalt überlagert. Beispielsweise kann die Höchsttemperatur der Ätzung diejenige Temperatur sein, bei der kein signifikantes Kupferoxid/kein signifikanter Kupferrest erzeugt wird. Wie in 9F dargestellt, folgt die Höchsttemperatur des Resistentfernens (Kurve 279) einer Parabel mit abnehmenden Renditen bei höherem Wasserdampfgehalt. Weiterhin nimmt die Rate des Resistentfernens (Kurve 276), wie oben in 9D beschrieben, mit zunehmendem Wasserdampfgehalt ab. Dies ist auf die Änderungen bei der Plasmachemie mit dem Wasserdampfgehalt und der Temperatur zurückzuführen. Deshalb ist der beste Arbeitsbereich ein Prozessfenster 280. Ein niedrigerer Wert (links vom Prozessfenster) führt zu einer vergrößerten Zeit zum Ätzen, gekoppelt mit niedrigeren Temperaturen, während rechts vom Prozessfenster zu einer höheren Temperatur und längeren Ätzzeiten führt. Mit anderen Worten haben die Erfinder der vorliegenden Erfindung herausgefunden, dass die Ätzzeiten sowohl links als auch rechts vom Prozessfenster zunehmen. Jedoch wird, wie zuvor beschrieben, dieses Ergebnis aufgrund sehr unterschiedlicher konkurrierender Prozesse erhalten, die aus der Kupferoxidation und Passivierung bei hoher Sauerstoffkonzentration und niedrigen Ablöseraten bei hoher Wasserdampfkonzentration entstehen.
Bei verschiedenen Ausführungsformen weist das Prozessfenster 280 ein Temperaturfenster von etwa 150°C bis etwa 300°C und bei einer Ausführungsform etwa 180°C bis etwa 280°C auf. Bei verschiedenen Ausführungsformen beträgt die Mindesttemperatur etwa 180°C, während die Höchsttemperatur etwa 280°C beträgt. Bei verschiedenen Ausführungsformen liegt das Verhältnis von Wasser zu Sauerstoff im Bereich von etwa 1:2 bis etwa 10:1. Bei einer Ausführungsform beträgt das kleinste Mengenverhältnis Wasser zu Sauerstoff etwa 1:2 bis etwa 1:5. Bei einer oder mehreren Ausführungsformen beträgt das größte Mengenverhältnis Wasser zu Sauerstoff etwa 3:1 bis etwa 10:1.
Wie in verschiedenen Ausführungsformen beschrieben, kann ein Material, das ein Metall umfasst, beispielsweise ein reines Metall, eine Metalllegierung, eine Metallverbindung, eine intermetallische Verbindung und andere sein, d.h. ein beliebiges Material, das Metallatome enthält. Beispielsweise kann Kupfer ein reines Kupfer oder ein beliebiges Material sein, das Kupfer enthält, wie etwa unter anderem eine Kupferlegierung, eine Kupferverbindung, eine intermetallische Kupferverbindung, ein Kupfer umfassender Isolator und ein Kupfer umfassender Halbleiter.
Während die vorliegende Erfindung unter Einsatz von Kupfer beschrieben worden ist, können Ausführungsformen der Erfindung auch auf andere Metalle angewendet werden. Insbesondere können Ausführungsformen der Erfindung auf Metalle angewendet werden, die elektroplattiert werden können oder für Oxidation (Elektronen verlieren) oder Korrosion anfällig sind. Zu Beispielen für solche Metalle zählen Übergangsmetalle wie etwa Nickel, Silber, Gold, Platin und andere.
Wenngleich die vorliegende Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll die vorliegende Beschreibung nicht in einem beschränkenden Sinne ausgelegt werden. Dem Fachmann ergeben sich bei Bezugnahme auf die Beschreibung verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung. Zur Veranschaulichung können die in 1–6 beschriebenen Ausführungsformen mit den in 7–8 beschriebenen Ausführungsformen kombiniert werden. Bezüglich 9 beschriebene Ausführungsformen der Erfindung können entweder auf die in 1–6 oder in 7–8 beschriebenen Ausführungsformen angewendet werden. Es ist deshalb beabsichtigt, dass die beigefügten Ansprüche alle derartigen Modifikationen oder Ausführungsformen einschließen.

Claims

Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer über einem Substrat (10) mit einer oberen Oberfläche angeordneten Keimschicht (210); Ausbilden einer strukturierten Resistschicht (220) über der Keimschicht (210); Ausbilden von Metalllinien (230) auf nicht von der strukturierten Resistschicht (220) bedeckten Gebieten der Keimschicht (210); und Entfernen der strukturierten Resistschicht (220) unter Verwendung eines eine oxidierende Spezies und eine reduzierende Spezies umfassenden Plasmaprozesses.
Verfahren nach Anspruch 1, wobei die reduzierende Spezies konfiguriert ist, eine Oxidation der Metalllinien (230) und der Keimschicht (210) während des Plasmaprozesses zu verhindern.
Verfahren nach Anspruch 1, wobei die Metalllinien (230) das Element Kupfer umfassen.
Verfahren nach Anspruch 3, wobei das Element Kupfer in der Form einer Kupferlegierung oder eines reinen Kupfers vorliegt.
Verfahren nach Anspruch 1, wobei die Metalllinien (230) ein Element umfassen, ausgewählt aus der Gruppe bestehend aus Nickel, Gold, Silber und Platin.
Verfahren nach Anspruch 1 oder 4, wobei die Metalllinien (230) eine obere Oberfläche umfassen und wobei ein Gesamtflächeninhalt der oberen Oberfläche der Metalllinien mindestens 50% des Flächeninhalts der oberen Oberfläche des Substrats (10) beträgt.
Verfahren nach Anspruch 1, wobei die Metalllinien (230) durch einen elektrochemischen Abscheidungsprozess ausgebildet werden.
Verfahren nach Anspruch 1, weiterhin umfassend das Ausbilden einer Barrierenschicht zwischen der Keimschicht (210) und einer darunterliegenden Dielektrikumsschicht (100H).
Verfahren nach Anspruch 1, wobei eine Dicke der Metalllinien (230) mindestens 2 µm beträgt und wobei eine Dicke der strukturierten Resistschicht (220) mindestens 5 µm beträgt.
Verfahren nach Anspruch 1, wobei eine Dicke der Metalllinien (230) etwa 2 µm bis etwa 15 µm beträgt und wobei eine Dicke der strukturierten Resistschicht (220) etwa 5 µm bis etwa 25 µm beträgt.
Verfahren nach Anspruch 1, wobei die oxidierende Spezies Sauerstoff umfasst und wobei die reduzierende Spezies Wasserdampf umfasst.
Verfahren nach Anspruch 11, wobei ein Verhältnis der Strömungsrate des Sauerstoffs zu einer Strömungsrate von Wasserdampf etwa 1:2 bis etwa 1:10 beträgt.
Verfahren nach Anspruch 1, wobei die oxidierende Spezies Sauerstoff umfasst und wobei die reduzierende Spezies Kohlenmonoxid umfasst.
Verfahren nach Anspruch 1, wobei die oxidierende Spezies Sauerstoff umfasst und wobei die reduzierende Spezies Wasserstoff umfasst.
Verfahren nach Anspruch 1, wobei eine Plasmachemie für den Plasmaprozess mit etwa 300 Standardkubikzentimeter pro Minute bis etwa 800 Standardkubikzentimeter pro Minute strömenden Stickstoff, mit etwa 500 Standardkubikzentimeter pro Minute bis etwa 1500 Standardkubikzentimeter pro Minute strömenden Sauerstoff, mit 2000 Standardkubikzentimeter pro Minute bis etwa 3000 Standardkubikzentimeter pro Minute strömenden Wasserdampf umfasst, wobei ein Druck in einer Plasmakammer etwa 40 Pa bis etwa 133 Pa beträgt, wobei eine Temperatur der Plasmakammer etwa 200°C bis etwa 300°C beträgt und wobei das Plasma mit einer Mikrowellenleistung von etwa 2000 W bis etwa 3000 W generiert wird.
Verfahren nach Anspruch 1, wobei exponierte Oberflächen der Metalllinien (230) nach dem Entfernen der strukturierten Resistschicht (220) im Wesentlichen kein Metalloxid aufweisen.
Verfahren nach Anspruch 1, wobei eine Dicke einer Metalloxidschicht über den Metalllinien (230) nach dem Entfernen der strukturierten Resistschicht zwischen 0,1 nm und etwa 20 nm liegt.
Verfahren nach Anspruch 1, wobei das Ausbilden von Metalllinien das Ausbilden von Landing-Pads umfasst.
Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer Keimschicht (210) über einem Substrat (10); Ausbilden einer strukturierten Resistschicht (220) über der Keimschicht (210); Ausbilden von Metalllinien (230) zwischen der strukturierten Resistschicht (220); und Entfernen eines ersten Abschnitts der strukturierten Resistschicht unter Verwendung eines Plasmaprozesses in einem ersten Stadium des Plasmaprozesses, wobei eine erste Plasmachemie des Plasmaprozesses während des ersten Stadiums eine oxidierende Spezies und eine reduzierende Spezies umfasst, während eines zweiten Stadiums des Plasmaprozesses Entfernen von über den Metalllinien in dem ersten Stadium ausgebildeten Metalloxidpartikeln (235), wobei eine zweite Plasmachemie des Plasmaprozesses während des zweiten Stadiums stärker reduziert als die erste Plasmachemie; und Entfernen eines zweiten Abschnitts der strukturierten Resistschicht (220) unter Verwendung des Plasmaprozesses in einem dritten Stadium des Plasmaprozesses, wobei eine dritte Plasmachemie des Plasmaprozesses während des dritten Stadiums die oxidierende Spezies und die reduzierende Spezies umfasst.
Verfahren nach Anspruch 19, wobei die Metalllinien (230) und die Keimschicht (210) das Element Kupfer umfassen.
Verfahren nach Anspruch 20, wobei das Element Kupfer in der Form einer Kupferlegierung oder eines reinen Kupfers vorliegt.
Verfahren nach Anspruch 19, wobei das Ausbilden einer strukturierten Resistschicht Folgendes umfasst: Abscheiden einer unstrukturierten Resistschicht; Belichten der unstrukturierten Resistschicht durch einen Lithografieprozess; Entwickeln der unstrukturierten Resistschicht und Behandeln der entwickelten unstrukturierten Resistschicht, um die strukturierte Resistschicht auszubilden.
Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden aller Metallisierungsschichten außer der obersten Metallisierungsschicht über einem Substrat (10), umfassend Bauelementgebiete; Ausbilden einer Metallkeimschicht (210) nach dem Ausbilden aller Metallisierungsschichten außer der obersten Metallisierungsschicht; Ausbilden einer strukturierten Resistschicht (220) über der Metallkeimschicht (210); unter Verwendung eines elektrochemischen Abscheidungsprozesses, Ausbilden von Metalllinien (230) zwischen der strukturierten Resistschicht (220), wobei die Metalllinien Teil der obersten Metallisierungsschicht sind; und Ätzen der strukturierten Resistschicht (220) unter Verwendung eines Sauerstoff und Wasserdampf umfassenden Plasmaprozesses, wobei der Wasserdampf die Oxidation der Metalllinien (230) und der Metallkeimschicht (210) durch den Sauerstoff während des Plasmaprozesses verhindert, wobei eine Dicke der Metalllinien (230) mindestens 2 µm beträgt, wobei eine Dicke der strukturierten Resistschicht (220) mindestens 5 µm beträgt, wobei die Metalllinien eine obere Oberfläche umfassen und wobei ein Gesamtflächeninhalt der oberen Oberfläche der Metalllinien mindestens 50% des Flächeninhalts der oberen Oberfläche des Substrats beträgt.
Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer über einem Substrat (10) mit einer oberen Oberfläche angeordneten Keimschicht (210); Ausbilden einer strukturierten Resistschicht (220) über der Keimschicht (210); Ausbilden von Metalllinien (230) auf nicht von der strukturierten Resistschicht (220) bedeckten Gebieten der Keimschicht (210); und Entfernen der strukturierten Resistschicht (220) ohne wesentliches Ausbilden einer Oxidschicht.