JPH05218214A - 有機硅素重合体と半導体装置の製造方法 - Google Patents
有機硅素重合体と半導体装置の製造方法Info
- Publication number
- JPH05218214A JPH05218214A JP2220292A JP2220292A JPH05218214A JP H05218214 A JPH05218214 A JP H05218214A JP 2220292 A JP2220292 A JP 2220292A JP 2220292 A JP2220292 A JP 2220292A JP H05218214 A JPH05218214 A JP H05218214A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- psg
- semiconductor device
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 半導体集積回路を構成する層間絶縁膜の製造
方法に関し、平坦性と電気的特性に優れた絶縁材料を提
供することを目的とする。 【構成】 半導体装置の多層配線構造を構成する層間絶
縁膜が、気相成長法により形成した無機絶縁膜の上にス
ピンコート法により同種の有機硅素重合体よりなる絶縁
膜を被覆し、水蒸気雰囲気下で熱処理して一体化するこ
とを特徴として半導体装置の製造方法を構成する。
方法に関し、平坦性と電気的特性に優れた絶縁材料を提
供することを目的とする。 【構成】 半導体装置の多層配線構造を構成する層間絶
縁膜が、気相成長法により形成した無機絶縁膜の上にス
ピンコート法により同種の有機硅素重合体よりなる絶縁
膜を被覆し、水蒸気雰囲気下で熱処理して一体化するこ
とを特徴として半導体装置の製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は気相成長法により形成し
た無機絶縁膜の上に、有機硅素重合体よりなる絶縁膜を
積層して一体化し、これを層間絶縁膜とする半導体装置
の製造方法に関する。
た無機絶縁膜の上に、有機硅素重合体よりなる絶縁膜を
積層して一体化し、これを層間絶縁膜とする半導体装置
の製造方法に関する。
【０００２】大量の情報を高速に処理する必要から、情
報処理装置の主体を構成する半導体装置は集積化が進ん
でLSI やVLSIが実用化されており、更にULSIの実用化が
進められている。
報処理装置の主体を構成する半導体装置は集積化が進ん
でLSI やVLSIが実用化されており、更にULSIの実用化が
進められている。
【０００３】こゝで、集積化はチップの大型化と云うよ
りも素子を構成する単位素子の微細化により行われてお
り、配線の最小線幅はサブミクロン(Sub-micron)に達し
ているが、一方、必要とする電流容量を確保する必要か
ら、配線の厚さは必然的に増加しており、そのために配
線基板の表面凹凸は激しくなってきている。
りも素子を構成する単位素子の微細化により行われてお
り、配線の最小線幅はサブミクロン(Sub-micron)に達し
ているが、一方、必要とする電流容量を確保する必要か
ら、配線の厚さは必然的に増加しており、そのために配
線基板の表面凹凸は激しくなってきている。
【０００４】また、電子回路は高密度化のために立体化
し、層間絶縁膜を介する多層構造がとられている。これ
らのことから、層間絶縁膜は耐熱性が優れると共に下地
平坦化性に優れていることが必要である。
し、層間絶縁膜を介する多層構造がとられている。これ
らのことから、層間絶縁膜は耐熱性が優れると共に下地
平坦化性に優れていることが必要である。
【０００５】
【従来の技術】半導体集積回路の製造において、半導体
基板上には多数の電極や配線などが多数形成されるため
に、その上に形成される層間絶縁膜の表面は凹凸を多く
含み、多数の段差を生じている。
基板上には多数の電極や配線などが多数形成されるため
に、その上に形成される層間絶縁膜の表面は凹凸を多く
含み、多数の段差を生じている。
【０００６】そして、かゝる段差の存在は多層配線の信
頼性を著しく低下させている。そのため、層間絶縁膜の
必要条件は電気的絶縁性と耐熱性が優れていること以外
に平坦化性が優れていることである。
頼性を著しく低下させている。そのため、層間絶縁膜の
必要条件は電気的絶縁性と耐熱性が優れていること以外
に平坦化性が優れていることである。
【０００７】こゝで、層間絶縁膜の形成材料としては無
機および有機絶縁物がある。すなわち、無機絶縁物とし
ては二酸化硅素（SiO2) ，窒化硅素（Si3N4), 燐硅酸ガ
ラス（略称PSG)などがあり、多くの場合、気相成長法(C
VD法) により被処理基板上に膜形成されている。
機および有機絶縁物がある。すなわち、無機絶縁物とし
ては二酸化硅素（SiO2) ，窒化硅素（Si3N4), 燐硅酸ガ
ラス（略称PSG)などがあり、多くの場合、気相成長法(C
VD法) により被処理基板上に膜形成されている。
【０００８】然し、これらの絶縁膜は電気的特性や耐熱
性などの特性は優れているものゝ、形成に当たって下地
基板の凹凸を忠実に再現することから平坦化の目的には
沿わない。
性などの特性は優れているものゝ、形成に当たって下地
基板の凹凸を忠実に再現することから平坦化の目的には
沿わない。
【０００９】そのため、CVD 法などにより無機絶縁膜を
形成した後に有機絶縁物を塗布して平坦化を行い、次
に、無機絶縁膜の現れるまでドライエッチングを施して
平坦面を得るエッチバック法や無機絶縁膜の形成とスパ
ッタとを同時に行って凸部を削りながら成膜して平坦面
を得るバイアス・スパッタ法の使用などが提案されてい
る。
形成した後に有機絶縁物を塗布して平坦化を行い、次
に、無機絶縁膜の現れるまでドライエッチングを施して
平坦面を得るエッチバック法や無機絶縁膜の形成とスパ
ッタとを同時に行って凸部を削りながら成膜して平坦面
を得るバイアス・スパッタ法の使用などが提案されてい
る。
【００１０】一方、有機絶縁物としてはポリイミド樹脂
や硅素樹脂があり、これらの樹脂を溶剤に溶解して得ら
れる塗液は基板上にスピンコート法により膜形成できる
ため、平坦化性には優れるものゝ、幾らかの問題があ
る。
や硅素樹脂があり、これらの樹脂を溶剤に溶解して得ら
れる塗液は基板上にスピンコート法により膜形成できる
ため、平坦化性には優れるものゝ、幾らかの問題があ
る。
【００１１】すなわち、ポリイミド樹脂は約450 ℃で分
解が生じ、吸湿性も高く、またアルカリ金属などの腐食
性不純物を含んでいると云う欠点がある。また、硅素樹
脂は400 ℃程度の温度で酸化されたり、500 ℃以上の温
度で熱分解したりして、膜の歪みによるクラックが発生
し易いと云う欠点がある。
解が生じ、吸湿性も高く、またアルカリ金属などの腐食
性不純物を含んでいると云う欠点がある。また、硅素樹
脂は400 ℃程度の温度で酸化されたり、500 ℃以上の温
度で熱分解したりして、膜の歪みによるクラックが発生
し易いと云う欠点がある。
【００１２】また、有機絶縁膜はその中に有機基を含有
していること、および高温の熱処理を経ていないことか
ら電気的特性は無機絶縁膜に較べて劣っている。
していること、および高温の熱処理を経ていないことか
ら電気的特性は無機絶縁膜に較べて劣っている。
【００１３】
【発明が解決しようとする課題】VLSIやULSIなど多層配
線構造をとる集積回路の形成に当たって信頼性向上の見
地から耐熱性と平坦化性の外に電気的特性にも優れた層
間絶縁膜を実用化して使用する必要がある。
線構造をとる集積回路の形成に当たって信頼性向上の見
地から耐熱性と平坦化性の外に電気的特性にも優れた層
間絶縁膜を実用化して使用する必要がある。
【００１４】その方法として、CVD 法で形成した無機絶
縁膜の上に高分子絶縁膜をスピンコートして平坦化した
複合絶縁膜を層間絶縁膜として使用するのが簡便であ
り、量産化に適した方法であるが、その場合の必要条件
は、 ドライエッチング速度が両膜で同等なこと、 有機絶縁膜の電気的特性を向上すること、 などが必要である。
縁膜の上に高分子絶縁膜をスピンコートして平坦化した
複合絶縁膜を層間絶縁膜として使用するのが簡便であ
り、量産化に適した方法であるが、その場合の必要条件
は、 ドライエッチング速度が両膜で同等なこと、 有機絶縁膜の電気的特性を向上すること、 などが必要である。
【００１５】
【課題を解決するための手段】上記の課題は半導体装置
の多層配線構造を構成する層間絶縁膜が、気相成長法に
より形成した無機絶縁膜の上にスピンコート法により同
種の有機硅素重合体よりなる絶縁膜を被覆し、水蒸気雰
囲気下で熱処理して一体化することを特徴として半導体
装置の製造方法を構成することにより解決することがで
きる。
の多層配線構造を構成する層間絶縁膜が、気相成長法に
より形成した無機絶縁膜の上にスピンコート法により同
種の有機硅素重合体よりなる絶縁膜を被覆し、水蒸気雰
囲気下で熱処理して一体化することを特徴として半導体
装置の製造方法を構成することにより解決することがで
きる。
【００１６】
【作用】発明者等は上記の必要条件を満たす方法として
配線基板上にCVD 法により形成する無機絶縁膜とスピン
コート法によりこの上に形成する高分子絶縁膜のドライ
エッチング速度を同じにした。
配線基板上にCVD 法により形成する無機絶縁膜とスピン
コート法によりこの上に形成する高分子絶縁膜のドライ
エッチング速度を同じにした。
【００１７】すなわち、無機絶縁膜と高分子絶縁膜を対
比すると、 燐硅酸ガラス(PSG) 膜：（SiO2）l (PO3/2) m の組成比をもつ高分子PSG 膜 但し、l ：ｍ＝50〜90：50〜10 硼燐硅酸ガラス(BPSG)膜またはPSG 膜：（SiO2）l (PO3/2) m (BO3/2) n の組成 比をもつ高分子BPSG膜、但し、l ：ｍ：ｎ＝50〜90：45〜５：40〜 １二酸化硅素（SiO2）膜：（SiO2）l (BO3/2) m の組成比をもつ高分子BSG 膜、 但し、l ：ｍ＝60〜90：40〜10 熱酸化によるSiO2膜：（SiO2）l (BO3/2) m の組成比をもつ高分子BSG 膜、 但し、l ：ｍ＝50〜80：50〜20 また、スピンコートした高分子絶縁膜を水蒸気雰囲気中
で加熱することにより酸化を促進し、縮重合を安定的に
進行させて膜質を向上した。
比すると、 燐硅酸ガラス(PSG) 膜：（SiO2）l (PO3/2) m の組成比をもつ高分子PSG 膜 但し、l ：ｍ＝50〜90：50〜10 硼燐硅酸ガラス(BPSG)膜またはPSG 膜：（SiO2）l (PO3/2) m (BO3/2) n の組成 比をもつ高分子BPSG膜、但し、l ：ｍ：ｎ＝50〜90：45〜５：40〜 １二酸化硅素（SiO2）膜：（SiO2）l (BO3/2) m の組成比をもつ高分子BSG 膜、 但し、l ：ｍ＝60〜90：40〜10 熱酸化によるSiO2膜：（SiO2）l (BO3/2) m の組成比をもつ高分子BSG 膜、 但し、l ：ｍ＝50〜80：50〜20 また、スピンコートした高分子絶縁膜を水蒸気雰囲気中
で加熱することにより酸化を促進し、縮重合を安定的に
進行させて膜質を向上した。
【００１８】すなわち、スピンコート法により形成した
後に加熱し、熱分解させて形成した絶縁膜は未縮合の水
酸基あるいはアルコキシ基を含んでおり、また、膜質が
不安定であり、再加熱の際に脱ガスを生ずる。
後に加熱し、熱分解させて形成した絶縁膜は未縮合の水
酸基あるいはアルコキシ基を含んでおり、また、膜質が
不安定であり、再加熱の際に脱ガスを生ずる。
【００１９】また、ドライエッチング速度はCVD膜に較
べると遙かに大きく、ビアホール(Via-hole)形成の形成
を不可能にしている。図１は理想的なビアホールの形成
を示す工程図である。
べると遙かに大きく、ビアホール(Via-hole)形成の形成
を不可能にしている。図１は理想的なビアホールの形成
を示す工程図である。
【００２０】以下、CVD 法により形成した無機の燐硅酸
ガラス(PSG) 膜とスピンコート法により形成した（Si
O2）l (PO3/2) m の組成比をもつ高分子の燐硅酸ガラス
(PSG)膜とを積層した場合を例として説明する。
ガラス(PSG) 膜とスピンコート法により形成した（Si
O2）l (PO3/2) m の組成比をもつ高分子の燐硅酸ガラス
(PSG)膜とを積層した場合を例として説明する。
【００２１】Si基板１の上に真空蒸着などの薄膜形成技
術と写真蝕刻技術（フォトリソグラフィ）により配線２
を形成した後、CVD 法により無機のPSG 膜３を形成した
後、スピンコート法により高分子のPSG 膜４を形成する
ことにより、平坦な層間絶縁膜５を形成する。
術と写真蝕刻技術（フォトリソグラフィ）により配線２
を形成した後、CVD 法により無機のPSG 膜３を形成した
後、スピンコート法により高分子のPSG 膜４を形成する
ことにより、平坦な層間絶縁膜５を形成する。
【００２２】次に、この層間絶縁膜５にビアホールを形
成するため、かゝる基板上にレジスト６を被覆する。
（以上図１Ａ） 次に、配線２の上のビアホール形成位置のレジスト６に
写真蝕刻技術を用いて窓７を開ける。（以上同図Ｂ） 次に、このレジスト６をマスクとしてプラズマエッチン
グを行い、高分子のPSG 膜４に擂鉢形のテーパーをもつ
エッチング孔８を形成する。（以上同図Ｃ） 次に、エッチング形態を反応性イオンエッチング（略称
RIE)に切り換え、方向性をもつドライエッチングを配線
２に達するまで行うことによりビアホール９が形成され
る。（以上同図Ｄ） 次に、残留しているレジスト６は溶剤洗浄または酸素
（O2）ガスを用いるプラズマエッチングにより除去す
る。
成するため、かゝる基板上にレジスト６を被覆する。
（以上図１Ａ） 次に、配線２の上のビアホール形成位置のレジスト６に
写真蝕刻技術を用いて窓７を開ける。（以上同図Ｂ） 次に、このレジスト６をマスクとしてプラズマエッチン
グを行い、高分子のPSG 膜４に擂鉢形のテーパーをもつ
エッチング孔８を形成する。（以上同図Ｃ） 次に、エッチング形態を反応性イオンエッチング（略称
RIE)に切り換え、方向性をもつドライエッチングを配線
２に達するまで行うことによりビアホール９が形成され
る。（以上同図Ｄ） 次に、残留しているレジスト６は溶剤洗浄または酸素
（O2）ガスを用いるプラズマエッチングにより除去す
る。
【００２３】こゝで、同図Ｃの工程において、プラズマ
エンチングを行う理由は、現在、ビアホールの直径は0.
5 μm 程度と小さく、層間絶縁膜５の上部に擂鉢形のテ
イパーを形成しない限り、真空蒸着法などによってもビ
アホール９の充填( ビア形成)は困難なためである。
エンチングを行う理由は、現在、ビアホールの直径は0.
5 μm 程度と小さく、層間絶縁膜５の上部に擂鉢形のテ
イパーを形成しない限り、真空蒸着法などによってもビ
アホール９の充填( ビア形成)は困難なためである。
【００２４】以上は高分子PSG 膜４とCVD-PSG 膜３との
ドライエッチング速度がほぼ等しい場合である。然し、
現実の高分子PSG 膜４はCVD-PSG 膜３に較べるとドライ
エッチング速度は格段に大きなことから、ビアホール形
成工程は図１のようには進行しない。
ドライエッチング速度がほぼ等しい場合である。然し、
現実の高分子PSG 膜４はCVD-PSG 膜３に較べるとドライ
エッチング速度は格段に大きなことから、ビアホール形
成工程は図１のようには進行しない。
【００２５】図２はこの工程を示すものであり、同図
（Ａ），（Ｂ）までの工程は図１と変わるところはない
が、レジスト６をマスクとして高分子PSG 膜４をプラズ
マエッチングする工程で、高分子PSG 膜４のエッチング
がレジスト６の裏の部分にも進行するためにエッチング
孔８が拡大し、引き続いてRIE を行っても精度のよいビ
アホールは形成できないと云う問題がある。
（Ａ），（Ｂ）までの工程は図１と変わるところはない
が、レジスト６をマスクとして高分子PSG 膜４をプラズ
マエッチングする工程で、高分子PSG 膜４のエッチング
がレジスト６の裏の部分にも進行するためにエッチング
孔８が拡大し、引き続いてRIE を行っても精度のよいビ
アホールは形成できないと云う問題がある。
【００２６】そのためには高分子PSG 膜４のドライエッ
チング速度をCVD-PSG 膜３のそれに近似させることが必
要である。そこで、本発明はCVD-PSG 膜３の上に高分子
PSG 膜４を形成した後に、水蒸気雰囲気下で加熱するこ
とにより特性の改良を行うものである。
チング速度をCVD-PSG 膜３のそれに近似させることが必
要である。そこで、本発明はCVD-PSG 膜３の上に高分子
PSG 膜４を形成した後に、水蒸気雰囲気下で加熱するこ
とにより特性の改良を行うものである。
【００２７】すなわち、300 ℃以上の水蒸気雰囲気のも
とで高分子PSG 膜４を加熱すると、水熱反応により酸化
が促進されて有機成分が減少して酸化物が完全な形にな
ると共に、膜の密度が向上するために膜質が向上し、ド
ライエッチング速度がCVD-PSG 膜３と違わなくすること
ができる。
とで高分子PSG 膜４を加熱すると、水熱反応により酸化
が促進されて有機成分が減少して酸化物が完全な形にな
ると共に、膜の密度が向上するために膜質が向上し、ド
ライエッチング速度がCVD-PSG 膜３と違わなくすること
ができる。
【００２８】本発明はこのようにCVD 法により得られる
絶縁膜と、この上にスピンコート法により形成する絶縁
膜を材料的に同一または類似のものを用いると共に、水
熱反応により高分子絶縁膜の酸化を促進させ、これによ
り層間絶縁膜の総てをCVD 法により得られる絶縁膜と近
似させたものである。
絶縁膜と、この上にスピンコート法により形成する絶縁
膜を材料的に同一または類似のものを用いると共に、水
熱反応により高分子絶縁膜の酸化を促進させ、これによ
り層間絶縁膜の総てをCVD 法により得られる絶縁膜と近
似させたものである。
【００２９】
合成例１：( 高分子PSG の形成) 容量が１リットルのフラスコ中で、テトラアセトキシシ
ラン132.15ｇをテトラヒドロフラン（略称THF)500cc に
溶解し、燐酸トリメチル70ｇを加え、５時間還流した
後、溶媒のTHF を留去してエステル交換反応生成物を得
た。
ラン132.15ｇをテトラヒドロフラン（略称THF)500cc に
溶解し、燐酸トリメチル70ｇを加え、５時間還流した
後、溶媒のTHF を留去してエステル交換反応生成物を得
た。
【００３０】これにメタノール30ccを加え、30分室温で
攪拌した後、イオン交換水20ccを滴下し、50℃で３時間
加熱して加水分解させ重縮合を行った。反応終了後にプ
ロピレングリコールモノプロピルエーテル50ccを添加
し、蒸発により溶液中のメタノールと水分を除去した。 合成例２：（高分子BSG の形成) 容量が１リットルのフラスコ中で、テトラアセトキシシ
ラン132.15ｇをテトラヒドロフラン（略称THF)500cc に
溶解し、トリメチル硼酸73ｇを加え、５時間還流した
後、溶媒のTHF を留去してエステル交換反応生成物を得
た。
攪拌した後、イオン交換水20ccを滴下し、50℃で３時間
加熱して加水分解させ重縮合を行った。反応終了後にプ
ロピレングリコールモノプロピルエーテル50ccを添加
し、蒸発により溶液中のメタノールと水分を除去した。 合成例２：（高分子BSG の形成) 容量が１リットルのフラスコ中で、テトラアセトキシシ
ラン132.15ｇをテトラヒドロフラン（略称THF)500cc に
溶解し、トリメチル硼酸73ｇを加え、５時間還流した
後、溶媒のTHF を留去してエステル交換反応生成物を得
た。
【００３１】これにメタノール30ccを加え、30分室温で
攪拌した後、イオン交換水20ccを滴下し、50℃で３時間
加熱して加水分解させ重縮合を行った。反応終了後にプ
ロピレングリコールモノプロピルエーテル50ccを添加
し、蒸発により溶液中のメタノールと水分を除去した。 合成例３：（高分子BPSGの形成) 合成例１および２と同様にしてエステル交換反応を行っ
たオリゴマのメタノール溶液を混合した後、イオン交換
水20ccを滴下し、50℃で３時間加熱して加水分解させ重
縮合を行った。
攪拌した後、イオン交換水20ccを滴下し、50℃で３時間
加熱して加水分解させ重縮合を行った。反応終了後にプ
ロピレングリコールモノプロピルエーテル50ccを添加
し、蒸発により溶液中のメタノールと水分を除去した。 合成例３：（高分子BPSGの形成) 合成例１および２と同様にしてエステル交換反応を行っ
たオリゴマのメタノール溶液を混合した後、イオン交換
水20ccを滴下し、50℃で３時間加熱して加水分解させ重
縮合を行った。
【００３２】反応終了後にプロピレングリコールモノプ
ロピルエーテル50ccを添加し、蒸発により溶液中のメタ
ノールと水分を除去した。 実施例１：半導体素子を形成し、第１層目のAl配線を施
してあるSi基板上に常圧CVD 装置により0.5 μm の厚さ
のPSG 膜( 燐濃度８重量％）を成長させた。
ロピルエーテル50ccを添加し、蒸発により溶液中のメタ
ノールと水分を除去した。 実施例１：半導体素子を形成し、第１層目のAl配線を施
してあるSi基板上に常圧CVD 装置により0.5 μm の厚さ
のPSG 膜( 燐濃度８重量％）を成長させた。
【００３３】こゝで、Al配線の厚さは１mm, 最小線幅は
１μm ，最小線間隔は1.5μm である。次に、このPSG
膜の上に合成例１で得た樹脂溶液を3000rpm,30秒の条件
でスピンコートし、0.5 μm の厚さの塗膜を形成した。
１μm ，最小線間隔は1.5μm である。次に、このPSG
膜の上に合成例１で得た樹脂溶液を3000rpm,30秒の条件
でスピンコートし、0.5 μm の厚さの塗膜を形成した。
【００３４】この塗膜は250 ℃で20分の溶剤乾燥を行っ
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.2 μm 以下であり、第１
層Al配線によって生じた段差は平坦化されていた。
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.2 μm 以下であり、第１
層Al配線によって生じた段差は平坦化されていた。
【００３５】次に、レジストをマスクとしてCF4 とO2の
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
【００３６】ビアホール形成後、レジストを酸素プラズ
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
【００３７】この装置は、大気中500 ℃で１時間の加熱
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 実施例２：半導体素子を形成し、第１層目のAl配線を施
してあるSi基板上に常圧CVD 装置により0.5 μm の厚さ
のBPSG膜( 燐濃度４重量％，硼素濃度４重量％）を成長
させた。
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 実施例２：半導体素子を形成し、第１層目のAl配線を施
してあるSi基板上に常圧CVD 装置により0.5 μm の厚さ
のBPSG膜( 燐濃度４重量％，硼素濃度４重量％）を成長
させた。
【００３８】こゝで、Al配線の厚さは１mm, 最小線幅は
１μm ，最小線間隔は1.5μm である。次に、このBPSG
膜の上に合成例３で得た樹脂溶液を3000rpm,30秒の条件
でスピンコートし、0.5 μm の厚さの塗膜を形成した。
１μm ，最小線間隔は1.5μm である。次に、このBPSG
膜の上に合成例３で得た樹脂溶液を3000rpm,30秒の条件
でスピンコートし、0.5 μm の厚さの塗膜を形成した。
【００３９】この塗膜は250 ℃で20分の溶剤乾燥を行っ
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.2 μm 以下であり、第１
層Al配線によって生じた段差は平坦化されていた。
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.2 μm 以下であり、第１
層Al配線によって生じた段差は平坦化されていた。
【００４０】次に、レジストをマスクとしてCF4 とO2の
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
【００４１】ビアホール形成後、レジストを酸素プラズ
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
【００４２】この装置は、大気中500 ℃で１時間の加熱
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 実施例３：半導体素子を形成し、第１層目のAl配線を施
してあるSi基板上に減圧CVD 装置により0.5 μm の厚さ
のSiO2膜を成長させた。
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 実施例３：半導体素子を形成し、第１層目のAl配線を施
してあるSi基板上に減圧CVD 装置により0.5 μm の厚さ
のSiO2膜を成長させた。
【００４３】こゝで、Al配線の厚さは１mm, 最小線幅は
１μm ，最小線間隔は1.5μm である。次に、このSiO2
膜の上に合成例２で得た樹脂溶液を3000rpm,30秒の条件
でスピンコートし、0.5 μm の厚さの塗膜を形成した。
１μm ，最小線間隔は1.5μm である。次に、このSiO2
膜の上に合成例２で得た樹脂溶液を3000rpm,30秒の条件
でスピンコートし、0.5 μm の厚さの塗膜を形成した。
【００４４】この塗膜は250 ℃で20分の溶剤乾燥を行っ
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.2 μm 以下であり、第１
層Al配線によって生じた段差は平坦化されていた。
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.2 μm 以下であり、第１
層Al配線によって生じた段差は平坦化されていた。
【００４５】次に、レジストをマスクとしてCF4 とO2の
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
【００４６】ビアホール形成後、レジストを酸素プラズ
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
【００４７】この装置は、大気中500 ℃で１時間の加熱
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 実施例４：半導体素子を形成し、熱酸化により0.5 μm
の厚さのSiO2熱酸化膜を有する基板を用い、このSiO2膜
の上に合成例２で得た樹脂溶液を3000rpm,30秒の条件で
スピンコートし、0.5 μm の厚さの塗膜を形成した。
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 実施例４：半導体素子を形成し、熱酸化により0.5 μm
の厚さのSiO2熱酸化膜を有する基板を用い、このSiO2膜
の上に合成例２で得た樹脂溶液を3000rpm,30秒の条件で
スピンコートし、0.5 μm の厚さの塗膜を形成した。
【００４８】この塗膜は250 ℃で20分の溶剤乾燥を行っ
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.1 μm 以下であり、下地
段差は平坦化されていた。
た後に水蒸気雰囲気中450 ℃で30分の熱処理を行った。
熱処理後の基板表面の段差は0.1 μm 以下であり、下地
段差は平坦化されていた。
【００４９】次に、レジストをマスクとしてCF4 とO2の
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
混合ガスを用いてビアホールを形成した。このとき、ビ
アホールの形状は上部で等方性エッチングによる理想的
なテーパーが形成されていた。
【００５０】ビアホール形成後、レジストを酸素プラズ
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
マ処理により剥離したが、樹脂層にはクラックの発生は
認められなかった。次に、２層目のAl配線を行い、保護
層として1.3 μm のPSG 層を形成した後、電極取り出し
用の窓開けを行って半導体装置を得た。
【００５１】この装置は、大気中500 ℃で１時間の加熱
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 比較例１：樹脂層の熱処理を水蒸気中で行うのでなく大
気中で行った以外は実施例１と同様にして絶縁層を形成
した。
試験の後、ー65℃〜150 ℃の10回の熱衝撃試験後も全く
不良は見られなたった。 比較例１：樹脂層の熱処理を水蒸気中で行うのでなく大
気中で行った以外は実施例１と同様にして絶縁層を形成
した。
【００５２】この絶縁層にレジストをマスクとしてCF4
とO2の混合ガスを用いてビアホールを形成した。このと
き、ビアホールの形状は等方性エッチングにより樹脂部
分がサイドエッチングされ、ビアホール近傍の樹脂層が
除去されていた。 比較例２：合成例１の樹脂を用いて実施例３と同様に絶
縁層を形成した。
とO2の混合ガスを用いてビアホールを形成した。このと
き、ビアホールの形状は等方性エッチングにより樹脂部
分がサイドエッチングされ、ビアホール近傍の樹脂層が
除去されていた。 比較例２：合成例１の樹脂を用いて実施例３と同様に絶
縁層を形成した。
【００５３】この絶縁層にレジストをマスクとしてCF4
とO2の混合ガスを用いてビアホールを形成した。このと
き、ビアホールの形状は等方性エッチングにより樹脂部
分がサイドエッチングされ、ビアホール近傍の樹脂層が
除去されていた。
とO2の混合ガスを用いてビアホールを形成した。このと
き、ビアホールの形状は等方性エッチングにより樹脂部
分がサイドエッチングされ、ビアホール近傍の樹脂層が
除去されていた。
【００５４】
【発明の効果】本発明の実施により平坦化機能をもち、
酸素プラズマ処理を行っても膜の破損を起こさず、ま
た、微細なビアも容易に形成できる層間絶縁膜を得るこ
とができる。
酸素プラズマ処理を行っても膜の破損を起こさず、ま
た、微細なビアも容易に形成できる層間絶縁膜を得るこ
とができる。
【図１】理想的なビアホールの形成工程を示す断面図で
ある。
ある。
【図２】従来法によるビアホール形成の問題点を示す断
面図である。
面図である。
２ 配線 ３ 無機PSG 膜 ４ 高分子PSG 膜 ５ 層間絶縁膜 ６ レジスト ８ エッチング孔 ９ ビアホール
Claims (5)
- 【請求項１】 半導体装置の多層配線構造を構成する層
間絶縁膜が、気相成長法により形成した無機絶縁膜の上
にスピンコート法により同種の有機硅素重合体よりなる
絶縁膜を被覆し、水蒸気雰囲気下で熱処理して一体化す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 次の一般式(1)で表される硅素樹脂重合
体を、気相成長法により形成した燐硅酸ガラス(PSG)膜
上に成膜することを特徴とする請求項１記載の半導体装
置の製造方法。 （SiO2）l (PO3/2) m ・・・・・・・(1) 但し、l ：ｍ＝50〜90：50〜10 平均重量分子量は500 〜30,000 - 【請求項３】 次の一般式(2)で表される硅素樹脂重合
体を、気相成長法により形成した燐硅酸ガラス(PSG)膜
または硼燐硅酸ガラス(BPSG)膜上に成膜することを特徴
とする請求項１記載の半導体装置の製造方法。 （SiO2）l (PO3/2) m (BO3/2) n ・・・・・・・(2) 但し、l ：ｍ：ｎ＝50〜90：45〜５：40〜１ - 【請求項４】 次の一般式(3)で表される硅素樹脂重合
体を、気相成長法により形成した二酸化硅素( SiO2) 膜
上に成膜することを特徴とする請求項１記載の半導体装
置の製造方法。 （SiO2）l (BO3/2) m ・・・・・・・(3) 但し、l ：ｍ＝60〜90：40〜10 平均重量分子量は500 〜30,000 - 【請求項５】 次の一般式(4)で表される硅素樹脂重合
体を、熱酸化法により形成した二酸化硅素( SiO2) 膜上
に成膜することを特徴とする請求項１記載の半導体装置
の製造方法。 （SiO2）l (BO3/2) m ・・・・・・・(4) 但し、l ：ｍ＝50〜80：50〜20 平均重量分子量は500 〜30,000
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220292A JPH05218214A (ja) | 1992-02-07 | 1992-02-07 | 有機硅素重合体と半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220292A JPH05218214A (ja) | 1992-02-07 | 1992-02-07 | 有機硅素重合体と半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218214A true JPH05218214A (ja) | 1993-08-27 |
Family
ID=12076216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220292A Withdrawn JPH05218214A (ja) | 1992-02-07 | 1992-02-07 | 有機硅素重合体と半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013538443A (ja) * | 2010-07-08 | 2013-10-10 | モレキュラー・インプリンツ・インコーポレーテッド | 酸化ケイ素層の強化された高密度化方法 |
-
1992
- 1992-02-07 JP JP2220292A patent/JPH05218214A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013538443A (ja) * | 2010-07-08 | 2013-10-10 | モレキュラー・インプリンツ・インコーポレーテッド | 酸化ケイ素層の強化された高密度化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| KR900004264B1 (ko) | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 | |
| US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
| JP2003142477A (ja) | 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置 | |
| JP2001044191A (ja) | 積層絶縁膜とその製造方法および半導体装置とその製造方法 | |
| JP2008511711A5 (ja) | ||
| JP3399252B2 (ja) | 半導体装置の製造方法 | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| JPH11260815A (ja) | 半導体装置の製造方法 | |
| US20050153533A1 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
| JP2001127152A (ja) | 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置 | |
| JP4571880B2 (ja) | 半導体装置の製造方法 | |
| JP3617283B2 (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
| US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| JPH0936117A (ja) | 多層配線形成法 | |
| KR940005723B1 (ko) | 반도체 장치 | |
| JPH05218214A (ja) | 有機硅素重合体と半導体装置の製造方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JP2003252982A (ja) | 有機絶縁膜材料、その製造方法、有機絶縁膜の形成方法、及び、有機絶縁膜を設けた半導体装置 | |
| JP3156374B2 (ja) | 半導体装置の製造方法 | |
| US6503849B1 (en) | Method for forming insulating film | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2795875B2 (ja) | 半導体装置の製造方法 | |
| JP2000021872A (ja) | 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法 | |
| JP2646878B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |