JP2007123783A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007123783A
JP2007123783A JP2005317626A JP2005317626A JP2007123783A JP 2007123783 A JP2007123783 A JP 2007123783A JP 2005317626 A JP2005317626 A JP 2005317626A JP 2005317626 A JP2005317626 A JP 2005317626A JP 2007123783 A JP2007123783 A JP 2007123783A
Authority
JP
Japan
Prior art keywords
frequency
film
semiconductor device
low
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005317626A
Other languages
English (en)
Inventor
Katsura Watanabe
桂 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005317626A priority Critical patent/JP2007123783A/ja
Publication of JP2007123783A publication Critical patent/JP2007123783A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 堆積膜表面に生じる微小異物を抑制する。
【解決手段】 2周波励起プラズマCVD装置において、膜の形成を行う工程の成膜終焉時において、高周波RF電源を低周波RF電源よりも実効的に先に停止する。
【選択図】 図3

Description

本発明は、主として半導体処理基板上に薄膜の形成を行う方法に関するもので、特に酸化珪素膜を形成する2周波のRF発生装置を具備したプラズマ化学気相成長法に関するものである。
従来より半導体装置においては、素子配線を電気的に隔離するためにSiO絶縁膜が用いられる。この絶縁膜としては、SiHやテトラエトキシシラン(TEOS)等のガスを原料として減圧または常圧の化学気相成長法(CVD)によって形成されたSiO膜が主に用いられている。特に400℃程度の低温で形成できることからTEOSとOを用いたプラズマ化学気相成長法によるSiO膜が多用されている。さらに膜質向上や安定化の為に高周波及び低周波RF出力装置を具備した2周波励起プラズマ化学気相成長法を用いる事例も多数報告されている。
近年、素子の微細化に伴い信号伝達の遅延が懸念されるようになってきた。これは素子の微細化に伴い配線の間隔も狭くなることによって配線−配線間の容量が増大し信号の伝達が遅延してしまう問題である。この信号伝達の遅延は半導体装置の性能向上を妨げる要因の一つになる。このため配線間にある絶縁膜の誘電率をできるだけ低下させることが必要である。
誘電率を低減するために従来より弗素の導入による電子分極率低下を利用した弗素添加酸化珪素膜(FSG)の開発が行われており、近年ではメチル基を積極的に導入することにより膜密度を下げ低誘電率を得るメチル基含有酸化珪素膜の形成手法が盛んに検討されている。但しこれら低誘電率膜は上下層膜との界面密着性の低下や吸湿性に問題がありRIEやCMPといった配線加工工程との親和性の低下といった課題があり、現状では低誘電率膜に保護膜として2周波励起プラズマCVD法を用いた酸化珪素膜を堆積(成膜)させ、さらに配線溝加工用のマスク材として保護膜とは組成の異なる絶縁膜を堆積(成膜)させることがある。その場合、酸化珪素膜堆積(成膜)終了時のプラズマ不安定状態に起因した数nm径の微小な異物が多数発生しマスク材の堆積(成膜)によりレンズ効果で配線間隔と同程度の隆起物に拡大することでリソグラフィ時に局所的に未露光領域を生じ、例えば配線未形成による電気的開放不良を生じることがあった。例えば、特許文献1には誘電率の低い絶縁膜を形成する半導体装置の製造方法に関し、高周波電源により発生した高周波電界と、低周波電源により発生した低周波電界を用いて反応ガスを励起する方法が開示されている。係る方法においては、堆積膜表面に微小異物が多く発生する。
特開平7−254592号公報
本発明は、上記事情を考慮してなされたもので、その目的とするところは、2周波励起プラズマ-CVD法による酸化珪素膜を層間絶縁膜として用いる半導体装置において、堆積(成膜)終了時に高周波出力を停止した後に低周波出力を停止することで堆積膜表面に生じる微小異物を抑制することができ回路の電気的開放不良が低減された半導体装置を提供することにある。
上記目的を達成するために、本発明の半導体装置の製造方法は、2つの電極を内部に有する反応室と、前記2つの電極間にプラズマを発生させるための、互いに異なる周波数を有する高周波RF電源と低周波RF電源と、所望のガスを供給する原料ガス導入部と、前記反応室に接続され前記反応室内を排気する排気機構とを備えた2周波励起プラズマCVD装置において膜の形成を行う半導体装置の製造方法であって、
前記膜の形成を行う工程の成膜終焉時において、実効的に高周波RF電源を低周波RF電源よりも先に停止することを特徴とする。
本発明により、2周波励起プラズマ-CVD法による酸化珪素膜を層間絶縁膜として用いる半導体装置において、堆積(成膜)終了時に高周波出力を停止した後に低周波出力を停止することで堆積膜表面に生じる微小異物を抑制することができ回路の電気的開放不良が低減された半導体装置を提供することにある。
本発明の詳細を実施形態により図面を参照して説明する。
(実施形態)
この実施形態は、素子を形成したSi基板上に図1に示す平行平板型などの2周波励起プラズマCVD法を利用した装置を用いて酸化珪素膜を形成する工程において、特に堆積(成膜)終了時のプラズマ終息方法に関するものである。
図1に示す平行平板型CVD装置の反応容器はメタルチャンバー部(反応室)1より構成されており、マスフローコントローラ(MFC)にて流量を制御されたSiH,NO,N,NHなどの原料ガスはガス分散板2を通して均一に分散しチャンバー(反応室)内に供給される。さらにガス分散板2は同時にRF電極となっており、高周波RF電源3-1(13.56MHz)及び低周波RF電源3-2(400kHz)に接続及び接地されている(図中、RF電源・RF電極間のRFマッチング回路は省略してある)。高周波RF電源としては10MHz以上30MHz以下が適用され、低周波RF電源としては300kHz以上500kHz以下が適用される。
このRF電源3-1及び3-2に電力を印加することで容量結合によりチャンバー(反応室)内の空間に電力が供給されプラズマが発生する。基板接地電極4はサセプタとしてSiウェーハ5を保持することが可能となっており、リフト機構が付随していることにより上部電極であるガス分散板2とSiウェーハ5間の距離を制御できる。さらにヒータ6を具備しており、450℃程度まで温度制御が可能となっている。また、メタルチャンバー(反応室)部 にはドライポンプ7が接続されており、反応容器内を真空にすることが出来、スロットルバルブ8により圧力制御が可能となっている。この装置を用いて本発明による実施形態を説明する。
図1に示す平行平板型CVD装置にSiウェーハ5を反応容器に導入し基板接地電極4上に保持したのち原料ガスを原料ガス導入部9より例えばSiH50sccm,NO500sccm, N3000sccmの条件でチャンバー(反応室)内に導入し、容器内圧力を3torr程度に制御する。圧力とガス流量が安定したところで高周波RF電源3-1及び低周波RF電源3-2にそれぞれ500W/100Wの電力を印加し例えば50nm〜200nm程度堆積(成膜)を行う。上記CVD装置により、酸化珪素膜、窒素添加酸化珪素膜、弗素添加酸化珪素膜、メチル基添加酸化珪素膜、窒化珪素膜、メチル基添加窒化珪素膜、炭化珪素膜等が堆積(成膜)される。
次に本発明の特徴である堆積(成膜)終了時のプラズマ終息方法について説明する。まず高周波RF電源3-1の出力を停止しSi含有ガスの解離を止め微小異物の核となるSiラジカルの発生を終息させ、低周波RF電力により残存するSiラジカルとOラジカルを十分反応させ酸化珪素膜として堆積(成膜)させたのち、低周波RF電源3-2の出力を停止することで数nm径のSiを核とした微小異物の発生を抑制する。原料ガスは低周波RF電源3-2の出力停止後に停止させる。停止モードには様々な形態が考えられる。図2(A)は高周波RF電源及び低周波RF電源ともに垂直的に停止した場合、図2(B)は高周波RF電源を垂直的に停止、低周波RF電源を徐々に(漸次的に)停止した場合、図2(C)は高周波RF電源を徐々に(漸次的に)停止、低周波RF電源を垂直的に停止した場合で、横軸は時間軸であり、縦軸は出力(W)を表している。図2(A)、図2(B)、図2(C)いずれも、実効的(積算的)には高周波RF電源を低周波RF電力よりも先に停止しているのが分かる。
図3は高周波及び低周波RFの出力停止のタイミングによる膜表面の微小異物数依存性を示すデータであり、上述のように高周波RF電源3-1の出力を低周波RF電源3-2の出力より先に停止させることで膜表面の微小異物が低減でき回路の電気的開放不良を生じない半導体装置を提供することが可能となる。図3から、特に高周波RF電源を低周波RF電力よりも0.1秒以上先に停止すると、膜表面の微小異物数が極端に低減できることが分かる。
本発明は上記実施形態に限らず種々の変形が可能である。例えば、上記実施形態では2つの電極の一方(いわゆる上部電極)に高周波RF電源を低周波RF電力を印加したが、上部電極と下部電極個別に高周波RF電源若しくは低周波RF電力を印加する方式(装置構成)でも同様に実施可能である。
実施形態に係る酸化珪素薄膜形成装置の基本的構成を示す概略図。 停止モードの形態(高周波RF電源及び低周波RF電源の各停止態様)を示す図。 実施形態に係る低周波RF出力停止の高周波RF出力停止からの経過時間と微小異物数の関係を示す図。
符号の説明
1 メタルチャンバー(反応室)
2 ガス分散板(RF電極)
3−1 高周波RF電源
3−2 低周波RF電源
4 基板電極
5 Siウェーハ
6 ヒータ
7 ドライポンプ
8 スロットルバルブ
9 原料ガス導入部
10 排気方向

Claims (5)

  1. 2つの電極を内部に有する反応室と、前記2つの電極間にプラズマを発生させるための、互いに異なる周波数を有する高周波RF電源と低周波RF電源と、所望のガスを供給する原料ガス導入部と、前記反応室に接続され前記反応室内を排気する排気機構とを備えた2周波励起プラズマCVD装置において膜の形成を行う半導体装置の製造方法であって、
    前記膜の形成を行う工程の成膜終焉時において、高周波RF電源を低周波RF電源よりも実効的に先に停止することを特徴とする半導体装置の製造方法。
  2. 前記2周波励起プラズマCVD装置は、RF出力電源に接続された上部電極と接地された下部電極とが平行に配置されており容量結合によりプラズマが発生することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記低周波RF電源の周波数は300kHz以上500kHz以下で、高周波RF電源の周波数は10MHz以上30MHz以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記高周波RF電源を低周波RF電力よりも0.1秒以上実効的に先に停止することを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 2周波励起プラズマCVD装置において膜の形成を行う半導体装置の製造方法であって、前記膜は酸化珪素膜、窒素添加酸化珪素膜、弗素添加酸化珪素膜、メチル基添加酸化珪素膜、窒化珪素膜、メチル基添加窒化珪素膜、炭化珪素膜のいずれかであることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2005317626A 2005-10-31 2005-10-31 半導体装置の製造方法 Pending JP2007123783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005317626A JP2007123783A (ja) 2005-10-31 2005-10-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005317626A JP2007123783A (ja) 2005-10-31 2005-10-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007123783A true JP2007123783A (ja) 2007-05-17

Family

ID=38147254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005317626A Pending JP2007123783A (ja) 2005-10-31 2005-10-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007123783A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010726A1 (ja) * 2009-07-24 2011-01-27 株式会社ユーテック プラズマCVD装置、SiO2膜又はSiOF膜及びその成膜方法
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010726A1 (ja) * 2009-07-24 2011-01-27 株式会社ユーテック プラズマCVD装置、SiO2膜又はSiOF膜及びその成膜方法
JP5747186B2 (ja) * 2009-07-24 2015-07-08 株式会社ユーテック プラズマCVD装置、SiO2膜又はSiOF膜及びその成膜方法
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法

Similar Documents

Publication Publication Date Title
KR101772723B1 (ko) 플라즈마 처리 방법
CN101692423B (zh) 等离子体蚀刻方法
WO2018063804A1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
US20060163202A1 (en) Plasma etching method
JP2004134560A (ja) シリコンカーバイド膜の製造方法
JPWO2019035223A1 (ja) プラズマ生成装置、基板処理装置および半導体装置の製造方法
US9218983B2 (en) Etching method and device
JP2003179054A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US8870164B2 (en) Substrate processing method and storage medium
US10811274B2 (en) Etching method and plasma processing apparatus
US7601402B2 (en) Method for forming insulation film and apparatus for forming insulation film
JP2007123783A (ja) 半導体装置の製造方法
WO2019035314A1 (ja) プラズマ異常判定方法、半導体装置の製造方法及び基板処理装置
WO2013191108A1 (ja) プラズマ処理装置、及びプラズマ処理方法
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
US20040161946A1 (en) Method for fluorocarbon film depositing
US7456111B2 (en) Plasma etching method and plasma etching apparatus
JP6877290B2 (ja) 被処理体を処理する方法
JPH09167766A (ja) プラズマ化学気相成長装置及び半導体装置の製造方法
JP2005353698A (ja) エッチング方法
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
WO2022219977A1 (ja) 基板処理方法
CN112786442A (zh) 等离子体处理方法及等离子体处理装置