JP2004536463A5

JP2004536463A5 -

Info

Publication number: JP2004536463A5
Application number: JP2003514971A
Authority: JP
Filing date: 2002-07-15
Publication date: 2006-01-05
Anticipated expiration: 2022-07-15

Claims

有機物質含有低誘電率絶縁材料のシード層を堆積させること、及び２５０℃未満の温度においてこのシード層上にタンタルをスパッタリングすることを含む、３００ｎｍ未満の厚さで、α−Ｔａに基づくＴａ膜を堆積させる方法。
前記シード層がメチルでドープされた酸化ケイ素である、請求項１に記載の方法。
ケイ素含有有機化合物と酸化剤を、プラズマの存在下で反応させ、そして炭素を有する基がこの膜に含有されるようにして得られた膜を硬化させることによって、前記シード層を形成する、請求項１又は２に記載の方法。
前記シード層を、水素含有プラズマに露出させることによって硬化させる、請求項３に記載の方法。
前記シード層の表面をエッチングによって除去した後でタンタルの堆積を行う、請求項１〜４のいずれかに記載の方法。
前記シード層を加熱した後でタンタルを堆積させる、請求項１〜５のいずれかに記載の方法。
前記タンタルの供給源と基材との距離が少なくとも２００ｍｍである、請求項１〜６のいずれかに記載の方法。
前記タンタルの供給源と基材との距離が２００ｍｍ〜２５０ｍｍである、請求項１〜７のいずれかに記載の方法。
前記タンタルの堆積を不均衡マグネトロンスパッタリングによって行う、請求項１〜８のいずれかに記載の方法。
前記基材がバイアスされている、請求項１〜９のいずれかに記載の方法。
前記タンタル膜上に銅を堆積させる、請求項１〜１０のいずれかに記載の方法。
前記シード層が金属間誘電体層である、請求項１〜１１のいずれかに記載の方法。
タンタル材料の有意の部分が、イオン状態で前記シード層に達する、請求項１〜１２のいずれかに記載の方法。
半導体ウェハー等の凹凸を有する表面にタンタル層を堆積させること、及びこのタンタル層に直接に銅層を電気メッキすることを含み、前記タンタル層の抵抗率が５０μΩ・ｃｍ未満である、半導体ウェハー等の凹凸を有する表面に銅を電気メッキする方法。
前記タンタル層が、少なくとも実質的にα相タンタルである、請求項１４に記載の方法。
請求項１〜１３のいずれかに記載の方法を使用して、前記タンタル層を堆積させる、請求項１４に記載の方法。
前記タンタル層の抵抗率が２０〜４０μΩ・ｃｍである、請求項１４〜１６のいずれかに記載の方法。
前記抵抗率が約２５μΩ・ｃｍである、請求項１７に記載の方法。
半導体ウェハー等の凹凸を有する表面にタンタル層を堆積させること、及びこのタンタル層に直接に銅層を電気メッキして、表面の凹部を充填することを含み、前記タンタル層の抵抗率が５０μΩ・ｃｍ未満である、半導体ウェハー等の凹凸を有する表面に銅を電気メッキして表面の凹部を充填する方法。