JP2005150710A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005150710A5 JP2005150710A5 JP2004306331A JP2004306331A JP2005150710A5 JP 2005150710 A5 JP2005150710 A5 JP 2005150710A5 JP 2004306331 A JP2004306331 A JP 2004306331A JP 2004306331 A JP2004306331 A JP 2004306331A JP 2005150710 A5 JP2005150710 A5 JP 2005150710A5
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- oxygen
- manufacturing
- semiconductor element
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜上に、絶縁膜を形成することを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜上に、有機化合物を含む層を形成することを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜の表面を研磨することを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜の表面を研磨し、
前記導電膜上に、絶縁膜を形成することを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜の表面を研磨し、
前記導電膜上に、有機化合物を含む層を形成することを特徴とする半導体素子の作製方法。 - 請求項3乃至5のいずれか一項において、
前記研磨は、CMP(化学的機械的研磨)法によって行われることを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜上に絶縁膜を形成し、
前記絶縁膜及び前記導電膜の一部をエッチング除去することにより、前記導電膜の表面を平坦化させることを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜上に第1の絶縁膜を形成し、
前記第1の絶縁膜及び前記導電膜の一部をエッチング除去することにより、前記導電膜の表面を平坦化させ、
前記導電膜上に、第2の絶縁膜を形成することを特徴とする半導体素子の作製方法。 - 導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して少なくとも窒素及び酸素を含み、かつ、前記酸素の組成比は10%〜25%である雰囲気下において加熱処理を行い、
前記導電膜上に絶縁膜を形成し、
前記絶縁膜及び前記導電膜の一部をエッチング除去することにより、前記導電膜の表面を平坦化させ、
前記導電膜上に、有機化合物を含む層を形成することを特徴とする半導体素子の作製方法。 - 請求項1、4、8のいずれか一項において、
前記絶縁膜又は前記第2の絶縁膜は、窒化珪素を含むことを特徴とする半導体素子の作製方法。 - 請求項1乃至10のいずれか一項において、
前記導電材料は、Agであることを特徴とする半導体素子の作製方法。 - 請求項1、3、4、7、8のいずれか一項において、
基板上にTiを含む薄膜を形成し、
前記Tiを含む薄膜上に前記導電材料を含む組成物を吐出することにより前記導電膜を形成することを特徴とする半導体素子の作製方法。 - 請求項12において、
前記加熱処理を行うことにより、前記チタンを含む薄膜をTiO 2 とすることを特徴とする半導体素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306331A JP4932150B2 (ja) | 2003-10-21 | 2004-10-21 | 半導体素子の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003361262 | 2003-10-21 | ||
JP2003361262 | 2003-10-21 | ||
JP2004306331A JP4932150B2 (ja) | 2003-10-21 | 2004-10-21 | 半導体素子の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005150710A JP2005150710A (ja) | 2005-06-09 |
JP2005150710A5 true JP2005150710A5 (ja) | 2007-11-29 |
JP4932150B2 JP4932150B2 (ja) | 2012-05-16 |
Family
ID=34703076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004306331A Expired - Fee Related JP4932150B2 (ja) | 2003-10-21 | 2004-10-21 | 半導体素子の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4932150B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4732118B2 (ja) * | 2005-10-18 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2007134481A (ja) * | 2005-11-10 | 2007-05-31 | Sony Corp | 半導体装置の製造方法 |
KR101251995B1 (ko) | 2006-01-27 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP4950532B2 (ja) * | 2006-03-20 | 2012-06-13 | 株式会社日本マイクロニクス | 回路基板の配線補修方法およびその装置 |
JP4738299B2 (ja) | 2006-09-20 | 2011-08-03 | 富士通株式会社 | キャパシタ、その製造方法、および電子基板 |
WO2008084736A1 (ja) * | 2007-01-09 | 2008-07-17 | Konica Minolta Holdings, Inc. | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 |
US20090023235A1 (en) * | 2007-07-19 | 2009-01-22 | Mackenzie John D | Method and Apparatus for Improved Printed Cathodes for Light-Emitting Devices |
JP5697309B2 (ja) * | 2009-03-06 | 2015-04-08 | 地方独立行政法人東京都立産業技術研究センター | 局在プラズモン共鳴センサの製造方法 |
CN105265029B (zh) | 2013-04-30 | 2018-02-02 | 阿莫绿色技术有限公司 | 柔性印刷电路板及其制造方法 |
JP5753568B2 (ja) * | 2013-11-20 | 2015-07-22 | 地方独立行政法人東京都立産業技術研究センター | 局在プラズモン共鳴センサ及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3690552B2 (ja) * | 1997-05-02 | 2005-08-31 | 株式会社アルバック | 金属ペーストの焼成方法 |
JP3926076B2 (ja) * | 1999-12-24 | 2007-06-06 | 日本電気株式会社 | 薄膜パターン形成方法 |
WO2001053007A1 (en) * | 2000-01-21 | 2001-07-26 | Midwest Research Institute | Method for forming thin-film conductors through the decomposition of metal-chelates in association with metal particles |
JP2002224604A (ja) * | 2001-01-31 | 2002-08-13 | Hitachi Ltd | パターン転写装置,パターン転写方法および転写用原版の製造方法 |
JP2002339076A (ja) * | 2001-05-16 | 2002-11-27 | Jsr Corp | 金属銅薄膜の形成方法および銅薄膜形成用組成物 |
JP2003080694A (ja) * | 2001-06-26 | 2003-03-19 | Seiko Epson Corp | 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体 |
JP2003273111A (ja) * | 2002-03-14 | 2003-09-26 | Seiko Epson Corp | 成膜方法及びその方法を用いて製造したデバイス、並びにデバイスの製造方法 |
-
2004
- 2004-10-21 JP JP2004306331A patent/JP4932150B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI590444B (zh) | 包含具不同厚度的過渡金屬二硫族化物層的裝置和製造方法 | |
JP2006054425A5 (ja) | ||
JP2007311584A5 (ja) | ||
JP2007529112A5 (ja) | ||
JP2000269213A5 (ja) | ||
JP2001015612A5 (ja) | ||
JP2005150710A5 (ja) | ||
JP2005347636A5 (ja) | ||
TW201249903A (en) | Method for increasing adhesion between polysilazane and silicon nitride and method for forming a trench isolation | |
JP2010045204A (ja) | 半導体基板、半導体装置およびその製造方法 | |
JP2020102623A5 (ja) | 半導体装置 | |
JP4700652B2 (ja) | 層構造の製造方法 | |
JP2004014828A5 (ja) | ||
US6376377B1 (en) | Post chemical mechanical polish (CMP) planarizing substrate cleaning method employing enhanced substrate hydrophilicity | |
JP2005352465A5 (ja) | ||
TWI272677B (en) | Method for preventing Cu contamination and oxidation in semiconductor device manufacturing | |
JP2004079606A5 (ja) | ||
TW567546B (en) | Etch-back method for dielectric layer | |
TW201232768A (en) | Method of manufacturing semiconductor device and the semiconductor device | |
JP6040544B2 (ja) | 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法 | |
US9564356B2 (en) | Self-forming metal barriers | |
JP2004006960A5 (ja) | 誘電体膜 | |
US20220223472A1 (en) | Ruthenium Reflow For Via Fill | |
JP4467917B2 (ja) | 半導体装置の製造方法 | |
JP3353539B2 (ja) | 半導体装置の製造方法 |