JP2005352465A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005352465A5 JP2005352465A5 JP2005137576A JP2005137576A JP2005352465A5 JP 2005352465 A5 JP2005352465 A5 JP 2005352465A5 JP 2005137576 A JP2005137576 A JP 2005137576A JP 2005137576 A JP2005137576 A JP 2005137576A JP 2005352465 A5 JP2005352465 A5 JP 2005352465A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- semiconductor layer
- base
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 基板上に形成された第１の下地絶縁膜と、前記第１の下地絶縁膜上に形成された前記第２の下地絶縁膜と、からなる絶縁表面を有するエレクトロルミネッセンス表示装置の作製方法であって、
前記絶縁表面上の第１の領域に、半導体層、ゲート絶縁膜、及びゲート電極が順次積層された積層構造を形成するとともに、前記絶縁表面上の第２の領域に前記ゲート絶縁膜を形成し、
前記第１の領域の前記ゲート絶縁膜及び前記半導体層と、前記第２の領域の前記ゲート絶縁膜及び前記第１の下地膜と、に一導電型を有する不純物を同時に添加し、
前記半導体層、前記ゲート絶縁膜、及び前記ゲート電極を覆う第１の層間絶縁膜を形成し、
ウェットエッチングをすることにより、前記第１の領域の前記第１の層間絶縁膜に前記半導体層に達する第１のコンタクトホールを形成するとともに、前記第２の領域の前記第１の層間絶縁膜に前記第１の下地絶縁膜に達する開口部を形成し、
前記第１の層間絶縁膜上に、第１の前記コンタクトホールを介して前記半導体層に電気的に接続される配線を形成し、
前記第１の層間絶縁膜、前記開口部、及び前記配線を覆う第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に前記配線に達する第２のコンタクトホールを形成し、
前記第２の領域の前記第２の層間絶縁膜上に、前記第２のコンタクトホールを介して前記配線に電気的に接続される画素電極を形成することを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 請求項１において、
前記第２の層間絶縁膜は、自己平坦性を有する材料からなることを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 請求項１において、
前記第２の層間絶縁膜は、アクリル、ポリイミド、又はシロキサンであることを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 基板上に形成された第１の下地絶縁膜と、前記第１の下地絶縁膜上に形成された前記第２の下地絶縁膜と、からなる絶縁表面を有するエレクトロルミネッセンス表示装置の作製方法であって、
前記絶縁表面上の第１の領域に、半導体層、ゲート絶縁膜、及びゲート電極が順次積層された積層構造を形成するとともに、前記絶縁表面上の第２の領域に前記ゲート絶縁膜を形成し、
前記第１の領域の前記ゲート絶縁膜及び前記半導体層と、前記第２の領域の前記ゲート絶縁膜及び前記第１の下地膜と、に一導電型を有する不純物をマスクを用いて同時に添加し、
前記マスクを用いてウェットエッチングをすることにより、前記第１の領域の前記ゲート絶縁膜と、前記第２の領域の前記ゲート絶縁膜及び前記第２の下地絶縁膜を除去し、
前記マスクを除去し、
前記半導体層、前記ゲート絶縁膜、前記ゲート電極、及び前記第１の下地絶縁膜を覆う層間絶縁膜を形成し、
前記第１の領域の前記層間絶縁膜に前記半導体層に達するコンタクトホールを形成し、
前記第２の領域の前記層間絶縁膜上に、前記コンタクトホールを介して前記半導体層に電気的に接続される画素電極を形成することを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 基板上に形成された第１の下地絶縁膜と、前記第１の下地絶縁膜上に形成された前記第２の下地絶縁膜と、からなる絶縁表面を有するエレクトロルミネッセンス表示装置の作製方法であって、
前記絶縁表面上の第１の領域に、半導体層、ゲート絶縁膜、及びゲート電極が順次積層された積層構造を形成するとともに、前記絶縁表面上の第２の領域に前記ゲート絶縁膜を形成し、
前記第１の領域の前記ゲート絶縁膜及び前記半導体層と、前記第２の領域の前記ゲート絶縁膜及び前記第１の下地膜と、に一導電型を有する不純物をマスクを用いて同時に添加し、
前記マスクを除去し、
ウェットエッチングをすることにより、前記第１の領域の前記ゲート絶縁膜と、前記第２の領域の前記ゲート絶縁膜及び前記第２の下地絶縁膜を除去し、
前記半導体層、前記ゲート絶縁膜、前記ゲート電極、及び前記第１の下地絶縁膜を覆う層間絶縁膜を形成し、
前記第１の領域の前記層間絶縁膜に前記半導体層に達するコンタクトホールを形成し、
前記第２の領域の前記層間絶縁膜上に、前記コンタクトホールを介して前記半導体層に電気的に接続される画素電極を形成することを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 請求項４又は請求項５において、
前記層間絶縁膜は、自己平坦性を有する材料からなることを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 請求項４又は請求項５において、
前記層間絶縁膜は、アクリル、ポリイミド、又はシロキサンであることを特徴とするエレクトロルミネッセンス表示装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、
前記第１の下地絶縁膜は、窒化珪素系の膜であり、
前記第２の下地絶縁膜は、酸化珪素系の膜であり、
前記ウェットエッチングは、フッ酸系の薬液を用いて行われることを特徴とするエレクトロルミネッセンス表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005137576A JP4785415B2 (ja) | 2004-05-14 | 2005-05-10 | エレクトロルミネッセンス表示装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004145709 | 2004-05-14 | ||
| JP2004145709 | 2004-05-14 | ||
| JP2005137576A JP4785415B2 (ja) | 2004-05-14 | 2005-05-10 | エレクトロルミネッセンス表示装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005352465A JP2005352465A (ja) | 2005-12-22 |
| JP2005352465A5 true JP2005352465A5 (ja) | 2008-05-01 |
| JP4785415B2 JP4785415B2 (ja) | 2011-10-05 |
Family
ID=35586947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005137576A Expired - Fee Related JP4785415B2 (ja) | 2004-05-14 | 2005-05-10 | エレクトロルミネッセンス表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4785415B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7362798B2 (ja) | 2008-09-19 | 2023-10-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555258B2 (ja) * | 2006-01-26 | 2010-09-29 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置 |
| TWI521492B (zh) * | 2006-04-05 | 2016-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置，顯示裝置，和電子裝置 |
| JP5685855B2 (ja) * | 2009-09-08 | 2015-03-18 | 株式会社リコー | 表示装置および表示装置の製造方法 |
| JP6080437B2 (ja) * | 2011-09-30 | 2017-02-15 | キヤノン株式会社 | 有機発光装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS634620A (ja) * | 1986-06-24 | 1988-01-09 | Matsushita Electric Works Ltd | 半導体装置の製法 |
| JP2001242803A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | 表示装置及びその製造方法 |
| JP4118602B2 (ja) * | 2001-05-23 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP4255681B2 (ja) * | 2001-11-30 | 2009-04-15 | 株式会社半導体エネルギー研究所 | パッシブマトリクス型表示装置 |
| JP2004119016A (ja) * | 2002-09-20 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 発光装置 |
-
2005
- 2005-05-10 JP JP2005137576A patent/JP4785415B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7362798B2 (ja) | 2008-09-19 | 2023-10-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006054425A5 (ja) | ||
| JP2009157354A5 (ja) | ||
| JP2009033145A5 (ja) | ||
| JP2012080096A5 (ja) | ||
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| JP2016189460A5 (ja) | 半導体装置及びその製造方法 | |
| JP2007158301A5 (ja) | ||
| TWI456663B (zh) | 顯示裝置之製造方法 | |
| JP2010123936A5 (ja) | ||
| JP2003332582A5 (ja) | ||
| JP2009239272A5 (ja) | ||
| JP2008177606A5 (ja) | ||
| JP2009158941A5 (ja) | ||
| JP2012033896A5 (ja) | ||
| JP2010028103A5 (ja) | 薄膜トランジスタの作製方法及び表示装置の作製方法 | |
| JP2014215485A5 (ja) | ||
| JP2011086941A5 (ja) | ||
| JP2009278072A5 (ja) | ||
| JP2011009452A5 (ja) | ||
| JP2005352465A5 (ja) | ||
| JP2004047608A5 (ja) | ||
| TWI419336B (zh) | 半導體元件及其製作方法 | |
| JP2007214267A5 (ja) | ||
| JP2005277323A5 (ja) | ||
| JP2008085313A5 (ja) |