JP4932150B2 - 半導体素子の作製方法 - Google Patents

半導体素子の作製方法 Download PDF

Info

Publication number
JP4932150B2
JP4932150B2 JP2004306331A JP2004306331A JP4932150B2 JP 4932150 B2 JP4932150 B2 JP 4932150B2 JP 2004306331 A JP2004306331 A JP 2004306331A JP 2004306331 A JP2004306331 A JP 2004306331A JP 4932150 B2 JP4932150 B2 JP 4932150B2
Authority
JP
Japan
Prior art keywords
film
conductive film
semiconductor
conductive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004306331A
Other languages
English (en)
Other versions
JP2005150710A5 (ja
JP2005150710A (ja
Inventor
厳 藤井
慎志 前川
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004306331A priority Critical patent/JP4932150B2/ja
Publication of JP2005150710A publication Critical patent/JP2005150710A/ja
Publication of JP2005150710A5 publication Critical patent/JP2005150710A5/ja
Application granted granted Critical
Publication of JP4932150B2 publication Critical patent/JP4932150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、インクジェット法に代表される液滴吐出法を用いた半導体素子の作製方法、特に半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線を形成する技術に関するものである。
半導体素子の作製において、設備の低コスト化、工程の簡略化を目的として、半導体素子に用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いることが検討されている。
その際、半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線の形成にあたっては、液滴吐出装置のノズルから導電材料を溶媒に溶解又は分散させた組成物を、他の基板や膜の上方に吐出することによって該各種配線を直接描画するようにして形成する方法が用いられていた(特許文献1参照)。
特開2003−126760
しかしながら、従来の半導体素子の作製工程において、液滴吐出法を用いて導電材料を含む組成物を吐出することにより上記各種配線を形成すると、配線の形状が液滴の表面張力によって丸みを帯びた形状となる。そのため、平坦性や平滑性を失い、その後、上記各種配線上に絶縁膜を形成したり、コンタクトホールを開孔したりする際に不都合が生じていた。例えば、膜剥がれによる上部配線や半導体膜とのショートや、コンタクト不良といった不都合が生じ、半導体素子の作製におけるスループットや歩留まりの低下を招いていた。
また、インクジェット法を用いてフォトレジスト等の塗布液を塗布して薄膜を均一に形成する手段として、特許文献3のような方法が知られている。しかし、特許文献3に記載された方法によっては、塗布液を塗布する前に予め同種の塗布液の土手部を形成する必要があり、工程が複雑化する可能性がある。
本発明は、このような問題点に鑑みてなされたものであり、簡単な工程により、低抵抗で、かつ平滑性、平坦性の良好なゲート電極、走査線、信号線、画素電極等の各種配線を形成する方法を提案するものであり、ひいては、安定性の高い半導体素子を、高いスループットや歩留まりで作製することを目的とする。
本発明は、半導体素子を形成するにあたって、半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線となる導電材料を含む組成物を液滴吐出法によって吐出し導電膜を形成した後、該導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、該各種配線を低抵抗化及び薄膜化すること、並びに該各種配線の表面を平滑化及び平坦化することを特徴としている。
まず、絶縁基板、絶縁体を含む膜、半導体を含む膜、金属を含む膜のうち少なくともいずれか一の上方に、導電材料を含む組成物を吐出することにより導電膜を形成する。該導電膜は、ゲート電極、走査線、信号線、画素電極等の各種配線として機能する。次に、該導電膜に対し少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行い、該導電膜中に含まれるバインダー(熱硬化性樹脂)等の有機物又は無機物を除去する。これによって、該導電膜の抵抗率を下げることができ、かつ、該導電膜の薄膜化、平滑化を図ることができる。
上記加熱処理に加えて、さらに表面を平滑化、平坦化するための処理を行ってもよい。該処理としては、CMP(化学的機械的研磨)法や、該導電膜上に平坦性を有する絶縁膜を形成した後に、エッチングすることによって該導電膜を平坦化する方法(エッチバック法と呼ばれる。)等を用いることができる。
ここで、絶縁基板としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)など(x、y=1、2・・・)、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
また、絶縁体を含む膜としては、代表的には、上記下地絶縁膜の他、ゲート絶縁膜、層間絶縁膜、平坦化膜が挙げられるが、これに限定されるものではない。また、半導体を含む膜としては、代表的には、半導体素子におけるソース領域、ドレイン領域、チャネル領域を構成する膜が挙げられるが、これに限定されるものではない。また、金属を含む膜としては、代表的には、半導体素子におけるゲート電極、ソース電極、ドレイン電極、走査線、信号線、画素電極等の各種配線を構成する膜が挙げられるが、これに限定されるものではない。
また、導電材料としては、導電膜の機能によって種々の材料を選択することができるが、代表的なものとして、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO:Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)、酸化インジウムに2〜20%の酸化亜鉛を混合した酸化インジウム亜鉛(IZO:Indium Zinc Oxide)、有機インジウム、有機スズ、窒化チタン等を用いることができる。また、特に透明導電膜として用いられる材料に対しては、珪素(Si)又は酸化珪素(SiOx)を、上記導電材料に含有させて用いてもよい。例えば、ITOに酸化珪素を含有させた導電材料(通常「ITO−SiOx」と称されるが、ここでは便宜的に「ITSO」又は「NITO」と呼ぶ。)を用いることができる。また、これらの導電材料からなる層を積層させて所望の導電膜を形成してもよい。
また、課題を解決するための他の手段は、絶縁基板、絶縁体を含む膜、半導体を含む膜、金属を含む膜のうち少なくともいずれか一の上方に、絶縁膜を形成し、前記絶縁膜の一部に導電膜を形成すべき開孔部を形成し、前記開孔部に、導電材料を含む組成物を吐出することにより導電膜を形成し、前記導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行い、少なくとも前記導電膜の表面を研磨することにより、前記導電膜の表面を平坦化させることを特徴としている。このように、まず絶縁膜を形成し、その後導電膜からなる配線を該絶縁膜に埋め込む方法はダマシン法と呼ばれ、平坦性に優れた導電膜を成膜することができる。そして、本発明のごとく、前記導電膜に対して窒素及び酸素を含む雰囲気下において加熱処理を行うことによって、該導電膜中に含まれるバインダー(熱硬化性樹脂)等の有機物又は無機物を除去することができ、これによって該導電膜の抵抗率を下げることができ、かつ、該導電膜の薄膜化、平滑化を図ることができる。
ここで、絶縁基板、絶縁体を含む膜、半導体を含む膜、金属を含む膜は、上述したものに相当する。また、導電材料も、導電膜の機能によって種々の材料を選択することができ、代表的なものとしては上述したとおりである。また、絶縁膜の一部に形成される開孔部は、フォトリソグラフィー工程によって形成することができる。この際、レジストを基板全面に塗布した後にプリベークを行い、露光、現像プロセスを経てマスクパターンを形成するという従来の方法を用いることができるが、レジストを液滴吐出法によって選択的に吐出することによりマスクパターンを形成する方が、コスト削減、工程簡略化という観点から望ましい。
半導体素子を形成するにあたって、本発明のごとく半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線となる導電膜を、導電材料を含む組成物を吐出することによって形成し、該導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、該各種配線を低抵抗化及び薄膜化すること、並びに該各種配線の表面を平滑化及び平坦化することができる。
また、上記加熱処理に加えて、CMP(化学的機械的研磨)法や、該導電膜上に平坦性を有する絶縁膜を形成した後に、エッチングすることによって該導電膜を平坦化する方法(エッチバック法と呼ばれる。)等によって、さらに表面を平坦化することができる。また、ダマシン法によって導電材料を絶縁膜に埋め込んだ状態で上記加熱処理を行い、その後CMP法等の研磨を行っても良好な平坦性を得ることができる。
上記方法によって作製された導電膜からなる種々の配線は、平滑性及び平坦性を有しているため、該導電膜上に新たに絶縁体を含む膜、半導体を含む膜、金属を含む膜を平坦かつ均一に設けることができる。例えば、該導電膜がボトムゲート型TFTのゲート電極として機能する場合には、該ゲート電極は平滑性、平坦性を有しているため、その上にゲート絶縁膜や半導体膜等を平坦かつ均一に形成することができる。また、該導電膜が画素電極として機能する場合には、該画素電極は平滑性、平坦性を有しているため、その上に配向膜や液晶素子、有機化合物又は無機化合物を含む層からなる発光素子(代表的にはエレクトロルミネセンス(EL:Electro Luminescence)を利用した発光素子)を平坦かつ均一に設けることができ、安定性の高い表示装置を得ることができる。
また、組成物を吐出することによって形成された導電膜に対して、少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、半導体素子における各種配線を低抵抗化及び薄膜化することができ、ひいては、該半導体素子を用いた液晶表示装置やEL発光装置のような薄型ディスプレイ、LSI、CPU等、種々の半導体装置の低消費電流化、小型化を図ることができる。
また、導電材料を含む組成物やレジスト等を形成する際に、液滴吐出法を用いることによって、それらの組成物の吐出口であるノズルと基板との相対的な位置を変化させることで任意の場所に組成物を吐出でき、ノズル径、組成物の吐出量及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できるため、それらの膜を所望の箇所に精度良く吐出形成することができる。また、パターニング工程、すなわちレジストマスクを用いた露光・現像プロセスを省略することができるため、工程の大幅な簡略化及びコストの低減を図ることが可能となる。また、液滴吐出法を用いることにより、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が1〜2mを越えるような大面積の半導体素子基板も、低コストで歩留まり良く製造することができる。
このように本発明を用いることによって、半導体素子におけるゲート電極、走査線、信号線、画素電極等の各種配線を液滴吐出法によって作製した場合であっても、各種配線の低抵抗化、薄膜化を図り、平滑性、平坦性を得ることができる。さらには、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
[実施の形態1]
図1及び図2を参照して、本発明を逆スタガ型(ボトムゲート型)TFTのうち、特にチャネル保護型(チャネルストッパー型)TFTの作製に適用した場合について説明する。
まず、基板100上に、液滴吐出法を用いて、ゲート電極103が形成される部分に、導電材料を含む組成物を吐出し導電膜102を選択的に吐出形成する(図1(A))。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
ここで、基板100としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)など(x、y=1、2・・・)、基板側から不純物などの拡散を防止するための絶縁膜を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
なお、図示しないが、基板100上にTiを含む薄膜を成膜してもよい。例えば、ガラス基板上に5nm以下のTi薄膜を成膜すればよい。Tiを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板100との密着性を高めることができる。また、該導電膜を焼成する際にTi薄膜がTiO2になるため、透過率を向上させることができる。
また、液滴吐出手段に用いるノズル101の径は、0.1〜50μm(好適には0.6〜26μm)に設定し、ノズル101から吐出される組成物の吐出量は0.00001pl〜50pl(好適には0.0001〜10pl)に設定する。この吐出量は、ノズル101の径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には0.1〜2mm程度に設定する。
吐出口から吐出する組成物は、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるITO、ITSO、有機インジウム、有機スズ、酸化亜鉛(ZnO)、窒化チタン(TiN:Titanium Nitride)等を用いることができる。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル(TaN:Tantalum Nitride)など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
なお、液滴吐出法に用いる組成物の粘度は300mPa・s以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ITO、ITSO、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜50mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・sである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
次に、導電膜102を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。
ここで、ガラス基板上に銀(Ag)を含む組成物(ハリマ化成製Agナノペースト)を吐出して形成した導電膜を、N2雰囲気下で100℃、30minの乾燥を行った後、(1)N2雰囲気下で230℃、1hrの焼成を行った場合、(2)O2+N2雰囲気(O2流量比25%)下で230℃、1hrの焼成を行った場合、の該導電膜の膜厚の変化を、Diktakで測定した結果を図3に示す。図3(B)より、焼成時にO2を添加することで表面が平滑になったことが分かる。
また、O2/(N2+O2)ガス流量比に対するAgを含む導電膜の膜厚の変化を測定した結果を図4に示す。これによれば、O2流量比を増加させていき、約0.5において膜厚が約600nmに減少している、すなわち、O2流量比を増加させることで導電膜が薄膜化していることが分かる。
また、O2/(N2+O2)ガス流量比に対するAgを含む導電膜の抵抗率(ρ)の変化を測定した結果を図5に示す。これによれば、O2流量比を増加させていき、約0.5において抵抗率が約8.0[μΩ・cm]に減少している、すなわち、O2流量比を増加させることで導電膜が低抵抗化していることが分かる。
また、N2又は(N2+O2)雰囲気下で230℃、1時間の焼成を行なった場合のAgを含む導電膜の抵抗率の変化を表1及び図25に示す。これによれば、O2が、ガス流量比で10%及び50%添加された雰囲気の場合に導電膜が低抵抗化していることが分かる。また、減圧すると低抵抗化することが分かる。
Figure 0004932150
また、焼成時間を変化させた場合のAgを含む導電膜の抵抗率の変化を表2及び図26に示す。これによれば、80secから170secまで焼成時間を30secずつ長くしても抵抗率に然程変化はみられず、80secという短時間焼成においても十分に低抵抗率となることが分かる。
Figure 0004932150
また、窒素及び酸素を含む雰囲気下において、O2分圧を変化させた場合のAgを含む導電膜の抵抗率の変化を表3及び図27に示す。これによれば、O2分圧を増加させていき、流量比が10%以上になると抵抗率が3〜4[μΩcm]に減少している、すなわち、O2がガス流量比で10%〜20%添加された雰囲気の場合に導電膜が低抵抗化していることが分かる。
Figure 0004932150
このように、液滴吐出法によってAgを含む導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、短時間で、低抵抗かつ平滑性、平坦性の良好なゲート電極、走査線、信号線、画素電極等の各種配線を形成でき、その結果、安定性の高い半導体素子を、高スループットかつ歩留まり良く作製することが可能となる。
ここで、上記焼成の前後における導電膜の変化の様子を図6を用いて概説する。まず、図6(A)は、Agのような導電材料を含むナノペースト402を、ノズル401からガラス基板400上に吐出形成した状態を示している。ナノペーストは、導電材料を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合し、ナノペーストが硬化する。この際、ナノ粒子は、数十〜百数十nmまで成長し、近接する成長粒子同士で融着、及び互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど(約80〜90%)は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜403と、その外側を覆う有機成分からなる膜(以下、単に「有機膜」という。)404が形成される(図6(B)参照)。
そして、有機膜404は、ナノペースト402を窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機膜404中に含まれる炭素や水素などとが反応することにより、除去することができる。また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機膜404を除去することができる(図6(C)参照)。
このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、又は乾燥後酸素プラズマで処理することによって、有機膜404は除去されるため、残存した金属連鎖体を含む導電膜403の平滑化、薄膜化、低抵抗化を図ることができる。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
以上の焼成工程又はプラズマ処理工程を経て、ゲート電極103が形成される(図1(B))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ゲート電極103は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極103を形成すると同時に、走査線や信号線等の各種配線を同時に形成することもできる。
次に、ゲート電極103上にゲート絶縁膜104を形成する。ゲート絶縁膜104はプラズマCVD法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜で形成することが好ましい。
次に、ゲート絶縁膜104上に、半導体膜105を形成する。半導体膜105としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体(SAS)で形成する。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とする半導体膜を用いることができる。また、半導体膜107は、プラズマCVD法などによって形成することができる。なお、半導体膜105の膜厚は、10〜60nmとするのが好ましい。
次に、半導体膜105に接してチャネル保護膜106をゲート電極103と重なる位置に形成する(図1(C))。チャネル保護膜108は、液滴吐出法により半導体膜105上に直接描画するようにして形成するのがよい。組成物は、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコールなどの電気絶縁性の膜を形成可能なものを選択する。好適には、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護する機能を果たすために、チャネル保護膜106の厚さは1μm以上、好ましくは5μm以上の厚さとするのが望ましい。なお、チャネル保護膜106は、従来通り全面成膜した後にパターニング工程を経て、エッチング形成しても良い。
次に、半導体膜105及びチャネル保護膜106上に、不純物が添加された半導体膜107を形成する(図1(D))。不純物が添加された半導体膜107は、原料ガスであるSiH4、Si26、SiH2Cl2、SiHCl3、SiCl4、SiF4ガス等に、硼素(B)のようなp型不純物元素、あるいは砒素(As)、燐(P)のようなn型不純物元素を混入させたガスを用い、プラズマCVD法等によって形成すればよい。
次に、半導体膜105及び不純物が添加された半導体膜107をエッチングするためのマスクパターン108を、液滴吐出法によって形成する(図2(E))。このマスクパターン108は、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち,脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズル101から不純物が添加された半導体膜107上に吐出し、200℃で30分焼成して形成するのがよい。なお、マスクパターン108は、従来通り全面成膜した後に、露光、現像工程を経て形成しても良い。
次に、マスクパターン108をマスクとして、半導体膜105及び不純物が添加された半導体膜107をエッチングし、島状半導体領域109、ソース領域111、ドレイン領域112を形成する(図2(F))。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いることができる。マスクパターン108は、エッチング後にO2アッシング等によって除去する。
なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。
なお、島状半導体領域109のうちチャネル領域110となる部分には、チャネル保護膜106が形成されているため、上記エッチング工程において、オーバーエッチングによる損傷を受けることがない。これによって、安定した特性と高移動度を有するチャネル保護型(チャネルストッパー型)TFTを得ることができる。
次に、ソース領域111、ドレイン領域112上のソース、ドレイン電極が形成される部分に、導電材料を含む組成物を吐出し導電膜113、114を選択的に吐出形成する(図2(G))。導電材料としては、ゲート電極103に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。一例としては、Agを含む組成物を選択的に吐出して形成する。なおこの際、導電膜113、114の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
次に、導電膜113、114を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。上述したように、導電膜を形成した後に、O2を含む雰囲気下において焼成することによって、導電材料を含む組成物内に含まれているバインダー(熱硬化性樹脂)などの有機物を除去することができるため、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(焼成)時間を短縮することもできる。
以上の焼成工程を経て、ソース電極115、ドレイン電極116が形成される(図2(H))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ソース電極115、ドレイン電極116は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ソース電極115、ドレイン電極116を形成すると同時に、信号線等の各種配線を同時に形成することもできる。
以上の工程によって、チャネル保護型(チャネルストッパー型)TFTが完成する。なお、図示しないが、電極115、116上に、TFT上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜106と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。
チャネル保護型TFTは、チャネル領域110上にチャネル保護膜106が形成されていることにより、不純物が添加された半導体膜107や導電膜をエッチングする際にチャネル領域110がオーバーエッチングによる損傷を受けることがないため、安定した特性と高移動度を有する半導体素子として機能する。
次に、ソース電極115又はドレイン電極116の上方に、液晶素子や、有機化合物又は無機化合物を含む層からなる発光素子(代表的にはエレクトロルミネセンス(EL:Electro Luminescence)を利用した発光素子)を設けることにより、上記工程により作製された半導体素子によって制御可能となるアクティブマトリクス型の液晶表示装置や、EL発光装置のような薄型ディスプレイを得ることができる。
なお、上記発光素子は、一対の電極間にキャリア輸送特性の異なる有機化合物又は無機化合物を含む発光層を積層し、一方の電極からは正孔を注入し、他方の電極からは電子を注入できるように形成され、一方の電極から注入された正孔と、他方の電極から注入された電子とが再結合して発光中心を励起して、それが基底状態に戻るときに光を放出する現象を利用した素子である。発光層への正孔及び電子の注入性は、電極を形成する材料の仕事関数(金属や半導体の表面から、一個の電子をその表面のすぐ外側に取り出すのに必要な最小のエネルギー)の大小をもって一つの指標とされ、正孔を注入する側の電極には仕事関数が高いことが好ましく、電子を注入する側の電極には仕事関数が低い材料が望まれている。
なお、上記発光素子は、(1)陽極\ホール注入層\ホール輸送層\発光層\電子輸送層\陰極、陽極\ホール注入層\発光層\電子輸送層\陰極、(2)陽極\ホール注入層\ホール輸送層\発光層\電子輸送層\電子注入層\陰極、(3)陽極\ホール注入層\ホール輸送層\発光層\ホールブロッキング層\電子輸送層\陰極、(4)陽極\ホール注入層\ホール輸送層\発光層\ホールブロッキング層\電子輸送層\電子注入層\陰極、等の素子構成とすることができる。
なお、上述したように、ゲート電極103と接続する配線、ソース電極115、ドレイン電極116に接続する他の配線を、液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしてもよいし、導電性の組成物を直接描画して配線を形成してもよい。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け替えて、吐出物の量を調節すればよい。例えば、ゲート信号線とゲート電極において、ゲート信号線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望の形状に形成することができる。また、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。このように、電極、配線、マスクパターン等を形成するにあたり液滴吐出法を用いることによって、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。
以上説明したように、ゲート電極103を形成するにあたり、液滴吐出法によって導電膜102を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極103に対する良好なステップカバレッジを有し、平坦かつ均一なゲート絶縁膜104や、半導体膜105等をゲート電極103上に形成することができる。
また、ソース電極115、ドレイン電極116を形成するにあたり、液滴吐出法によって導電膜113、114を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極115、ドレイン電極116に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や配線等を、該電極上に形成することができる。
なお、本実施の形態では、ゲート電極103、ソース電極115、ドレイン電極116のいずれについても、液滴吐出法を用いて導電膜を形成した後に、O2を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。例えば、ゲート電極103は液滴吐出法によって形成し、ソース電極115、ドレイン電極116は、導電膜をスパッタ法などによって全面に成膜した後、マスクパターンを用いてエッチングすることによって形成することができる。すなわち、図1(D)において、不純物が添加された半導体膜107上に導電膜を直接形成し、マスクパターンを用いて不純物が添加された半導体膜107及び該導電膜を同時にエッチングすればよい。このマスクパターンは、従来通り全面成膜した後に、露光、現像工程を経て形成してもよいが、マスクパターン108と同様の材料を用いて液滴吐出法によって形成するのが、工程を簡略化する上で望ましい。
上記方法によって作製されたゲート電極103、ソース電極115、ドレイン電極116は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。
[実施の形態2]
図7、図8を参照して、本発明を順スタガ型TFTの作製に適用した場合について説明する。
まず、基板500上に、液滴吐出法を用いて、ソース電極、ドレイン電極が形成される部分に、導電材料を含む組成物をノズル520から吐出し導電膜502、503を選択的に吐出形成する(図7(A))。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
ここで、基板500としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxy)(x>y)、窒化酸化シリコン(SiNxy)(x>y)など(x、y=1、2・・・)、基板側から不純物などの拡散を防止するための下地絶縁膜501を形成しておくことが望ましい。なお、下地絶縁膜501は、プラズマCVD法などによって形成することができ、単層構造に限らず2層以上積層させた構造としてもよい。また、基板500として、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
なお、図示しないが、基板500又は下地絶縁膜501上にTiを含む薄膜を成膜してもよい。例えば、ガラス基板上に5nm以下のTi薄膜を成膜すればよい。Tiを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板500との密着性を高めることができる。また、該導電膜を焼成する際にTi薄膜がTiO2になるため、透過率を向上させることができる。
吐出口から吐出する組成物は、実施の形態1に示したものと同様に、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるITO、ITSO、有機インジウム、有機スズ、酸化亜鉛(ZnO)、窒化チタン(TiN:Titanium Nitride)等を用いることができる。また、液滴吐出手段における他の条件も、実施の形態1に示したものと同様にすることができる。
次に、導電膜502、503を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進されることが分かる。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(焼成)時間を短縮することもできる。
以上の焼成工程を経て、ソース電極504、ドレイン電極505が形成される(図7(B))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ソース電極504、ドレイン電極505は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ソース電極504、ドレイン電極505を形成すると同時に、信号線等の各種配線を同時に形成することもできる。
次に、ソース電極504、ドレイン電極505上に、半導体膜506を形成する(図7(C))。半導体膜506としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン又はシリコンを主成分とする半導体膜、例えばシリコン・ゲルマニウム(SiGe)を用いることができる。また、半導体膜506は、プラズマCVD法などによって形成することができる。なお、半導体膜506の膜厚は、10〜60nmとするのが好ましい。
次に、半導体膜506の上に、マスクパターン507を液滴吐出法により形成する。マスクパターン507は有機樹脂を含む組成物を、ノズル521より半導体膜506に吐出し描画することにより直接的に形成する(図7(D))。マスクパターン507としては、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミドなどの有機樹脂を用いればよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料(代表的にはシロキサン系ポリマー)を用いてもよい。また、感光剤を含む組成物でもよく、ポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。なお、マスクパターン507は、従来通りレジストを全面に成膜した後、露光、現像工程を経て形成することもできるが、工程を簡略する上で、液滴吐出法によって形成するのが望ましい。
次に、マスクパターン507を用いて、半導体膜506をエッチングし、島状半導体膜508を形成する(図8(E)参照。)。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガス又はO2を適宜用いることができる。その後、マスクパターン507を剥離除去する。
なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。
次に、島状半導体膜508上に、ゲート絶縁膜512を形成する(図8(E)参照。)。ゲート絶縁膜512はプラズマCVD法またはスパッタリング法を用い、シリコンを含む絶縁膜で形成するのがよい。
次に、ゲート絶縁膜512の上に、ゲート電極514となる導電膜513を液滴吐出法により形成する。導電膜513は導電材料を含む組成物を、ノズル522よりゲート絶縁膜512に吐出し描画することにより直接的に形成する(図8(F))。導電材料としては、実施の形態1で示したゲート電極103に用いられる導電材料と同様のものを用いることができる。この際、導電膜513の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
次に、導電膜513を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(焼成)時間を短縮することもできる。
以上の焼成工程を経て、ゲート電極514が形成される(図8(G))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ゲート電極514は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極514を形成すると同時に、信号線等の各種配線を同時に形成することもできる。
ゲート電極514をマスクとして、島状半導体膜508に不純物元素をドーピングすることにより、チャネル領域509、不純物領域であるソース領域510、ドレイン領域511を形成する。不純物元素としては、砒素(As)、燐(P)のようなn型不純物元素、又は硼素(B)のようなp型不純物元素を用いることができる。なお、ドーピング後、熱処理によって該不純物元素の活性化を行ってもよい。
以上の工程によって、本発明を用いた順スタガ型TFTが完成する(図8(H))。また図示しないが、ゲート電極514と接続する配線、ソース電極、ドレイン電極に接続する他の配線を、液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしてもよいし、導電性の組成物を直接描画して配線を形成してもよい。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け替えて、吐出物の量を調節すればよい。例えば、ゲート信号線とゲート電極において、ゲート信号線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望の形状に形成することができる。また、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。このように、電極、配線、マスクパターン等を形成するにあたり液滴吐出法を用いることによって、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。
なお、本実施の形態では、予めソース電極、ドレイン電極を形成した実施形態を示したが、ゲート電極を形成した後に、該電極を形成してもよい。例えば、図示しないが、ゲート電極を形成した後に層間絶縁膜を形成し、該層間絶縁膜とゲート絶縁膜に設けられたコンタクトホールを介して、ソース電極、ドレイン電極を形成してもよい。この場合においても、本発明を適用することができ、液滴吐出法によって導電膜を形成した後、上記焼成工程を行うことによって、平坦性に優れ、薄膜で低抵抗の電極を形成することができる。なお、このようにして形成された半導体素子は、トップゲート型TFTと呼ばれる。
以上説明したように、ソース電極504、ドレイン電極505を形成するにあたり、液滴吐出法によって導電膜502、503を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極504、ドレイン電極505に対する良好なステップカバレッジを有し、平坦かつ均一な半導体膜506やゲート絶縁膜512等を形成することができる。
また、ゲート電極514を形成するにあたり、液滴吐出法によって導電膜513を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極514に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や、配線等をゲート電極514上に形成することができる。
なお、本実施の形態では、ソース電極504、ドレイン電極505及びゲート電極514のいずれについても、液滴吐出法を用いて導電膜を形成した後に、O2を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。また、上記加熱処理に加えて、CMP(化学的機械的研磨)法や、エッチバック法などの平坦化処理によって、さらに表面を平坦化してもよい。
上記方法によって作製されたソース電極504、ドレイン電極505又はゲート電極514は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。
実施の形態1において、本発明を逆スタガ型TFTの作製に適用した場合について説明したが、本実施例では、図9、図10を参照して、逆スタガ型のうち、チャネルエッチ型TFTの作製に本発明を適用した場合について説明する。
まず、基板100上に、Tiを含む薄膜(図示せず)を成膜する。ここでは、ガラス基板上に5nm以下のTi薄膜を成膜したが、これに限定されるものではない。Tiを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜102と基板100との密着性を高めることができる。また、該導電膜を焼成する際にTi薄膜がTiO2になるため、透過率を向上させることができる。
また、図示しないが、基板側から不純物などの拡散を防止する目的で、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxy)(x>y)、窒化酸化シリコン(SiNxy)(x>y)など(x、y=1、2・・・)の絶縁膜を形成してもよい。
次に、液滴吐出法を用いて、ゲート電極103が形成される部分に、導電材料を含む組成物をノズル101から吐出することにより、導電膜102を選択的に形成する(図9(A))。導電材料としてはAgを用いたが、これに限定されるものではない。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
ここで、導電材料としてはAgを用いたが、これに限定されるものではない。他にも、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等の導電材料を溶媒に溶解又は分散させたものを用いることができる。ここで、溶媒としては、テトラデカン等を用いればよい。また、液滴吐出条件等も、実施の形態と同様のものを採用することができる。
次に、導電膜102を少なくとも窒素及び酸素を含む雰囲気下で焼成する。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は25%、焼成条件は、230℃、1時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。
以上の焼成工程を経て、ゲート電極103が形成される(図9(B))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
次に、ゲート電極103上に、ゲート絶縁膜104を形成する(図9(C))。ここでは、膜厚が110nmの酸化窒化珪素膜(SiON)を、プラズマCVD法によって形成したが、これに限定されるものではない。例えば、膜厚が100〜400nmの窒化珪素(SiNx)を、スパッタリング法などの薄膜形成法によって形成してもよい。また、酸化珪素やその他の珪素を含む絶縁膜で形成してもよい。
次に、ゲート絶縁膜104上に、半導体膜105を形成する(図9(C))。ここでは、膜厚が10〜300nmのセミアモルファスシリコン(SAS)膜を、プラズマCVD法によって形成したが、これに限定されるものではない。
ここで、セミアモルファス半導体について説明する。セミアモルファス半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んだ半導体をいう。少なくとも膜中の一部の領域には、0.5〜20nmの結晶粒を含んでおり、所謂微結晶半導体(マイクロクリスタル半導体)とも呼ばれる。また、ラマンスペクトルが520cm-1よりも低波数側にシフトしており、X線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測されるという特徴を有している。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含有している。
セミアモルファスシリコンは、SiH4、Si26、SiH2Cl2、SiHCl3、SiCl4、SiF4などの珪化物気体をプラズマCVD法によってグロー放電分解して形成する。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzとするのがよい。また、基板加熱温度は350℃以下、好ましくは100〜300℃とする。膜中の不純物元素のうち、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-3以下とすることが望ましく、特に、酸素濃度は5×1019cm-3以下、好ましくは1×1019cm-3以下とする。なお、ここで説明したSASの形成方法は、実施の形態1、2においても適用することができる。
次に、半導体膜105上に、n型の半導体膜130を形成する(図9(C))。ここでは、SiH4、H2、PH3(フォスフィン)の混合ガスを、プラズマCVD法を用いてグロー放電分解することによって、膜厚が40〜60nmのn型(n+)セミアモルファスシリコン膜を形成したが、これに限定されるものではない。
ゲート絶縁膜104、半導体膜105及びn型の半導体膜130は、プラズマCVD装置等の同一のチャンバーにおいて、連続的に成膜することができる。なお、TFTの特性安定化と性能向上を図るため、ゲート絶縁膜104の形成温度は300℃程度以上の高温にし、アモルファスシリコン膜の成膜温度は膜中に混入している水素が脱離しない300℃程度以下に設定することが望ましい。
なお、半導体膜105及びn型の半導体膜130としては、アモルファス半導体膜や、結晶性半導体膜を用いてもよい。
次に、n型の半導体膜130上に、マスクパターン129を形成する(図9(C))。マスクパターン129は、従来通りフォトレジストを用いて形成してもよいが、液滴吐出法を用いて形成することが好ましい。この場合、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち,脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズル128からn型の半導体膜130上に吐出し、200℃で30分焼成して形成するのがよい。
次に、半導体膜105及びn型の半導体膜130を、マスクパターン129をマスクとしてエッチングし、島状半導体膜109及び島状のn型半導体膜131を形成する(図9(D))。エッチングした後、マスクパターン129はO2アッシング等によって除去する。
なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。
次に、島状のn型半導体膜131のうち、ソース領域、ドレイン領域となる部分の上方にソース電極となる導電膜132、ドレイン電極となる導電膜133を液滴吐出法によって形成する(図10(E))。導電材料としては、ゲート電極103に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。一例としては、Agを含む組成物を選択的にノズル101から吐出して、導電膜132、133を形成する。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
次に、導電膜132、133を少なくとも窒素及び酸素を含む雰囲気下で焼成し、ソース電極134、ドレイン電極135を形成する(図10(F))。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は25%、焼成条件は、230℃、1時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。
次に、ソース電極134、ドレイン電極135をマスクとして、島状のn型半導体膜131、及び島状半導体膜109の上部をエッチング除去することにより、ソース領域136、ドレイン領域137、チャネル領域138を形成する(図10(G))。この際、TFTのチャネル領域となる半導体膜の損傷を抑えるため、ゲート絶縁膜104との選択比の高いエッチングを行う必要がある。
なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。
以上の工程により、チャネルエッチ型TFTが完成する。なお、ソース電極134、ドレイン電極135上に、パッシベーション膜139を成膜してもよい(図11(H))。パッシベーション膜139は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、DLC、窒素含有炭素、その他の絶縁性材料を用いて形成することができる。さらに、これらの材料を積層させて形成してもよい。
また図示しないが、ゲート電極103と接続する配線、ソース電極134、ドレイン電極135に接続する他の配線を、液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしてもよいし、導電性の組成物を直接描画して配線を形成してもよい。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け替えて、吐出物の量を調節すればよい。例えば、ゲート信号線とゲート電極において、ゲート信号線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望の形状に形成することができる。また、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。このように、電極、配線、マスクパターン等を形成するにあたり液滴吐出法を用いることによって、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。
以上説明したように、ゲート電極103を形成するにあたり、液滴吐出法によって導電膜102を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極103に対する良好なステップカバレッジを有し、平坦かつ均一なゲート絶縁膜104や、半導体膜105、n型の半導体膜130等をゲート電極103上に形成することができる。
また、ソース電極134、ドレイン電極135を形成するにあたり、液滴吐出法によって導電膜132、133を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極134、ドレイン電極135に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や配線等を、該電極上に形成することができる。
なお、本実施の形態では、ゲート電極103、ソース電極134、ドレイン電極135のいずれについても、液滴吐出法を用いて導電膜を形成した後に、O2を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。例えば、ゲート電極103は液滴吐出法によって形成し、ソース電極134、ドレイン電極135は、導電膜をスパッタ法などによって全面に成膜した後、マスクパターンを用いてエッチングすることによって形成することができる。すなわち、図1(D)において、島状のn型半導体膜131上に導電膜を直接形成し、マスクパターンを用いて島状のn型半導体膜131及び該導電膜を同時にエッチングすればよい。このマスクパターンは、従来通り全面成膜した後に、露光、現像工程を経て形成してもよいが、液滴吐出法によって形成するのが、工程を簡略化する上で望ましい。なお、この場合、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち,脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズルから該導電膜上に吐出し、200℃で30分焼成して形成するのがよい。
上記方法によって作製されたゲート電極103、ソース電極134、ドレイン電極135は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。
なお、セミアモルファスシリコンを用いてTFTを作製することにより、μ=1〜10cm2/Vsecの移動度を得ることができる。
チャネルストップ+GI3層
本実施例では、図11及び図12を参照して、本発明を、実施の形態1とは異なるチャネル保護型(チャネルストッパー型)TFTの作製方法に適用した場合について説明する。
まず、基板100上に、Tiを含む薄膜140を成膜する(図11(A))。例えば、ガラス基板上に5nm以下のTi薄膜を成膜すればよい。Tiを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板100との密着性を高めることができる。また、該導電膜を焼成する際にTi薄膜がTiO2になるため、透過率を向上させることができる。
ここで、基板100としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y)、窒化酸化シリコン(SiNxOy)(x>y)など(x、y=1、2・・・)、基板側から不純物などの拡散を防止するための絶縁膜を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
次に、Tiを含む薄膜140上に、液滴吐出法を用いて、ゲート電極103が形成される部分に、導電材料を含む組成物をノズル101から吐出し導電膜102を選択的に吐出形成する(図11(A))。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
ここで、導電材料としてはAgを用いたが、これに限定されるものではない。他にも、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等の導電材料を溶媒に溶解又は分散させたものを用いることができる。ここで、溶媒としては、テトラデカン等を用いればよい。また、液滴吐出条件等も、実施の形態と同様のものを採用することができる。
次に、導電膜102を少なくとも窒素及び酸素を含む雰囲気下で焼成する。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は25%、焼成条件は、230℃、1時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
以上の焼成工程を経て、ゲート電極103が形成される(図11(B))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ゲート電極103は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としてもよい。例えば、TaN(窒化タンタル)とW(タングステン)を用いた2層構造が挙げられる。この場合、各導電膜を形成する毎に上記焼成工程を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極103を形成すると同時に、走査線や信号線等の各種配線を同時に形成することもできる。
次に、ゲート電極103上にゲート絶縁膜104を形成する(図11(C))。ここでは、ゲート絶縁膜としての機能に加え、ゲート電極側からの不純物の拡散によるトラップの形成を防ぐため、SiN膜104a、SiO2膜104b、SiN膜104cの3層構造としている。ただし、これに限定されるものではなく、他の絶縁膜を用いてもよいが、特にゲート電極としてAgを用いた場合には、SiO2を成膜する際に生じる酸素プラズマとAgとが反応して酸化銀(AgO)を形成するため、Agに接する絶縁膜としては、SiNを用いるのが望ましい。なお、これらの絶縁膜は、CVDやスパッタによって形成することができる。
次に、ゲート絶縁膜104上に、半導体膜105を形成する(図11(D))。ここでは、ジシラン(Si26)とフッ化ゲルマニウム(GeF4)の原料ガスとして、LPCVD(減圧CVD)法によって、多結晶半導体膜を直接形成した。ガス流量比は、Si26/GeF4=20/0.9、成膜温度は400〜500℃、キャリアガスとしてHe又はArを用いたが、これに限定されるものではない。かかる条件の下で成膜された多結晶半導体膜中のSi組成比は、80%以上であった。
なお、半導体膜105は、実施例1と同様にセミアモルファスシリコン(SAS)膜を形成してもよい。また、アモルファス半導体や、他の方法で作製された結晶性半導体を用いてもよい。
次に、半導体膜105上に、チャネル保護膜となる絶縁膜141を形成する(図11(D))。ここでは、SiN膜を成膜したが、これに限定されるものではない。なお、チャネル保護膜は、チャネル領域をオーバーエッチングから保護する機能を果たすために、絶縁膜141の厚さは1μm以上、好ましくは5μm以上の厚さとするのが望ましい。
次に、絶縁膜141をエッチングするためのマスクパターン142を、液滴吐出法によって形成する(図11(E))。マスクパターン142は、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち,脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズルから不純物が添加された絶縁膜141上に吐出し、200℃で30分焼成して形成するのがよい。なお、マスクパターン142は、従来通り全面成膜した後に、露光、現像工程を経て形成することもできるが、液滴吐出法を用いるのが、工程を簡略する上で望ましい。
次に、マスクパターン142をマスクとして、絶縁膜141をエッチングし、チャネル保護膜143を形成する(図11(E))。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いることができるが、これらに限定されるものではない。マスクパターン142は、エッチング後にO2アッシング等によって除去する。
次に、半導体膜105及びチャネル保護膜143上に、n型の半導体膜144を形成する(図12(F))。ここでは、ジシラン(Si26)とフッ化ゲルマニウム(GeF4)の原料ガスに、H2、PH3(フォスフィン)を混合させたガスを用い、LPCVD法によって膜厚が40〜60nmのn型(n+)多結晶半導体膜を直接形成した。ただし、これに限定されるものではなく、セミアモルファスシリコン膜、アモルファス半導体、他の方法で作製された結晶性半導体を用いてもよい。
次に、半導体膜105及びn型の半導体膜144をエッチングするためのマスクパターン145を、液滴吐出法によって形成する(図12(G))。マスクパターン145は、マスクパターン142と同様のものを用いることができる。
次に、マスクパターン145をマスクとして、半導体膜105及びn型の半導体膜144をエッチングし、島状半導体領域109及び島状n型半導体領域146を形成する(図12(G))。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いることができるが、これらに限定されるものではない。マスクパターン145は、エッチング後にO2アッシング等によって除去する。
なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。
次に、ソース電極、ドレイン電極が形成される部分(島状n型半導体領域146のうち、ソース領域、ドレイン領域となる部分の上方)に、導電材料を含む組成物を吐出し導電膜113、114を選択的に吐出形成する(図12(H))。導電材料としては、ゲート電極103に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。一例としては、Agを含む組成物を選択的に吐出して形成する。なおこの際、導電膜113、114の形状は、液滴の表面張力によって丸みを帯びた形状となっている。
次に、導電膜113、114を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。上述したように、導電膜を形成した後に、O2を含む雰囲気下において焼成することによって、導電材料を含む組成物内に含まれているバインダー(熱硬化性樹脂)などの有機物を除去することができるため、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(焼成)時間を短縮することもできる。
以上の焼成工程を経て、ソース電極115、ドレイン電極116が形成される(図12(J))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ソース電極115、ドレイン電極116は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ソース電極115、ドレイン電極116を形成すると同時に、信号線等の各種配線を同時に形成することもできる。
次に、ソース電極115、ドレイン電極116をマスクとして、島状n型半導体領域146の露出している部分をエッチングすることにより、ソース領域147、ドレイン領域148を形成する(図12(K))。エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いることができるが、これらに限定されるものではない。
なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、CF4とO2の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。
以上の工程によって、チャネル保護型(チャネルストッパー型)TFTが完成する。なお、図示しないが、ソース電極115、ドレイン電極116上に、TFT上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜143と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。
チャネル保護型TFTは、チャネル領域(149)上にチャネル保護膜143が形成されていることにより、島状n型半導体領域146をエッチングする際に、チャネル領域149がオーバーエッチングによる損傷を受けることがないため、安定した特性と高移動度を有する半導体素子として機能する。
なお、ソース電極115又はドレイン電極116の上方に、液晶素子や、有機化合物又は無機化合物を含む層からなる発光素子(代表的にはエレクトロルミネセンス(EL:Electro Luminescence)を利用した発光素子)を設けることにより、上記工程により作製された半導体素子によって制御可能となるアクティブマトリクス型の液晶表示装置や、EL発光装置のような薄型ディスプレイを得ることができる。
以上説明したように、ゲート電極103を形成するにあたり、液滴吐出法によって導電膜102を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極103に対する良好なステップカバレッジを有し、平坦かつ均一なゲート絶縁膜104や、半導体膜105等をゲート電極103上に形成することができる。
また、ソース電極115、ドレイン電極116を形成するにあたり、液滴吐出法によって導電膜113、114を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極115、ドレイン電極116に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や配線等を、該電極上に形成することができる。
なお、本実施例では、ゲート電極103、ソース電極115、ドレイン電極116のいずれについても、液滴吐出法を用いて導電膜を形成した後に、O2を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。
上記方法によって作製されたゲート電極103、ソース電極115、ドレイン電極116は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。
本実施例では、図13〜15を参照して、本発明を用いたアクティブマトリクス型LCD基板の作製方法について説明する。
まず、基板600上に、下地絶縁膜601を形成する(図13(A))。ここで、下地絶縁膜601としては、10〜200nmの窒化酸化珪素膜(SiNO)をプラズマCVD法によって形成する。しかし、これに限定されるものではなく、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜あるいはそれらを積層させた構造としても良い。なお、特に下地絶縁膜601を形成しなくてもよい。
次に、下地絶縁膜601上に10〜80nmの半導体膜を形成する。さらにその表面を、ニッケルを含む溶液で処理した後、500〜750℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施した。なお、半導体膜としては、シリコン・ゲルマニウム(SiGe)合金など、他の非晶質構造を有する半導体膜を用いても良い。また、成膜方法としては、スパッタ法、LPCVD法などを用いても良いし、結晶化方法としては、レーザー結晶化法、熱結晶化法、他の触媒(Fe,Ru,Rh,Pd,Pd,Os,Ir,Pt,Cu,Au等)を用いた熱結晶化、あるいはそれらを交互に複数回行ってもよい。これらの触媒は、溶媒に溶解又は分散させた状態で、スピナーによる塗布、またはスパッタ法等公知の方法によって、該半導体膜上に形成する。例えば、半導体膜の表面に重要換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布することによって行う。
また、非晶質構造を有する半導体膜の結晶化処理としては、連続発振のレーザーを用いても良く、結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。
上記の方法によって結晶性シリコン半導体膜を得た後、半導体膜上に酸化膜を介して、金属触媒をゲッタリング除去するためのアモルファスシリコン膜を成膜し、500〜750℃の熱処理によってゲッタリング処理を行う。その後、金属触媒を含んだ該アモルファスシリコン膜をエッチング除去する。
さらに、TFT素子としての閾値を制御するために、結晶性シリコン半導体膜に対し、ホウ素イオンを1〜3×1013程度、あるいはそれ以上の濃度を適宜選択して注入するのが望ましい。
なお、半導体膜としては、セミアモルファス半導体や、アモルファス半導体、他の方法によって形成された結晶性半導体を用いることもできる。
その後、結晶性シリコン半導体膜を第1のマスクパターンを用いてエッチングを行い、島状の結晶性シリコン半導体膜(以下、単に「島状半導体膜」という。)603〜606を形成する。なお、図示しないが、第1のマスクパターンは、液滴吐出法によって形成するのが工程を簡略化する上で望ましい。この際、第1のマスクパターンは、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち,脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、液滴吐出ノズル602から島状半導体膜603〜606上に吐出し、200℃で30分焼成して形成することができる。
次に、第1のマスクパターンを除去した後、島状半導体膜603〜606上にゲート絶縁膜607を形成する(図13(A))。ゲート絶縁膜607は、プラズマCVD法またはスパッタ法を用い、厚さを1〜200nmに成膜した。好ましくは、10〜50nmと薄くして珪素を含む絶縁膜の単層または積層構造で形成した後に、マイクロ波によるプラズマを用いた表面窒化処理を行う。
このように膜厚の薄いゲート絶縁膜を、プラズマCVD法を用いて成膜する場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、RFパワーを100W、10kHz、圧力0.3Torr、N2Oガス流量400sccm、SiH4ガス流量1sccm、とすれば酸化珪素膜の成膜速度を6nm/minとすることができる。また、マイクロ波によるプラズマを用いた窒化処理は、マイクロ波源(2.45GHz)、および反応ガスである窒素ガスを用いて行う。
なお、この場合、ゲート絶縁膜607表面から離れるにつれて窒素濃度は減少する。これにより酸化珪素膜表面を高濃度に窒化できるだけでなく、酸化珪素膜と活性層の界面の窒素を低減し、デバイス特性の劣化を防ぐことができる。
なお、ゲート絶縁膜607は、実施例2で述べたように、多層構造としてもよい。
次に、ゲート絶縁膜607上に、液滴吐出法を用いて、ゲート電極が形成される部分に、導電材料を含む組成物608a〜fを選択的に吐出形成する(図13(A))。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。ここで、導電材料としてはAgを用いたが、これに限定されるものではない。他にも、実施の形態で示したように、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等の導電材料を溶媒に溶解又は分散させたものを用いることができる。また、液滴吐出条件等も、実施の形態と同様のものを採用することができる。
その後、導電材料を含む組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成する。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は25%、焼成条件は、230℃、1時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
以上の焼成工程を経て、ゲート電極609a〜c、及び配線609d〜fが形成される(図13(B))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ゲート電極103は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としてもよい。例えば、TaN(窒化タンタル)とW(タングステン)を用いた2層構造が挙げられる。この場合、各導電膜を形成する毎に上記焼成工程を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極103を形成すると同時に、走査線や信号線等の各種配線を同時に形成することもできる。
次に、駆動回路部のpチャネル型TFT653が形成される部分の上方に、第2のマスクパターン610を形成した後に、ゲート電極609a、bをマスクとして、1013〜1014atoms/cm3オーダーのn型不純物元素を島状半導体膜603、605にドーピング注入する。これによって、nチャネル型TFT652及び画素TFT654のソース又はドレイン領域となるn型不純物領域611a、bが形成され、さらにその間には、チャネル領域612a、bが形成される(図13(C))。ここで、n型不純物元素としては、砒素(As)、燐(P)などを用いることができる。その後、第2のマスクパターン610はO2アッシング等によって除去する。
次に、駆動回路部のnチャネル型TFT652及び画素TFT654になる領域を第3のマスクパターン613a、bで覆った後、ゲート電極609cをマスクとして、1015〜1017atoms/cm3オーダーのp型不純物元素を島状半導体領域604にドーピング注入する。これによって、pチャネル型TFT653のソース又はドレイン領域となるp型不純物領域611cが形成され、さらにその間には、チャネル領域612cが形成される(図14(D))。ここで、n型不純物元素としては、硼素(B)などを用いることができる。その後、第3のマスクパターン613a、bは、O2アッシング等によって除去する。なお、上記ドーピング後、熱処理によって該不純物元素の活性化を行ってもよい。
なお、第2、第3のマスクパターンも、第1のマスクパターンと同様に、液滴吐出法によって形成するのが工程を簡略化する上で望ましい。
次に、TFTを覆うキャップ絶縁膜614をプラズマCVD法により形成する(図14(E))。キャップ絶縁膜としては、窒化珪素膜又は酸化窒化珪素膜を用いるのがよいが、これに限定されるものではない。また、形成方法もプラズマCVD法に限定されるものではない。なお、TFT上方からの不純物の混入を防止するため、キャップ絶縁膜614はできるだけ形成しておくのが望ましい。
次に、半導体膜に添加された不純物元素の活性化のための加熱処理を行う。この活性化は、N2雰囲気にした炉中において500〜800℃に加熱することによって行う。例えば、RTA(ラピッドサーマルアニール)法を用いることができる。または、レーザー光を照射して活性化を行ってもよい。この場合、基板裏面側又は基板表面側からのみレーザー光を照射してもよいし、基板表面及び裏面の両側から照射してもよい。なお、工程を簡略化したい場合には、該活性化処理を省略してもよい。
なお、その後、水素を含む窒化珪素膜または窒化酸化珪素膜からなる絶縁膜(図示せず)をプラズマCVD法により形成し、該絶縁膜から水素を放出させ、半導体膜の水素化を行うための加熱処理を行い、シリコンの不対結合手を終端させてもよい。この加熱処理は、クリーンオーブンを用い、N2雰囲気下において350〜450℃(好ましくは、410℃)で行えばよい。なお、該絶縁膜としては、他の水素及び珪素を含む絶縁膜を用いてもよいし、形成方法もプラズマCVD法以外の方法を用いてもよい。
次に、キャップ絶縁膜614上に、層間絶縁膜615を形成する。ここでは、ポリイミドを含む溶液をスピンコート法によって基板全面に塗布したが、この材料、方法に限定されるものではない。例えば、ポリイミド系樹脂の他にも、アクリル系樹脂、ポリアミド系樹脂、シロキサン系材料を出発材料として形成されたSi−O結合とSi−CHX結合手を含む絶縁膜等を用いることができる。また、液滴吐出法によって形成することもできる。
次に、層間絶縁膜615、キャップ絶縁膜614、ゲート絶縁膜607を除去し、コンタクトホール616a〜eを開孔する。水素化処理のための絶縁膜が形成されている場合にはこれも除去する。コンタクトホール開孔は、レジストを基板全面に塗布した後にプリベークを行い、露光、現像プロセスを経てマスクパターンを形成し、エッチングして形成するという従来の方法を用いることができるが、レジストを液滴吐出法によって選択的に吐出することによりマスクパターンを形成する方が、コスト削減、工程簡略化という観点から望ましい。
また、レジストによるパターニングを省略して、以下の工程によりコンタクトホールを開孔することもできる。すなわち、半導体素子のコンタクトホールとなるべき部分を、撥液性を有する第1の有機膜(以下、単に「第1の有機膜」という。)で覆い、該膜が形成されていない領域に第2の有機膜(以下、単に「第2の有機膜」という。)を形成した後、前記第1の有機膜を除去することにより、コンタクトホールを形成することができる。以下、コンタクトホール開孔のプロセスを概説する。
まず、キャップ絶縁膜614(あるいはゲート絶縁膜607)の表面を、後に形成する第1の有機膜に対して撥液性を有するように表面処理を行う。例えば、フッ素系シランカップリング剤を用いて基板全面に対し表面処理を行う。また、該表面処理は、少なくとも第1の有機膜が形成される部分に対して行ってもよい。これにより、第1の有機膜を厚膜とし、その後形成する第2の有機膜も厚膜とすることができるため、設計上の自由度を向上させることが可能となる。
シランカップリング剤による表面処理は次の要領で行う。まず、シランカップリング剤を、基板全面に、あるいは少なくとも第1の有機膜を形成する箇所にスピンコート法等によって塗布する。次に、室温下に放置してシランカップリング剤を乾燥させ、水洗処理を行って過剰に塗布された部分を除去する。最後に、シランカップリング剤を焼成することにより、CF2鎖、CF3鎖を含むシロキサンネットワーク(SiとOとの結合で骨格構造が構成され、置換基に少なくとも水素を含む、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する構造)が構築される。なお、乾燥、及び水洗処理は省略してもよい。このCF2、CF3の存在によって、シランカップリング剤による表面処理を行った膜の表面は撥液性を有するようになる。
なお、シランカップリング剤は、Rn−Si−X4-n(n=1、2、3)で表される珪素化合物である。ここで、Rは、アルキル基などの比較的不活性な基、又はビニル基、アミノ基あるいはエポキシ基などの反応性基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。特に、Rがアルキル機など不活性な基の場合は、改質表面上に、撥水、付着や摩滅の防止、潤滑、つや保持等の性質を付与する。Rの本数、すなわちn=1のものはカップリング剤として、n=2はシロキサンポリマーの原料、n=3はシリル化剤あるいはポリマーのブロック剤(ポリマーの両端を止めるエンドキャッピング剤)として用いられている。
次に、キャップ絶縁膜上で、かつソース領域又はドレイン領域611a〜cや配線609にまで達するコンタクトホールが形成されるべき箇所に、第1の有機膜を液滴吐出法によって選択的に形成する。第1の有機膜としては、撥液性を有する公知のフッ素系樹脂を用いることができる。好ましくは、良好な撥液性を有するRn−Si−X4-n(n=1、2、3)の化学式で表されるフルオロアルキルシラン(FAS)を用いる。ここで、Rは、アルキル基などの比較的不活性な基、又はビニル基、アミノ基あるいはエポキシ基などの反応性基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。なお、フッ素系のシランカップリング剤を用いる場合には、FASと同様の化学構造を有しているため、該カップリング剤による表面処理を省略することもできる。
また、第1の有機膜として撥液性を有しない有機物を用い、後にCF4プラズマ等による処理を行って、撥液性を得るようにしてもよい。例えば、ポリビニルアルコール(PVA)のような水溶性樹脂を、H2O等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。なお、第1の有機膜119が撥液性を有する場合であっても、該プラズマ処理等を行うことによって、撥液性をより向上させることができる。
次に、第2の有機膜を第1の有機膜が形成された部分以外の箇所に形成する。第2の有機膜は、ポリイミド系樹脂、アクリル系樹脂、ポリアミド系樹脂、シロキサン系材料を出発材料として形成されたSi−O結合とSi−CHX結合手を含む絶縁膜等を用い、スピンコート法、液滴吐出法等によって形成することができる。
なお、第1の有機膜形成前にシランカップリング剤を全面塗布した場合には、第2の有機膜形成前に除去する。除去方法としては、UVオゾン処理、O2アッシング等を行えばよい。また、第1の有機膜の撥液性を高めるためにCF4プラズマ処理を行う際に、O2を添加することによっても除去可能である。
第2の有機膜を形成した後、第1の有機膜を除去する。さらに、キャップ絶縁膜614やゲート絶縁膜607も除去する。除去方法としては、ウエットエッチング、ドライエッチング、大気圧プラズマ放電を利用したエッチング等を用いてもよいし、水洗処理や、レーザーや電子ビームを用いた処理法を用いてもよい。処理方法は、第1の有機膜、ゲート絶縁膜607等を構成する材料にあわせて適宜選択することができる。特に、PVA等の水溶性樹脂を用いた場合には、水洗処理によって簡単に除去することができる。また、エッチングガスや溶液(エッチャント)やレーザー等の種類も、材料にあわせて適宜選択することができる。また、第1の有機膜の除去と、キャップ絶縁膜614、ゲート絶縁膜607の除去とを段階的に分けて行ってもよい。
以上の工程によって、第1の有機膜が存在していた箇所にコンタクトホールが形成される。
なお、第1の有機膜119が完全に除去できるようにエッチング条件を選択、制御するのが望ましいが、コンタクトホールが半導体膜や導電膜等の所望の膜に達していれば、コンタクトホールの側壁に第1の有機膜119が残存しても構わない。第1の有機膜119が残存していても層間膜又は導電膜の一部として十分に機能するからである。この点において、第1の有機膜の材料の選択の幅は広く、また、撥液性を有し、第2の有機膜120を形成するためのマスクとして機能する材料であれば、第1の有機膜に代わる絶縁性材料又は導電材料を用いることも可能である。
コンタクトホール616a〜eを形成した後、TFT652〜654、保持容量、配線609fと接続するための導電膜となる導電材料を含む組成物を液滴吐出法によって形成する。導電材料としては、実施の形態に示したように、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等を用いることができる。
その後、導電材料を含む組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成する。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は25%、焼成条件は、230℃、1時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
このようにして、導電膜617a〜dが形成される(図15(G))。なお、該導電膜は多層構造とすることもできる。例えば、厚さ50〜200nmのTi膜、厚さ250〜400nmのAl膜又はAl−Si合金膜、厚さ50〜200nmのTi膜を積層させて、接続配線634〜641を液滴吐出法によって形成する。また、三層構造のうち、TiをTiN、又は窒素を50%以下の組成比で含む窒化チタン(Ti(N))で置き換えてもよいし、TiN又はTi(N)を新たに上下に積層させた構造としてもよい。また、Alは150〜200℃でヒロックが発生してしまうため、Siを含有させておくことが望ましい。
また、画素部658においては、画素電極となる導電材料を含む組成物を液滴吐出法によって形成する。導電材料としては、ITO、ITSO、IZO、GZO等の透明導電材料を用いるのが望ましい。
画素電極の形成においても、導電材料を含む組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成するのが望ましい。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は25%、焼成条件は、230℃、1時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(乾燥又は焼成)時間を短縮することもできる。
このようにして形成された画素電極618は、導電膜617c、dを介して、画素TFT654のドレイン領域及び保持容量655の下部電極(不純物が添加された半導体膜)と電気的に接続される(図15(G))。なお、画素電極618は、上記材料からなる導電膜を積層させた構成としてもよい。
以上の工程により、nチャネル型TFT652及びpチャネル型TFT653からなるCMOS構造を含む駆動回路部657と、画素TFT654及び保持容量655を含む画素部658からなるアクティブマトリクス基板が完成する(図15(G))。
さらに、図15(H)は、TFT基板と対向基板619との間に液晶層620を挟持させ、シール材625で貼り合わせた状態を示している。TFT基板上には柱状のスペーサ621を形成する。柱状のスペーサ621は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサ621は用いる液晶材料にも依存するが、3〜10μmの高さで形成する。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。
TFT基板上には、配向膜622を形成しラビング処理を行う。対向基板619には透明導電膜623、配向膜624を形成する。その後、TFT基板および対向基板619をシール材により貼り合わせて液晶を注入し、液晶層620を形成する。以上のようにして、アクティブマトリクス駆動の液晶表示装置を完成させることができる。なお、液晶層620は、液晶を滴下することによって形成してもよい。特に1〜2mを超える大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
次に、FPC(Flexible Print Circuit)628を、異方性導電膜627により公知の手法で端子電極626と貼り付ける。端子電極626は、ゲート電極と同時に形成された配線609dと接続され、透明導電膜を用いて形成するのが望ましい。
以上の工程を経て、トップゲート型TFTを用いたアクティブマトリクス型LCD基板が完成する。本実施例では、ゲート電極609a〜c、配線609d〜f、導電膜617a〜d、画素電極618を形成するにあたり、液滴吐出法によって組成物を形成した後に、O2を含む雰囲気下において焼成することにより、これらの導電膜の平滑性が向上し、薄膜化、低抵抗化が促進される。
なお、本実施例では、ゲート電極609a〜c、配線609d〜f、導電膜617a〜d、画素電極618のいずれについても、液滴吐出法を用いて導電膜を形成した後に、O2を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。
本発明をアクティブマトリクス型LCD基板に適用することによって、スループットや歩留まりの高いLCD基板を提供することができる。また、導電膜の薄膜化、低抵抗化が促進されるため、液晶表示装置の薄型化、小型化、低消費電力化を図ることができる。
本実施例では、図16〜18を参照して、本発明を、逆スタガ構造を有する、ボトムエミッション型のアクティブマトリクス型発光装置に適用した場合について説明する。
実施の形態1と同様の材質からなる基板1100上に、ゲート電極及びゲート配線(走査線)を形成するための導電膜を、液滴吐出法によって形成する。
インクジェットノズルから吐出する組成物は、実施の形態1に示したものと同様に、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるITO、ITSO、有機インジウム、有機スズ、酸化亜鉛(ZnO)、窒化チタン(TiN:Titanium Nitride)等を用いることができる。また、液滴吐出手段における他の条件も、実施の形態1に示したものと同様にすることができる。
次に、吐出した組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進されることが分かる。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(焼成)時間を短縮することもできる。
以上の焼成工程を経て、ゲート電極1101、1102が形成される(図16(A))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
なお、ゲート電極1101、1102は単層構造に限定されず、2層構造、3層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極1101、1102を形成すると同時に、信号線等の各種配線を同時に形成することもできる。
第1絶縁膜1103と第2絶縁膜1104は、ゲート電極1101、1102の上層に形成することでゲート絶縁膜として機能させることができる。この場合、第1絶縁膜1103として酸化珪素膜、第2絶縁膜1104として窒化珪素膜を形成することが好ましい。これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
次に、第1、第2絶縁膜上に、第1の半導体膜1105を形成する。第1の半導体膜1105は、セミアモルファス半導体(SAS)で形成する。
このSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。希釈率は10倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1Pa〜133Paの範囲で行えば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。基板加熱温度は300度以下が好ましく、100〜200度の基板加熱温度が推奨される。
また、珪化物気体中に、CH4、C26などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。
また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、TFTのチャネル形成領域を設ける第1の半導体膜に対しては、p型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的には硼素であり、B26、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。例えば、p型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を1×1014〜6×1016atoms/cm3とすると良い。
次に、第2の半導体膜1106、第3の半導体膜1107を形成する。第2の半導体膜1106は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第1の半導体膜1105と同様にSASで形成することが好ましい。この第2の半導体膜1106は、ソース及びドレインを形成する一導電型を有する第3の半導体膜1107と第1の半導体膜1105との間に形成することで、バッファ層(緩衝層)のような働きを持っている。従って、弱n型の電気伝導性を持って第1の半導体膜1105に対して、同じ導電型で一導電型を有する第3の半導体膜1107を形成する場合には必ずしも必要ない。しきい値制御をする目的において、p型を付与する不純物元素を添加する場合には、第2の半導体膜1106は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるTFTにおいては、チャネル形成領域とソースまたはドレイン領域の間に形成される低濃度不純物領域(LDD領域)としての機能を持たせることが可能となる。
一導電型を有する第3の半導体膜1107はnチャネル型のTFTを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にPH3などの不純物気体を加えれば良い。一導電型を有する第3の半導体膜1107は、価電子制御がされていることを除けば、SASのような半導体、非晶質半導体で形成されるものである。
以上、第1絶縁膜1103から一導電型を有する第3の半導体膜1107までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、TFT特性のばらつきを低減することができる(以上、図16(A))。
次に、マスクパターンを形成し、第1の半導体膜1105、第2の半導体膜1106、一導電型を有する第3の半導体膜1107をエッチングして島状に分離形成する。該マスクパターンとしては、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミドなどの有機樹脂を用いればよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料(代表的にはシロキサン系ポリマー)を用いてもよい。また、感光剤を含む組成物でもよく、ポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。なお、マスクパターン507は、従来通りレジストを全面に成膜した後、露光、現像工程を経て形成することもできるが、工程を簡略する上で、液滴吐出法によって形成するのが望ましい。
その後、ソース及びドレインに接続する配線を形成するための第2導電膜を液滴吐出法によって形成する。インクジェットノズルから吐出する組成物は、実施の形態1に示したものと同様に、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるITO、ITSO、有機インジウム、有機スズ、酸化亜鉛(ZnO)、窒化チタン(TiN:Titanium Nitride)等を用いることができる。また、液滴吐出手段における他の条件も、実施の形態1に示したものと同様にすることができる。
次に、吐出した組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は3〜60%、好ましくは10〜25%とするのが望ましい。また、焼成条件は、200〜300℃、0.5〜2時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、O2を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進されることが分かる。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理(焼成)時間を短縮することもできる。
以上の焼成工程を経て、ソース電極1109、1111、ドレイン電極1110、1112が形成される(図16(B))。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、CMP(化学的機械的研磨)法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、CVDによる選択成長、レーザー等を用いることができる。
次に、ソース電極1109、1111、ドレイン電極1110、1112をマスクとして、一導電型を有する第3の半導体膜1107、第2の半導体膜1106、第1の半導体膜1105の上部をエッチングする。エッチングガスとしては、SF6、NF3、CF4などのフッ化物気体を用いてエッチングを行うことができるが、この場合には下地となる第1の半導体膜1105とのエッチング選択比をとれないので、処理時間を適宜調整して行なこととなる。以上のようにして、チャネルエッチ型のTFTの構造を形成することができる(以上、図16(B))。
次に、チャネル形成領域の保護を目的とした第3絶縁膜1113を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。第3絶縁膜1113に窒化珪素膜を用いることで、第1の半導体膜1105中の酸素濃度を5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下に抑えることができる。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で100倍〜500倍に希釈して形成された窒化珪素膜は、100度以下の低温においても緻密な膜を形成可能であり好ましい。さらに必要があれば第4絶縁膜1114を酸化珪素膜で積層形成しても良い。第3絶縁膜1113と第4絶縁膜1114はパッシベーション膜に相当する。
第3絶縁膜1113および/または第4絶縁膜1114上には、好ましい形態として第5絶縁膜(平坦化膜)1115を形成する。平坦化膜は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたSi−O結合とSi−CHX結晶手を含む絶縁膜で形成することが好ましい。これらの材料は含水性があるので、水分の侵入及び放出を防ぐバリア膜として第6絶縁膜1116を併設することが好ましい。第6絶縁膜1116としては上述のような窒化珪素膜を適用すれば良い。
配線1117は、第6絶縁膜1116、平坦化膜1115、第3絶縁膜1113、第4絶縁膜1114にコンタクトホールを形成した後に、所望の形状にエッチング形成する(図10(C、D))。
以上のようにして形成されたチャネルエッチ型のTFTは、SASでチャネル形成領域を構成することにより1〜10cm2/V・secの電界効果移動度を得ることができる。
次に、配線1117に接するように、第6絶縁膜1116上に導電膜を液滴吐出法によって形成し、上記焼成工程を経て、正孔注入電極(陽極)が形成される。導電材料としては、透明導電膜として用いられるITO、ITSO、有機インジウム、有機スズ等を採用する。これにより、下側から発光光を取り出すことができる、ボトムエミッション型の発光装置を得ることができる。
なお、正孔注入電極(陽極)1118は積層構造としても良い。例えば、ITSOの積層構造を採用し、TFT側ITSOの酸化珪素濃度を低濃度(1〜6原子%)に、発光素子側ITSOの酸化珪素濃度を高濃度(7〜15原子%)にするのが良い。正孔注入電極1118は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、正孔注入電極1118の表面に紫外線照射、酸素プラズマ処理などを行ってもよい(以上、図16(D))。
なお、正孔注入電極1118をエッチング形成した後の、レジスト剥離工程、ヒドロ洗浄(水洗)工程、紫外線照射工程等によって、正孔注入電極1118内部からインジウム、スズ又はそれらの酸化物を放出させることにより、正孔注入電極1118の表面又は表面近傍の層内部に、珪素、酸化珪素、窒化珪素等と析出させ、それらを主成分とするバリア層を形成することができる。また、このバリア層は、珪素、酸化珪素、窒化珪素等を意図的に蒸着法、スパッタリング法等によって形成しても良い。これらのバリア層の存在によって、正孔注入電極の仕事関数が増加し、正孔注入性をより向上させることができる。
次に図17に示すように、第6絶縁膜1116上に、有機樹脂膜、無機絶縁膜またはシロキサンを用いて形成された隔壁(土手)1119を形成する。なおシロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料である。また上記構成に加えて、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。隔壁1119は開口部を有しており、該開口部において陽極1118が露出している。
次に、隔壁1119の開口部において陽極1118と接するように、有機化合物を含む層1120(電界発光層)を形成する。有機化合物を含む層1120は、単数の層で構成しても良いし、複数の層を積層させて構成しても良い。複数の層で構成する場合、陽極1118上に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。
次に、有機化合物を含む層1120を覆うように、電子注入電極1121(陰極)を形成する。電子注入電極1121は、仕事関数が小さい公知の材料、例えば、Ca、Al、CaF、MgAg、AlLi等を用いることができる。隔壁1119の開口部において、正孔注入電極1118と有機化合物を含む層1120と電子注入電極1121が重なり合うことで、発光素子1122が形成される(以上、図17)。
なお実際には、図17の状態まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
このような、画素部と駆動回路で同じTFTを用いた素子基板は、ゲート電極形成用マ
スク、半導体領域形成用マスク、配線形成用マスク、コンタクトホール形成用マスク、陽
極形成用マスクの合計5枚のマスクで形成することができる。
なお本実施例では、セミアモルファス半導体を用いたTFTで発光装置の駆動回路と画
素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。
アモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途
形成された駆動回路を貼り付けても良い。
なお、ゲート電極1101、1102に重畳させて、SASで形成された第1の半導体膜1105上にチャネル保護膜1201、1202を形成すれば、図18に示した構成を有する、チャネル保護型TFT1203、1204を用いた発光装置も同様に作製することができる。
本実施例では、導電膜を焼成によって形成した後に、平坦化処理を行う場合を示す。
平坦化処理としては、例えば、CMP(化学的機械的研磨)法を用いた研磨処理が挙げられる。CMP法により、ウエハキャリアに下向きに取り付けられた基板が、回転させられながら、プラテンという回転台に貼付された研磨用パッドに押しつけられ、ウエハキャリアの回転とプラテンの回転による加圧と研磨用パッドの研磨によって、ウエハ表面の凹凸が平坦化される。ウエハと研磨用パッドの間には研磨を効果的に行うためのスラリー(研磨溶剤)が供給される。スラリーは研磨される表面の材料に合わせて選択すればよい。例えば、金属用には酸性の液にアルミナの微粉末を混ぜたもの、絶縁物にはアルカリ性のコロイド状シリカを混ぜたものを用いることができる。以上のCMP工程を経ることによって、導電膜の表面は、焼成時よりもさらに平坦化され、後に形成するゲート絶縁膜等の膜を平坦かつ均一に形成することができる。
また、ノズル1501から吐出した導電膜となるナノペースト1502を基板1500上に形成し、前記ナノペーストに対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行い、導電膜1503を形成した後に、前記導電膜上にエッチバック用の絶縁膜1504を形成し、前記絶縁膜及び前記導電膜の一部をエッチング除去することにより、前記導電膜の表面を焼成時よりもさらに平坦化させることができる(以上、図24参照)。
また、予め形成された絶縁膜の一部に、導電膜を形成すべき開孔部を形成し、前記開孔部に、導電材料を含む液滴を吐出することにより導電膜を形成し、前記導電膜に対して窒素及び酸素を含む雰囲気下において加熱処理を行い、少なくとも前記導電膜の表面を研磨することにより、前記導電膜の表面を平坦化させる方法を採用してもよい。この方法は、所謂ダマシンプロセスと、CMP法を組み合わせたものである。
実施例4では、図17、18に示すボトムエミッション型発光装置において、本発明を適用した場合について説明したが、本実施例では、図19(A)に示すトップエミッション型発光装置、図19(C)に示すデュアルエミッション型発光装置において、本発明を適用した場合について説明する。
まず、デュアルエミッション型発光装置の場合から説明する。正孔注入電極(陽極)1622に接して形成された有機化合物を含む層1623を覆うように、電子注入電極(陰極)1624が形成されている。さらにその上には、パッシベーション膜1625が形成され、封止基板1627によって封止される。パッシベーション膜1625と封止基板1627の間には、絶縁膜1626が充填されている。この場合、正孔注入電極の材料としては、実施例5と同様に、ITO、ITSO、ZnO、IZO、GZO等の透明導電膜を用いることもできる。また、陽極1622としてITSOを用いる場合には、濃度の異なる酸化珪素を含むITSOを積層させることによって形成してもよい。好ましくは、下部ITSO層(ソース又はドレイン配線側)の酸化珪素濃度を低濃度に、上部ITSO層(発光層側)の酸化珪素濃度を高濃度にするのがよい。これにより、TFTとの接続間の低抵抗を維持しつつ、EL層への正孔注入効率を高めることができる。勿論、他の材料とITSOの積層構造(例えば、下部ITO層と上部ITSO層の積層構造)としてもよいし、他の材料同士を積層させてもよい。
一方、陰極1624としては、発光層からの光を透過させるべく、1〜10nmの薄アルミニウム膜、もしくはLiを微量に含むアルミニウム膜等を用いることにより、上下に発光素子からの光を取り出すことのできるデュアルエミッション型発光装置が得られる(図19(C))。
なお、陰極1624として、陽極1622と同様の材料、すなわちITO、ITSO等の透明導電膜を採用しても、デュアルエミッション型発光装置を得ることができる。この場合において、透明導電膜に珪素または酸化珪素を含有させて用いても良いし、積層構造を採用しても良い。
次に、トップエミッション型発光装置の場合について、図19(A)を参照して説明する。一般的には、図19(B)のボトムエミッション型における正孔注入電極1622(陽極)と電子注入電極1624(陰極)を入れ替え、さらに有機化合物を含む層を逆積みとし、電流制御用TFTの極性を反転させることにより(ここでは、nチャネル型TFTを用いる。)、基板と反対側(上側)に発光素子からの光を取り出すことのできるトップエミッション型発光装置が得られる。また図19(A)のように、電極及び有機化合物を含む層を逆積みとした場合、正孔注入電極1622として、酸化珪素濃度の含有量に高低の差を設けた透光性酸化物導電層の積層構造を採用することにより、発光効率の向上、低消費電力化等の効果により、安定性の高い発光装置を得ることができる。ここで、電子注入電極1624(陰極)としては、光反射性のある金属電極等を用いればよい。
なお、図19(B)のボトムエミッション型における正孔注入電極1622と電子注入電極1624を入れ替えずとも、電子注入電極1624(陰極)としてITO、ITSO等の透明導電膜を採用することにより、トップエミッション型発光装置を得ることもできる。この陰極に用いられる透明導電膜としては、珪素又は酸化珪素を含有したものを用いてもよいし、それらを積層させた構造としてもよい。
本実施例では、実施の形態1又は実施例と同じ工程で作製可能な逆スタガ型TFTを具備した表示用パネルの一例について説明する。
図20(A)は、逆スタガ型TFT6700、6701、6702を用いて作製されるEL表示装置用パネルにおける画素の上面図を示している。また、図20(B)は、上面図に対応する回路図を示したものである。EL表示用パネルの画素部には、画素毎にEL素子6707とその発光を制御する駆動用の第1TFT6700、第1TFTのオンオフ(スイッチング)を制御する第2TFT6701、EL素子に流れ込む電流を制御する駆動用の第3TFT6702が設けられている。これらのTFTはいずれも実施の形態1や実施例で示す逆スタガ型TFTで形成することができる。
第1TFT6700は、第3TFT6702を介して、EL素子6707の下部に設けられた画素電極に接続され、EL素子6707の発光を制御する働きをする。第2TFT6701は、第1TFT6700の動作を制御するものであり、第2TFT6701のゲート電極を兼ねる走査線6705と、信号線6703との信号に応じて第1TFT6700のオンオフを制御することができる。第1TFT6700のゲート電極は第2TFT6701と接続し、ゲートのオンオフに応じて、電源線6704からの電力を画素電極側に供給するものである。なお、流れる電流量に応じて発光輝度が変化するEL素子の動作に対応するために、固定電源線6706に接続された電流制御用の第3TFTを設け、EL素子6707に一定の電流を供給する働きをする。
EL素子6707は、一重項励起状態から基底状態に戻る際の発光(蛍光)又は/及び三重項励起状態から基底状態に戻る際の発光(リン光)をする有機化合物を含む層(以下、「EL層」という。)が一対の電極(陽極と陰極に挟まれた構造を有している。EL層を形成する有機化合物は、低分子系有機発光物質、中分子系有機発光物質(昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光物質)、高分子系有機発光物質を用いることができる。このEL層は、単層で形成しても良いし、複数の機能の異なる層を積層させて形成しても良い。複数の層を積層させる場合には、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層、正孔又は電子ブロック層などを適宜組み合わせればよい。なお、正孔注入層と正孔輸送層とは、電極より正孔の注入が可能で、正孔の移動度が高い材料からなり、この二つの機能をまとめて一つの層(正孔注入輸送層)としてもよい。また、電子注入輸送層についても同様である。
図21は、図20におけるA−A’、B−B’に対応する断面図であり、第1TFT6700、第2TFT6701、第3TFT6702などが形成された一方の基板900と、封止基板906との間に発光素子908が形成されているアクティブマトリクス型のEL表示用パネルを示している。両断面図は、第1TFT6700を共通に含んでいる。第1TFTは、第2TFT6701介して画素電極909に接続されている。また、画素電極909(陽極)上には、絶縁物911(土手、隔壁、バンクなどと呼ばれる。)が設けられ、さらにその上に発光層903、対向電極904が設けられることによって、発光素子908が形成されている。発光素子908の上には、パッシベーション膜905が形成され、封止基板906とシール材によって封止される。パッシベーション膜905と封止基板906の間には、絶縁物912が充填されている。
絶縁物911、912としては窒化珪素、酸化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素膜(CN)から選ばれた一種、または複数種からなる膜を用いることができる。
他の絶縁性材料としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種の材料を含む膜を用いればよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料(代表的にはシロキサン系ポリマー)を用いてもよい。封止基板906側から光を取り出す場合(トップエミッション型)は、絶縁物912は透光性を有する材料を用いる必要がある。
なお、図20及び図21では一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応したEL素子を備えた画素を組み合わせて多色表示を可能としてもよい。また、それぞれの発光は、全て一重項励起状態から基底状態に戻る際の発光(蛍光)であっても、全て三重項励起状態から基底状態に戻る際の発光(リン光)でもよいし、一色が蛍光(又はリン光)、残りのの2色がリン光(又は蛍光)というように組み合わせでもよい。Rのみにリン光を用いて、G、Bに蛍光を用いてもよい。例えば、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq3)膜を設けた積層構造としている。Alq3にキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。
パッシベーション膜905としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化アルミニウム、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン、窒素含有炭素などその他の絶縁物質を用いて形成することができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料(代表的にはシロキサン系ポリマー)を用いてもよい。
本発明は、光が発光表示用パネル両面から出射する両面出射型の発光表示用パネルでも、片面出射型の発光表示用パネルにも適用することができる。対向電極側のみから光を出射する場合(トップエミッション型、画素電極は陽極に相当し反射性を有する金属膜であり、反射性を有する金属膜としては、陽極として機能させるために白金(Pt)や金(Au)といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜やタングステン膜といった適当な金属膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。また、対向電極は膜厚の薄い(好ましくは10〜50nm)金属膜であり、陰極として機能させるために金属膜仕事関数の小さい周期表の1族もしくは2族に属する元素を含む材料(例えば、Al、Mg、Ag、Li、Ca、又はこれらの合金MgAg、MgAgAl、MgIn、LiAl、LiFAl、CaF2、又はCaNなど)を用いる。さらに、対向電極に積層して酸化物導電膜(代表的にはITO膜)を設ける。この場合、発光素子から発した光は、画素電極で反射され、対向電極を透過して、封止基板906側から出射される。
画素電極側のみから光を出射する場合(ボトムエミッション型)、陽極に相当する画素電極には透明導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、対向電極はAl、Mg、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLiからなる金属膜(膜厚50〜200nm)を用いることが好ましい。この場合、発光素子から発した光は、画素電極を透過して基板900側から出射される。
画素電極側、対向電極側両方から光が出射する両面出射型の場合、陽極に相当する画素電極には透明導電膜を用いる。透明導電膜としては、ITO、ITSO、IZO、ZnO、酸化スズ、酸化インジウム等を用いることができる。また、対向電極は光が透過するように膜厚の薄い(好ましくは10〜50nm)金属膜であり、陰極として機能させるために金属膜仕事関数の小さい周期表の1族もしくは2族に属する元素を含む材料(例えば、Al、Mg、Ag、Li、Ca、又はこれらの合金MgAg、MgAgAl、MgIn、LiAl、LiFAl、CaF2、又はCaNなど)を用いる。さらに、対向電極に積層して透明な酸化物導電膜(代表的にはITO膜、ITSO膜)を設ける。この場合、発光素子から出射した光は基板900側、封止基板906側両方から出射される。なお本実施例では、実施の形態1や実施例で示す逆スタガ型TFTで液晶表示用パネルを構成する一例を示したが、実施の形態2で示すトップゲート型あるいは順スタガ型TFTを用いても同様に実施することができる。
本実施例は、実施例3の液晶表示装置、又は実施例4の発光装置に用いられる表示用パネルをモジュール化した状態を、図22を参照して説明する。
図22で示すモジュールは、画素部701の周辺に駆動回路が形成されたドライバICCOG(Chip On Glass)方式で実装している。勿論、ドライバICは、TAB(Tape Automated Bonding)方式で実装してもよい。
基板700は対向基板703とシール材702によって固着されている。画素部701は、実施例4で示すように液晶を表示媒体として利用したものであってもよいし、実施例5で示すようにEL素子を表示媒体として利用するものであってもよい。ドライバIC705a、705b及びドライバIC707a、707b、707cは、単結晶の半導体又は多結晶の半導体を用いて形成した集積回路を利用することができる。ドライバIC705a、705b及びドライバIC707a、707b、707cには、FPC704a、704b、704cまたはFPC706a、706bを介して信号や電源が供給される。
実施例8のモジュールを用いた電子機器の一例として、図23に示すテレビ受像器、携帯書籍(電子書籍)、携帯電話を完成させることができる。
図23(A)のテレビ受像器は、筐体2001に液晶又はEL素子を利用した表示用モジュール2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。
また、テレビ受像器にも、主画面2003の他にサブ画面2008を第2の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用モジュールで形成し、サブ画面をEL表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。
図23(B)は携帯書籍(電子書籍)であり、本体3101、表示部3102、3103、記憶媒体3104、操作スイッチ3105、アンテナ3106等を含む。
図23(C)は携帯電話であり、3001は表示用パネル、3002は操作用パネルである。表示用パネル3001と操作用パネル3002とは接続部3003において接続されている。接続部3003における、表示用パネル3001の表示部3004が設けられている面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部3005、操作キー3006、電源スイッチ3007、音声入力部3008を有している。
上記実施例では、ディスプレイへの応用を中心に説明したが、勿論、本発明を他の分野へ適用することも可能である。例えば、LSIのプロセスにおいて、各種配線を形成する際に本発明を積極的に用いることにより、配線の平坦化、平滑化、薄膜化、低抵抗化を図ることができる。
半導体素子を形成するにあたって、本発明のごとく半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線となる導電膜を、導電材料を含む組成物を吐出することによって形成し、該導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、該各種配線を低抵抗化及び薄膜化すること、並びに該各種配線の表面を平滑化及び平坦化することができる。
これらの効果を有する本発明は、実施例でも挙げたように、逆スタガ型TFT、トップゲート型TFT等、種々のタイプの半導体素子の作製方法に適用できる。また、該半導体素子を用いたアクティブマトリクス型基板の作製や、該基板を用いた液晶表示装置、EL表示装置等のディスプレイ、さらにはLSIの分野においても応用することができ、その応用範囲は多岐に渡る。
本発明を用いた逆スタガ型TFTの工程概略図である。 本発明を用いた逆スタガ型TFTの工程概略図である。 焼成前後のAg膜の膜厚を測定した結果を示す図である。 Ag膜厚のO2流量比依存性を示す図である。 Ag膜の抵抗率のO2流量比依存性を示す図である。 焼成前後の導電膜の変化を示す模式図である。 本発明を用いた順スタガ型TFTの工程概略図である。 本発明を用いた順スタガ型TFTの工程概略図である。 本発明を用いたチャネルエッチ型TFTの工程概略図である。 本発明を用いたチャネルエッチ型TFTの工程概略図である。 本発明を用いたチャネル保護型TFTの工程概略図である。 本発明を用いたチャネル保護型TFTの工程概略図である。 本発明を用いたLCDパネルの工程概略図である。 本発明を用いたLCDパネルの工程概略図である。 本発明を用いたLCDパネルの工程概略図である。 本発明を用いた発光表示用パネルの工程概略図である。 本発明を用いた発光表示用パネルの工程概略図である。 本発明を用いた発光表示用パネルの工程概略図である。 本発明を利用したトップエミッション型、ボトムエミッション型、デュア ルエミッション型発光装置についての説明図である。 EL表示装置用パネルにおける画素の上面図である。 EL表示装置用パネルにおける画素の断面図である。 本発明を用いた表示用パネルをモジュール化した状態の説明図である。 本発明を用いた電子機器の一例を説明する図である。 エッチバック法を説明する図である。 Ag膜の抵抗率の熱処理雰囲気依存性を示す図である。 Ag膜の抵抗率の熱処理時間依存性を示す図である。 Ag膜の抵抗率のO2濃度依存性を示す図である。
符号の説明
103、514、608a〜c、1101、1102: ゲート電極
115、502、134: ソース電極
116、503、135: ドレイン電極
101、501、520、521、522、128、602: 液滴吐出ノズル
143、1201、1202: チャネル保護膜
618: 画素電極
1118、1622: 正孔注入電極(陽極)
1624:電子注入電極(陰極)
1122: 発光素子




Claims (8)

  1. 導電材料を含む組成物を吐出することにより導電膜を形成し、
    前記導電膜に対して窒素及び酸素からなり、かつ、前記酸素の組成比は10%〜25%(10%を除く)である雰囲気下において加熱処理を行い、
    前記導電膜の表面を研磨することを特徴とする半導体素子の作製方法。
  2. 導電材料を含む組成物を吐出することにより導電膜を形成し、
    前記導電膜に対して窒素及び酸素からなり、かつ、前記酸素の組成比は10%〜25%(10%を除く)である雰囲気下において加熱処理を行い、
    前記導電膜の表面を研磨し、
    前記導電膜上に、絶縁膜を形成することを特徴とする半導体素子の作製方法。
  3. 導電材料を含む組成物を吐出することにより導電膜を形成し、
    前記導電膜に対して窒素及び酸素からなり、かつ、前記酸素の組成比は10%〜25%(10%を除く)である雰囲気下において加熱処理を行い、
    前記導電膜の表面を研磨し、
    前記導電膜上に、有機化合物を含む層を形成することを特徴とする半導体素子の作製方法。
  4. 請求項2において、
    前記絶縁膜は、窒化珪素を含むことを特徴とする半導体素子の作製方法。
  5. 請求項1乃至3のいずれか一項において、
    前記研磨は、CMP(化学的機械的研磨)法によって行われることを特徴とする半導体素子の作製方法。
  6. 請求項1乃至5のいずれか一項において、
    前記導電材料は、Agであることを特徴とする半導体素子の作製方法。
  7. 請求項1乃至6のいずれか一項において、
    基板上にTiを含む薄膜を形成し、
    前記Tiを含む薄膜上に前記導電材料を含む組成物を吐出することにより前記導電膜を形成することを特徴とする半導体素子の作製方法。
  8. 請求項7において、
    前記加熱処理を行うことにより、前記Tiを含む薄膜をTiOとすることを特徴とする半導体素子の作製方法。
JP2004306331A 2003-10-21 2004-10-21 半導体素子の作製方法 Expired - Fee Related JP4932150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004306331A JP4932150B2 (ja) 2003-10-21 2004-10-21 半導体素子の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003361262 2003-10-21
JP2003361262 2003-10-21
JP2004306331A JP4932150B2 (ja) 2003-10-21 2004-10-21 半導体素子の作製方法

Publications (3)

Publication Number Publication Date
JP2005150710A JP2005150710A (ja) 2005-06-09
JP2005150710A5 JP2005150710A5 (ja) 2007-11-29
JP4932150B2 true JP4932150B2 (ja) 2012-05-16

Family

ID=34703076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306331A Expired - Fee Related JP4932150B2 (ja) 2003-10-21 2004-10-21 半導体素子の作製方法

Country Status (1)

Country Link
JP (1) JP4932150B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4732118B2 (ja) * 2005-10-18 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007134481A (ja) * 2005-11-10 2007-05-31 Sony Corp 半導体装置の製造方法
KR101251995B1 (ko) 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4950532B2 (ja) * 2006-03-20 2012-06-13 株式会社日本マイクロニクス 回路基板の配線補修方法およびその装置
JP4738299B2 (ja) 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
WO2008084736A1 (ja) * 2007-01-09 2008-07-17 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
US20090023235A1 (en) * 2007-07-19 2009-01-22 Mackenzie John D Method and Apparatus for Improved Printed Cathodes for Light-Emitting Devices
JP5697309B2 (ja) * 2009-03-06 2015-04-08 地方独立行政法人東京都立産業技術研究センター 局在プラズモン共鳴センサの製造方法
KR101664442B1 (ko) 2013-04-30 2016-10-11 주식회사 아모그린텍 연성인쇄회로기판 및 그 제조 방법
JP5753568B2 (ja) * 2013-11-20 2015-07-22 地方独立行政法人東京都立産業技術研究センター 局在プラズモン共鳴センサ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690552B2 (ja) * 1997-05-02 2005-08-31 株式会社アルバック 金属ペーストの焼成方法
JP3926076B2 (ja) * 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
WO2001053007A1 (en) * 2000-01-21 2001-07-26 Midwest Research Institute Method for forming thin-film conductors through the decomposition of metal-chelates in association with metal particles
JP2002224604A (ja) * 2001-01-31 2002-08-13 Hitachi Ltd パターン転写装置,パターン転写方法および転写用原版の製造方法
JP2002339076A (ja) * 2001-05-16 2002-11-27 Jsr Corp 金属銅薄膜の形成方法および銅薄膜形成用組成物
JP2003080694A (ja) * 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003273111A (ja) * 2002-03-14 2003-09-26 Seiko Epson Corp 成膜方法及びその方法を用いて製造したデバイス、並びにデバイスの製造方法

Also Published As

Publication number Publication date
JP2005150710A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4689159B2 (ja) 液滴吐出システム
JP4906142B2 (ja) 発光装置
CN1599523B (zh) 显示器件及其制造方法
US7579270B2 (en) Method for manufacturing a semiconductor device
CN101834201B (zh) 显示器件及其制作方法
JP4667012B2 (ja) 半導体素子及び液晶表示装置の作製方法
JP4667051B2 (ja) 半導体装置の作製方法
US8247965B2 (en) Light emitting display device and method for manufacturing the same
US7439111B2 (en) Semiconductor device and manufacturing method thereof
JP4801347B2 (ja) 表示装置
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
JP4932150B2 (ja) 半導体素子の作製方法
JP4754795B2 (ja) 表示装置及び表示装置の作製方法
JP4889933B2 (ja) 半導体素子の作製方法
JP4583797B2 (ja) 半導体装置の作製方法
JP4785339B2 (ja) 表示装置の作製方法
JP4963156B2 (ja) 半導体装置の作製方法
JP4712352B2 (ja) 発光装置の作製方法
JP4877868B2 (ja) 表示装置の作製方法
JP4574295B2 (ja) 発光装置の作製方法
JP4712332B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees