JP4932150B2

JP4932150B2 - 半導体素子の作製方法

Info

Publication number: JP4932150B2
Application number: JP2004306331A
Authority: JP
Inventors: 厳藤井; 慎志前川; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-10-21
Filing date: 2004-10-21
Publication date: 2012-05-16
Anticipated expiration: 2024-10-21
Also published as: JP2005150710A

Description

本発明は、インクジェット法に代表される液滴吐出法を用いた半導体素子の作製方法、特に半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線を形成する技術に関するものである。

半導体素子の作製において、設備の低コスト化、工程の簡略化を目的として、半導体素子に用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いることが検討されている。

その際、半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線の形成にあたっては、液滴吐出装置のノズルから導電材料を溶媒に溶解又は分散させた組成物を、他の基板や膜の上方に吐出することによって該各種配線を直接描画するようにして形成する方法が用いられていた（特許文献１参照）。
特開２００３−１２６７６０

しかしながら、従来の半導体素子の作製工程において、液滴吐出法を用いて導電材料を含む組成物を吐出することにより上記各種配線を形成すると、配線の形状が液滴の表面張力によって丸みを帯びた形状となる。そのため、平坦性や平滑性を失い、その後、上記各種配線上に絶縁膜を形成したり、コンタクトホールを開孔したりする際に不都合が生じていた。例えば、膜剥がれによる上部配線や半導体膜とのショートや、コンタクト不良といった不都合が生じ、半導体素子の作製におけるスループットや歩留まりの低下を招いていた。

また、インクジェット法を用いてフォトレジスト等の塗布液を塗布して薄膜を均一に形成する手段として、特許文献３のような方法が知られている。しかし、特許文献３に記載された方法によっては、塗布液を塗布する前に予め同種の塗布液の土手部を形成する必要があり、工程が複雑化する可能性がある。

本発明は、このような問題点に鑑みてなされたものであり、簡単な工程により、低抵抗で、かつ平滑性、平坦性の良好なゲート電極、走査線、信号線、画素電極等の各種配線を形成する方法を提案するものであり、ひいては、安定性の高い半導体素子を、高いスループットや歩留まりで作製することを目的とする。

本発明は、半導体素子を形成するにあたって、半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線となる導電材料を含む組成物を液滴吐出法によって吐出し導電膜を形成した後、該導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、該各種配線を低抵抗化及び薄膜化すること、並びに該各種配線の表面を平滑化及び平坦化することを特徴としている。

まず、絶縁基板、絶縁体を含む膜、半導体を含む膜、金属を含む膜のうち少なくともいずれか一の上方に、導電材料を含む組成物を吐出することにより導電膜を形成する。該導電膜は、ゲート電極、走査線、信号線、画素電極等の各種配線として機能する。次に、該導電膜に対し少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行い、該導電膜中に含まれるバインダー（熱硬化性樹脂）等の有機物又は無機物を除去する。これによって、該導電膜の抵抗率を下げることができ、かつ、該導電膜の薄膜化、平滑化を図ることができる。

上記加熱処理に加えて、さらに表面を平滑化、平坦化するための処理を行ってもよい。該処理としては、ＣＭＰ（化学的機械的研磨）法や、該導電膜上に平坦性を有する絶縁膜を形成した後に、エッチングすることによって該導電膜を平坦化する方法（エッチバック法と呼ばれる。）等を用いることができる。

ここで、絶縁基板としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）など（ｘ、ｙ＝１、２・・・）、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。

また、絶縁体を含む膜としては、代表的には、上記下地絶縁膜の他、ゲート絶縁膜、層間絶縁膜、平坦化膜が挙げられるが、これに限定されるものではない。また、半導体を含む膜としては、代表的には、半導体素子におけるソース領域、ドレイン領域、チャネル領域を構成する膜が挙げられるが、これに限定されるものではない。また、金属を含む膜としては、代表的には、半導体素子におけるゲート電極、ソース電極、ドレイン電極、走査線、信号線、画素電極等の各種配線を構成する膜が挙げられるが、これに限定されるものではない。

また、導電材料としては、導電膜の機能によって種々の材料を選択することができるが、代表的なものとして、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）、酸化亜鉛（ＺｎＯ：Zinc Oxide）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）、有機インジウム、有機スズ、窒化チタン等を用いることができる。また、特に透明導電膜として用いられる材料に対しては、珪素（Ｓｉ）又は酸化珪素（ＳｉＯ_x）を、上記導電材料に含有させて用いてもよい。例えば、ＩＴＯに酸化珪素を含有させた導電材料（通常「ＩＴＯ−ＳｉＯ_x」と称されるが、ここでは便宜的に「ＩＴＳＯ」又は「ＮＩＴＯ」と呼ぶ。）を用いることができる。また、これらの導電材料からなる層を積層させて所望の導電膜を形成してもよい。

また、課題を解決するための他の手段は、絶縁基板、絶縁体を含む膜、半導体を含む膜、金属を含む膜のうち少なくともいずれか一の上方に、絶縁膜を形成し、前記絶縁膜の一部に導電膜を形成すべき開孔部を形成し、前記開孔部に、導電材料を含む組成物を吐出することにより導電膜を形成し、前記導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行い、少なくとも前記導電膜の表面を研磨することにより、前記導電膜の表面を平坦化させることを特徴としている。このように、まず絶縁膜を形成し、その後導電膜からなる配線を該絶縁膜に埋め込む方法はダマシン法と呼ばれ、平坦性に優れた導電膜を成膜することができる。そして、本発明のごとく、前記導電膜に対して窒素及び酸素を含む雰囲気下において加熱処理を行うことによって、該導電膜中に含まれるバインダー（熱硬化性樹脂）等の有機物又は無機物を除去することができ、これによって該導電膜の抵抗率を下げることができ、かつ、該導電膜の薄膜化、平滑化を図ることができる。

ここで、絶縁基板、絶縁体を含む膜、半導体を含む膜、金属を含む膜は、上述したものに相当する。また、導電材料も、導電膜の機能によって種々の材料を選択することができ、代表的なものとしては上述したとおりである。また、絶縁膜の一部に形成される開孔部は、フォトリソグラフィー工程によって形成することができる。この際、レジストを基板全面に塗布した後にプリベークを行い、露光、現像プロセスを経てマスクパターンを形成するという従来の方法を用いることができるが、レジストを液滴吐出法によって選択的に吐出することによりマスクパターンを形成する方が、コスト削減、工程簡略化という観点から望ましい。

半導体素子を形成するにあたって、本発明のごとく半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線となる導電膜を、導電材料を含む組成物を吐出することによって形成し、該導電膜に対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、該各種配線を低抵抗化及び薄膜化すること、並びに該各種配線の表面を平滑化及び平坦化することができる。

また、上記加熱処理に加えて、ＣＭＰ（化学的機械的研磨）法や、該導電膜上に平坦性を有する絶縁膜を形成した後に、エッチングすることによって該導電膜を平坦化する方法（エッチバック法と呼ばれる。）等によって、さらに表面を平坦化することができる。また、ダマシン法によって導電材料を絶縁膜に埋め込んだ状態で上記加熱処理を行い、その後ＣＭＰ法等の研磨を行っても良好な平坦性を得ることができる。

上記方法によって作製された導電膜からなる種々の配線は、平滑性及び平坦性を有しているため、該導電膜上に新たに絶縁体を含む膜、半導体を含む膜、金属を含む膜を平坦かつ均一に設けることができる。例えば、該導電膜がボトムゲート型ＴＦＴのゲート電極として機能する場合には、該ゲート電極は平滑性、平坦性を有しているため、その上にゲート絶縁膜や半導体膜等を平坦かつ均一に形成することができる。また、該導電膜が画素電極として機能する場合には、該画素電極は平滑性、平坦性を有しているため、その上に配向膜や液晶素子、有機化合物又は無機化合物を含む層からなる発光素子（代表的にはエレクトロルミネセンス（ＥＬ：Electro Luminescence）を利用した発光素子）を平坦かつ均一に設けることができ、安定性の高い表示装置を得ることができる。

また、組成物を吐出することによって形成された導電膜に対して、少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行うことにより、半導体素子における各種配線を低抵抗化及び薄膜化することができ、ひいては、該半導体素子を用いた液晶表示装置やＥＬ発光装置のような薄型ディスプレイ、ＬＳＩ、ＣＰＵ等、種々の半導体装置の低消費電流化、小型化を図ることができる。

また、導電材料を含む組成物やレジスト等を形成する際に、液滴吐出法を用いることによって、それらの組成物の吐出口であるノズルと基板との相対的な位置を変化させることで任意の場所に組成物を吐出でき、ノズル径、組成物の吐出量及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できるため、それらの膜を所望の箇所に精度良く吐出形成することができる。また、パターニング工程、すなわちレジストマスクを用いた露光・現像プロセスを省略することができるため、工程の大幅な簡略化及びコストの低減を図ることが可能となる。また、液滴吐出法を用いることにより、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が１〜２ｍを越えるような大面積の半導体素子基板も、低コストで歩留まり良く製造することができる。

このように本発明を用いることによって、半導体素子におけるゲート電極、走査線、信号線、画素電極等の各種配線を液滴吐出法によって作製した場合であっても、各種配線の低抵抗化、薄膜化を図り、平滑性、平坦性を得ることができる。さらには、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

［実施の形態１］
図１及び図２を参照して、本発明を逆スタガ型（ボトムゲート型）ＴＦＴのうち、特にチャネル保護型（チャネルストッパー型）ＴＦＴの作製に適用した場合について説明する。

まず、基板１００上に、液滴吐出法を用いて、ゲート電極１０３が形成される部分に、導電材料を含む組成物を吐出し導電膜１０２を選択的に吐出形成する（図１（Ａ））。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

ここで、基板１００としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）など（ｘ、ｙ＝１、２・・・）、基板側から不純物などの拡散を防止するための絶縁膜を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。

なお、図示しないが、基板１００上にＴｉを含む薄膜を成膜してもよい。例えば、ガラス基板上に５ｎｍ以下のＴｉ薄膜を成膜すればよい。Ｔｉを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板１００との密着性を高めることができる。また、該導電膜を焼成する際にＴｉ薄膜がＴｉＯ₂になるため、透過率を向上させることができる。

また、液滴吐出手段に用いるノズル１０１の径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）に設定し、ノズル１０１から吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズル１０１の径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。

吐出口から吐出する組成物は、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Titanium Nitride）等を用いることができる。

なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Tantalum Nitride）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。

なお、液滴吐出法に用いる組成物の粘度は３００ｍＰａ・ｓ以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。

次に、導電膜１０２を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は３〜６０％、好ましくは１０〜２５％とするのが望ましい。また、焼成条件は、２００〜３００℃、０．５〜２時間とするのがよい。

ここで、ガラス基板上に銀（Ａｇ）を含む組成物（ハリマ化成製Ａｇナノペースト）を吐出して形成した導電膜を、Ｎ₂雰囲気下で１００℃、３０ｍｉｎの乾燥を行った後、（１）Ｎ₂雰囲気下で２３０℃、１ｈｒの焼成を行った場合、（２）Ｏ₂＋Ｎ₂雰囲気（Ｏ₂流量比２５％）下で２３０℃、１ｈｒの焼成を行った場合、の該導電膜の膜厚の変化を、Ｄｉｋｔａｋで測定した結果を図３に示す。図３（Ｂ）より、焼成時にＯ₂を添加することで表面が平滑になったことが分かる。

また、Ｏ₂／（Ｎ₂＋Ｏ₂）ガス流量比に対するＡｇを含む導電膜の膜厚の変化を測定した結果を図４に示す。これによれば、Ｏ₂流量比を増加させていき、約０．５において膜厚が約６００ｎｍに減少している、すなわち、Ｏ₂流量比を増加させることで導電膜が薄膜化していることが分かる。

また、Ｏ₂／（Ｎ₂＋Ｏ₂）ガス流量比に対するＡｇを含む導電膜の抵抗率（ρ）の変化を測定した結果を図５に示す。これによれば、Ｏ₂流量比を増加させていき、約０．５において抵抗率が約８．０［μΩ・ｃｍ］に減少している、すなわち、Ｏ₂流量比を増加させることで導電膜が低抵抗化していることが分かる。

また、Ｎ₂又は（Ｎ₂＋Ｏ₂）雰囲気下で２３０℃、１時間の焼成を行なった場合のＡｇを含む導電膜の抵抗率の変化を表１及び図２５に示す。これによれば、Ｏ₂が、ガス流量比で１０％及び５０％添加された雰囲気の場合に導電膜が低抵抗化していることが分かる。また、減圧すると低抵抗化することが分かる。

また、焼成時間を変化させた場合のＡｇを含む導電膜の抵抗率の変化を表２及び図２６に示す。これによれば、８０ｓｅｃから１７０ｓｅｃまで焼成時間を３０ｓｅｃずつ長くしても抵抗率に然程変化はみられず、８０ｓｅｃという短時間焼成においても十分に低抵抗率となることが分かる。

また、窒素及び酸素を含む雰囲気下において、Ｏ₂分圧を変化させた場合のＡｇを含む導電膜の抵抗率の変化を表３及び図２７に示す。これによれば、Ｏ₂分圧を増加させていき、流量比が１０％以上になると抵抗率が３〜４［μΩｃｍ］に減少している、すなわち、Ｏ₂がガス流量比で１０％〜２０％添加された雰囲気の場合に導電膜が低抵抗化していることが分かる。

このように、液滴吐出法によってＡｇを含む導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、短時間で、低抵抗かつ平滑性、平坦性の良好なゲート電極、走査線、信号線、画素電極等の各種配線を形成でき、その結果、安定性の高い半導体素子を、高スループットかつ歩留まり良く作製することが可能となる。

ここで、上記焼成の前後における導電膜の変化の様子を図６を用いて概説する。まず、図６（Ａ）は、Ａｇのような導電材料を含むナノペースト４０２を、ノズル４０１からガラス基板４００上に吐出形成した状態を示している。ナノペーストは、導電材料を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合し、ナノペーストが硬化する。この際、ナノ粒子は、数十〜百数十ｎｍまで成長し、近接する成長粒子同士で融着、及び互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど（約８０〜９０％）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜４０３と、その外側を覆う有機成分からなる膜（以下、単に「有機膜」という。）４０４が形成される（図６（Ｂ）参照）。

そして、有機膜４０４は、ナノペースト４０２を窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機膜４０４中に含まれる炭素や水素などとが反応することにより、除去することができる。また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機膜４０４を除去することができる（図６（Ｃ）参照）。

このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、又は乾燥後酸素プラズマで処理することによって、有機膜４０４は除去されるため、残存した金属連鎖体を含む導電膜４０３の平滑化、薄膜化、低抵抗化を図ることができる。

なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。

以上の焼成工程又はプラズマ処理工程を経て、ゲート電極１０３が形成される（図１（Ｂ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

なお、ゲート電極１０３は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極１０３を形成すると同時に、走査線や信号線等の各種配線を同時に形成することもできる。

次に、ゲート電極１０３上にゲート絶縁膜１０４を形成する。ゲート絶縁膜１０４はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜で形成することが好ましい。

次に、ゲート絶縁膜１０４上に、半導体膜１０５を形成する。半導体膜１０５としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体（ＳＡＳ）で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。また、半導体膜１０７は、プラズマＣＶＤ法などによって形成することができる。なお、半導体膜１０５の膜厚は、１０〜６０ｎｍとするのが好ましい。

次に、半導体膜１０５に接してチャネル保護膜１０６をゲート電極１０３と重なる位置に形成する（図１（Ｃ））。チャネル保護膜１０８は、液滴吐出法により半導体膜１０５上に直接描画するようにして形成するのがよい。組成物は、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコールなどの電気絶縁性の膜を形成可能なものを選択する。好適には、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護する機能を果たすために、チャネル保護膜１０６の厚さは１μｍ以上、好ましくは５μｍ以上の厚さとするのが望ましい。なお、チャネル保護膜１０６は、従来通り全面成膜した後にパターニング工程を経て、エッチング形成しても良い。

次に、半導体膜１０５及びチャネル保護膜１０６上に、不純物が添加された半導体膜１０７を形成する（図１（Ｄ））。不純物が添加された半導体膜１０７は、原料ガスであるＳｉＨ₄、Ｓｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄ガス等に、硼素（Ｂ）のようなｐ型不純物元素、あるいは砒素（Ａｓ）、燐（Ｐ）のようなｎ型不純物元素を混入させたガスを用い、プラズマＣＶＤ法等によって形成すればよい。

次に、半導体膜１０５及び不純物が添加された半導体膜１０７をエッチングするためのマスクパターン１０８を、液滴吐出法によって形成する（図２（Ｅ））。このマスクパターン１０８は、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち，脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズル１０１から不純物が添加された半導体膜１０７上に吐出し、２００℃で３０分焼成して形成するのがよい。なお、マスクパターン１０８は、従来通り全面成膜した後に、露光、現像工程を経て形成しても良い。

次に、マスクパターン１０８をマスクとして、半導体膜１０５及び不純物が添加された半導体膜１０７をエッチングし、島状半導体領域１０９、ソース領域１１１、ドレイン領域１１２を形成する（図２（Ｆ））。エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃、ＣＨＦ₃などを代表とするフッ素系ガス、あるいはＯ₂を用いることができる。マスクパターン１０８は、エッチング後にＯ₂アッシング等によって除去する。

なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ₄とＯ₂の混合ガスを用いるのがよい。また、エッチングガスを局所的に吹きつけ、エッチングを行うことにより、マスクレスでエッチングを行うことも可能である。

なお、島状半導体領域１０９のうちチャネル領域１１０となる部分には、チャネル保護膜１０６が形成されているため、上記エッチング工程において、オーバーエッチングによる損傷を受けることがない。これによって、安定した特性と高移動度を有するチャネル保護型（チャネルストッパー型）ＴＦＴを得ることができる。

次に、ソース領域１１１、ドレイン領域１１２上のソース、ドレイン電極が形成される部分に、導電材料を含む組成物を吐出し導電膜１１３、１１４を選択的に吐出形成する（図２（Ｇ））。導電材料としては、ゲート電極１０３に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。一例としては、Ａｇを含む組成物を選択的に吐出して形成する。なおこの際、導電膜１１３、１１４の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

次に、導電膜１１３、１１４を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は３〜６０％、好ましくは１０〜２５％とするのが望ましい。また、焼成条件は、２００〜３００℃、０．５〜２時間とするのがよい。上述したように、導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することによって、導電材料を含む組成物内に含まれているバインダー（熱硬化性樹脂）などの有機物を除去することができるため、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（焼成）時間を短縮することもできる。

以上の焼成工程を経て、ソース電極１１５、ドレイン電極１１６が形成される（図２（Ｈ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

なお、ソース電極１１５、ドレイン電極１１６は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ソース電極１１５、ドレイン電極１１６を形成すると同時に、信号線等の各種配線を同時に形成することもできる。

以上の工程によって、チャネル保護型（チャネルストッパー型）ＴＦＴが完成する。なお、図示しないが、電極１１５、１１６上に、ＴＦＴ上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜１０６と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。

チャネル保護型ＴＦＴは、チャネル領域１１０上にチャネル保護膜１０６が形成されていることにより、不純物が添加された半導体膜１０７や導電膜をエッチングする際にチャネル領域１１０がオーバーエッチングによる損傷を受けることがないため、安定した特性と高移動度を有する半導体素子として機能する。

次に、ソース電極１１５又はドレイン電極１１６の上方に、液晶素子や、有機化合物又は無機化合物を含む層からなる発光素子（代表的にはエレクトロルミネセンス（ＥＬ：Electro Luminescence）を利用した発光素子）を設けることにより、上記工程により作製された半導体素子によって制御可能となるアクティブマトリクス型の液晶表示装置や、ＥＬ発光装置のような薄型ディスプレイを得ることができる。

なお、上記発光素子は、一対の電極間にキャリア輸送特性の異なる有機化合物又は無機化合物を含む発光層を積層し、一方の電極からは正孔を注入し、他方の電極からは電子を注入できるように形成され、一方の電極から注入された正孔と、他方の電極から注入された電子とが再結合して発光中心を励起して、それが基底状態に戻るときに光を放出する現象を利用した素子である。発光層への正孔及び電子の注入性は、電極を形成する材料の仕事関数（金属や半導体の表面から、一個の電子をその表面のすぐ外側に取り出すのに必要な最小のエネルギー）の大小をもって一つの指標とされ、正孔を注入する側の電極には仕事関数が高いことが好ましく、電子を注入する側の電極には仕事関数が低い材料が望まれている。

なお、上記発光素子は、（１）陽極＼ホール注入層＼ホール輸送層＼発光層＼電子輸送層＼陰極、陽極＼ホール注入層＼発光層＼電子輸送層＼陰極、（２）陽極＼ホール注入層＼ホール輸送層＼発光層＼電子輸送層＼電子注入層＼陰極、（３）陽極＼ホール注入層＼ホール輸送層＼発光層＼ホールブロッキング層＼電子輸送層＼陰極、（４）陽極＼ホール注入層＼ホール輸送層＼発光層＼ホールブロッキング層＼電子輸送層＼電子注入層＼陰極、等の素子構成とすることができる。

なお、上述したように、ゲート電極１０３と接続する配線、ソース電極１１５、ドレイン電極１１６に接続する他の配線を、液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしてもよいし、導電性の組成物を直接描画して配線を形成してもよい。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け替えて、吐出物の量を調節すればよい。例えば、ゲート信号線とゲート電極において、ゲート信号線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望の形状に形成することができる。また、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。このように、電極、配線、マスクパターン等を形成するにあたり液滴吐出法を用いることによって、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。

以上説明したように、ゲート電極１０３を形成するにあたり、液滴吐出法によって導電膜１０２を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極１０３に対する良好なステップカバレッジを有し、平坦かつ均一なゲート絶縁膜１０４や、半導体膜１０５等をゲート電極１０３上に形成することができる。

また、ソース電極１１５、ドレイン電極１１６を形成するにあたり、液滴吐出法によって導電膜１１３、１１４を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極１１５、ドレイン電極１１６に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や配線等を、該電極上に形成することができる。

なお、本実施の形態では、ゲート電極１０３、ソース電極１１５、ドレイン電極１１６のいずれについても、液滴吐出法を用いて導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。例えば、ゲート電極１０３は液滴吐出法によって形成し、ソース電極１１５、ドレイン電極１１６は、導電膜をスパッタ法などによって全面に成膜した後、マスクパターンを用いてエッチングすることによって形成することができる。すなわち、図１（Ｄ）において、不純物が添加された半導体膜１０７上に導電膜を直接形成し、マスクパターンを用いて不純物が添加された半導体膜１０７及び該導電膜を同時にエッチングすればよい。このマスクパターンは、従来通り全面成膜した後に、露光、現像工程を経て形成してもよいが、マスクパターン１０８と同様の材料を用いて液滴吐出法によって形成するのが、工程を簡略化する上で望ましい。

上記方法によって作製されたゲート電極１０３、ソース電極１１５、ドレイン電極１１６は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。

［実施の形態２］
図７、図８を参照して、本発明を順スタガ型ＴＦＴの作製に適用した場合について説明する。

まず、基板５００上に、液滴吐出法を用いて、ソース電極、ドレイン電極が形成される部分に、導電材料を含む組成物をノズル５２０から吐出し導電膜５０２、５０３を選択的に吐出形成する（図７（Ａ））。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

ここで、基板５００としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン（ＳｉＯ_x）、窒化シリコン（ＳｉＮ_x）、酸化窒化シリコン（ＳｉＯ_xＮ_y）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮ_xＯ_y）（ｘ＞ｙ）など（ｘ、ｙ＝１、２・・・）、基板側から不純物などの拡散を防止するための下地絶縁膜５０１を形成しておくことが望ましい。なお、下地絶縁膜５０１は、プラズマＣＶＤ法などによって形成することができ、単層構造に限らず２層以上積層させた構造としてもよい。また、基板５００として、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。

なお、図示しないが、基板５００又は下地絶縁膜５０１上にＴｉを含む薄膜を成膜してもよい。例えば、ガラス基板上に５ｎｍ以下のＴｉ薄膜を成膜すればよい。Ｔｉを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板５００との密着性を高めることができる。また、該導電膜を焼成する際にＴｉ薄膜がＴｉＯ₂になるため、透過率を向上させることができる。

吐出口から吐出する組成物は、実施の形態１に示したものと同様に、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Titanium Nitride）等を用いることができる。また、液滴吐出手段における他の条件も、実施の形態１に示したものと同様にすることができる。

次に、導電膜５０２、５０３を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は３〜６０％、好ましくは１０〜２５％とするのが望ましい。また、焼成条件は、２００〜３００℃、０．５〜２時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進されることが分かる。

なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（焼成）時間を短縮することもできる。

以上の焼成工程を経て、ソース電極５０４、ドレイン電極５０５が形成される（図７（Ｂ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

なお、ソース電極５０４、ドレイン電極５０５は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ソース電極５０４、ドレイン電極５０５を形成すると同時に、信号線等の各種配線を同時に形成することもできる。

次に、ソース電極５０４、ドレイン電極５０５上に、半導体膜５０６を形成する（図７（Ｃ））。半導体膜５０６としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン又はシリコンを主成分とする半導体膜、例えばシリコン・ゲルマニウム（ＳｉＧｅ）を用いることができる。また、半導体膜５０６は、プラズマＣＶＤ法などによって形成することができる。なお、半導体膜５０６の膜厚は、１０〜６０ｎｍとするのが好ましい。

次に、半導体膜５０６の上に、マスクパターン５０７を液滴吐出法により形成する。マスクパターン５０７は有機樹脂を含む組成物を、ノズル５２１より半導体膜５０６に吐出し描画することにより直接的に形成する（図７（Ｄ））。マスクパターン５０７としては、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミドなどの有機樹脂を用いればよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。また、感光剤を含む組成物でもよく、ポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。なお、マスクパターン５０７は、従来通りレジストを全面に成膜した後、露光、現像工程を経て形成することもできるが、工程を簡略する上で、液滴吐出法によって形成するのが望ましい。

次に、マスクパターン５０７を用いて、半導体膜５０６をエッチングし、島状半導体膜５０８を形成する（図８（Ｅ）参照。）。エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆もしくはＮＦ₃などを代表とするフッ素系ガス又はＯ₂を適宜用いることができる。その後、マスクパターン５０７を剥離除去する。

次に、島状半導体膜５０８上に、ゲート絶縁膜５１２を形成する（図８（Ｅ）参照。）。ゲート絶縁膜５１２はプラズマＣＶＤ法またはスパッタリング法を用い、シリコンを含む絶縁膜で形成するのがよい。

次に、ゲート絶縁膜５１２の上に、ゲート電極５１４となる導電膜５１３を液滴吐出法により形成する。導電膜５１３は導電材料を含む組成物を、ノズル５２２よりゲート絶縁膜５１２に吐出し描画することにより直接的に形成する（図８（Ｆ））。導電材料としては、実施の形態１で示したゲート電極１０３に用いられる導電材料と同様のものを用いることができる。この際、導電膜５１３の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

次に、導電膜５１３を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は３〜６０％、好ましくは１０〜２５％とするのが望ましい。また、焼成条件は、２００〜３００℃、０．５〜２時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。

以上の焼成工程を経て、ゲート電極５１４が形成される（図８（Ｇ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

なお、ゲート電極５１４は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極５１４を形成すると同時に、信号線等の各種配線を同時に形成することもできる。

ゲート電極５１４をマスクとして、島状半導体膜５０８に不純物元素をドーピングすることにより、チャネル領域５０９、不純物領域であるソース領域５１０、ドレイン領域５１１を形成する。不純物元素としては、砒素（Ａｓ）、燐（Ｐ）のようなｎ型不純物元素、又は硼素（Ｂ）のようなｐ型不純物元素を用いることができる。なお、ドーピング後、熱処理によって該不純物元素の活性化を行ってもよい。

以上の工程によって、本発明を用いた順スタガ型ＴＦＴが完成する（図８（Ｈ））。また図示しないが、ゲート電極５１４と接続する配線、ソース電極、ドレイン電極に接続する他の配線を、液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしてもよいし、導電性の組成物を直接描画して配線を形成してもよい。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け替えて、吐出物の量を調節すればよい。例えば、ゲート信号線とゲート電極において、ゲート信号線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望の形状に形成することができる。また、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。このように、電極、配線、マスクパターン等を形成するにあたり液滴吐出法を用いることによって、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。

なお、本実施の形態では、予めソース電極、ドレイン電極を形成した実施形態を示したが、ゲート電極を形成した後に、該電極を形成してもよい。例えば、図示しないが、ゲート電極を形成した後に層間絶縁膜を形成し、該層間絶縁膜とゲート絶縁膜に設けられたコンタクトホールを介して、ソース電極、ドレイン電極を形成してもよい。この場合においても、本発明を適用することができ、液滴吐出法によって導電膜を形成した後、上記焼成工程を行うことによって、平坦性に優れ、薄膜で低抵抗の電極を形成することができる。なお、このようにして形成された半導体素子は、トップゲート型ＴＦＴと呼ばれる。

以上説明したように、ソース電極５０４、ドレイン電極５０５を形成するにあたり、液滴吐出法によって導電膜５０２、５０３を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極５０４、ドレイン電極５０５に対する良好なステップカバレッジを有し、平坦かつ均一な半導体膜５０６やゲート絶縁膜５１２等を形成することができる。

また、ゲート電極５１４を形成するにあたり、液滴吐出法によって導電膜５１３を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極５１４に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や、配線等をゲート電極５１４上に形成することができる。

なお、本実施の形態では、ソース電極５０４、ドレイン電極５０５及びゲート電極５１４のいずれについても、液滴吐出法を用いて導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。また、上記加熱処理に加えて、ＣＭＰ（化学的機械的研磨）法や、エッチバック法などの平坦化処理によって、さらに表面を平坦化してもよい。

上記方法によって作製されたソース電極５０４、ドレイン電極５０５又はゲート電極５１４は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。

実施の形態１において、本発明を逆スタガ型ＴＦＴの作製に適用した場合について説明したが、本実施例では、図９、図１０を参照して、逆スタガ型のうち、チャネルエッチ型ＴＦＴの作製に本発明を適用した場合について説明する。

まず、基板１００上に、Ｔｉを含む薄膜（図示せず）を成膜する。ここでは、ガラス基板上に５ｎｍ以下のＴｉ薄膜を成膜したが、これに限定されるものではない。Ｔｉを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜１０２と基板１００との密着性を高めることができる。また、該導電膜を焼成する際にＴｉ薄膜がＴｉＯ₂になるため、透過率を向上させることができる。

また、図示しないが、基板側から不純物などの拡散を防止する目的で、酸化シリコン（ＳｉＯ_x）、窒化シリコン（ＳｉＮ_x）、酸化窒化シリコン（ＳｉＯ_xＮ_y）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮ_xＯ_y）（ｘ＞ｙ）など（ｘ、ｙ＝１、２・・・）の絶縁膜を形成してもよい。

次に、液滴吐出法を用いて、ゲート電極１０３が形成される部分に、導電材料を含む組成物をノズル１０１から吐出することにより、導電膜１０２を選択的に形成する（図９（Ａ））。導電材料としてはＡｇを用いたが、これに限定されるものではない。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

ここで、導電材料としてはＡｇを用いたが、これに限定されるものではない。他にも、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等の導電材料を溶媒に溶解又は分散させたものを用いることができる。ここで、溶媒としては、テトラデカン等を用いればよい。また、液滴吐出条件等も、実施の形態と同様のものを採用することができる。

次に、導電膜１０２を少なくとも窒素及び酸素を含む雰囲気下で焼成する。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は２５％、焼成条件は、２３０℃、１時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。

以上の焼成工程を経て、ゲート電極１０３が形成される（図９（Ｂ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

次に、ゲート電極１０３上に、ゲート絶縁膜１０４を形成する（図９（Ｃ））。ここでは、膜厚が１１０ｎｍの酸化窒化珪素膜（ＳｉＯＮ）を、プラズマＣＶＤ法によって形成したが、これに限定されるものではない。例えば、膜厚が１００〜４００ｎｍの窒化珪素（ＳｉＮ_x）を、スパッタリング法などの薄膜形成法によって形成してもよい。また、酸化珪素やその他の珪素を含む絶縁膜で形成してもよい。

次に、ゲート絶縁膜１０４上に、半導体膜１０５を形成する（図９（Ｃ））。ここでは、膜厚が１０〜３００ｎｍのセミアモルファスシリコン（ＳＡＳ）膜を、プラズマＣＶＤ法によって形成したが、これに限定されるものではない。

ここで、セミアモルファス半導体について説明する。セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んだ半導体をいう。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶粒を含んでおり、所謂微結晶半導体（マイクロクリスタル半導体）とも呼ばれる。また、ラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしており、Ｘ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測されるという特徴を有している。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含有している。

セミアモルファスシリコンは、ＳｉＨ₄、Ｓｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などの珪化物気体をプラズマＣＶＤ法によってグロー放電分解して形成する。この珪化物気体をＨ₂、又は、Ｈ₂とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚとするのがよい。また、基板加熱温度は３５０℃以下、好ましくは１００〜３００℃とする。膜中の不純物元素のうち、酸素、窒素、炭素などの大気成分の不純物は１×１０²⁰ｃｍ^-3以下とすることが望ましく、特に、酸素濃度は５×１０¹⁹ｃｍ^-3以下、好ましくは１×１０¹⁹ｃｍ^-3以下とする。なお、ここで説明したＳＡＳの形成方法は、実施の形態１、２においても適用することができる。

次に、半導体膜１０５上に、ｎ型の半導体膜１３０を形成する（図９（Ｃ））。ここでは、ＳｉＨ₄、Ｈ₂、ＰＨ₃（フォスフィン）の混合ガスを、プラズマＣＶＤ法を用いてグロー放電分解することによって、膜厚が４０〜６０ｎｍのｎ型（ｎ＋）セミアモルファスシリコン膜を形成したが、これに限定されるものではない。

ゲート絶縁膜１０４、半導体膜１０５及びｎ型の半導体膜１３０は、プラズマＣＶＤ装置等の同一のチャンバーにおいて、連続的に成膜することができる。なお、ＴＦＴの特性安定化と性能向上を図るため、ゲート絶縁膜１０４の形成温度は３００℃程度以上の高温にし、アモルファスシリコン膜の成膜温度は膜中に混入している水素が脱離しない３００℃程度以下に設定することが望ましい。

なお、半導体膜１０５及びｎ型の半導体膜１３０としては、アモルファス半導体膜や、結晶性半導体膜を用いてもよい。

次に、ｎ型の半導体膜１３０上に、マスクパターン１２９を形成する（図９（Ｃ））。マスクパターン１２９は、従来通りフォトレジストを用いて形成してもよいが、液滴吐出法を用いて形成することが好ましい。この場合、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち，脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズル１２８からｎ型の半導体膜１３０上に吐出し、２００℃で３０分焼成して形成するのがよい。

次に、半導体膜１０５及びｎ型の半導体膜１３０を、マスクパターン１２９をマスクとしてエッチングし、島状半導体膜１０９及び島状のｎ型半導体膜１３１を形成する（図９（Ｄ））。エッチングした後、マスクパターン１２９はＯ₂アッシング等によって除去する。

次に、島状のｎ型半導体膜１３１のうち、ソース領域、ドレイン領域となる部分の上方にソース電極となる導電膜１３２、ドレイン電極となる導電膜１３３を液滴吐出法によって形成する（図１０（Ｅ））。導電材料としては、ゲート電極１０３に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。一例としては、Ａｇを含む組成物を選択的にノズル１０１から吐出して、導電膜１３２、１３３を形成する。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

次に、導電膜１３２、１３３を少なくとも窒素及び酸素を含む雰囲気下で焼成し、ソース電極１３４、ドレイン電極１３５を形成する（図１０（Ｆ））。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は２５％、焼成条件は、２３０℃、１時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。

次に、ソース電極１３４、ドレイン電極１３５をマスクとして、島状のｎ型半導体膜１３１、及び島状半導体膜１０９の上部をエッチング除去することにより、ソース領域１３６、ドレイン領域１３７、チャネル領域１３８を形成する（図１０（Ｇ））。この際、ＴＦＴのチャネル領域となる半導体膜の損傷を抑えるため、ゲート絶縁膜１０４との選択比の高いエッチングを行う必要がある。

以上の工程により、チャネルエッチ型ＴＦＴが完成する。なお、ソース電極１３４、ドレイン電極１３５上に、パッシベーション膜１３９を成膜してもよい（図１１（Ｈ））。パッシベーション膜１３９は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ＤＬＣ、窒素含有炭素、その他の絶縁性材料を用いて形成することができる。さらに、これらの材料を積層させて形成してもよい。

また図示しないが、ゲート電極１０３と接続する配線、ソース電極１３４、ドレイン電極１３５に接続する他の配線を、液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしてもよいし、導電性の組成物を直接描画して配線を形成してもよい。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け替えて、吐出物の量を調節すればよい。例えば、ゲート信号線とゲート電極において、ゲート信号線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望の形状に形成することができる。また、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。このように、電極、配線、マスクパターン等を形成するにあたり液滴吐出法を用いることによって、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。

以上説明したように、ゲート電極１０３を形成するにあたり、液滴吐出法によって導電膜１０２を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ゲート電極１０３に対する良好なステップカバレッジを有し、平坦かつ均一なゲート絶縁膜１０４や、半導体膜１０５、ｎ型の半導体膜１３０等をゲート電極１０３上に形成することができる。

また、ソース電極１３４、ドレイン電極１３５を形成するにあたり、液滴吐出法によって導電膜１３２、１３３を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。したがって、ソース電極１３４、ドレイン電極１３５に対する良好なステップカバレッジを有し、平坦かつ均一な絶縁膜や配線等を、該電極上に形成することができる。

なお、本実施の形態では、ゲート電極１０３、ソース電極１３４、ドレイン電極１３５のいずれについても、液滴吐出法を用いて導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。例えば、ゲート電極１０３は液滴吐出法によって形成し、ソース電極１３４、ドレイン電極１３５は、導電膜をスパッタ法などによって全面に成膜した後、マスクパターンを用いてエッチングすることによって形成することができる。すなわち、図１（Ｄ）において、島状のｎ型半導体膜１３１上に導電膜を直接形成し、マスクパターンを用いて島状のｎ型半導体膜１３１及び該導電膜を同時にエッチングすればよい。このマスクパターンは、従来通り全面成膜した後に、露光、現像工程を経て形成してもよいが、液滴吐出法によって形成するのが、工程を簡略化する上で望ましい。なお、この場合、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち，脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズルから該導電膜上に吐出し、２００℃で３０分焼成して形成するのがよい。

上記方法によって作製されたゲート電極１０３、ソース電極１３４、ドレイン電極１３５は平滑性及び平坦性を有しているため、電極上に新たに形成されるゲート絶縁膜、半導体膜等を平坦かつ均一に設けることができる。これによって、スループットや歩留まりの高い半導体素子の作製方法を提供することができる。

なお、セミアモルファスシリコンを用いてＴＦＴを作製することにより、μ＝１〜１０ｃｍ²／Ｖｓｅｃの移動度を得ることができる。

チャネルストップ＋ＧＩ３層

本実施例では、図１１及び図１２を参照して、本発明を、実施の形態１とは異なるチャネル保護型（チャネルストッパー型）ＴＦＴの作製方法に適用した場合について説明する。

まず、基板１００上に、Ｔｉを含む薄膜１４０を成膜する（図１１（Ａ））。例えば、ガラス基板上に５ｎｍ以下のＴｉ薄膜を成膜すればよい。Ｔｉを含む薄膜を成膜することによって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板１００との密着性を高めることができる。また、該導電膜を焼成する際にＴｉ薄膜がＴｉＯ₂になるため、透過率を向上させることができる。

次に、Ｔｉを含む薄膜１４０上に、液滴吐出法を用いて、ゲート電極１０３が形成される部分に、導電材料を含む組成物をノズル１０１から吐出し導電膜１０２を選択的に吐出形成する（図１１（Ａ））。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

以上の焼成工程を経て、ゲート電極１０３が形成される（図１１（Ｂ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

なお、ゲート電極１０３は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としてもよい。例えば、ＴａＮ（窒化タンタル）とＷ（タングステン）を用いた２層構造が挙げられる。この場合、各導電膜を形成する毎に上記焼成工程を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極１０３を形成すると同時に、走査線や信号線等の各種配線を同時に形成することもできる。

次に、ゲート電極１０３上にゲート絶縁膜１０４を形成する（図１１（Ｃ））。ここでは、ゲート絶縁膜としての機能に加え、ゲート電極側からの不純物の拡散によるトラップの形成を防ぐため、ＳｉＮ膜１０４ａ、ＳｉＯ₂膜１０４ｂ、ＳｉＮ膜１０４ｃの３層構造としている。ただし、これに限定されるものではなく、他の絶縁膜を用いてもよいが、特にゲート電極としてＡｇを用いた場合には、ＳｉＯ₂を成膜する際に生じる酸素プラズマとＡｇとが反応して酸化銀（ＡｇＯ）を形成するため、Ａｇに接する絶縁膜としては、ＳｉＮを用いるのが望ましい。なお、これらの絶縁膜は、ＣＶＤやスパッタによって形成することができる。

次に、ゲート絶縁膜１０４上に、半導体膜１０５を形成する（図１１（Ｄ））。ここでは、ジシラン（Ｓｉ₂Ｈ₆）とフッ化ゲルマニウム（ＧｅＦ₄）の原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成した。ガス流量比は、Ｓｉ₂Ｈ₆／ＧｅＦ₄＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いたが、これに限定されるものではない。かかる条件の下で成膜された多結晶半導体膜中のＳｉ組成比は、８０％以上であった。

なお、半導体膜１０５は、実施例１と同様にセミアモルファスシリコン（ＳＡＳ）膜を形成してもよい。また、アモルファス半導体や、他の方法で作製された結晶性半導体を用いてもよい。

次に、半導体膜１０５上に、チャネル保護膜となる絶縁膜１４１を形成する（図１１（Ｄ））。ここでは、ＳｉＮ膜を成膜したが、これに限定されるものではない。なお、チャネル保護膜は、チャネル領域をオーバーエッチングから保護する機能を果たすために、絶縁膜１４１の厚さは１μｍ以上、好ましくは５μｍ以上の厚さとするのが望ましい。

次に、絶縁膜１４１をエッチングするためのマスクパターン１４２を、液滴吐出法によって形成する（図１１（Ｅ））。マスクパターン１４２は、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち，脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズルから不純物が添加された絶縁膜１４１上に吐出し、２００℃で３０分焼成して形成するのがよい。なお、マスクパターン１４２は、従来通り全面成膜した後に、露光、現像工程を経て形成することもできるが、液滴吐出法を用いるのが、工程を簡略する上で望ましい。

次に、マスクパターン１４２をマスクとして、絶縁膜１４１をエッチングし、チャネル保護膜１４３を形成する（図１１（Ｅ））。エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃、ＣＨＦ₃などを代表とするフッ素系ガス、あるいはＯ₂を用いることができるが、これらに限定されるものではない。マスクパターン１４２は、エッチング後にＯ₂アッシング等によって除去する。

次に、半導体膜１０５及びチャネル保護膜１４３上に、ｎ型の半導体膜１４４を形成する（図１２（Ｆ））。ここでは、ジシラン（Ｓｉ₂Ｈ₆）とフッ化ゲルマニウム（ＧｅＦ₄）の原料ガスに、Ｈ₂、ＰＨ₃（フォスフィン）を混合させたガスを用い、ＬＰＣＶＤ法によって膜厚が４０〜６０ｎｍのｎ型（ｎ＋）多結晶半導体膜を直接形成した。ただし、これに限定されるものではなく、セミアモルファスシリコン膜、アモルファス半導体、他の方法で作製された結晶性半導体を用いてもよい。

次に、半導体膜１０５及びｎ型の半導体膜１４４をエッチングするためのマスクパターン１４５を、液滴吐出法によって形成する（図１２（Ｇ））。マスクパターン１４５は、マスクパターン１４２と同様のものを用いることができる。

次に、マスクパターン１４５をマスクとして、半導体膜１０５及びｎ型の半導体膜１４４をエッチングし、島状半導体領域１０９及び島状ｎ型半導体領域１４６を形成する（図１２（Ｇ））。エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃、ＣＨＦ₃などを代表とするフッ素系ガス、あるいはＯ₂を用いることができるが、これらに限定されるものではない。マスクパターン１４５は、エッチング後にＯ₂アッシング等によって除去する。

次に、ソース電極、ドレイン電極が形成される部分（島状ｎ型半導体領域１４６のうち、ソース領域、ドレイン領域となる部分の上方）に、導電材料を含む組成物を吐出し導電膜１１３、１１４を選択的に吐出形成する（図１２（Ｈ））。導電材料としては、ゲート電極１０３に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。一例としては、Ａｇを含む組成物を選択的に吐出して形成する。なおこの際、導電膜１１３、１１４の形状は、液滴の表面張力によって丸みを帯びた形状となっている。

以上の焼成工程を経て、ソース電極１１５、ドレイン電極１１６が形成される（図１２（Ｊ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

次に、ソース電極１１５、ドレイン電極１１６をマスクとして、島状ｎ型半導体領域１４６の露出している部分をエッチングすることにより、ソース領域１４７、ドレイン領域１４８を形成する（図１２（Ｋ））。エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃、ＣＨＦ₃などを代表とするフッ素系ガス、あるいはＯ₂を用いることができるが、これらに限定されるものではない。

以上の工程によって、チャネル保護型（チャネルストッパー型）ＴＦＴが完成する。なお、図示しないが、ソース電極１１５、ドレイン電極１１６上に、ＴＦＴ上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜１４３と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。

チャネル保護型ＴＦＴは、チャネル領域（１４９）上にチャネル保護膜１４３が形成されていることにより、島状ｎ型半導体領域１４６をエッチングする際に、チャネル領域１４９がオーバーエッチングによる損傷を受けることがないため、安定した特性と高移動度を有する半導体素子として機能する。

なお、ソース電極１１５又はドレイン電極１１６の上方に、液晶素子や、有機化合物又は無機化合物を含む層からなる発光素子（代表的にはエレクトロルミネセンス（ＥＬ：Electro Luminescence）を利用した発光素子）を設けることにより、上記工程により作製された半導体素子によって制御可能となるアクティブマトリクス型の液晶表示装置や、ＥＬ発光装置のような薄型ディスプレイを得ることができる。

なお、本実施例では、ゲート電極１０３、ソース電極１１５、ドレイン電極１１６のいずれについても、液滴吐出法を用いて導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。

本実施例では、図１３〜１５を参照して、本発明を用いたアクティブマトリクス型ＬＣＤ基板の作製方法について説明する。

まず、基板６００上に、下地絶縁膜６０１を形成する（図１３（Ａ））。ここで、下地絶縁膜６０１としては、１０〜２００ｎｍの窒化酸化珪素膜（ＳｉＮＯ）をプラズマＣＶＤ法によって形成する。しかし、これに限定されるものではなく、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜あるいはそれらを積層させた構造としても良い。なお、特に下地絶縁膜６０１を形成しなくてもよい。

次に、下地絶縁膜６０１上に１０〜８０ｎｍの半導体膜を形成する。さらにその表面を、ニッケルを含む溶液で処理した後、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施した。なお、半導体膜としては、シリコン・ゲルマニウム（ＳｉＧｅ）合金など、他の非晶質構造を有する半導体膜を用いても良い。また、成膜方法としては、スパッタ法、ＬＰＣＶＤ法などを用いても良いし、結晶化方法としては、レーザー結晶化法、熱結晶化法、他の触媒（Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等）を用いた熱結晶化、あるいはそれらを交互に複数回行ってもよい。これらの触媒は、溶媒に溶解又は分散させた状態で、スピナーによる塗布、またはスパッタ法等公知の方法によって、該半導体膜上に形成する。例えば、半導体膜の表面に重要換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布することによって行う。

また、非晶質構造を有する半導体膜の結晶化処理としては、連続発振のレーザーを用いても良く、結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ₄レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。

上記の方法によって結晶性シリコン半導体膜を得た後、半導体膜上に酸化膜を介して、金属触媒をゲッタリング除去するためのアモルファスシリコン膜を成膜し、５００〜７５０℃の熱処理によってゲッタリング処理を行う。その後、金属触媒を含んだ該アモルファスシリコン膜をエッチング除去する。

さらに、ＴＦＴ素子としての閾値を制御するために、結晶性シリコン半導体膜に対し、ホウ素イオンを１〜３×１０¹³程度、あるいはそれ以上の濃度を適宜選択して注入するのが望ましい。

なお、半導体膜としては、セミアモルファス半導体や、アモルファス半導体、他の方法によって形成された結晶性半導体を用いることもできる。

その後、結晶性シリコン半導体膜を第１のマスクパターンを用いてエッチングを行い、島状の結晶性シリコン半導体膜（以下、単に「島状半導体膜」という。）６０３〜６０６を形成する。なお、図示しないが、第１のマスクパターンは、液滴吐出法によって形成するのが工程を簡略化する上で望ましい。この際、第１のマスクパターンは、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち，脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、液滴吐出ノズル６０２から島状半導体膜６０３〜６０６上に吐出し、２００℃で３０分焼成して形成することができる。

次に、第１のマスクパターンを除去した後、島状半導体膜６０３〜６０６上にゲート絶縁膜６０７を形成する（図１３（Ａ））。ゲート絶縁膜６０７は、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜２００ｎｍに成膜した。好ましくは、１０〜５０ｎｍと薄くして珪素を含む絶縁膜の単層または積層構造で形成した後に、マイクロ波によるプラズマを用いた表面窒化処理を行う。

このように膜厚の薄いゲート絶縁膜を、プラズマＣＶＤ法を用いて成膜する場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、ＲＦパワーを１００Ｗ、１０ｋＨｚ、圧力０．３Ｔｏｒｒ、Ｎ₂Ｏガス流量４００ｓｃｃｍ、ＳｉＨ₄ガス流量１ｓｃｃｍ、とすれば酸化珪素膜の成膜速度を６ｎｍ／ｍｉｎとすることができる。また、マイクロ波によるプラズマを用いた窒化処理は、マイクロ波源（２．４５ＧＨｚ）、および反応ガスである窒素ガスを用いて行う。

なお、この場合、ゲート絶縁膜６０７表面から離れるにつれて窒素濃度は減少する。これにより酸化珪素膜表面を高濃度に窒化できるだけでなく、酸化珪素膜と活性層の界面の窒素を低減し、デバイス特性の劣化を防ぐことができる。

なお、ゲート絶縁膜６０７は、実施例２で述べたように、多層構造としてもよい。

次に、ゲート絶縁膜６０７上に、液滴吐出法を用いて、ゲート電極が形成される部分に、導電材料を含む組成物６０８ａ〜ｆを選択的に吐出形成する（図１３（Ａ））。この際、導電膜の形状は、液滴の表面張力によって丸みを帯びた形状となっている。ここで、導電材料としてはＡｇを用いたが、これに限定されるものではない。他にも、実施の形態で示したように、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等の導電材料を溶媒に溶解又は分散させたものを用いることができる。また、液滴吐出条件等も、実施の形態と同様のものを採用することができる。

その後、導電材料を含む組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成する。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は２５％、焼成条件は、２３０℃、１時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。

以上の焼成工程を経て、ゲート電極６０９ａ〜ｃ、及び配線６０９ｄ〜ｆが形成される（図１３（Ｂ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

次に、駆動回路部のｐチャネル型ＴＦＴ６５３が形成される部分の上方に、第２のマスクパターン６１０を形成した後に、ゲート電極６０９ａ、ｂをマスクとして、１０¹³〜１０¹⁴atoms/cm³オーダーのｎ型不純物元素を島状半導体膜６０３、６０５にドーピング注入する。これによって、ｎチャネル型ＴＦＴ６５２及び画素ＴＦＴ６５４のソース又はドレイン領域となるｎ型不純物領域６１１ａ、ｂが形成され、さらにその間には、チャネル領域６１２ａ、ｂが形成される（図１３（Ｃ））。ここで、ｎ型不純物元素としては、砒素（Ａｓ）、燐（Ｐ）などを用いることができる。その後、第２のマスクパターン６１０はＯ₂アッシング等によって除去する。

次に、駆動回路部のｎチャネル型ＴＦＴ６５２及び画素ＴＦＴ６５４になる領域を第３のマスクパターン６１３ａ、ｂで覆った後、ゲート電極６０９ｃをマスクとして、１０¹⁵〜１０¹⁷atoms/cm³オーダーのｐ型不純物元素を島状半導体領域６０４にドーピング注入する。これによって、ｐチャネル型ＴＦＴ６５３のソース又はドレイン領域となるｐ型不純物領域６１１ｃが形成され、さらにその間には、チャネル領域６１２ｃが形成される（図１４（Ｄ））。ここで、ｎ型不純物元素としては、硼素（Ｂ）などを用いることができる。その後、第３のマスクパターン６１３ａ、ｂは、Ｏ₂アッシング等によって除去する。なお、上記ドーピング後、熱処理によって該不純物元素の活性化を行ってもよい。

なお、第２、第３のマスクパターンも、第１のマスクパターンと同様に、液滴吐出法によって形成するのが工程を簡略化する上で望ましい。

次に、ＴＦＴを覆うキャップ絶縁膜６１４をプラズマＣＶＤ法により形成する（図１４（Ｅ））。キャップ絶縁膜としては、窒化珪素膜又は酸化窒化珪素膜を用いるのがよいが、これに限定されるものではない。また、形成方法もプラズマＣＶＤ法に限定されるものではない。なお、ＴＦＴ上方からの不純物の混入を防止するため、キャップ絶縁膜６１４はできるだけ形成しておくのが望ましい。

次に、半導体膜に添加された不純物元素の活性化のための加熱処理を行う。この活性化は、Ｎ₂雰囲気にした炉中において５００〜８００℃に加熱することによって行う。例えば、ＲＴＡ（ラピッドサーマルアニール）法を用いることができる。または、レーザー光を照射して活性化を行ってもよい。この場合、基板裏面側又は基板表面側からのみレーザー光を照射してもよいし、基板表面及び裏面の両側から照射してもよい。なお、工程を簡略化したい場合には、該活性化処理を省略してもよい。

なお、その後、水素を含む窒化珪素膜または窒化酸化珪素膜からなる絶縁膜（図示せず）をプラズマＣＶＤ法により形成し、該絶縁膜から水素を放出させ、半導体膜の水素化を行うための加熱処理を行い、シリコンの不対結合手を終端させてもよい。この加熱処理は、クリーンオーブンを用い、Ｎ₂雰囲気下において３５０〜４５０℃（好ましくは、４１０℃）で行えばよい。なお、該絶縁膜としては、他の水素及び珪素を含む絶縁膜を用いてもよいし、形成方法もプラズマＣＶＤ法以外の方法を用いてもよい。

次に、キャップ絶縁膜６１４上に、層間絶縁膜６１５を形成する。ここでは、ポリイミドを含む溶液をスピンコート法によって基板全面に塗布したが、この材料、方法に限定されるものではない。例えば、ポリイミド系樹脂の他にも、アクリル系樹脂、ポリアミド系樹脂、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨ_X結合手を含む絶縁膜等を用いることができる。また、液滴吐出法によって形成することもできる。

次に、層間絶縁膜６１５、キャップ絶縁膜６１４、ゲート絶縁膜６０７を除去し、コンタクトホール６１６ａ〜ｅを開孔する。水素化処理のための絶縁膜が形成されている場合にはこれも除去する。コンタクトホール開孔は、レジストを基板全面に塗布した後にプリベークを行い、露光、現像プロセスを経てマスクパターンを形成し、エッチングして形成するという従来の方法を用いることができるが、レジストを液滴吐出法によって選択的に吐出することによりマスクパターンを形成する方が、コスト削減、工程簡略化という観点から望ましい。

また、レジストによるパターニングを省略して、以下の工程によりコンタクトホールを開孔することもできる。すなわち、半導体素子のコンタクトホールとなるべき部分を、撥液性を有する第１の有機膜（以下、単に「第１の有機膜」という。）で覆い、該膜が形成されていない領域に第２の有機膜（以下、単に「第２の有機膜」という。）を形成した後、前記第１の有機膜を除去することにより、コンタクトホールを形成することができる。以下、コンタクトホール開孔のプロセスを概説する。

まず、キャップ絶縁膜６１４（あるいはゲート絶縁膜６０７）の表面を、後に形成する第１の有機膜に対して撥液性を有するように表面処理を行う。例えば、フッ素系シランカップリング剤を用いて基板全面に対し表面処理を行う。また、該表面処理は、少なくとも第１の有機膜が形成される部分に対して行ってもよい。これにより、第１の有機膜を厚膜とし、その後形成する第２の有機膜も厚膜とすることができるため、設計上の自由度を向上させることが可能となる。

シランカップリング剤による表面処理は次の要領で行う。まず、シランカップリング剤を、基板全面に、あるいは少なくとも第１の有機膜を形成する箇所にスピンコート法等によって塗布する。次に、室温下に放置してシランカップリング剤を乾燥させ、水洗処理を行って過剰に塗布された部分を除去する。最後に、シランカップリング剤を焼成することにより、ＣＦ₂鎖、ＣＦ₃鎖を含むシロキサンネットワーク（ＳｉとＯとの結合で骨格構造が構成され、置換基に少なくとも水素を含む、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する構造）が構築される。なお、乾燥、及び水洗処理は省略してもよい。このＣＦ₂、ＣＦ₃の存在によって、シランカップリング剤による表面処理を行った膜の表面は撥液性を有するようになる。

なお、シランカップリング剤は、Ｒ_n−Ｓｉ−Ｘ_4-n（ｎ＝１、２、３）で表される珪素化合物である。ここで、Ｒは、アルキル基などの比較的不活性な基、又はビニル基、アミノ基あるいはエポキシ基などの反応性基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。特に、Ｒがアルキル機など不活性な基の場合は、改質表面上に、撥水、付着や摩滅の防止、潤滑、つや保持等の性質を付与する。Ｒの本数、すなわちｎ＝１のものはカップリング剤として、ｎ＝２はシロキサンポリマーの原料、ｎ＝３はシリル化剤あるいはポリマーのブロック剤（ポリマーの両端を止めるエンドキャッピング剤）として用いられている。

次に、キャップ絶縁膜上で、かつソース領域又はドレイン領域６１１ａ〜ｃや配線６０９にまで達するコンタクトホールが形成されるべき箇所に、第１の有機膜を液滴吐出法によって選択的に形成する。第１の有機膜としては、撥液性を有する公知のフッ素系樹脂を用いることができる。好ましくは、良好な撥液性を有するＲ_n−Ｓｉ−Ｘ_4-n（ｎ＝１、２、３）の化学式で表されるフルオロアルキルシラン（ＦＡＳ）を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基、又はビニル基、アミノ基あるいはエポキシ基などの反応性基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。なお、フッ素系のシランカップリング剤を用いる場合には、ＦＡＳと同様の化学構造を有しているため、該カップリング剤による表面処理を省略することもできる。

また、第１の有機膜として撥液性を有しない有機物を用い、後にＣＦ₄プラズマ等による処理を行って、撥液性を得るようにしてもよい。例えば、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ₂Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。なお、第１の有機膜１１９が撥液性を有する場合であっても、該プラズマ処理等を行うことによって、撥液性をより向上させることができる。

次に、第２の有機膜を第１の有機膜が形成された部分以外の箇所に形成する。第２の有機膜は、ポリイミド系樹脂、アクリル系樹脂、ポリアミド系樹脂、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨ_X結合手を含む絶縁膜等を用い、スピンコート法、液滴吐出法等によって形成することができる。

なお、第１の有機膜形成前にシランカップリング剤を全面塗布した場合には、第２の有機膜形成前に除去する。除去方法としては、ＵＶオゾン処理、Ｏ₂アッシング等を行えばよい。また、第１の有機膜の撥液性を高めるためにＣＦ₄プラズマ処理を行う際に、Ｏ₂を添加することによっても除去可能である。

第２の有機膜を形成した後、第１の有機膜を除去する。さらに、キャップ絶縁膜６１４やゲート絶縁膜６０７も除去する。除去方法としては、ウエットエッチング、ドライエッチング、大気圧プラズマ放電を利用したエッチング等を用いてもよいし、水洗処理や、レーザーや電子ビームを用いた処理法を用いてもよい。処理方法は、第１の有機膜、ゲート絶縁膜６０７等を構成する材料にあわせて適宜選択することができる。特に、ＰＶＡ等の水溶性樹脂を用いた場合には、水洗処理によって簡単に除去することができる。また、エッチングガスや溶液（エッチャント）やレーザー等の種類も、材料にあわせて適宜選択することができる。また、第１の有機膜の除去と、キャップ絶縁膜６１４、ゲート絶縁膜６０７の除去とを段階的に分けて行ってもよい。

以上の工程によって、第１の有機膜が存在していた箇所にコンタクトホールが形成される。

なお、第１の有機膜１１９が完全に除去できるようにエッチング条件を選択、制御するのが望ましいが、コンタクトホールが半導体膜や導電膜等の所望の膜に達していれば、コンタクトホールの側壁に第１の有機膜１１９が残存しても構わない。第１の有機膜１１９が残存していても層間膜又は導電膜の一部として十分に機能するからである。この点において、第１の有機膜の材料の選択の幅は広く、また、撥液性を有し、第２の有機膜１２０を形成するためのマスクとして機能する材料であれば、第１の有機膜に代わる絶縁性材料又は導電材料を用いることも可能である。

コンタクトホール６１６ａ〜ｅを形成した後、ＴＦＴ６５２〜６５４、保持容量、配線６０９ｆと接続するための導電膜となる導電材料を含む組成物を液滴吐出法によって形成する。導電材料としては、実施の形態に示したように、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等を用いることができる。

このようにして、導電膜６１７ａ〜ｄが形成される（図１５（Ｇ））。なお、該導電膜は多層構造とすることもできる。例えば、厚さ５０〜２００ｎｍのＴｉ膜、厚さ２５０〜４００ｎｍのＡｌ膜又はＡｌ−Ｓｉ合金膜、厚さ５０〜２００ｎｍのＴｉ膜を積層させて、接続配線６３４〜６４１を液滴吐出法によって形成する。また、三層構造のうち、ＴｉをＴｉＮ、又は窒素を５０％以下の組成比で含む窒化チタン（Ｔｉ（Ｎ））で置き換えてもよいし、ＴｉＮ又はＴｉ（Ｎ）を新たに上下に積層させた構造としてもよい。また、Ａｌは１５０〜２００℃でヒロックが発生してしまうため、Ｓｉを含有させておくことが望ましい。

また、画素部６５８においては、画素電極となる導電材料を含む組成物を液滴吐出法によって形成する。導電材料としては、ＩＴＯ、ＩＴＳＯ、ＩＺＯ、ＧＺＯ等の透明導電材料を用いるのが望ましい。

画素電極の形成においても、導電材料を含む組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成するのが望ましい。ここでは、窒素に酸素を混合させたガスを用い、混合ガス中に占める酸素分圧は２５％、焼成条件は、２３０℃、１時間としたが、これに限定されるものではない。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進される。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。

このようにして形成された画素電極６１８は、導電膜６１７ｃ、ｄを介して、画素ＴＦＴ６５４のドレイン領域及び保持容量６５５の下部電極（不純物が添加された半導体膜）と電気的に接続される（図１５（Ｇ））。なお、画素電極６１８は、上記材料からなる導電膜を積層させた構成としてもよい。

以上の工程により、ｎチャネル型ＴＦＴ６５２及びｐチャネル型ＴＦＴ６５３からなるＣＭＯＳ構造を含む駆動回路部６５７と、画素ＴＦＴ６５４及び保持容量６５５を含む画素部６５８からなるアクティブマトリクス基板が完成する（図１５（Ｇ））。

さらに、図１５（Ｈ）は、ＴＦＴ基板と対向基板６１９との間に液晶層６２０を挟持させ、シール材６２５で貼り合わせた状態を示している。ＴＦＴ基板上には柱状のスペーサ６２１を形成する。柱状のスペーサ６２１は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサ６２１は用いる液晶材料にも依存するが、３〜１０μｍの高さで形成する。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。

ＴＦＴ基板上には、配向膜６２２を形成しラビング処理を行う。対向基板６１９には透明導電膜６２３、配向膜６２４を形成する。その後、ＴＦＴ基板および対向基板６１９をシール材により貼り合わせて液晶を注入し、液晶層６２０を形成する。以上のようにして、アクティブマトリクス駆動の液晶表示装置を完成させることができる。なお、液晶層６２０は、液晶を滴下することによって形成してもよい。特に１〜２ｍを超える大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。

次に、ＦＰＣ（Flexible Print Circuit）６２８を、異方性導電膜６２７により公知の手法で端子電極６２６と貼り付ける。端子電極６２６は、ゲート電極と同時に形成された配線６０９ｄと接続され、透明導電膜を用いて形成するのが望ましい。

以上の工程を経て、トップゲート型ＴＦＴを用いたアクティブマトリクス型ＬＣＤ基板が完成する。本実施例では、ゲート電極６０９ａ〜ｃ、配線６０９ｄ〜ｆ、導電膜６１７ａ〜ｄ、画素電極６１８を形成するにあたり、液滴吐出法によって組成物を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、これらの導電膜の平滑性が向上し、薄膜化、低抵抗化が促進される。

なお、本実施例では、ゲート電極６０９ａ〜ｃ、配線６０９ｄ〜ｆ、導電膜６１７ａ〜ｄ、画素電極６１８のいずれについても、液滴吐出法を用いて導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することによって各電極を形成したが、いずれかのみに本発明を適用しても構わない。

本発明をアクティブマトリクス型ＬＣＤ基板に適用することによって、スループットや歩留まりの高いＬＣＤ基板を提供することができる。また、導電膜の薄膜化、低抵抗化が促進されるため、液晶表示装置の薄型化、小型化、低消費電力化を図ることができる。

本実施例では、図１６〜１８を参照して、本発明を、逆スタガ構造を有する、ボトムエミッション型のアクティブマトリクス型発光装置に適用した場合について説明する。

実施の形態１と同様の材質からなる基板１１００上に、ゲート電極及びゲート配線（走査線）を形成するための導電膜を、液滴吐出法によって形成する。

インクジェットノズルから吐出する組成物は、実施の形態１に示したものと同様に、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Titanium Nitride）等を用いることができる。また、液滴吐出手段における他の条件も、実施の形態１に示したものと同様にすることができる。

次に、吐出した組成物を少なくとも窒素及び酸素を含む雰囲気下で焼成する。例えば、窒素に酸素を混合させたガスを用いるとよい。混合ガス中に占める酸素の組成比は３〜６０％、好ましくは１０〜２５％とするのが望ましい。また、焼成条件は、２００〜３００℃、０．５〜２時間とするのがよい。このように、液滴吐出法によって導電膜を形成した後に、Ｏ₂を含む雰囲気下において焼成することにより、導電膜の平滑性が向上し、さらに薄膜化、低抵抗化が促進されることが分かる。

以上の焼成工程を経て、ゲート電極１１０１、１１０２が形成される（図１６（Ａ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

なお、ゲート電極１１０１、１１０２は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としても良い。この場合、各導電膜を形成する毎に上記焼成工程を行った後に、必要に応じて上記平坦化処理を行うのが望ましいが、この手順に限定されるものではない。また、ゲート電極１１０１、１１０２を形成すると同時に、信号線等の各種配線を同時に形成することもできる。

第１絶縁膜１１０３と第２絶縁膜１１０４は、ゲート電極１１０１、１１０２の上層に形成することでゲート絶縁膜として機能させることができる。この場合、第１絶縁膜１１０３として酸化珪素膜、第２絶縁膜１１０４として窒化珪素膜を形成することが好ましい。これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

次に、第１、第２絶縁膜上に、第１の半導体膜１１０５を形成する。第１の半導体膜１１０５は、セミアモルファス半導体（ＳＡＳ）で形成する。

このＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。

また、珪化物気体中に、ＣＨ₄、Ｃ₂Ｈ₆などの炭化物気体、ＧｅＨ₄、ＧｅＦ₄などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ₂Ｈ₆、ＢＦ₃などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、ｐ型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を１×１０¹⁴〜６×１０¹⁶ａｔｏｍｓ／ｃｍ³とすると良い。

次に、第２の半導体膜１１０６、第３の半導体膜１１０７を形成する。第２の半導体膜１１０６は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第１の半導体膜１１０５と同様にＳＡＳで形成することが好ましい。この第２の半導体膜１１０６は、ソース及びドレインを形成する一導電型を有する第３の半導体膜１１０７と第１の半導体膜１１０５との間に形成することで、バッファ層（緩衝層）のような働きを持っている。従って、弱ｎ型の電気伝導性を持って第１の半導体膜１１０５に対して、同じ導電型で一導電型を有する第３の半導体膜１１０７を形成する場合には必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜１１０６は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるＴＦＴにおいては、チャネル形成領域とソースまたはドレイン領域の間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。

一導電型を有する第３の半導体膜１１０７はｎチャネル型のＴＦＴを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にＰＨ₃などの不純物気体を加えれば良い。一導電型を有する第３の半導体膜１１０７は、価電子制御がされていることを除けば、ＳＡＳのような半導体、非晶質半導体で形成されるものである。

以上、第１絶縁膜１１０３から一導電型を有する第３の半導体膜１１０７までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、ＴＦＴ特性のばらつきを低減することができる（以上、図１６（Ａ））。

次に、マスクパターンを形成し、第１の半導体膜１１０５、第２の半導体膜１１０６、一導電型を有する第３の半導体膜１１０７をエッチングして島状に分離形成する。該マスクパターンとしては、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミドなどの有機樹脂を用いればよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。また、感光剤を含む組成物でもよく、ポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。なお、マスクパターン５０７は、従来通りレジストを全面に成膜した後、露光、現像工程を経て形成することもできるが、工程を簡略する上で、液滴吐出法によって形成するのが望ましい。

その後、ソース及びドレインに接続する配線を形成するための第２導電膜を液滴吐出法によって形成する。インクジェットノズルから吐出する組成物は、実施の形態１に示したものと同様に、導電材料を溶媒に溶解又は分散させたものを用いる。導電材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属若しくはその合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Titanium Nitride）等を用いることができる。また、液滴吐出手段における他の条件も、実施の形態１に示したものと同様にすることができる。

以上の焼成工程を経て、ソース電極１１０９、１１１１、ドレイン電極１１１０、１１１２が形成される（図１６（Ｂ））。なお、さらに平坦性を向上させたい場合には、平坦化処理を行うことも可能である。例えば、ＣＭＰ（化学的機械的研磨）法、エッチバック、リフロー、塗布法、酸化物の埋め込み、バイアススパッタ、ＣＶＤによる選択成長、レーザー等を用いることができる。

次に、ソース電極１１０９、１１１１、ドレイン電極１１１０、１１１２をマスクとして、一導電型を有する第３の半導体膜１１０７、第２の半導体膜１１０６、第１の半導体膜１１０５の上部をエッチングする。エッチングガスとしては、ＳＦ₆、ＮＦ₃、ＣＦ₄などのフッ化物気体を用いてエッチングを行うことができるが、この場合には下地となる第１の半導体膜１１０５とのエッチング選択比をとれないので、処理時間を適宜調整して行なこととなる。以上のようにして、チャネルエッチ型のＴＦＴの構造を形成することができる（以上、図１６（Ｂ））。

次に、チャネル形成領域の保護を目的とした第３絶縁膜１１１３を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。第３絶縁膜１１１３に窒化珪素膜を用いることで、第１の半導体膜１１０５中の酸素濃度を５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下、好ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下に抑えることができる。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００度以下の低温においても緻密な膜を形成可能であり好ましい。さらに必要があれば第４絶縁膜１１１４を酸化珪素膜で積層形成しても良い。第３絶縁膜１１１３と第４絶縁膜１１１４はパッシベーション膜に相当する。

第３絶縁膜１１１３および／または第４絶縁膜１１１４上には、好ましい形態として第５絶縁膜（平坦化膜）１１１５を形成する。平坦化膜は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨ_X結晶手を含む絶縁膜で形成することが好ましい。これらの材料は含水性があるので、水分の侵入及び放出を防ぐバリア膜として第６絶縁膜１１１６を併設することが好ましい。第６絶縁膜１１１６としては上述のような窒化珪素膜を適用すれば良い。

配線１１１７は、第６絶縁膜１１１６、平坦化膜１１１５、第３絶縁膜１１１３、第４絶縁膜１１１４にコンタクトホールを形成した後に、所望の形状にエッチング形成する（図１０（Ｃ、Ｄ））。

以上のようにして形成されたチャネルエッチ型のＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより１〜１０ｃｍ²／Ｖ・ｓｅｃの電界効果移動度を得ることができる。

次に、配線１１１７に接するように、第６絶縁膜１１１６上に導電膜を液滴吐出法によって形成し、上記焼成工程を経て、正孔注入電極（陽極）が形成される。導電材料としては、透明導電膜として用いられるＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズ等を採用する。これにより、下側から発光光を取り出すことができる、ボトムエミッション型の発光装置を得ることができる。

なお、正孔注入電極（陽極）１１１８は積層構造としても良い。例えば、ＩＴＳＯの積層構造を採用し、ＴＦＴ側ＩＴＳＯの酸化珪素濃度を低濃度（１〜６原子％）に、発光素子側ＩＴＳＯの酸化珪素濃度を高濃度（７〜１５原子％）にするのが良い。正孔注入電極１１１８は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、正孔注入電極１１１８の表面に紫外線照射、酸素プラズマ処理などを行ってもよい（以上、図１６（Ｄ））。

なお、正孔注入電極１１１８をエッチング形成した後の、レジスト剥離工程、ヒドロ洗浄（水洗）工程、紫外線照射工程等によって、正孔注入電極１１１８内部からインジウム、スズ又はそれらの酸化物を放出させることにより、正孔注入電極１１１８の表面又は表面近傍の層内部に、珪素、酸化珪素、窒化珪素等と析出させ、それらを主成分とするバリア層を形成することができる。また、このバリア層は、珪素、酸化珪素、窒化珪素等を意図的に蒸着法、スパッタリング法等によって形成しても良い。これらのバリア層の存在によって、正孔注入電極の仕事関数が増加し、正孔注入性をより向上させることができる。

次に図１７に示すように、第６絶縁膜１１１６上に、有機樹脂膜、無機絶縁膜またはシロキサンを用いて形成された隔壁（土手）１１１９を形成する。なおシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料である。また上記構成に加えて、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。隔壁１１１９は開口部を有しており、該開口部において陽極１１１８が露出している。

次に、隔壁１１１９の開口部において陽極１１１８と接するように、有機化合物を含む層１１２０（電界発光層）を形成する。有機化合物を含む層１１２０は、単数の層で構成しても良いし、複数の層を積層させて構成しても良い。複数の層で構成する場合、陽極１１１８上に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。

次に、有機化合物を含む層１１２０を覆うように、電子注入電極１１２１（陰極）を形成する。電子注入電極１１２１は、仕事関数が小さい公知の材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。隔壁１１１９の開口部において、正孔注入電極１１１８と有機化合物を含む層１１２０と電子注入電極１１２１が重なり合うことで、発光素子１１２２が形成される（以上、図１７）。

なお実際には、図１７の状態まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

このような、画素部と駆動回路で同じＴＦＴを用いた素子基板は、ゲート電極形成用マ
スク、半導体領域形成用マスク、配線形成用マスク、コンタクトホール形成用マスク、陽
極形成用マスクの合計５枚のマスクで形成することができる。

なお本実施例では、セミアモルファス半導体を用いたＴＦＴで発光装置の駆動回路と画
素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。
アモルファス半導体を用いたＴＦＴで画素部を形成し、該画素部が形成された基板に別途
形成された駆動回路を貼り付けても良い。

なお、ゲート電極１１０１、１１０２に重畳させて、ＳＡＳで形成された第１の半導体膜１１０５上にチャネル保護膜１２０１、１２０２を形成すれば、図１８に示した構成を有する、チャネル保護型ＴＦＴ１２０３、１２０４を用いた発光装置も同様に作製することができる。

本実施例では、導電膜を焼成によって形成した後に、平坦化処理を行う場合を示す。

平坦化処理としては、例えば、ＣＭＰ（化学的機械的研磨）法を用いた研磨処理が挙げられる。ＣＭＰ法により、ウエハキャリアに下向きに取り付けられた基板が、回転させられながら、プラテンという回転台に貼付された研磨用パッドに押しつけられ、ウエハキャリアの回転とプラテンの回転による加圧と研磨用パッドの研磨によって、ウエハ表面の凹凸が平坦化される。ウエハと研磨用パッドの間には研磨を効果的に行うためのスラリー（研磨溶剤）が供給される。スラリーは研磨される表面の材料に合わせて選択すればよい。例えば、金属用には酸性の液にアルミナの微粉末を混ぜたもの、絶縁物にはアルカリ性のコロイド状シリカを混ぜたものを用いることができる。以上のＣＭＰ工程を経ることによって、導電膜の表面は、焼成時よりもさらに平坦化され、後に形成するゲート絶縁膜等の膜を平坦かつ均一に形成することができる。

また、ノズル１５０１から吐出した導電膜となるナノペースト１５０２を基板１５００上に形成し、前記ナノペーストに対して少なくとも窒素及び酸素を含む雰囲気下において加熱処理を行い、導電膜１５０３を形成した後に、前記導電膜上にエッチバック用の絶縁膜１５０４を形成し、前記絶縁膜及び前記導電膜の一部をエッチング除去することにより、前記導電膜の表面を焼成時よりもさらに平坦化させることができる（以上、図２４参照）。

また、予め形成された絶縁膜の一部に、導電膜を形成すべき開孔部を形成し、前記開孔部に、導電材料を含む液滴を吐出することにより導電膜を形成し、前記導電膜に対して窒素及び酸素を含む雰囲気下において加熱処理を行い、少なくとも前記導電膜の表面を研磨することにより、前記導電膜の表面を平坦化させる方法を採用してもよい。この方法は、所謂ダマシンプロセスと、ＣＭＰ法を組み合わせたものである。

実施例４では、図１７、１８に示すボトムエミッション型発光装置において、本発明を適用した場合について説明したが、本実施例では、図１９（Ａ）に示すトップエミッション型発光装置、図１９（Ｃ）に示すデュアルエミッション型発光装置において、本発明を適用した場合について説明する。

まず、デュアルエミッション型発光装置の場合から説明する。正孔注入電極（陽極）１６２２に接して形成された有機化合物を含む層１６２３を覆うように、電子注入電極（陰極）１６２４が形成されている。さらにその上には、パッシベーション膜１６２５が形成され、封止基板１６２７によって封止される。パッシベーション膜１６２５と封止基板１６２７の間には、絶縁膜１６２６が充填されている。この場合、正孔注入電極の材料としては、実施例５と同様に、ＩＴＯ、ＩＴＳＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ等の透明導電膜を用いることもできる。また、陽極１６２２としてＩＴＳＯを用いる場合には、濃度の異なる酸化珪素を含むＩＴＳＯを積層させることによって形成してもよい。好ましくは、下部ＩＴＳＯ層（ソース又はドレイン配線側）の酸化珪素濃度を低濃度に、上部ＩＴＳＯ層（発光層側）の酸化珪素濃度を高濃度にするのがよい。これにより、ＴＦＴとの接続間の低抵抗を維持しつつ、ＥＬ層への正孔注入効率を高めることができる。勿論、他の材料とＩＴＳＯの積層構造（例えば、下部ＩＴＯ層と上部ＩＴＳＯ層の積層構造）としてもよいし、他の材料同士を積層させてもよい。

一方、陰極１６２４としては、発光層からの光を透過させるべく、１〜１０ｎｍの薄アルミニウム膜、もしくはＬｉを微量に含むアルミニウム膜等を用いることにより、上下に発光素子からの光を取り出すことのできるデュアルエミッション型発光装置が得られる（図１９（Ｃ））。

なお、陰極１６２４として、陽極１６２２と同様の材料、すなわちＩＴＯ、ＩＴＳＯ等の透明導電膜を採用しても、デュアルエミッション型発光装置を得ることができる。この場合において、透明導電膜に珪素または酸化珪素を含有させて用いても良いし、積層構造を採用しても良い。

次に、トップエミッション型発光装置の場合について、図１９（Ａ）を参照して説明する。一般的には、図１９（Ｂ）のボトムエミッション型における正孔注入電極１６２２（陽極）と電子注入電極１６２４（陰極）を入れ替え、さらに有機化合物を含む層を逆積みとし、電流制御用ＴＦＴの極性を反転させることにより（ここでは、ｎチャネル型ＴＦＴを用いる。）、基板と反対側（上側）に発光素子からの光を取り出すことのできるトップエミッション型発光装置が得られる。また図１９（Ａ）のように、電極及び有機化合物を含む層を逆積みとした場合、正孔注入電極１６２２として、酸化珪素濃度の含有量に高低の差を設けた透光性酸化物導電層の積層構造を採用することにより、発光効率の向上、低消費電力化等の効果により、安定性の高い発光装置を得ることができる。ここで、電子注入電極１６２４（陰極）としては、光反射性のある金属電極等を用いればよい。

なお、図１９（Ｂ）のボトムエミッション型における正孔注入電極１６２２と電子注入電極１６２４を入れ替えずとも、電子注入電極１６２４（陰極）としてＩＴＯ、ＩＴＳＯ等の透明導電膜を採用することにより、トップエミッション型発光装置を得ることもできる。この陰極に用いられる透明導電膜としては、珪素又は酸化珪素を含有したものを用いてもよいし、それらを積層させた構造としてもよい。

本実施例では、実施の形態１又は実施例と同じ工程で作製可能な逆スタガ型ＴＦＴを具備した表示用パネルの一例について説明する。

図２０（Ａ）は、逆スタガ型ＴＦＴ６７００、６７０１、６７０２を用いて作製されるＥＬ表示装置用パネルにおける画素の上面図を示している。また、図２０（Ｂ）は、上面図に対応する回路図を示したものである。ＥＬ表示用パネルの画素部には、画素毎にＥＬ素子６７０７とその発光を制御する駆動用の第１ＴＦＴ６７００、第１ＴＦＴのオンオフ（スイッチング）を制御する第２ＴＦＴ６７０１、ＥＬ素子に流れ込む電流を制御する駆動用の第３ＴＦＴ６７０２が設けられている。これらのＴＦＴはいずれも実施の形態１や実施例で示す逆スタガ型ＴＦＴで形成することができる。

第１ＴＦＴ６７００は、第３ＴＦＴ６７０２を介して、ＥＬ素子６７０７の下部に設けられた画素電極に接続され、ＥＬ素子６７０７の発光を制御する働きをする。第２ＴＦＴ６７０１は、第１ＴＦＴ６７００の動作を制御するものであり、第２ＴＦＴ６７０１のゲート電極を兼ねる走査線６７０５と、信号線６７０３との信号に応じて第１ＴＦＴ６７００のオンオフを制御することができる。第１ＴＦＴ６７００のゲート電極は第２ＴＦＴ６７０１と接続し、ゲートのオンオフに応じて、電源線６７０４からの電力を画素電極側に供給するものである。なお、流れる電流量に応じて発光輝度が変化するＥＬ素子の動作に対応するために、固定電源線６７０６に接続された電流制御用の第３ＴＦＴを設け、ＥＬ素子６７０７に一定の電流を供給する働きをする。

ＥＬ素子６７０７は、一重項励起状態から基底状態に戻る際の発光（蛍光）又は／及び三重項励起状態から基底状態に戻る際の発光（リン光）をする有機化合物を含む層（以下、「ＥＬ層」という。）が一対の電極（陽極と陰極に挟まれた構造を有している。ＥＬ層を形成する有機化合物は、低分子系有機発光物質、中分子系有機発光物質（昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光物質）、高分子系有機発光物質を用いることができる。このＥＬ層は、単層で形成しても良いし、複数の機能の異なる層を積層させて形成しても良い。複数の層を積層させる場合には、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層、正孔又は電子ブロック層などを適宜組み合わせればよい。なお、正孔注入層と正孔輸送層とは、電極より正孔の注入が可能で、正孔の移動度が高い材料からなり、この二つの機能をまとめて一つの層（正孔注入輸送層）としてもよい。また、電子注入輸送層についても同様である。

図２１は、図２０におけるＡ−Ａ’、Ｂ−Ｂ’に対応する断面図であり、第１ＴＦＴ６７００、第２ＴＦＴ６７０１、第３ＴＦＴ６７０２などが形成された一方の基板９００と、封止基板９０６との間に発光素子９０８が形成されているアクティブマトリクス型のＥＬ表示用パネルを示している。両断面図は、第１ＴＦＴ６７００を共通に含んでいる。第１ＴＦＴは、第２ＴＦＴ６７０１介して画素電極９０９に接続されている。また、画素電極９０９（陽極）上には、絶縁物９１１（土手、隔壁、バンクなどと呼ばれる。）が設けられ、さらにその上に発光層９０３、対向電極９０４が設けられることによって、発光素子９０８が形成されている。発光素子９０８の上には、パッシベーション膜９０５が形成され、封止基板９０６とシール材によって封止される。パッシベーション膜９０５と封止基板９０６の間には、絶縁物９１２が充填されている。

絶縁物９１１、９１２としては窒化珪素、酸化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）から選ばれた一種、または複数種からなる膜を用いることができる。

他の絶縁性材料としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種の材料を含む膜を用いればよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。封止基板９０６側から光を取り出す場合（トップエミッション型）は、絶縁物９１２は透光性を有する材料を用いる必要がある。

なお、図２０及び図２１では一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ素子を備えた画素を組み合わせて多色表示を可能としてもよい。また、それぞれの発光は、全て一重項励起状態から基底状態に戻る際の発光（蛍光）であっても、全て三重項励起状態から基底状態に戻る際の発光（リン光）でもよいし、一色が蛍光（又はリン光）、残りのの２色がリン光（又は蛍光）というように組み合わせでもよい。Ｒのみにリン光を用いて、Ｇ、Ｂに蛍光を用いてもよい。例えば、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ₃）膜を設けた積層構造としている。Ａｌｑ₃にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。

パッシベーション膜９０５としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化アルミニウム、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン、窒素含有炭素などその他の絶縁物質を用いて形成することができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。

本発明は、光が発光表示用パネル両面から出射する両面出射型の発光表示用パネルでも、片面出射型の発光表示用パネルにも適用することができる。対向電極側のみから光を出射する場合（トップエミッション型、画素電極は陽極に相当し反射性を有する金属膜であり、反射性を有する金属膜としては、陽極として機能させるために白金（Ｐｔ）や金（Ａｕ）といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜やタングステン膜といった適当な金属膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。また、対向電極は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり、陰極として機能させるために金属膜仕事関数の小さい周期表の１族もしくは２族に属する元素を含む材料（例えば、Ａｌ、Ｍｇ、Ａｇ、Ｌｉ、Ｃａ、又はこれらの合金ＭｇＡｇ、ＭｇＡｇＡｌ、ＭｇＩｎ、ＬｉＡｌ、ＬｉＦＡｌ、ＣａＦ₂、又はＣａＮなど）を用いる。さらに、対向電極に積層して酸化物導電膜（代表的にはＩＴＯ膜）を設ける。この場合、発光素子から発した光は、画素電極で反射され、対向電極を透過して、封止基板９０６側から出射される。

画素電極側のみから光を出射する場合（ボトムエミッション型）、陽極に相当する画素電極には透明導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、対向電極はＡｌ、Ｍｇ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉからなる金属膜（膜厚５０〜２００ｎｍ）を用いることが好ましい。この場合、発光素子から発した光は、画素電極を透過して基板９００側から出射される。

画素電極側、対向電極側両方から光が出射する両面出射型の場合、陽極に相当する画素電極には透明導電膜を用いる。透明導電膜としては、ＩＴＯ、ＩＴＳＯ、ＩＺＯ、ＺｎＯ、酸化スズ、酸化インジウム等を用いることができる。また、対向電極は光が透過するように膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり、陰極として機能させるために金属膜仕事関数の小さい周期表の１族もしくは２族に属する元素を含む材料（例えば、Ａｌ、Ｍｇ、Ａｇ、Ｌｉ、Ｃａ、又はこれらの合金ＭｇＡｇ、ＭｇＡｇＡｌ、ＭｇＩｎ、ＬｉＡｌ、ＬｉＦＡｌ、ＣａＦ₂、又はＣａＮなど）を用いる。さらに、対向電極に積層して透明な酸化物導電膜（代表的にはＩＴＯ膜、ＩＴＳＯ膜）を設ける。この場合、発光素子から出射した光は基板９００側、封止基板９０６側両方から出射される。なお本実施例では、実施の形態１や実施例で示す逆スタガ型ＴＦＴで液晶表示用パネルを構成する一例を示したが、実施の形態２で示すトップゲート型あるいは順スタガ型ＴＦＴを用いても同様に実施することができる。

本実施例は、実施例３の液晶表示装置、又は実施例４の発光装置に用いられる表示用パネルをモジュール化した状態を、図２２を参照して説明する。

図２２で示すモジュールは、画素部７０１の周辺に駆動回路が形成されたドライバＩＣＣＯＧ(Chip On Glass)方式で実装している。勿論、ドライバＩＣは、ＴＡＢ(Tape Automated Bonding)方式で実装してもよい。

基板７００は対向基板７０３とシール材７０２によって固着されている。画素部７０１は、実施例４で示すように液晶を表示媒体として利用したものであってもよいし、実施例５で示すようにＥＬ素子を表示媒体として利用するものであってもよい。ドライバＩＣ７０５ａ、７０５ｂ及びドライバＩＣ７０７ａ、７０７ｂ、７０７ｃは、単結晶の半導体又は多結晶の半導体を用いて形成した集積回路を利用することができる。ドライバＩＣ７０５ａ、７０５ｂ及びドライバＩＣ７０７ａ、７０７ｂ、７０７ｃには、ＦＰＣ７０４ａ、７０４ｂ、７０４ｃまたはＦＰＣ７０６ａ、７０６ｂを介して信号や電源が供給される。

実施例８のモジュールを用いた電子機器の一例として、図２３に示すテレビ受像器、携帯書籍（電子書籍）、携帯電話を完成させることができる。

図２３（Ａ）のテレビ受像器は、筐体２００１に液晶又はＥＬ素子を利用した表示用モジュール２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。

また、テレビ受像器にも、主画面２００３の他にサブ画面２００８を第２の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用モジュールで形成し、サブ画面をＥＬ表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。

図２３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。

図２３（Ｃ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。

上記実施例では、ディスプレイへの応用を中心に説明したが、勿論、本発明を他の分野へ適用することも可能である。例えば、ＬＳＩのプロセスにおいて、各種配線を形成する際に本発明を積極的に用いることにより、配線の平坦化、平滑化、薄膜化、低抵抗化を図ることができる。

これらの効果を有する本発明は、実施例でも挙げたように、逆スタガ型ＴＦＴ、トップゲート型ＴＦＴ等、種々のタイプの半導体素子の作製方法に適用できる。また、該半導体素子を用いたアクティブマトリクス型基板の作製や、該基板を用いた液晶表示装置、ＥＬ表示装置等のディスプレイ、さらにはＬＳＩの分野においても応用することができ、その応用範囲は多岐に渡る。

本発明を用いた逆スタガ型ＴＦＴの工程概略図である。本発明を用いた逆スタガ型ＴＦＴの工程概略図である。焼成前後のＡｇ膜の膜厚を測定した結果を示す図である。Ａｇ膜厚のＯ₂流量比依存性を示す図である。Ａｇ膜の抵抗率のＯ₂流量比依存性を示す図である。焼成前後の導電膜の変化を示す模式図である。本発明を用いた順スタガ型ＴＦＴの工程概略図である。本発明を用いた順スタガ型ＴＦＴの工程概略図である。本発明を用いたチャネルエッチ型ＴＦＴの工程概略図である。本発明を用いたチャネルエッチ型ＴＦＴの工程概略図である。本発明を用いたチャネル保護型ＴＦＴの工程概略図である。本発明を用いたチャネル保護型ＴＦＴの工程概略図である。本発明を用いたＬＣＤパネルの工程概略図である。本発明を用いたＬＣＤパネルの工程概略図である。本発明を用いたＬＣＤパネルの工程概略図である。本発明を用いた発光表示用パネルの工程概略図である。本発明を用いた発光表示用パネルの工程概略図である。本発明を用いた発光表示用パネルの工程概略図である。本発明を利用したトップエミッション型、ボトムエミッション型、デュアルエミッション型発光装置についての説明図である。ＥＬ表示装置用パネルにおける画素の上面図である。ＥＬ表示装置用パネルにおける画素の断面図である。本発明を用いた表示用パネルをモジュール化した状態の説明図である。本発明を用いた電子機器の一例を説明する図である。エッチバック法を説明する図である。Ａｇ膜の抵抗率の熱処理雰囲気依存性を示す図である。Ａｇ膜の抵抗率の熱処理時間依存性を示す図である。Ａｇ膜の抵抗率のＯ₂濃度依存性を示す図である。

符号の説明

１０３、５１４、６０８ａ〜ｃ、１１０１、１１０２：ゲート電極
１１５、５０２、１３４：ソース電極
１１６、５０３、１３５：ドレイン電極
１０１、５０１、５２０、５２１、５２２、１２８、６０２：液滴吐出ノズル
１４３、１２０１、１２０２：チャネル保護膜
６１８：画素電極
１１１８、１６２２：正孔注入電極（陽極）
１６２４：電子注入電極（陰極）
１１２２：発光素子

Claims

導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して窒素及び酸素からなり、かつ、前記酸素の組成比は１０％〜２５％（１０％を除く）である雰囲気下において加熱処理を行い、
前記導電膜の表面を研磨することを特徴とする半導体素子の作製方法。
導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して窒素及び酸素からなり、かつ、前記酸素の組成比は１０％〜２５％（１０％を除く）である雰囲気下において加熱処理を行い、
前記導電膜の表面を研磨し、
前記導電膜上に、絶縁膜を形成することを特徴とする半導体素子の作製方法。
導電材料を含む組成物を吐出することにより導電膜を形成し、
前記導電膜に対して窒素及び酸素からなり、かつ、前記酸素の組成比は１０％〜２５％（１０％を除く）である雰囲気下において加熱処理を行い、
前記導電膜の表面を研磨し、
前記導電膜上に、有機化合物を含む層を形成することを特徴とする半導体素子の作製方法。
請求項２において、
前記絶縁膜は、窒化珪素を含むことを特徴とする半導体素子の作製方法。
請求項１乃至３のいずれか一項において、
前記研磨は、ＣＭＰ（化学的機械的研磨）法によって行われることを特徴とする半導体素子の作製方法。
請求項１乃至５のいずれか一項において、
前記導電材料は、Ａｇであることを特徴とする半導体素子の作製方法。
請求項１乃至６のいずれか一項において、
基板上にＴｉを含む薄膜を形成し、
前記Ｔｉを含む薄膜上に前記導電材料を含む組成物を吐出することにより前記導電膜を形成することを特徴とする半導体素子の作製方法。
請求項７において、
前記加熱処理を行うことにより、前記Ｔｉを含む薄膜をＴｉＯ_２とすることを特徴とする半導体素子の作製方法。