JP2017501591A5

JP2017501591A5 -

Info

Publication number: JP2017501591A5
Application number: JP2016559150A
Authority: JP
Filing date: 2014-12-03
Publication date: 2018-01-18
Anticipated expiration: 2034-12-03

Claims

一体型層スタック内に空隙構造を形成する方法であって、
真空下の処理システムにおいて前記一体型層スタック上に配置されたモールド層をドライエッチング処理するステップであって、前記モールド層は一ないし複数の銅配線の間に配置され、前記モールド層のドライエッチング処理は前記一ないし複数の銅配線の少なくとも一部を露出させる、ステップと、
前記ドライエッチング処理によって露出された前記一ないし複数の銅配線の露出部分の上にコンフォーマルなライナー層を堆積するステップと
を含み、
前記ドライエッチング処理と前記コンフォーマルなライナー層の堆積とが、前記処理システムにおいて真空を遮断せずに実行される、方法。
真空下で前記一ないし複数の銅配線の上に層スタックを堆積するステップを更に含み、前記層スタックは犠牲膜層及び一ないし複数の流動性低誘電率材料層を含み、前記層スタックを堆積することは、前記処理システムにおいて真空を遮断せずに実行される、請求項１に記載の方法。
前記犠牲膜層を取り除き、空隙構造を形成するために、前記層スタックを硬化するステップを更に含む、請求項２に記載の方法。
前記モールド層は、シリコンベース酸化物又は低誘電率材料である、請求項１に記載の方法。
前記コンフォーマルなライナー層は、炭化物、窒化物及びシランからなるグループから選択される誘電体材料を含む、請求項１に記載の方法。
前記一ないし複数の流動性低誘電率材料層は、炭素がドープされた酸化物、フッ素化炭素、ナノクラスタリングシリカ、メソポーラス酸化物、又は有機「スピンオン」材料を含む、請求項２に記載の方法。
前記犠牲膜層は、炭素又は高分子炭素−水素材料を含む、請求項２に記載の方法。
一体型層スタック内に空隙構造を形成する方法であって、
真空下の処理システムにおいて第１処理チャンバの前記一体型層スタック上に配置された酸化物モールド層をドライエッチング処理するステップであって、前記酸化物モールド層は一ないし複数の銅配線の間に配置され、前記酸化物モールド層の前記ドライエッチング処理は一ないし複数の前記銅配線の少なくとも一部を露出させる、ステップと、
真空下で前記処理システム内の第２処理チャンバの前記一ないし複数の銅配線の露出部分の上に約２ナノメートル未満の厚みを有する低誘電率材料ライナー層をコンフォーマルに堆積することによって、前記一ないし複数の銅配線に堆積されたコンフォーマルな低誘電率材料ライナー層を形成するステップと
を含み、
前記ドライエッチング処理と前記低誘電率材料ライナー層の堆積とが、前記処理システムにおいて真空を遮断せずに実行される、方法。
真空下で前記一ないし複数の銅配線の上に層スタックを堆積するステップを更に含み、前記層スタックは犠牲膜層及び一ないし複数の流動性低誘電率材料層を含み、前記層スタックの堆積は、前記処理システムにおいて真空を遮断することなく実行される、請求項８に記載の方法。
前記低誘電率材料ライナー層は炭窒化ケイ素（ＳｉＣＮ）を含み、前記犠牲膜層は炭素を含む、請求項８に記載の方法。
前記犠牲膜層を取り除き、前記空隙構造を形成するために、前記層スタックを硬化するステップを更に含む、請求項９に記載の方法。
前記銅配線の上部を露出するため、第１の流動性低誘電率材料層の一部及び前記低誘電率材料ライナー層を研磨するステップを更に含む、請求項１１に記載の方法。
前記ドライエッチングは、約２ｍＴｏｒｒ〜約２０ｍＴｏｒｒの圧力で、ＮＦ_３、ＮＨ_３又はＣ_ｘＦ_ｙガスを使用する、請求項８に記載の方法。
処理システム内で基板上に誘電体構造を形成する方法であって、
真空下で第１処理チャンバの前記基板上にモールド層をドライエッチング処理するステップであって、前記モールド層は一ないし複数の銅配線の間に配置され、前記モールド層の前記ドライエッチング処理は前記一ないし複数の銅配線の少なくとも一部を露出させるステップと、
真空下で前記第１処理チャンバから、一ないし複数の第２処理チャンバまで前記基板を移送するステップと、
真空下で前記一ないし複数の第２処理チャンバの前記基板上の前記一ないし複数の銅配線の露出部分の上にコンフォーマルにライナー層を堆積することによって、前記一ないし複数の銅配線に堆積されたコンフォーマルなライナー層を形成するステップと、
真空下で前記一ないし複数の第２処理チャンバの前記基板上に形成される前記ライナー層の上に一ないし複数の誘電体層及び犠牲層を堆積するステップと
を含む方法。
ライナー層の堆積と一ないし複数の誘電体層の堆積は、別々の第２処理チャンバにおいて実行される、請求項１４に記載の方法。