JP2013530519A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013530519A5 JP2013530519A5 JP2013509071A JP2013509071A JP2013530519A5 JP 2013530519 A5 JP2013530519 A5 JP 2013530519A5 JP 2013509071 A JP2013509071 A JP 2013509071A JP 2013509071 A JP2013509071 A JP 2013509071A JP 2013530519 A5 JP2013530519 A5 JP 2013530519A5
- Authority
- JP
- Japan
- Prior art keywords
- ild layer
- forming
- metallization level
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- デバイスを形成する方法であって、
基板を提供することと、
前記基板の上に第1のILD層を形成することであって、前記第1のILD層が上面と第1の開口部とを有することと、
前記第1の開口部内に第1の金属ライナを付着させることと、
前記第1の開口部内に第1のメタライゼーション・レベルを形成することと、
前記第1のILD層の前記上面上に第1のキャップ層を形成することと、
前記第1のキャップ層の上に第2のILD層を形成することであって、前記第2のILD層が上面と、前記第1のメタライゼーション・レベル内に延びる第2の開口部とを有することと、
前記上面上と前記第2の開口部内に第2の金属ライナを付着させることと、
前記第2の開口部内に第2のメタライゼーション・レベルを形成することと、
前記第2のメタライゼーション・レベルのCMPを実行することであって、前記第2のメタライゼーション・レベルの上面が前記第2の金属ライナの上面と同一表面上にあることと、
前記第2のメタライゼーション・レベル上に第2のキャップ層を形成することであって、炭窒化シリコン(SiCN)、窒化シリコン(SiN)および炭化シリコン(SiC)からなるグループから選択される誘電体キャップを選択的に付着させることを含む、前記第2のメタライゼーション・レベル上に第2のキャップ層を形成することと、
前記第2のILD層の前記上面から前記第2の金属ライナを除去すること
を含み、
前記第2のメタライゼーション・レベル上に第2のキャップ層を形成することの前に、前記第2のILD層の前記上面の下の前記第2のメタライゼーション・レベルにくぼみを形成することをさらに含む、
方法。 - 前記誘電体キャップが、化学的気相堆積(CVD)および原子層付着(ALD)のうちの1つによって選択的に付着される、請求項1記載の方法。
- 前記第2のILD層の前記上面から前記第2の金属ライナを除去することが、四フッ化炭素(CF4)反応性イオン・エッチング(RIE)およびフッ化キセノン(XeF)ガス・エッチングのうちの1つを実行することを含む、請求項1記載の方法。
- 前記第2のILD層が、炭素ドープ酸化シリコン(SiCOH)、多孔質SiCOH、および酸化シリコン(SiO)からなるグループから選択される、請求項1記載の方法。
- 前記第2の金属ライナが、窒化タンタル(TaN)とタンタル(Ta)のスタックの1つである、請求項1記載の方法。
- 前記第2のメタライゼーション・レベルが銅である、請求項1記載の方法。
- 前記第2のキャップに隣接するスペーサを形成することをさらに含む、請求項1記載の方法。
- 前記第2のILD層に少なくとも1つのトレンチを形成することをさらに含む、請求項1記載の方法。
- 前記第2のILD層に少なくとも1つのトレンチを形成することが、前記第2のILD層の選択エッチングを実行することを含む、請求項8記載の方法。
- 基板と、
前記基板の上に形成された第1のILD層であって、上面と第1の開口部とを有する第1のILD層と、
前記第1の開口部内に形成された第1の金属ライナと、
前記第1の開口部内に形成された第1のメタライゼーション・レベルと、
前記第1のILD層の前記上面上に形成された第1のキャップ層と、
前記第1のキャップ層の上に形成された第2のILD層であって、上面と、前記第1のメタライゼーション・レベル内に延びる第2の開口部とを有する第2のILD層と、
前記第2の開口部内に付着させた第2の金属ライナと、
前記第2の開口部内に形成された第2のメタライゼーション・レベルであって、前記第2のILD層の前記上面の下にくぼんでいる第2のメタライゼーション・レベルと、
前記第2のメタライゼーション・レベル上に形成された第2のキャップ層であって、炭窒化シリコン(SiCN)、窒化シリコン(SiN)、および炭化シリコン(SiC)からなるグループから選択される、第2のキャップ層と
を含む、デバイス。 - 前記第2のメタライゼーション・レベルが銅を含む、請求項10記載のデバイス。
- 前記第2のキャップ層に隣接して形成されたスペーサをさらに含む、請求項10記載のデバイス。
- 前記第2のILD層に形成された少なくとも1つのトレンチをさらに含む、請求項10記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/773,306 US8404582B2 (en) | 2010-05-04 | 2010-05-04 | Structure and method for manufacturing interconnect structures having self-aligned dielectric caps |
US12/773,306 | 2010-05-04 | ||
PCT/US2011/029127 WO2011139417A2 (en) | 2010-05-04 | 2011-03-21 | Structure and method for manufacturing interconnect structures having self-aligned dielectric caps |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013530519A JP2013530519A (ja) | 2013-07-25 |
JP2013530519A5 true JP2013530519A5 (ja) | 2014-08-14 |
JP5647727B2 JP5647727B2 (ja) | 2015-01-07 |
Family
ID=44901409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013509071A Expired - Fee Related JP5647727B2 (ja) | 2010-05-04 | 2011-03-21 | デバイスを形成する方法およびデバイス |
Country Status (8)
Country | Link |
---|---|
US (1) | US8404582B2 (ja) |
EP (1) | EP2567400B1 (ja) |
JP (1) | JP5647727B2 (ja) |
CN (1) | CN102870212B (ja) |
GB (1) | GB201220842D0 (ja) |
MX (1) | MX2012008755A (ja) |
TW (1) | TWI497591B (ja) |
WO (1) | WO2011139417A2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304906B2 (en) * | 2010-05-28 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Partial air gap formation for providing interconnect isolation in integrated circuits |
FR2960700B1 (fr) * | 2010-06-01 | 2012-05-18 | Commissariat Energie Atomique | Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias |
TW201145493A (en) * | 2010-06-01 | 2011-12-16 | Chipmos Technologies Inc | Silicon wafer structure and multi-chip stack structure |
US9484469B2 (en) | 2014-12-16 | 2016-11-01 | International Business Machines Corporation | Thin film device with protective layer |
US9406872B1 (en) | 2015-11-16 | 2016-08-02 | International Business Machines Corporation | Fabricating two-dimensional array of four-terminal thin film devices with surface-sensitive conductor layer |
US9536832B1 (en) * | 2015-12-30 | 2017-01-03 | International Business Machines Corporation | Junctionless back end of the line via contact |
US9847252B2 (en) | 2016-04-12 | 2017-12-19 | Applied Materials, Inc. | Methods for forming 2-dimensional self-aligned vias |
KR102687971B1 (ko) | 2016-11-28 | 2024-07-25 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10770286B2 (en) * | 2017-05-08 | 2020-09-08 | Asm Ip Holdings B.V. | Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures |
US10515896B2 (en) * | 2017-08-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor device and methods of fabrication thereof |
US10734234B2 (en) | 2017-12-18 | 2020-08-04 | International Business Machines Corporation | Metal cut patterning and etching to minimize interlayer dielectric layer loss |
US11018087B2 (en) | 2018-04-25 | 2021-05-25 | International Business Machines Corporation | Metal interconnects |
KR20200137016A (ko) * | 2018-04-27 | 2020-12-08 | 도쿄엘렉트론가부시키가이샤 | 접촉이 향상된 캡 층 형성용 영역 선택적 증착 |
US10770395B2 (en) | 2018-11-01 | 2020-09-08 | International Business Machines Corporation | Silicon carbide and silicon nitride interconnects |
US20220157708A1 (en) * | 2020-11-17 | 2022-05-19 | Intel Corporation | Vertical metal splitting using helmets and wrap-around dielectric spacers |
US20230055272A1 (en) * | 2021-08-19 | 2023-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor interconnection structures and methods of forming the same |
CN116190209B (zh) * | 2023-02-27 | 2024-03-22 | 粤芯半导体技术股份有限公司 | 低介电常数介质层及金属互连结构的制作方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8028A (en) * | 1851-04-08 | Hokse-poweb | ||
US4206254A (en) * | 1979-02-28 | 1980-06-03 | International Business Machines Corporation | Method of selectively depositing metal on a ceramic substrate with a metallurgy pattern |
US6153901A (en) * | 1999-01-26 | 2000-11-28 | Lucent Technologies Inc. | Integrated circuit capacitor including anchored plug |
US6169010B1 (en) * | 1999-01-26 | 2001-01-02 | Lucent Technologies Inc. | Method for making integrated circuit capacitor including anchored plug |
US6342733B1 (en) | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
US6611060B1 (en) | 1999-10-04 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having a damascene type wiring layer |
JP4906214B2 (ja) * | 2000-03-10 | 2012-03-28 | エフ イー アイ カンパニ | 差分スパッタリング速度を減少する装置及び方法 |
US6975032B2 (en) * | 2002-12-16 | 2005-12-13 | International Business Machines Corporation | Copper recess process with application to selective capping and electroless plating |
US6905964B2 (en) | 2003-01-09 | 2005-06-14 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer |
JP4152202B2 (ja) * | 2003-01-24 | 2008-09-17 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2004327561A (ja) * | 2003-04-22 | 2004-11-18 | Ebara Corp | 基板処理方法及び基板処理装置 |
US6893959B2 (en) | 2003-05-05 | 2005-05-17 | Infineon Technologies Ag | Method to form selective cap layers on metal features with narrow spaces |
US20040248400A1 (en) | 2003-06-09 | 2004-12-09 | Kim Sun-Oo | Composite low-k dielectric structure |
US7008871B2 (en) | 2003-07-03 | 2006-03-07 | International Business Machines Corporation | Selective capping of copper wiring |
US7193323B2 (en) | 2003-11-18 | 2007-03-20 | International Business Machines Corporation | Electroplated CoWP composite structures as copper barrier layers |
JP2006024698A (ja) | 2004-07-07 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
US7217651B2 (en) * | 2004-07-28 | 2007-05-15 | Intel Corporation | Interconnects with interlocks |
US7390739B2 (en) * | 2005-05-18 | 2008-06-24 | Lazovsky David E | Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region |
WO2006059261A2 (en) | 2004-12-01 | 2006-06-08 | Koninklijke Philips Electronics N.V. | A method of forming an interconnect structure on an integrated circuit die |
US7422983B2 (en) | 2005-02-24 | 2008-09-09 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
US7538434B2 (en) | 2005-03-08 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper interconnection with conductive polymer layer and method of forming the same |
US7923384B2 (en) * | 2005-11-24 | 2011-04-12 | Nec Corporation | Formation method of porous insulating film, manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, and semiconductor device |
TW200735274A (en) * | 2005-12-29 | 2007-09-16 | Koninkl Philips Electronics Nv | Reliability improvement of metal-interconnect structure by capping spacers |
JP2007184347A (ja) * | 2006-01-05 | 2007-07-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7517736B2 (en) * | 2006-02-15 | 2009-04-14 | International Business Machines Corporation | Structure and method of chemically formed anchored metallic vias |
US7528066B2 (en) * | 2006-03-01 | 2009-05-05 | International Business Machines Corporation | Structure and method for metal integration |
JP2007335578A (ja) * | 2006-06-14 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
DE102006035645B4 (de) * | 2006-07-31 | 2012-03-08 | Advanced Micro Devices, Inc. | Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis |
KR100752195B1 (ko) * | 2006-09-08 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 형성방법 |
JP5305599B2 (ja) * | 2007-02-19 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7863196B2 (en) | 2007-05-10 | 2011-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned dielectric cap |
JP5358950B2 (ja) * | 2008-01-07 | 2013-12-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
US7943480B2 (en) | 2008-02-12 | 2011-05-17 | International Business Machines Corporation | Sub-lithographic dimensioned air gap formation and related structure |
-
2010
- 2010-05-04 US US12/773,306 patent/US8404582B2/en active Active
-
2011
- 2011-03-21 WO PCT/US2011/029127 patent/WO2011139417A2/en active Application Filing
- 2011-03-21 JP JP2013509071A patent/JP5647727B2/ja not_active Expired - Fee Related
- 2011-03-21 EP EP11777742.5A patent/EP2567400B1/en active Active
- 2011-03-21 MX MX2012008755A patent/MX2012008755A/es active IP Right Grant
- 2011-03-21 CN CN201180022085.8A patent/CN102870212B/zh not_active Expired - Fee Related
- 2011-05-03 TW TW100115506A patent/TWI497591B/zh not_active IP Right Cessation
-
2012
- 2012-11-20 GB GBGB1220842.7A patent/GB201220842D0/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013530519A5 (ja) | ||
JP5647727B2 (ja) | デバイスを形成する方法およびデバイス | |
US10535603B2 (en) | Method of forming interconnection structure | |
US11075112B2 (en) | Method of forming interconnection structure | |
US20070257368A1 (en) | Dielectric spacers for metal interconnects and method to form the same | |
US9048334B2 (en) | Metal gate structure | |
TWI574373B (zh) | 積體電路裝置與其形成方法 | |
US10483377B2 (en) | Devices and methods of forming unmerged epitaxy for FinFet device | |
TWI828622B (zh) | 鰭式場效電晶體裝置結構及其形成方法 | |
CN114242690A (zh) | 互连结构及其形成方法 | |
CN108122744A (zh) | 半导体器件及其制造方法 | |
US9257391B2 (en) | Hybrid graphene-metal interconnect structures | |
CN103972149A (zh) | 金属填充沟槽的方法 | |
TW202017180A (zh) | 積體電路裝置 | |
TWI594370B (zh) | 作爲先進互連之介電覆蓋障壁的含金屬膜 | |
US20150206887A1 (en) | Semiconductor device structure and method of manufacturing the same | |
CN104716029B (zh) | 半导体器件的制作方法 | |
CN103579089A (zh) | 半导体结构及其形成方法 | |
CN103390547B (zh) | 具有金属栅电极层的半导体结构形成方法 | |
CN104733372B (zh) | 一种半导体器件的制造方法 | |
US20170243783A1 (en) | Devices and methods of reducing damage during beol m1 integration | |
JP2020528215A (ja) | 自己整合コンタクトを形成する方法およびデバイス構造体 | |
CN103199083A (zh) | 复合铜扩散阻挡层及其制备方法 | |
US20210327891A1 (en) | Stack for 3d-nand memory cell | |
KR20230125326A (ko) | 비아 충전을 위한 루테늄 리플로우 |