JP2000349150A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000349150A5 JP2000349150A5 JP1999158758A JP15875899A JP2000349150A5 JP 2000349150 A5 JP2000349150 A5 JP 2000349150A5 JP 1999158758 A JP1999158758 A JP 1999158758A JP 15875899 A JP15875899 A JP 15875899A JP 2000349150 A5 JP2000349150 A5 JP 2000349150A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating layer
- pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 326
- 238000004519 manufacturing process Methods 0.000 claims description 117
- 239000004065 semiconductor Substances 0.000 claims description 115
- 238000005530 etching Methods 0.000 claims description 107
- 239000011229 interlayer Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000003667 anti-reflective Effects 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005755 formation reaction Methods 0.000 claims description 2
- 230000001678 irradiating Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000003550 marker Substances 0.000 claims 11
- 210000002381 Plasma Anatomy 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
Description
【特許請求の範囲】
【請求項１】 半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層と前記第１絶縁層とにエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】 第１の幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記第１の幅の配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材を形成するための接続孔を形成する際のエッチングマスクとなる孔パターン層を、前記配線溝パターン層の第１の幅と実質的に同一の幅のパターン径で形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】 請求項２または３記載の半導体装置の製造方法であって、
前記（ｄ）工程におけるエッチング処理により、前記配線溝パターン層の一部が前記第１絶縁層とともにエッチングされることを特徴とする半導体装置の製造方法。
【請求項５】 請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成され、
前記（ｆ）工程で配線溝が形成されることを特徴とする半導体装置の製造方法。
【請求項６】 請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の途中までエッチングされ、
前記（ｆ）工程で配線溝と接続孔とが形成されることを特徴とする半導体装置の製造方法。
【請求項７】 請求項１〜６の何れか一項に記載の半導体装置の製造方法であって、
前記（ａ）工程の前に、前記第１絶縁層に対してエッチング選択比を有する第２絶縁層を形成する工程を有し、
前記（ｆ）工程におけるドライエッチング処理は、前記第２絶縁層のエッチング速度が前記第１絶縁層のエッチング速度よりも小さい条件で行う第１エッチングと、前記第２絶縁層がエッチングされる条件で行う第２エッチングとの２段階エッチングで行われることを特徴とする半導体装置の製造方法。
【請求項８】 請求項１〜７の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程で、前記孔パターン層はスタックドビア部を開口する形状で構成され、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成されることを特徴とする半導体装置の製造方法。
【請求項９】 請求項１〜８の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程と（ｃ）工程との間に、平坦化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１０】 請求項９に記載の半導体装置の製造方法であって、
前記平坦化膜は反射防止膜であることを特徴とする半導体装置の製造方法。
【請求項１１】 請求項１〜１０の何れか一項に記載の半導体装置の製造方法であって、
前記（ｆ）工程で配線溝パターンと接続孔パターンが形成され、その後前記配線溝パターンと接続孔パターンとに導電膜を埋め込み、配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。
【請求項１２】 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層のエッチング速度が前記第１絶縁層のエッチング速度よりも遅い条件でエッチング処理を施し、前記第１絶縁層に所定の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および孔パターンの存在下でエッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１層間絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】 請求項１２記載の半導体装置の製造方法であって、
前記配線溝パターン層の幅方向の前記孔パターンの径寸法が前記配線溝パターン層の幅寸法より大きいことを特徴とする半導体装置の製造方法。
【請求項１４】 請求項１〜１３の何れか一項に記載の半導体装置の製造方法であって、さらに、
（ｇ）基板全面にバリア金属層および銅層を形成する工程、
（ｈ）前記（ｆ）工程のエッチング処理により形成される配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】 請求項１４記載の半導体装置の製造方法であって、
前記（ｈ）工程において前記配線溝パターン層またはストッパ層が除去されることを特徴とする半導体装置の製造方法。
【請求項１６】 請求項１５記載の半導体装置の製造方法であって、
前記配線溝パターン層もしくはストッパ層、または、前記配線溝パターン層もしくはストッパ層をパターニングするためのマスク層が導電性の材料で構成されることを特徴とする半導体装置の製造方法。
【請求項１７】 請求項１〜１６の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程の孔パターンの平面形状が転写されて、接続孔の平面形状が構成され、
前記（ｂ）及び（ｃ）工程の配線溝パターンと孔パターンのパターン平面形状の和が転写されて、配線の平面形が構成されることを特徴とする半導体装置の製造方法。
【請求項１８】 請求項１〜１７の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程のマスクは、レジストまたはハードマスクで構成されることを特徴とする半導体装置の製造方法。
【請求項１９】 請求項１〜１８の何れか一項に記載の半導体装置の製造方法であって、
前記接続孔の径と、配線の配線幅とは、実質的に等しいことを特徴とする半導体装置の製造方法。
【請求項２０】 第１絶縁膜上に前記第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を堆積する工程と、前記第２絶縁膜上に配線溝パターンにパターニングされた第１レジスト膜を形成する工程と、前記第１レジスト膜の存在下で前記第２絶縁膜にエッチング処理を施し、前記配線溝パターンを前記第２絶縁膜に転写する工程と、前記第２絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上に第２レジスト膜を塗布形成する工程と、前記第２レジスト膜に接続孔パターンに整形された露光光を照射する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２１】 請求項２０記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記反射防止膜形成後のその表面が平坦と見なせる程度に薄いことを特徴とする半導体装置の製造方法。
【請求項２２】 請求項２０または２１記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記第１絶縁膜および第２レジスト膜の膜厚よりも薄いことを特徴とする半導体装置の製造方法。
【請求項１】 半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層と前記第１絶縁層とにエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】 第１の幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記第１の幅の配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材を形成するための接続孔を形成する際のエッチングマスクとなる孔パターン層を、前記配線溝パターン層の第１の幅と実質的に同一の幅のパターン径で形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】 請求項２または３記載の半導体装置の製造方法であって、
前記（ｄ）工程におけるエッチング処理により、前記配線溝パターン層の一部が前記第１絶縁層とともにエッチングされることを特徴とする半導体装置の製造方法。
【請求項５】 請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成され、
前記（ｆ）工程で配線溝が形成されることを特徴とする半導体装置の製造方法。
【請求項６】 請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の途中までエッチングされ、
前記（ｆ）工程で配線溝と接続孔とが形成されることを特徴とする半導体装置の製造方法。
【請求項７】 請求項１〜６の何れか一項に記載の半導体装置の製造方法であって、
前記（ａ）工程の前に、前記第１絶縁層に対してエッチング選択比を有する第２絶縁層を形成する工程を有し、
前記（ｆ）工程におけるドライエッチング処理は、前記第２絶縁層のエッチング速度が前記第１絶縁層のエッチング速度よりも小さい条件で行う第１エッチングと、前記第２絶縁層がエッチングされる条件で行う第２エッチングとの２段階エッチングで行われることを特徴とする半導体装置の製造方法。
【請求項８】 請求項１〜７の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程で、前記孔パターン層はスタックドビア部を開口する形状で構成され、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成されることを特徴とする半導体装置の製造方法。
【請求項９】 請求項１〜８の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程と（ｃ）工程との間に、平坦化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１０】 請求項９に記載の半導体装置の製造方法であって、
前記平坦化膜は反射防止膜であることを特徴とする半導体装置の製造方法。
【請求項１１】 請求項１〜１０の何れか一項に記載の半導体装置の製造方法であって、
前記（ｆ）工程で配線溝パターンと接続孔パターンが形成され、その後前記配線溝パターンと接続孔パターンとに導電膜を埋め込み、配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。
【請求項１２】 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層のエッチング速度が前記第１絶縁層のエッチング速度よりも遅い条件でエッチング処理を施し、前記第１絶縁層に所定の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および孔パターンの存在下でエッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１層間絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】 請求項１２記載の半導体装置の製造方法であって、
前記配線溝パターン層の幅方向の前記孔パターンの径寸法が前記配線溝パターン層の幅寸法より大きいことを特徴とする半導体装置の製造方法。
【請求項１４】 請求項１〜１３の何れか一項に記載の半導体装置の製造方法であって、さらに、
（ｇ）基板全面にバリア金属層および銅層を形成する工程、
（ｈ）前記（ｆ）工程のエッチング処理により形成される配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】 請求項１４記載の半導体装置の製造方法であって、
前記（ｈ）工程において前記配線溝パターン層またはストッパ層が除去されることを特徴とする半導体装置の製造方法。
【請求項１６】 請求項１５記載の半導体装置の製造方法であって、
前記配線溝パターン層もしくはストッパ層、または、前記配線溝パターン層もしくはストッパ層をパターニングするためのマスク層が導電性の材料で構成されることを特徴とする半導体装置の製造方法。
【請求項１７】 請求項１〜１６の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程の孔パターンの平面形状が転写されて、接続孔の平面形状が構成され、
前記（ｂ）及び（ｃ）工程の配線溝パターンと孔パターンのパターン平面形状の和が転写されて、配線の平面形が構成されることを特徴とする半導体装置の製造方法。
【請求項１８】 請求項１〜１７の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程のマスクは、レジストまたはハードマスクで構成されることを特徴とする半導体装置の製造方法。
【請求項１９】 請求項１〜１８の何れか一項に記載の半導体装置の製造方法であって、
前記接続孔の径と、配線の配線幅とは、実質的に等しいことを特徴とする半導体装置の製造方法。
【請求項２０】 第１絶縁膜上に前記第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を堆積する工程と、前記第２絶縁膜上に配線溝パターンにパターニングされた第１レジスト膜を形成する工程と、前記第１レジスト膜の存在下で前記第２絶縁膜にエッチング処理を施し、前記配線溝パターンを前記第２絶縁膜に転写する工程と、前記第２絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上に第２レジスト膜を塗布形成する工程と、前記第２レジスト膜に接続孔パターンに整形された露光光を照射する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２１】 請求項２０記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記反射防止膜形成後のその表面が平坦と見なせる程度に薄いことを特徴とする半導体装置の製造方法。
【請求項２２】 請求項２０または２１記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記第１絶縁膜および第２レジスト膜の膜厚よりも薄いことを特徴とする半導体装置の製造方法。
Claims (41)
- 半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層と前記第１絶縁層とにエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。 - 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。 - 第１の幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記第１の幅の配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材を形成するための接続孔を形成する際のエッチングマスクとなる孔パターン層を、前記配線溝パターン層の第１の幅と実質的に同一の幅のパターン径で形成する工程、
（ｄ）前記孔パターン層の存在下でエッチング処理を施し、前記第１絶縁層に第１の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および前記孔パターンの存在下で前記第１絶縁層にエッチング処理を施し、前記第１絶縁層に第２の深さの配線溝パターンを転写するとともに、前記第１の深さの孔パターンをさらにエッチングして第３の深さの孔パターンにする工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項２または３記載の半導体装置の製造方法であって、
前記（ｄ）工程におけるエッチング処理により、前記配線溝パターン層の一部が前記第１絶縁層とともにエッチングされることを特徴とする半導体装置の製造方法。 - 請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成され、
前記（ｆ）工程で配線溝が形成されることを特徴とする半導体装置の製造方法。 - 請求項１〜４の何れか一項に記載の半導体装置の製造方法であって、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の途中までエッチングされ、
前記（ｆ）工程で配線溝と接続孔とが形成されることを特徴とする半導体装置の製造方法。 - 請求項１〜６の何れか一項に記載の半導体装置の製造方法であって、
前記（ａ）工程の前に、前記第１絶縁層に対してエッチング選択比を有する第２絶縁層を形成する工程を有し、
前記（ｆ）工程におけるドライエッチング処理は、前記第２絶縁層のエッチング速度が前記第１絶縁層のエッチング速度よりも小さい条件で行う第１エッチングと、前記第２絶縁層がエッチングされる条件で行う第２エッチングとの２段階エッチングで行われることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
（ａ）半導体基板上に第１ストッパ絶縁層、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記（ｂ）工程の後、前記ストッパ層上に接続孔の孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記ストッパ層および第１絶縁層を除去する条件のエッチング処理を施し、前記第１絶縁層の途中までエッチングして孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記第１絶縁層に形成された孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記第１絶縁層に前記第１ストッパ絶縁層まで達する配線溝パターンを転写するとともに、前記第１ストッパ絶縁層の下の深さまでエッチングした孔パターンを形成する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１〜８の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程で、前記孔パターン層はスタックドビア部を開口する形状で構成され、
前記（ｄ）工程で前記孔パターンは前記第１絶縁層の下部まで形成されることを特徴とする半導体装置の製造方法。 - 請求項１〜９の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程と（ｃ）工程との間に、平坦化膜を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項１０に記載の半導体装置の製造方法であって、
前記平坦化膜は反射防止膜であることを特徴とする半導体装置の製造方法。 - 請求項１〜１１の何れか一項に記載の半導体装置の製造方法であって、
前記（ｆ）工程で配線溝パターンと接続孔パターンが形成され、その後前記配線溝パターンと接続孔パターンとに導電膜を埋め込み、配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、層間絶縁層、第２ストッパ絶縁層、線間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記（ｂ）工程の後、前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記線間絶縁層および第２ストッパ絶縁層にエッチング処理を施し、孔パターンを前記線間絶縁層に転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記線間絶縁層に前記第２ストッパ絶縁層まで達する配線溝パターンを転写するとともに、前記層間絶縁層に前記第１ストッパ絶縁層まで達する孔パターンを形成する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１３記載の半導体装置の製造方法であって、
前記（ｂ）工程の配線溝パターンの転写後、前記配線溝パターンの形成に使用されたレジスト層が除去され、前記ストッパ層上に直接、前記孔パターンマスクが形成されることを特徴とする半導体装置の製造方法。 - 請求項１３または１４記載の半導体装置の製造方法であって、
前記（ｆ）工程におけるエッチング処理後前記ストッパ層および第１ストッパ絶縁層を同時にエッチング除去することを特徴とする半導体装置の製造方法。 - 請求項１３、１４または１５記載の半導体装置の製造方法であって、
前記第１および第２ストッパ絶縁層ならびにストッパ層は、シリコン窒化膜からなることを特徴とする半導体装置の製造方法。 - 請求項１６記載の半導体装置の製造方法であって、
前記ストッパ層の膜厚は、前記第１および第２ストッパ絶縁層の膜厚よりも厚いことを特徴とする半導体装置の製造方法。 - 請求項１３〜１７の何れか一項に記載の半導体装置の製造方法であって、
前記孔パターンマスクがレジストマスクであることを特徴とする半導体装置の製造方法。 - 請求項１５に記載の半導体装置の製造方法であって、
前記ストッパ層および第１ストッパ絶縁層を同時にエッチング除去した後、前記配線溝と接続孔に導電膜を埋め込み前記配線と層間接続部材とを形成することを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記ストッパ層および第１絶縁層にエッチング処理を施し、前記第１絶縁層の途中までエッチングして孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記第１絶縁層の途中までエッチングした孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で前記第１絶縁層にエッチング処理を施し、前記孔パターンは前記第１ストッパ絶縁層までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程、
を含むことを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、第１層間絶縁層、マーカ絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第２層間絶縁層およびマーカ絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１ストッパ絶縁層までエッチングし、前記配線溝パターンは前記第２層間絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｄ）工程におけるエッチング処理の終点を前記マーカ絶縁層に含まれる元素のプラズマ発光により検出し、
前記（ｆ）工程における前記孔パターンのエッチング処理の終点を前記第１ストッパ絶縁層に達する点で決定することを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１層間絶縁層、マーカ絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第２層間絶縁層およびマーカ絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１層間絶縁層の下端までエッチングし、前記配線溝パターンは前記マーカ絶縁層までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｆ）工程における配線溝パターンのエッチング処理の終点を前記マーカ絶縁層に含まれる元素のプラズマ発光により検出することを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１ストッパ絶縁層、第１層間絶縁層、第２ストッパ絶縁層、第２層間絶縁層、マーカ絶縁層、第３層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第３層間絶縁層、マーカ絶縁層、第２層間絶縁層および第２ストッパ絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１ストッパ絶縁層までエッチングし、前記配線溝パターンは前記マーカ絶縁層までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程を含み、
前記（ｆ）工程における配線溝パターンのエッチング処理の終点を前記マーカ絶縁層に含まれる元素のプラズマ発光により検出することを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１層間絶縁層、第２層間絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記ストッパ層および第２層間絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下でエッチング処理を施し、前記孔パターンは前記第１層間絶縁層の下端までエッチングし、前記配線溝パターンは前記第２層間絶縁層の下端までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程を含み、
前記第１層間絶縁層と第２層間絶縁層とは互いにエッチング速度の異なる材料からなり、前記（ｆ）工程における溝パターンのエッチング処理の終点を前記第１層間絶縁層に達する点で決定することを特徴とする半導体装置の製造方法。 - 一定幅で形成された配線溝と、前記配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）基板上に第１絶縁層を形成する工程、
（ｂ）前記第１絶縁層上に、前記配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、
（ｃ）前記配線溝パターン層上に、前記層間接続部材が形成される接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、
（ｄ）前記孔パターン層の存在下で、前記配線溝パターン層のエッチング速度が前記第１絶縁層のエッチング速度よりも遅い条件でエッチング処理を施し、前記第１絶縁層に所定の深さの孔パターンを転写する工程、
（ｅ）前記孔パターン層を除去する工程、
（ｆ）前記配線溝パターン層および孔パターンの存在下でエッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１層間絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を同時に形成する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項２５記載の半導体装置の製造方法であって、
前記配線溝パターン層の幅方向の前記孔パターンの径寸法が前記配線溝パターン層の幅寸法より大きいことを特徴とする半導体装置の製造方法。 - 請求項１〜２６の何れか一項に記載の半導体装置の製造方法であって、さらに、
（ｇ）基板全面にバリア金属層および銅層を形成する工程、
（ｈ）前記（ｆ）工程のエッチング処理により形成される配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項２７記載の半導体装置の製造方法であって、
前記（ｈ）工程において前記配線溝パターン層またはストッパ層が除去されることを特徴とする半導体装置の製造方法。 - 請求項２８記載の半導体装置の製造方法であって、
前記配線溝パターン層もしくはストッパ層、または、前記配線溝パターン層もしくはストッパ層をパターニングするためのマスク層が導電性の材料で構成されることを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記ストッパ層および第１絶縁層の一部に第１エッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記第１または第２エッチング処理の何れかまたは両方で、前記ストッパ層により規定された前記配線溝パターンの溝の外部分のストッパ層および前記溝の外部分のストッパ層の下に位置する第１絶縁層の稜部がエッチングされることを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第１絶縁層の一部に第１エッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記第１または第２エッチング処理の少なくとも何れかの処理において、前記ストッパ層により規定された配線溝パターンの溝の外部分のストッパ層がエッチングされることを特徴とする半導体装置の製造方法。 - 請求項３０または３１記載の半導体装置の製造方法であって、さらに、
（ｇ）基板全面にバリア金属層および銅層を形成する工程、
（ｈ）前記配線溝および接続孔の内部以外の領域の前記バリア金属層および銅層を化学機械研磨法により除去する工程、を含み、
前記（ｈ）工程において、前記配線溝上部に位置する前記銅層およびバリア金属層の一部、前記ストッパ層、ならびに前記第１絶縁層の表面部が除去されることを特徴とする半導体装置の製造方法。 - 請求項３２記載の半導体装置の製造方法であって、
前記銅層は、シード層として機能する第１銅層と、メッキ法により形成される第２銅層とで構成されることを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）前記下層配線上に、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第１絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｃ）工程の孔パターンマスクのマスク位置合わせは、前記下層配線のパターンを 基準にマスク位置合わせを行い形成されることを特徴とする半導体装置の製造方法。 - 配線溝内に形成された配線と、前記配線とその下層配線とを接続する層間接続部材とを有する半導体装置の製造方法であって、
（ａ）前記下層配線上に、第１絶縁層およびストッパ層を順次形成する工程、
（ｂ）前記ストッパ層に配線溝パターンを転写する工程、
（ｃ）前記層間接続部材が形成される接続孔の孔パターンマスクを前記ストッパ層上に形成する工程、
（ｄ）前記孔パターンマスクの存在下で、前記第１絶縁層にエッチング処理を施し、孔パターンを転写する工程、
（ｅ）前記孔パターンマスクを除去する工程、
（ｆ）前記孔パターンおよび前記配線溝パターンが形成された前記ストッパ層の存在下で第２エッチング処理を施し、前記孔パターンは前記第１絶縁層の下端までエッチングし、前記配線溝パターンは前記第１絶縁層の途中までエッチングしてそれぞれ接続孔および配線溝を形成する工程を含み、
前記（ｃ）工程の孔パターンマスクのマスク位置合わせは、前記下層配線のパターンと前記配線溝パターンを基準にしてその中央部分にマスク位置合わせを行い形成されることを特徴とする半導体装置の製造方法。 - 請求項１〜３５の何れか一項に記載の半導体装置の製造方法であって、
前記（ｃ）工程の孔パターンの平面形状が転写されて、接続孔の平面形状が構成され、
前記（ｂ）及び（ｃ）工程の配線溝パターンと孔パターンのパターン平面形状の和が転写されて、配線の平面形が構成されることを特徴とする半導体装置の製造方法。 - 請求項１〜３６の何れか一項に記載の半導体装置の製造方法であって、
前記（ｂ）工程のマスクは、レジストまたはハードマスクで構成されることを特徴とする半導体装置の製造方法。 - 請求項１〜３７の何れか一項に記載の半導体装置の製造方法であって、
前記接続孔の径と、配線の配線幅とは、実質的に等しいことを特徴とする半導体装置の製造方法。 - 第１絶縁膜上に前記第１絶縁膜に対してエッチング選択比を有する第２絶縁膜を堆積する工程と、前記第２絶縁膜上に配線溝パターンにパターニングされた第１レジスト膜を形成する工程と、前記第１レジスト膜の存在下で前記第２絶縁膜にエッチング処理を施し、前記配線溝パターンを前記第２絶縁膜に転写する工程と、前記第２絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上に第２レジスト膜を塗布形成する工程と、前記第２レジスト膜に接続孔パターンに整形された露光光を照射する工程と、を有することを特徴とする半導体装置の製造方法。
- 請求項３９記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記反射防止膜形成後のその表面が平坦と見なせる程度に薄いことを特徴とする半導体装置の製造方法。 - 請求項３９または４０記載の半導体装置の製造方法であって、
前記第２絶縁膜の膜厚は、前記第１絶縁膜および第２レジスト膜の膜厚よりも薄いことを特徴とする半導体装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15875899A JP4094174B2 (ja) | 1999-06-04 | 1999-06-04 | 半導体装置の製造方法 |
| TW089110702A TW490844B (en) | 1999-06-04 | 2000-06-01 | Semiconductor device and method for making the same |
| KR1020000030405A KR100798166B1 (ko) | 1999-06-04 | 2000-06-02 | 반도체장치 및 그 제조방법 |
| US09/585,629 US6340632B1 (en) | 1999-06-04 | 2000-06-02 | Method of manufacturing a semiconductor device |
| US09/998,649 US6528400B2 (en) | 1999-06-04 | 2001-12-03 | Method of manufacturing a semiconductor device |
| US10/046,814 US6555464B2 (en) | 1999-06-04 | 2002-01-17 | Semiconductor device and method of manufacturing the same |
| US10/355,116 US6774020B2 (en) | 1999-06-04 | 2003-01-31 | Semiconductor device and method of manufacturing the same |
| KR1020070038214A KR100773182B1 (ko) | 1999-06-04 | 2007-04-19 | 반도체 장치 및 그 제조방법 |
| KR1020070095727A KR20070103331A (ko) | 1999-06-04 | 2007-09-20 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15875899A JP4094174B2 (ja) | 1999-06-04 | 1999-06-04 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006036362A Division JP2006135362A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000349150A JP2000349150A (ja) | 2000-12-15 |
| JP2000349150A5 true JP2000349150A5 (ja) | 2006-03-30 |
| JP4094174B2 JP4094174B2 (ja) | 2008-06-04 |
Family
ID=15678711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15875899A Expired - Lifetime JP4094174B2 (ja) | 1999-06-04 | 1999-06-04 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6340632B1 (ja) |
| JP (1) | JP4094174B2 (ja) |
| KR (3) | KR100798166B1 (ja) |
| TW (1) | TW490844B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4094174B2 (ja) * | 1999-06-04 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US7170115B2 (en) * | 2000-10-17 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method of producing the same |
| JP2002222860A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置の作成方法 |
| KR100441680B1 (ko) * | 2001-02-07 | 2004-07-27 | 삼성전자주식회사 | 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법 |
| JP2002252281A (ja) * | 2001-02-27 | 2002-09-06 | Sony Corp | 半導体装置およびその製造方法 |
| JP4523194B2 (ja) * | 2001-04-13 | 2010-08-11 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP2002343770A (ja) * | 2001-05-16 | 2002-11-29 | Seiko Epson Corp | エッチング方法、エッチング装置及び半導体装置の製造方法 |
| JP2003051501A (ja) * | 2001-05-30 | 2003-02-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP4948715B2 (ja) * | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
| US6890824B2 (en) * | 2001-08-23 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6949411B1 (en) * | 2001-12-27 | 2005-09-27 | Lam Research Corporation | Method for post-etch and strip residue removal on coral films |
| KR100447977B1 (ko) * | 2002-03-13 | 2004-09-10 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법 |
| US7138719B2 (en) * | 2002-08-29 | 2006-11-21 | Micron Technology, Inc. | Trench interconnect structure and formation method |
| CN100352036C (zh) | 2002-10-17 | 2007-11-28 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| JP4454242B2 (ja) | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US7387960B2 (en) * | 2003-09-16 | 2008-06-17 | Texas Instruments Incorporated | Dual depth trench termination method for improving Cu-based interconnect integrity |
| US6960519B1 (en) | 2004-06-25 | 2005-11-01 | International Business Machines Corporation | Interconnect structure improvements |
| JP4535845B2 (ja) * | 2004-10-29 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2006294771A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 半導体装置の製造方法 |
| US7842037B2 (en) * | 2006-09-27 | 2010-11-30 | Dupuy Products, Inc. | Flexible bone fixation device |
| US7456030B1 (en) * | 2007-10-11 | 2008-11-25 | National Semiconductor Corporation | Electroforming technique for the formation of high frequency performance ferromagnetic films |
| US7936072B2 (en) | 2007-11-12 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device having dual damascene structure |
| KR100976796B1 (ko) * | 2008-06-03 | 2010-08-20 | 주식회사 동부하이텍 | 비휘발성 반도체 메모리 소자 및 그의 제조방법 |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| JP4773543B2 (ja) * | 2009-04-17 | 2011-09-14 | 昭和シェル石油株式会社 | エッジスペースを備えた太陽電池モジュール |
| DE102009023251B4 (de) * | 2009-05-29 | 2011-02-24 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung |
| US8404581B2 (en) * | 2009-09-29 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an interconnect of a semiconductor device |
| US8790379B2 (en) | 2010-06-23 | 2014-07-29 | Zimmer, Inc. | Flexible plate fixation of bone fractures |
| AU2011270934B2 (en) | 2010-06-23 | 2014-09-11 | Zimmer, Inc | Flexible plate fixation of bone fractures |
| US9295508B2 (en) | 2012-02-03 | 2016-03-29 | Zimmer, Inc. | Bone plate for elastic osteosynthesis |
| US9006100B2 (en) * | 2012-08-07 | 2015-04-14 | Globalfoundries Inc. | Middle-of-the-line constructs using diffusion contact structures |
| US20140342553A1 (en) * | 2013-05-14 | 2014-11-20 | United Microelectronics Corp. | Method for Forming Semiconductor Structure Having Opening |
| US9385000B2 (en) * | 2014-01-24 | 2016-07-05 | United Microelectronics Corp. | Method of performing etching process |
| US10515822B2 (en) * | 2016-06-20 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing bottom layer wrinkling in a semiconductor device |
| KR102627459B1 (ko) * | 2018-08-31 | 2024-01-22 | 삼성전자주식회사 | 다층 도선을 포함하는 집적 회로 |
| US11324538B2 (en) | 2019-12-04 | 2022-05-10 | Biomet Manufacturing, Llc | Active bone plate |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279990A (en) | 1990-03-02 | 1994-01-18 | Motorola, Inc. | Method of making a small geometry contact using sidewall spacers |
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| US5320981A (en) | 1993-08-10 | 1994-06-14 | Micron Semiconductor, Inc. | High accuracy via formation for semiconductor devices |
| TW388083B (en) * | 1995-02-20 | 2000-04-21 | Hitachi Ltd | Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed |
| US5684331A (en) | 1995-06-07 | 1997-11-04 | Lg Semicon Co., Ltd. | Multilayered interconnection of semiconductor device |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH09306988A (ja) * | 1996-03-13 | 1997-11-28 | Sony Corp | 多層配線の形成方法 |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| US5914279A (en) | 1996-04-26 | 1999-06-22 | Texas Instruments Incorporated | Silicon nitride sidewall and top surface layer separating conductors |
| US5663108A (en) | 1996-06-13 | 1997-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized metal pillar via process |
| JP3713869B2 (ja) | 1997-02-17 | 2005-11-09 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH10313006A (ja) * | 1997-05-14 | 1998-11-24 | Sony Corp | 半導体装置の製造方法 |
| TW408433B (en) | 1997-06-30 | 2000-10-11 | Hitachi Ltd | Method for fabricating semiconductor integrated circuit |
| JPH1140765A (ja) | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US6040604A (en) | 1997-07-21 | 2000-03-21 | Motorola, Inc. | Semiconductor component comprising an electrostatic-discharge protection device |
| US5891799A (en) * | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
| EP0908945A3 (en) * | 1997-09-29 | 2000-09-27 | Siemens Aktiengesellschaft | Dual damascene with self aligned via interconnects |
| US6166403A (en) | 1997-11-12 | 2000-12-26 | Lsi Logic Corporation | Integrated circuit having embedded memory with electromagnetic shield |
| US6143649A (en) | 1998-02-05 | 2000-11-07 | Micron Technology, Inc. | Method for making semiconductor devices having gradual slope contacts |
| US5959357A (en) | 1998-02-17 | 1999-09-28 | General Electric Company | Fet array for operation at different power levels |
| US6100190A (en) * | 1998-02-19 | 2000-08-08 | Rohm Co., Ltd. | Method of fabricating semiconductor device, and semiconductor device |
| US6197696B1 (en) | 1998-03-26 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for forming interconnection structure |
| JP3718058B2 (ja) * | 1998-06-17 | 2005-11-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6184142B1 (en) | 1999-04-26 | 2001-02-06 | United Microelectronics Corp. | Process for low k organic dielectric film etch |
| JP4094174B2 (ja) * | 1999-06-04 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6133144A (en) * | 1999-08-06 | 2000-10-17 | Taiwan Semiconductor Manufacturing Company | Self aligned dual damascene process and structure with low parasitic capacitance |
-
1999
- 1999-06-04 JP JP15875899A patent/JP4094174B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-01 TW TW089110702A patent/TW490844B/zh not_active IP Right Cessation
- 2000-06-02 KR KR1020000030405A patent/KR100798166B1/ko active IP Right Grant
- 2000-06-02 US US09/585,629 patent/US6340632B1/en not_active Expired - Lifetime
-
2001
- 2001-12-03 US US09/998,649 patent/US6528400B2/en not_active Expired - Lifetime
-
2002
- 2002-01-17 US US10/046,814 patent/US6555464B2/en not_active Expired - Lifetime
-
2003
- 2003-01-31 US US10/355,116 patent/US6774020B2/en not_active Expired - Lifetime
-
2007
- 2007-04-19 KR KR1020070038214A patent/KR100773182B1/ko active IP Right Grant
- 2007-09-20 KR KR1020070095727A patent/KR20070103331A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000349150A5 (ja) | ||
| JP4197691B2 (ja) | 半導体装置の製造方法 | |
| US9373580B2 (en) | Dual hard mask lithography process | |
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| JP2007019187A5 (ja) | ||
| US8962432B2 (en) | Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same | |
| JP2000077625A5 (ja) | ||
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| TWI278034B (en) | A method of manufacturing a semiconductor device | |
| KR19980080906A (ko) | 반도체 장치내의 금속화 방법 | |
| US20080045033A1 (en) | Stacked structure and patterning method using the same | |
| US20140353762A1 (en) | Multi-orientation semiconductor devices employing directed self-assembly | |
| TW447021B (en) | Method for preventing photoresist residue in a dual damascene process | |
| JP2002299437A (ja) | 半導体装置の製造方法 | |
| JP2872086B2 (ja) | 半導体装置の製造方法 | |
| TWI524375B (zh) | 製造半導體裝置之方法 | |
| KR100379551B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| TW567581B (en) | A method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper | |
| KR100371835B1 (ko) | 반도체 장치의 배선 제조 방법 | |
| KR100619401B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| KR100406741B1 (ko) | 반도체 소자 제조 방법 | |
| KR100523656B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100523655B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |