JP2008034857A - 磁気トンネル接合素子およびその形成方法 - Google Patents

磁気トンネル接合素子およびその形成方法 Download PDF

Info

Publication number
JP2008034857A
JP2008034857A JP2007199432A JP2007199432A JP2008034857A JP 2008034857 A JP2008034857 A JP 2008034857A JP 2007199432 A JP2007199432 A JP 2007199432A JP 2007199432 A JP2007199432 A JP 2007199432A JP 2008034857 A JP2008034857 A JP 2008034857A
Authority
JP
Japan
Prior art keywords
layer
nifehf
nife
tunnel junction
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007199432A
Other languages
English (en)
Other versions
JP5346453B2 (ja
Inventor
Cheng Tzong Horng
成宗 洪
Ru-Ying Tong
茹瑛 童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagIC Technologies Inc
Original Assignee
MagIC Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagIC Technologies Inc filed Critical MagIC Technologies Inc
Publication of JP2008034857A publication Critical patent/JP2008034857A/ja
Application granted granted Critical
Publication of JP5346453B2 publication Critical patent/JP5346453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

【課題】 高いＭＲ比と良好なＲＡ値とを達成可能な低磁化キャップ層を備えた磁気トンネル接合素子を提供する。
【解決手段】 ＭＲＡＭセル構造３６は、ＮｉＦｅまたはＣｏＦｅＢ／ＮｉＦｅ層からなるフリー層５０の上に形成された低磁化のＮｉＦｅＨｆインナー層５１と、Ｔａからなる中間層５２と、Ｒｕからなるアウター層５３とを積層してなる低磁化のキャップ層５４を備える。ＮｉＦｅＨｆインナー層５１は、例えば、ＮｉＦｅターゲットおよびＨｆターゲットを、それぞれ４００Ｗ，２００Ｗのパワーで同時並行スパッタすることで形成される。Ｈｆ含有量を高めると、ＮｉＦｅＨｆインナー層５１の酸素吸着能力が向上する。また、膜厚調整により、ＭＲ比、ＲＡ値および磁歪の値を変化させ得る。フリー層５０上にＮｉＦｅＨｆインナー層５１を設けることで、フリー層５０とキャップ層５４との格子整合を改善でき、デッド層を抑制できる。
【選択図】 図１

Description

本発明は、フリー層に隣接して形成されるキャップ層を備えた磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction ）素子およびその形成方法に係わり、特に、酸素吸着物質(oxygen getter agent)として機能すると共にフリー層とキャップ層との間のデッド層 (dead layer)を最小限に抑えることが可能な低磁化キャップ層を備えた磁気トンネル接合素子およびその形成方法に関する。
ＭＴＪ技術とシリコンＣＭＯＳ(complementary metal oxide semiconductor) 技術とを統合して実現される磁気抵抗効果ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory ）は、ＳＲＡＭ(Static Random Access Memory) 、ＤＲＡＭ(Dynamic Random Access Memory)およびフラッシュメモリ等の既存の半導体メモリと激しく競合する重要な新興技術である。ＭＲＡＭ素子は、一般に、第１の水平面内において互いに平行に配列された複数の第１の導電線と、第１の水平面の上方にある第２の水平面内において互いに平行に、かつ第１の導電線と直交して配列された複数の第２の導電線と、第１の導電線と第２の導電線との間の両ラインが交差する位置に設けられたＭＴＪ素子とを備えている。第１の導電線はワード線であり、第２の導電線はビット線である。但し、その逆の場合もある。あるいは、第１の導電線が区分されたラインとしての下部電極であり、第２の導電線がビット線（またはワード線）である場合もある。通常、第１の導電線の下方には、トランジスタやダイオードを含む他の素子のみならず、ＭＲＡＭアレイの中から読み出しまたは書き込み対象の特定のＭＲＡＭセルを選択するのに用いられる周辺回路が存在する。
ＭＴＪ素子は、薄い絶縁層によって隔てられた２つの強磁性層を含んで構成された積層構造を有し、トンネル磁気抵抗効果（tunneling magneto-resistance (TMR) effect ）に基づいて動作するものである。ＭＲＡＭ素子において、ＭＴＪ素子は、例えば第１の導電線としての下部電極と、第２の導電線としての上部電極との間に設けられている。連続的にパターニングされてＭＴＪ素子を構成するＭＴＪ積層構造は、いわゆるボトム型スピンバルブ構造として構成可能である。このボトム型構造は、シード層、反強磁性（ＡＭＦ）のピンニング層、強磁性のピンド層、薄いトンネルバリア層、強磁性のフリー層およびキャップ層が順に形成された構造である。ＡＭＦ層は、一定の方向にピンド層の磁気モーメントを保持する。ＭＲＡＭ用途のＭＴＪでは、フリー層としてＮｉＦｅ（ニッケル鉄）が好適に用いられる。その低いスイッチング磁界（Ｈｃ）とスイッチング磁界の均一性（σＨc ）によって実証されるように、再現性および信頼性の高いスイッチング特性を有するからである。また、このようなＭＴＪ積層構造は、トップ型スピンバルブ構造と呼ばれる構成にすることもできる。この場合には、シード層の上にフリー層を形成し、さらにその上に、トンネルバリア層、ピンド層、ＡＦＭ層およびキャップ層を順次積層する。
ピンド層は、例えば、ｙ方向に磁化された隣接するピンド層との間の交換結合によってｙ方向に固定された磁気モーメントを有する。フリー層は、ピンド層の磁気モーメントに対して平行または反平行の磁気モーメントを有する。トンネルバリア層は、非常に薄いので、これを通過する電流の値は、伝導電子の量子力学トンネル効果によって決定される。フリー層の磁気モーメントは外部磁界に応じて変化し、このフリー層の磁気モーメントとピンド層の磁気モーメントとの間の相対的方向角によって、トンネル電流、ひいてはトンネル接合の電気抵抗値が決まる。センス電流がＭＴＪ積層構造と垂直な方向に上部電極から下部電極へと流れたとき、フリー層とピンド層の磁気モーメントが平行ならば、より低い電気抵抗値が検出され（記憶状態“１”）、フリー層とピンド層の磁気モーメントが反平行ならば、より高い電気抵抗値が検出される（記憶状態“０”）。
読出動作時には、上方から下方へと面垂直方向にセルを流れるセンス電流によってＭＴＪ素子の磁気状態（抵抗値レベル）を検出することにより、ＭＲＡＭセルに記憶された情報が読み出される。書込動作時には、ＭＴＪ素子の上方または下方で互いに交差するビット線およびワード線にそれぞれビット線電流およびワード線電流を流すことで生ずる外部磁界によってフリー層の磁気状態を適宜に変化させることにより、情報がＭＲＡＭセルに書き込まれる。ある種のＭＲＡＭアーキテクチャーには、上部電極または下部電極が読出動作と書き込動作の両方に関与するようになっているものもある。
ＭＴＪ素子が高い性能をもつかどうかは、「ｄＲ／Ｒ」として規定されるＭＲ比（抵抗変化率）の値が高いか否かで決まる。ここで、「Ｒ」はＭＴＪ素子の最小の電気抵抗値であり、「ｄＲ」は、フリー層の磁気状態を変化させたときに観測される電気抵抗の変化値である。３０％を越えるＭＲ比と、１×１０-6以下の低い磁歪（λs ）とを有することが望ましい。このような結果は、（ａ）フリー層の磁化およびスイッチングを良好に制御すること、（ｂ）大きな交換磁界および高い熱的安定性をもつピンド層の磁化を良好に制御すること、および（ｃ）トンネルバリア層に欠陥がないこと、という３つの条件によって達成される。トンネルバリアの良好な性質（例えば、特定の接合面積抵抗値（接合面積と抵抗値との積；ＲＡ）や高い破壊電圧（Ｖｂ））を得るためには、ピンホールのない均質なトンネルバリア層を形成する必要がある。このようなトンネルバリア層の均質性は、ＡＦＭ（反強磁性）層およびピンド層を、平滑に、かつ緻密に詰まった状態に結晶成長させることで促進される。大きい面積「Ａ」に対しては、約１００００［Ω・μｍ2 ］という高いＲＡ値が許容されるが、小さい面積「Ａ」に対しては、１０００［Ω・μｍ2 ］以下という、より小さいＲＡ値が求められる。さもないと、抵抗「Ｒ」が大きすぎるため、ＭＴＪ素子に接続されたトランジスタの比抵抗（resistivity ）とのマッチングに支障が生ずるからである。
ＭＲＡＭへの応用例のほか、ＴＭＲ読出ヘッドに応用する場合には、５［Ω・μｍ2 ］以下という極めて低いＲＡ値をもったより薄いトンネルバリア層を有するＭＴＪ素子が用られる。図６は、基板２１上に設けられたＴＭＲ読出ヘッド２０の一部をエアベアリング面（ＡＢＳ）から見た状態を表すものである。下部リード２２（下部シールドＳ１）と上部リード３０（上部シールドＳ２）との間には、ＭＴＪ素子２３が形成されている。ＭＴＪ素子２３は、下部リード２２の上に順に形成された、シード層２４、反強磁性層２５、ピンド層２６、トンネルバリア層２７、フリー層２８およびキャップ層２９を有する。これらの各層は、上記したＭＴＪ素子中の対応する各層と同様の構成および機能を有する。フリー層２８は、ＣｏＦｅ（コバルト鉄）／ＮｉＦｅという構成の複合層である。ここに示した例では、下部リード２２におけるＮｉＦｅ層はＳ１を表し、上部リード３０におけるＮｉＦｅ層はＳ２を表す。読出動作時には、読出ヘッドをＡＢＳに沿ってｚ方向に記録媒体上を相対移動させる。記録媒体は、フリー層の磁化方向に影響を与える外部磁界を発する。
一般に、キャップ層の目的は、エッチングや他の工程段階中にＭＴＪ素子における下方にある層を保護すること、および、上方の層である導電線との電気的接触を確保することにある。Ｔａ（タンタル）やＴａＮ（窒化タンタル）などの非磁性導電材料からなるキャップ層が、ＭＴＪ積層構造に用いられる代表的なキャップ層として挙げられる。非特許文献１には、Ｔａからなるキャップ層がＲｕ（ルテニウム）からなるキャップ層よりも高いＭＲ比（ｄＲ／Ｒ）を示すことが記載されている。これは、ＲｕよりもＴａの方が酸化電位が高いことに起因する。Ｒｕからなるキャップ層を用いたＮｉＦｅ層は正に帯電する一方、Ｔａからなるキャップ層を用いたＮｉＦｅ層は負に帯電することも知られている。このように、ＴａはＲｕよりもフリー層中の酸素と反応しやすく、より効果的なゲッターとなる。非特許文献２には、酸素が、遷移金属およびその合金（例えば、ＮｉＦｅ，ＣｏＦｅ，Ｃｕ，Ｒｕ）中において非常に移動しやすく、その表面に析出する傾向が強いことが記載されている。
従来技術では、ハフニウム（Ｈｆ）が磁気デバイスの性能に影響を与えるものとして様々な方法で用いられている。特許文献１には、ピンド層を平滑にするＮｉＦｅ／ＮｉＦｅＨｆ／ＮｉＦｅ構造を形成するために、ＮｉＦｅピンド層にＨｆなどの非結晶化物質（amorphizing agent）を挿入することが記載されている。これにより、ピンド層とフリー層におけるＦＭ結合が軽減される。特許文献２には、２つの隣接する強磁性層間の交換結合を弱めることによりスイッチング磁界を低減するため、フリー層に挿入された非磁性ハフニウム層が記載されている。特許文献３には、アスペクト比が低く、楕円形の形状をしたＭＴＪ素子が記載されている。このＭＴＪ素子では、フリー層およびリファレンス層におけるＦＣ構造（flux closure configuration）および渦磁化状態（vortex magnetization state）を促進するため、磁性層にＨｆなどの様々な元素が添加（ドープ）されている。特許文献４には、酸化された、膜厚の薄い、ＮｉおよびＨｆなどの他の非磁性材料からなる金属合金で形成された絶縁障壁を備えたＭＴＪ素子が記載されている。これにより、比較的障壁高さが低く、接触抵抗が低くてＴＭＲ比が高いバリア層となる。特許文献５には、ＮｉまたはＭｎ（マンガン）がトンネルバリア層に移動するのを防止するため、Ｈｆを含み、かつトンネルバリア層とピンド層の間に形成された複合磁性層が記載されている。
合金よりなる磁性層は、スパッタリング技術により形成可能である。スパッタリング装置を用いて２つのターゲットの同時並行スパッタ（co-sputtering）を行うことにより磁性層を形成するという、いくつかの従来技術が存在する。特許文献６および関連する特許文献７には、強磁性合金と非磁性酸化物とを同時並行スパッタすることで磁性層を形成するという技術が記載されている。特許文献８には、基板上に磁気記録材料とシリコン酸化物（ＳｉＯｘ）等のマトリクス材料とを同時並行スパッタする反応性スパッタリングプロセスが記載されている。特許文献９には、非磁性（酸化物）ターゲットと磁性ターゲットとを同時並行スパッタすることで、微細な磁性ドットを非磁性マトリクス中に分散形成することが記載されている。
米国特許第６, ９０３, ９０９号 米国特許公開第２００６／０１１４７１６号 米国特許公開第２００６／００２３４９２号 米国特許公開第２００２／０５４４６２号 米国特許公開第２００６／００５６１１４号 米国特許第６, ８９３, ７１４号 米国特許公開第２００５／０２７１７９９号 米国特許公開第２００６／０００２０２６号 米国特許公開第２００２／００４５０７０号 Conceptual material design for ＭＴＪ cap layer for high MR ratio" in abstract ED-10, 50th MMM conference, San Jose, CA (2005) Oxygen as a surfactant in the growth of giant magnetoresistive spin valve" in J. Appl. Phys., 82, p.6142-51 (1997)
Ｔａは、熱アニール中において、ＮｉＦｅフリー層の中に元々あった酸素原子を吸着する能力が高い。その結果、ＮｉＦｅフリー層が酸素汚染されることがより少なくて、トンネルバリア層とＮｉＦｅフリー層との界面がよりはっきりすることから、ＭＲ比（ｄＲ／Ｒ）が改善される。Ｔａキャップ層を用いることの欠点は、熱アニール中にＴａがＮｉＦｅ中に拡散して合金を形成してしまうことである。この合金は、フリー層モーメント（Ｂｓ）を低減するのみならず、ＮｉＦｅ層に５×１０-6を越えるような磁歪λs をもたらしてしまう。したがって、先進のＭＲＡＭやＴＭＲ読出ヘッド技術におけるＭＴＪには、高いＭＲ比と低い磁歪の値λs とを同時に実現することが可能な改善されたキャップ層が必要である。
しかしながら、上記の各文献には、そのようなキャップ層に関する十分な改善案は提示されていない。
本発明はかかる問題に鑑みてなされたもので、その目的は、高いＭＲ比（ｄＲ／Ｒ）と低い磁歪（λs ）とを同時に実現することが可能な改善されたキャップ層を備えた磁気トンネル接合素子およびその形成方法を提供することにある。より具体的には、その第１の目的は、隣接するフリー層から酸素原子を非常に効率的に吸着することが可能な低磁化キャップ層を備えた磁気トンネル接合素子を提供することにある。
その第２の目的は、第１の目的に対応して、キャップ層とこれに隣接するフリー層との間の相互拡散（inter-diffusion）を防止することが可能な低磁化キャップ層を備えた磁気トンネル接合素子を提供することにある。
その第３の目的は、第２の目的に対応して、３０％以上の高いＭＲ比と許容し得るＲＡ値とを達成することが可能な低磁化キャップ層を備えた磁気トンネル接合素子を提供することにある。
その第４の目的は、上記第１から第３の目的を達成する低磁化キャップ層を備えた磁気トンネル接合素子の形成方法を提供することにある。
本発明の第１の適用例では、下部導電電極からなる基板上にＭＲＡＭ構造を作り込むことで上記目的を達成する。ＭＴＪ素子は、まず下部導電電極の上に積層構造を成膜することにより形成する。そのひとつのやり方として、ＭＴＪ積層構造をボトム型スピンバルブ構造として構成する方法がある。この構造では、シード層、ＡＦＭ層、シンセティック反強磁性ピンド層、トンネルバリア層、フリー層およびキャップ層を順次積層する。ピンド層は、１対のＣｏＦｅ層によってＲｕ層を挟み込んだ構造のシンセティック反強磁性層とするのが好ましい。トンネルバリア層は、非結晶性のＡｌＯｘやＡｌＴｉＯｘ、または結晶性のＭｇＯで構成可能である。トンネルバリア層の上には、例えばＮｉＦｅからなるフリー層を形成する。このようなＮｉＦｅで構成したフリー層のＦｅ含有量は、磁歪を最小化するために、８原子％から２１原子％程度とするのが好ましい。特に特徴的な点は、低い磁気モーメントをもつ複合構造のキャップ層である。このキャップ層は、フリー層に隣接したＮｉＦｅＨｆからなるインナー層を含んでいる。このＮｉＦｅＨｆインナー層は、酸素吸着層として機能すると共に、フリー層とキャップ層との間の相互拡散を低減する役割も果たす。キャップ層の好適な例として、Ｔａ層をＮｉＦｅＨｆ層とＲｕ層とにより挟んでなるＮｉＦｅＨｆ／Ｔａ／Ｒｕという３層複合構造がある。ＭＴＪ積層構造のすべての層は、スパッタリングまたはイオンビーム成膜（ＩＢＤ）によって形成可能である。トンネルバリア層は、通常、金属または合金を成膜してから、これを例えばラジカル酸化法（ＲＯＸ）により酸化して形成する。本発明者らは、ＮｉＦｅとＨｆとを同時並行スパッタすることがＮｉＦｅＨｆ層の最もよい成膜方法であることを見出した。ＭＴＪ積層構造を構成するすべての層を形成し、熱アニールによってピンド層の磁化方向を固定したのち、通常のパターニングおよびエッチングのシーケンスを行うことにより、ＭＴＪ素子を形成することが可能である。その後、誘電体層を基板とＭＴＪ素子の上に形成し、キャップ層と共面となるように誘電体層を薄く追い込んだのち、ＭＴＪ素子および誘電体層の上に上部導電体を形成することで、ＭＴＪデバイスを完成させることができる。
本発明の第２の適用例では、ＴＭＲ読出ヘッドにおけるセンサとしてＭＴＪ素子を形成する。この場合には、基板上にＮｉＦｅ層等の下部シールドとＴａ等からなるシールドキャップ層とを形成すると共に、その上に上記の第１の適用例と同様のＭＴＪ積層構造を形成するのが好ましい。ＭＴＪ積層構造は、Ｆｅ含有量が２５原子％より大きいＣｏＦｅ層と、Ｆｅ含有量が１７．５原子％より小さいＮｉＦｅ層とからなる複合フリー層を含むことが好ましい。低磁気モーメントのキャップ層は、上記と同様に、ＮｉＦｅＨｆ／Ｔａ／Ｒｕという３層複合構造を有するのが好ましい。そして、通常のパターニングおよびエッチングのシーケンスを行うことにより、ＭＴＪ素子を形成することができる。続いて、このＭＴＪ素子の両サイドに、のちに形成されてフリー層に縦バイアスを印加することになるハードバイアス層からＭＴＪ素子を分離するための誘電体層を形成するのが好ましい。次に、ハードバイアス層の上にＭＴＪ素子の上面と共面となるように第２の誘電体層を形成したのち、ＭＴＪ素子および第２の誘電体層の上に上部シールドとしての上部リードを形成することで、ＭＴＪデバイスを完成させることができる。
より詳細には、以下のようにして、上記目的を達成する。
本発明の磁気トンネル接合素子は、磁気デバイスの上部導電層と下部導電層との間に設けられた素子であって、フリー層の上に形成された低磁化ＮｉＦｅＨｆ（ニッケル鉄ハフニウム）層を含んで構成された複合キャップ層を備えたものである。
本発明の磁気トンネル接合素子の形成方法は、基板上に磁気トンネル接合素子を形成する方法であって、磁気トンネル接合積層構造の一部をなすフリー層を形成するステップ（ａ）と、フリー層の上に、ＮｉＦｅＨｆからなるインナー層（ＮｉＦｅＨｆインナー層）を有する低磁化複合キャップ層を形成するステップ（ｂ）とを含み、ステップ（ｂ）において、ＮｉＦｅＨｆインナー層をフリー層に接するように形成するようにしたものである。
本発明が適用される磁気デバイスとしては、ＮｉＦｅからなるフリー層を有するＭＲＡＭ素子や、ＦｅＣｏ層もしくはＦｅＣｏＢ層の上にＮｉＦｅ層を積層してなるフリー層を有するＴＭＲ読出ヘッドが挙げられる。これらの素子において、低磁化ＮｉＦｅＨｆ層はフリー層のうちのＮｉＦｅ層の上に形成される。複合キャップ層は、例えば、低磁化ＮｉＦｅＨｆ層の上に形成されたＴａ層と、このＴａ層の上に形成されたＲｕ層とを含むように構成可能である。
本発明の磁気トンネル接合素子またはその形成方法では、下部導電層の上に順に積層された、シード層、反強磁性（ＡＦＭ）層、ピンド層およびトンネルバリア層をさらに備えると共に、トンネルバリア層の上にフリー層が形成されるように構成することが可能である。下部導電層は、例えばＭＲＡＭ構造の下部導電体、あるいは、ＴＭＲ読出ヘッドの下部シールドである。
本発明の磁気トンネル接合素子またはその形成方法では、トンネルバリア層をＡｌＯｘ、ＡｌＴｉＯｘまたはＭｇＯで構成し、フリー層をＮｉＦｅするのが好ましい。特に、トンネルバリア層をＭｇＯで構成すると共に、フリー層がＦｅＣｏＢ層の上にＮｉＦｅ層を積層してなる積層構造を有するようにするのが好ましい。低磁化ＮｉＦｅＨｆ層は、１ｎｍから５ｎｍの膜厚を有するのが好ましい。また、低磁化ＮｉＦｅＨｆ層のＦｅ含有量およびＮｉＦｅからなるフリー層のＦｅ含有量は、いずれも８原子％から２１原子％であるのが好ましい。
本発明の磁気トンネル接合素子の形成方法では、複数のチャンバを有する低圧スパッタ成膜システムを用いて磁気トンネル接合積層構造のすべての層を形成し、２つのターゲットを同時並行スパッタすることが可能なチャンバ内でステップ（ｂ）を行うようにするのが好ましい。例えば、ＮｉＦｅターゲットとＨｆターゲットとを並行スパッタすることにより、ＮｉＦｅからなるフリー層の上にＮｉＦｅＨｆインナー層を形成するのが好ましい。より具体的には、１００ワットから３００ワットのフォワードパワーをＨｆターゲットに印加すると共に、３００ワットから６００ワットのフォワードパワーをＮｉＦｅターゲットに印加することにより、ＮｉＦｅＨｆインナー層を成膜するのが好適である。
本発明の磁気トンネル接合素子の形成方法では、すべての層を形成したのち、１０7 ／４π［Ａ／ｍ］（＝１００００［Ｏｅ］）の磁界を印加しつつ５時間にわたって所定の温度下で磁気トンネル接合積層構造をアニールするステップをさらに含むことが望ましい。ここで、トンネルバリア層をＡｌＯｘで形成する場合には、アニールの温度を２５０°Ｃから２８０°Ｃとし、トンネルバリア層をＭｇＯで形成する場合には、３００°Ｃから３５０°Ｃとするのが好ましい。
本発明の磁気トンネル接合素子の形成方法では、Ｈｆターゲットに印加するフォワードパワーを上げることにより、ＮｉＦｅＨｆインナー層のＨｆ含有量を増加させ、これにより、低磁化複合キャップ層の酸素吸着能力を高めることが可能である。また、ＮｉＦｅＨｆインナー層の膜厚を変化させることにより、磁気トンネル接合素子のMR比（ｄＲ／Ｒ）、接合面積抵抗値（ＲＡ）および磁歪の値を調整することが可能である。
本発明の磁気トンネル接合素子およびその形成方法によれば、低磁化ＮｉＦｅＨｆインナー層を含むキャップ層を備えたＭＴＪ素子を採用することにより、ＭＲ比ｄＲ／Ｒの飛躍的な向上と、高速ＭＲＡＭデバイス等にとって満足できるＲＡ値とを達成することができる。特に、ＮｉＦｅＨｆインナー層は、下層のＮｉＦｅやＣｏＦｅＢ／ＮｉＦｅ等よりなるフリー層から酸素を除去する強力な酸素吸着層として機能し、トンネルバリア層とフリー層との境界をよりはっきりさせる効果がある。さらに、ＮｉＦｅＨｆインナー層は、キャップ層とこれに隣接するフリー層との間の相互拡散（inter-diffusion）を防止し、そこに生じ得るデッド層の大きさを大幅に減少させるように作用するので、より高いｄＲ／Ｒ値を実現することができる。
特に、ＮｉＦｅＨｆインナー層におけるＦｅ含有量を、隣接するＮｉＦｅフリー層のＦｅ含有量と実質的に同様にした場合には、フリー層とキャップ層の格子整合が特に向上するので、フリー層上にＲｕ層が形成された一般的なＭＴＪ素子に比べて、より低い磁歪λｓが期待できる。
また、特に、ＭｇＯからなるトンネルバリア層を備えたＭＴＪ素子に、本発明のＮｉＦｅＨｆインナー層を含むキャップ層を適用した場合には、このＮｉＦｅＨｆインナー層で覆われたフリー層が負のＨｉｎ（ピンド層とフリー層間の層間結合磁界）を生じるので、正のＨｉｎを持つ従来のＭＴＪ素子（例えばＲｕ層で覆われたフリー層を備えたＭＴＪ素子）よりも確実に高いｄＲ／Ｒ値を得ることができる。
また、ＮｉＦｅターゲットとＨｆターゲットの同時並行スパッタリングによりＮｉＦｅＨｆインナー層を形成するようにした場合には、ＮｉＦｅＨｆインナー層のＨｆ含有量を容易かつ適切に変化させることができ、ＴＭＲまたはＭＲＡＭへの応用例においてＭＴＪ性能が向上するようなキャップ層組成を得ることができる。
以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。
本実施の形態は、ＭＴＪ素子に使用される低磁化（低モーメント）キャップ層に係るものである。キャップ層は、フリー層に隣接して形成されたＮｉＦｅＨｆインナー層を含む複合層として形成されている。このＮｉＦｅＨｆインナー層は、酸素吸着物質として機能すると共に、キャップ層とフリー層との間の相互拡散（inter-diffusion）バリアとしても機能する。この相互拡散バリア機能により、従来のＭＴＪ素子に比べて高いＭＲ比（ｄＲ／Ｒ）を達成できる。さらに、抵抗値（ＲＡ値）および他の磁気特性は、小さいＭＴＪ素子サイズを有する高密度デバイスに使用可能なレベルに保たれている。本実施の形態では、ＭＲＡＭおよびＴＭＲ読出ヘッドに使用した場合について説明するが、ＭＴＪ素子を用いた（当業者が考え得る）他の技術分野にも適用可能である。以下に掲げる図面は、あくまでも一例に過ぎず、本発明の範囲を限定するものではない。さらに、図面は、必ずしも同じスケールで描いたものではなく、様々な要素の相対的サイズは実際の素子のサイズとは異なっている。
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係るＭＲＡＭ構造の要部を表すものである。このＭＲＡＭセル構造３６は、シリコンまたは他の半導体で構成された、トランジスタやダイオード等の素子を含む基板３８を含んでいる。基板３８の上には、酸化アルミニウム（Ａｌ2 Ｏ3 ）または酸化シリコン等からなる第１の絶縁層３９が設けられている。第１の絶縁層３９の中には、例えば銅からなる第１の導電線が第１の絶縁層３９と共面となるように（表面同士が一致するように）設けられている。ここで、第１の導電線は、電流を＋ｙ方向または−ｙ方向に流すために用いられるワード線４０である。第１の導電線は、当業者の間では必要に応じて、ディジット線（digit line）、データ線、ロー線（row line）、あるいはカラム線（column line ）とも呼ばれる。ワード線４０の両側壁および底面は、薄い拡散バリア層またはクラッド層によって包まれていてもよい。ワード線４０および第１の絶縁層３９の上には、酸化アルミニウムまたは酸化シリコン等からなる第２の絶縁層４１が設けられている。第２の絶縁層４１の上には、基板３８に設けられたトランジスタ（図示せず）に接続された下部導電層４５が形成されている。下部導電層４５は、通常、図示しない絶縁層と共面となるように（表面同士が一致するように）形成される。一例として、下部導電層４５は、シード層４２、導電層４３およびキャップ層４４を積層してなる複合層の構造をとる。
このＭＲＡＭ構造はＭＲＡＭアレイの一部をなしているということを理解されたい。このＭＲＡＭアレイは、互いに平行に延びる複数のワード線（平行ワード線）を第１の導電層として形成すると共に、互いに平行に延びるビット線（平行ビット線）等の複数の上部導電電極をＭＴＪアレイの上方の第２の導電層として形成してなるものである。逆に、第１の導電層が平行ビット線であり、第２の導電層が平行ワード線であってもよい。ワード線とビット線とは互いに直交するように配置され、下部導電層は各ＭＴＪ素子を基板のトランジスタと接続するのに用いられる。典型例として、ＭＴＪ素子は、下部導電層とビット線との間の、ビット線とワード線とが交差する位置に配置される。
下部導電層４５は、例えば、ｘｙ面内で矩形形状を有すると共にｚ方向に厚みを有する線分（sectioned line）である。これとは異なり、下部導電層４５は、下方のワード線４０および（のちにＭＴＪの上に形成される）第２のワード線と直交するように配置されたビット線であってもよい。一例として、下部導電層４５は、ＮｉＣｒ／Ｒｕ／Ｔａという３層構造を有する。ここで、ＮｉＣｒ（ニッケルクロム）層は、第２の絶縁層４１の上に形成されるシード層４２である。必要に応じて、シード層４２をタンタル（Ｔａ）または窒化タンタル（ＴａＮ）で構成してもよい。シード層４２の上には、導電層４３が設けられる。この導電層４３は、ルテニウム（Ｒｕ）で構成することが好ましいが、これに代えて、ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）で構成してもよい。あるいは、導電層４３として、金（Ａｕ）、銅（Ｃｕ）またはα-Ｔａ（非結晶性Ｔａ）を用いてもよい。但し、導電層４３としてα-Ｔａを用いた場合、このα-Ｔａは低抵抗の相（low resistance phase）を示すことになる。このようなα-Ｔａは、通常、ＴａＮからなるシード層４２の上に成長させて形成される。また、Ｒｕよりなる導電層４３の上に形成されるキャップ層４４にＴａを用いた場合、Ｔａは非結晶性であることが好ましい。
キャップ層４４は、３ｎｍ〜５ｎｍの膜厚を有するＴａ層で構成されるが、スパッタエッチングプロセスを用いて形成すると、非結晶性を有するようになる。一例として、シード層４２、導電層４３、Ｔａキャップ層４４およびその上のＲｕ層（図示せず）は、スパッタリングまたはイオンビーム蒸着（ＩＢＤ）によって第２の絶縁層４１の上に連続的に成膜され、これにより、ＴａＮ／ＮｉＣｒ／Ｒｕ／Ｔａという下部導電構造が得られる。下部導電層４５のうち、Ｒｕ層およびその下層のＴａ層の一部は、スパッタエッチングによって除去され、非結晶質のＴａキャップ層が形成される。この非結晶質のＴａキャップ層の存在により、その後に形成されるＭＴＪ積層構造の結晶成長が均質かつ緻密なものになる。
次に、下部導電層４５の上に、ＭＴＪ積層構造を形成する。注目すべきは、このＭＴＪ積層構造は、下部導電層の形成に用いたプロセスツールと同じものを用いて形成されるということである。下部導電層４５およびＭＴＪ積層構造は、例えば、アネルバ社製の薄膜スパッタリング装置「Ｃ−７１００」を用いて形成される。このシステムは、それぞれが５つのターゲットを有する３つの物理的気相成長（ＰＶＤ）チャンバと、酸化チャンバと、スパッタエッチングチャンバとを備えている。３つのＰＶＤチャンバのうちの少なくとも１つは、同時並行スパッタリング（co-sputtering）が可能になっている。そのようなスパッタ成膜プロセスでは、アルゴンスパッタガスを用い、基板上に成膜しようとする金属または合金からなるターゲットを用いる。処理量を高めるためにスパッタシステムを一回だけ真空引きしたのち、下部導電層４５およびＭＴＪ積層構造を形成する。
一例として、シード層４６、反強磁性（ＡＦＭ）層４７、ＳｙＡＦピンド層４８、トンネルバリア層４９、フリー層５０およびキャップ層５４を連続的に積層することにより、下部導電層４５の上にＭＴＪ積層構造を形成する。シード層４６は、４ｎｍ〜６ｎｍ程度の膜厚を有するが、特に、Ｃｒ含有量が３５〜４５原子％で膜厚が４．５ｎｍ程度のＮｉＣｒ層で構成するのが好ましい。但し、ＮｉＣｒの代わりに、ＮｉＦｅまたはＮｉＦｅＣｒを用いてシード層４６を構成してもよい。シード層４６は、非結晶性のＴａキャップ層４４の上に成長形成されることから、平滑で緻密な＜１１１＞配向のシード層構造が出来上がり、その結果、その上に形成されるＭＴＪ積層構造の平滑で緻密な結晶成長が促進される。
ＡＦＭ層４７は、１０ｎｍ〜２０ｎｍ（より好ましくは１５ｎｍ）程度の膜厚の白金マンガン（ＭｎＰｔ）で構成するのが好ましい。但し、これに代えて、５ｎｍ〜１０ｎｍ程度の膜厚のＩｒＭｎ層としてもよい。あるいは、ＮｉＭｎ（ニッケルマンガン）、ＯｓＭｎ（オスミウムマンガン）、ＲｕＭｎ（ルテニウムマンガン）、ＲｈＭｎ（ロジウムマンガン）、ＰｄＭｎ（パラジウムマンガン）、ＲｕＲｈＭｎ、またはＭｎＰｔＰｄ（白金パラジウムマンガン）からなる膜でＡＦＭ層４７を構成してもよい。通常、ＡＦＭ層４７は、磁化方向がｙ方向を向くように配設される。ＭＴＪ積層構造のＡＦＭ層や強磁性（ＦＭ）層を形成している間、それらのＡＦＭ層やＦＭ層を特定方向軸に沿って磁化させるべく、外部磁界を印加する。
ＳｙＡＦピンド層４８は、ＡＰ２／Ｒｕ／ＡＰ１という３層シンセティック反平行構造（図示せず）を有する。ＭＴＪ構造にＳｙＡＦピンド層を使用することにより、熱安定性が向上するだけではなく、フリー層に加わる層間結合磁界（オフセット磁界）を小さくすることができる。ＡＰ２層は、ＡＦＭ層４７の上に形成されるが、Ｆｅ含有量が１０原子％であって２ｎｍ〜３ｎｍ程度（より好ましくは、２．３ｎｍ）の膜厚を有するＣｏＦｅ層とするのが好ましい。ＡＰ２層の磁気モーメントは、ＡＰ１層の磁気モーメントとは反平行の方向に固定される。ＡＰ２層とＡＰ１層の膜厚にわずかな差を設けることにより、ＳｙＡＦピンド層４８全体として、ｙ方向に沿って、小さな正味磁気モーメント（net magnetic moment ）が生ずる。ＡＰ２層とＡＰ１層との間の交換結合は、それらの間に設けられた結合層によって促進される。結合層は、０．８ｎｍ程度の膜厚のＲｕで構成するのが好ましいが、Ｒｕに代えて、ＲｈまたはＩｒを用いることもできる。一例として、Ｒｕ結合層の上に形成するＡＰ１層は、Ｆｅ含有量が２５〜５０原子％で膜厚が１．５ｎｍ〜２．５ｎｍ（より好ましくは２ｎｍ）程度のＣｏＦｅ層とする。必要に応じて、ＡＰ１層が極薄のＮＯＬ層（nano-oxide layer）を含むようにしてもよい。この場合には、例えば、１対のＣｏＦｅ層の間に、鉄タンタル酸化膜（ＦｅＴａＯ）またはコバルト鉄酸化膜（ＣｏＦｅＯ）からなるＮＯＬ層を挟み込むように形成する。ＮＯＬ層を用いることで、ＡＰ１層の平滑性を高めることができる。
次に、ＳｙＡＦピンド層４８の上に、極薄のトンネルバリア層４９を形成する。トンネルバリア層４９は、酸素を含有する酸化アルミニウムで構成してもよい。この酸化アルミニウムは、化学量論的には（stoichiometry ）Ａｌ2 Ｏ3 に近いが、以下においてはＡｌＯｘ層と称する。トンネルバリア層４９は、例えば次のようにして形成する。まず、０．７ｎｍ〜１．０ｎｍ程度の膜厚のアルミニウム層をＳｙＡＦピンド層４８の上に形成したのち、このアルミニウム層を、引き続きそのままの位置でラジカル酸化法（ＲＯＸ）によって酸化する。その結果、１．０ｎｍ〜１．５ｎｍ（より好ましくは１．２ｎｍ）程度の膜厚のＡｌＯｘ層が形成される。トンネルバリア層４９は、非常に優れた平滑性と均質性をもって形成される。Ｔａキャップ層４４の上に、平滑で緻密なシード層４６、ＡＦＭ層４７およびＳｙＡＦピンド層４８を成膜してあるからである。必要に応じて、トンネルバリア層４９を、アルミニウムチタン酸化物（ＡｌＴｉＯx ）または結晶性の酸化マグネシウム（ＭｇＯ）により形成してもよい。
独立行政法人・産業技術総合研究所（ＡＩＳＴ）が２００４年９月７日にインターネットに掲載したプレスリリース「世界最高性能ＴＭＲ素子の量産技術」(http://www.aist.go.jp.aist_e/latest_research/2004/20040907/20040907.html)によると、結晶性ＭｇＯバリア層およびＣｏＦｅＢフリー層よりなるＭＴＪ素子は、２００％を超える高いｄＲ／Ｒを実現することができる。このように巨大なｄＲ／Ｒは、強磁性電極の電子対称性が結晶性ＭｇＯバリア層によりトンネルに保存されるというコヒーレント・トンネリング（coherent tunneling）により実現される。本発明に係るＭｇＯトンネルバリア層の形成方法は、第２の実施の形態で説明する。
トンネルバリア層４９の上に形成するフリー層５０は、当業者に知られた適切なスピン分極材料で構成する。高いスピン分極を示す材料としては、例えば、Ｆｅ含有量が２０原子％より大きいＣｏＦｅ、Ｆｅ含有量が４０原子％より大きいＮｉＦｅ、または（ＣｏＦｅ）m Ｂn なる組成の合金（但し、ＣｏＦｅ中のＦｅ含有量が２５原子％より大きい）がある。より一般的には、高スピン分極材料とは、上記した合金以上の飽和磁化（Ｍｓ）値をもつものであり、適切なスピン分極材料とは、上記した合金よりも小さい飽和磁化をもつものとして規定される。
適切なスピン分極材料は、ＭＴＪ素子における磁歪（λｓ）の最小化に寄与する。例えば、Ｆｅ含有量が８〜２１原子％のＮｉＦｅ層をフリー層５０として採用するのが好ましい。この場合、ＮｉＦｅ層の膜厚は、３ｎｍ〜６ｎｍ程度にするのが好ましい。フリー層５０は、磁化方向がｙ方向（ピンド層方向）に沿うように配設する。ＭＴＪ素子を上から見たときの形状が楕円状になっている場合には（図３参照）、ＭＴＪ素子の容易軸は長軸に沿った方向（ｙ方向）となる。
本実施の形態の重要な特徴は、磁気モーメントが低く、インナー層５１を有する複合層としてのキャップ層５４にある。インナー層５１は、好ましくはＮｉＦｅＨｆからなり、フリー層５０の上に形成される。低磁化の（磁気モーメントが低い）ＮｉＦｅＨｆ層とは、下層にあるＮｉＦｅフリー層の磁気モーメント（Ｂｓ）の３０％未満という低い磁気モーメント（Ｂｓ）を有するものと定義される。ＮｉＦｅＨｆインナー層に隣接しているフリー層のＦｅ含有量は、約１７．５原子％〜２０原子％以下であることが好ましい。本実施の形態に係るＮｉＦｅＨｆインナー層は、ＳｉＯ2層の上に形成される場合は、非磁性層（ゼロモーメント）として定義される。ＮｉＦｅからなるフリー層５０のＦｅ含有量が２０原子％（以下、ＮｉＦｅ（２０％）と表記する。）の場合、ＮｉＦｅＨｆインナー層５１は、ＮｉＦｅ（２０％）とＨｆとを同時にスパッタして形成され、[ＮｉＦｅ（２０％）]1-XＨｆXという組成を有する。同様に、ＮｉＦｅからなるフリー層のＦｅ含有量が１７．５％（以下、ＮｉＦｅ（１７．５％）と表記する。）の場合、ＮｉＦｅＨｆインナー層５１は、ＮｉＦｅ（１７．５％）とＨｆとを同時にスパッタして形成され、[ＮｉＦｅ（１７．５％）]1-YＨｆYという組成を有する。この場合、[ＮｉＦｅ（１７．５％）]1-YＨｆYなる組成の非磁性層のＨｆ濃度は、[ＮｉＦｅ（２０％）]1-XＨｆXなる組成の非磁性層のＨｆ濃度よりも低い。
その一態様として、キャップ層５４は、ＮｉＦｅＨｆ／Ｔａ／Ｒｕという層構造を有する（図１）。この場合、フリー層５０の上に、１ｎｍ〜５ｎｍ程度の膜厚のＮｉＦｅＨｆインナー層５１を形成する。ＮｉＦｅＨｆインナー層において、Ｈｆの代わりに、Ｍｇ，Ｎｂ，Ｚｒなどの他の元素も使用することができるが、ＨｆはＭｇ，Ｎｂ，Ｚｒに比べて酸化電位が高い（電気陰性度が低い）ので、酸素吸着物質としてはより好ましい。さらに、低磁化ＮｉＦｅＨｆインナー層５１の格子パラメーターおよび結晶構造は、ＮｉＦｅフリー層５０とよく整合する。フリー層とＮｉＦｅＨｆインナー層の格子整合を良好にするためには、ＮｉＦｅＨｆインナー層５１は、下層のＮｉＦｅフリー層５０と本質的に同じＦｅ含有量を有するＮｉＦｅターゲットを用いて作製されるのが好ましい。本実施の形態に係るＮｉＦｅＨｆインナー層を形成する際に用いる同時並行スパッタリングの方法は、後ほど説明する。
ハフニウムは、Ｎｉ，Ｆｅ，Ｃｏと比べても高い酸化電位を有するため、隣接するＮｉＦｅフリー層５０または後述するＴＭＲに関する実施の形態のＣｏＦｅ（Ｂ）／ＮｉＦｅフリー層から非常に効率的に酸素を取り込むことができる。ＮｉＦｅＨｆインナー層をフリー層５０に隣接して形成することにより、吸着能力における更なる利点が得られる。先に、発明者はキャップ層にＲｕ／Ｔａ／Ｒｕの３層構造を用いる方法を実施した。しかしながら、主要な吸着物質であるＴａは、今回の構造のフリー層から除いてある。また、インナー層をＲｕで形成するとｄＲ／Ｒの低下につながるので、今回のインナー層には使用しない。
ＮｉＦｅＨｆインナー層５１の的確な組成は、ＮｉＦｅフリー層５０の組成に依存する。ＮｉＦｅＨｆインナー層の形成工程において、ＮｉＦｅフリー層と同様のＮｉＦｅ組成のターゲットを使用するからである。本実施の形態によれば、ＮｉＦｅＨｆインナー層５１におけるＨｆ含有量は１０原子％〜２５原子％の範囲内である。Ｆｅ含有量が２１原子％のＮｉＦｅとＨｆとをＳｉＯ2よりなる基板上に同時にスパッタして形成されたＮｉＦｅＨｆインナー層におけるＨｆ含有量を分析したところ、Ｈｆ含有量が約２５原子％のＮｉＦｅＨｆインナー層に非磁性挙動（non-magnetic behavior）の発現が見られた。ＮｉＦｅターゲットのＦｅ含有量が２１原子％よりも少ない場合、非磁性挙動の発現を見るためには、Ｈｆ含有量をさらに少なくする必要がある。例えば、[ＮｉＦｅ（１７．５％）]1-YＨｆY層の場合、非磁性挙動を発現させるには、Ｈｆ含有量を２５原子％よりも少なくする必要がある。一般に、Ｈｆ含有量が多くなると、ＮｉＦｅＨｆインナー層５１の酸素吸着能力が増す。
ＮｉＦｅＨｆインナー層５１はまた、ＮｉＦｅフリー層５０とキャップ層５４の中間層５２との間の相互拡散バリアとしても機能する。また、ＮｉＦｅＨｆインナー層５１の膜厚および下層のフリー層５０の組成を調整することにより、フリー層における磁歪を更に低減することができる。
M.Chenらによる「Ternary NiFeX as a soft biasing film in a magnetoresistive sensor 」，J.Appl.Physics，69，p.5631-5633 (1991)によると、元素Ｘの含有量が１０〜１５原子％を越えるようなＮｉＦｅＸターゲットは、その脆性（もろさ）のために、製造適性がない、とある。そこで、本発明者は、ＭＴＪ積層構造中のＮｉＦｅＨｆインナー層５１の好ましい形成方法を見出した。それは、ＮｉＦｅターゲットおよびＨｆターゲットを同時にスパッタするという方法である。その一例として、複数のスパッタ成膜チャンバを備えると共にそのうちの少なくとも１つのスパッタ（ＰＶＤ）チャンバが同時並行スパッタ可能に構成されているアネルバ社製のスパッタ成膜装置Ｃ−７１００を使用することが挙げられる。ＮｉＦｅターゲットおよびＨｆターゲットをスパッタ（ＰＶＤ）チャンバ内に交互に配置する。例えば、ＮｉＦｅターゲットをポジション２に配置すると共に、Ｈｆターゲットをポジション４に配置する。必要に応じて、ＮｉＦｅターゲットをポジション１に配置すると共に、Ｈｆターゲットをポジション３に配置する。一例として、ＮｉＦｅターゲットは、Ｆｅ含有量が８〜２１原子％のものを用いる。
注目すべきは、ある金属のスパッタ成膜レートは、ターゲットカソードに印加されるスパッタパワーに依存するということである。ＮｉＦｅＨｆインナー層におけるＨｆ組成の濃度は、２つのターゲット（ＮｉＦｅターゲットおよびＨｆターゲット）のそれぞれに同時に印加されるパワーによって制御される。Ｈｆの成膜速度は、印加するパワーが等しければ、ＮｉＦｅの成膜速度よりも遅いが、本実施の形態では、ＮｉＦｅターゲットに対するフォワードパワー（forward power ）を、Ｈｆターゲットに対するフォワードパワーよりも高くする。その理由は、以下の通りである。常磁性のＮｉＦｅＨｆ（すなわち、残留磁化Ｂｓ＝０）におけるＨｆ組成はおよそ１５％である。したがって、このようなＮｉＦｅ（８５％）Ｈｆ（１５％）合金を形成するには、ＨｆよりもＮｉＦｅを相当厚くしなければならず、したがって、ＮｉＦｅターゲットへの印加パワーをさらに高める必要があるのである。好ましくは、０．３×１３３×１０-3［Ｐａ］（＝０．３［ｍＴｏｒｒ］）を下回る圧力と室温という条件下において、例えば、Ｈｆターゲットに対するフォワードパワーを１００〜３００［Ｗ］（ワット）、より好ましくは１００〜２００［Ｗ］とし、ＮｉＦｅターゲットに対するフォワードパワーを２００〜６００［Ｗ］、より好ましくは３００〜５００［Ｗ］とする。３００Ｗ／３００Ｗ（ＮｉＦｅパワー／Ｈｆパワー）での同時並行スパッタリング層におけるＨｆ含有量は、３００Ｗ／２００Ｗでの同時並行スパッタリング層におけるＨｆ含有量よりも多くなることは言うまでもない。
本実施の形態のように、ＮｉＦｅ（２１％）ターゲットとＨｆターゲットとを同時並行的にスパッタしてＮｉＦｅＨｆインナー層５１を形成する場合には、ＮｉＦｅ（２１％）に４００Ｗのフォワードパワーを印加し、Ｈｆターゲットに２００Ｗのフォワードパワーを印加する。それにより、非磁性のＮｉＦｅＨｆインナー層が形成される。また、他の例として、ＮｉＦｅフリー層５０のＦｅ含有量が１０原子％である場合(ＮｉＦｅ（１０％）)、ＮｉＦｅＨｆインナー層５１は、ＮｉＦｅ（１０％）ターゲットに４００Ｗのフォワードパワーを印加し、Ｈｆターゲットに1００Ｗのフォワードパワーを印加して、同時並行スパッタすることにより形成される。この場合、ＮｉＦｅＨｆにおける非磁性挙動は、Ｈｆ含有量が約１０原子％のところで現れる。
同時並行スパッタリングで形成したＮｉＦｅＨｆ膜のＢｓ（磁気モーメント）はＢ- Ｈルーパ（B-H looper）で測定される。非磁性のＮｉＦｅＨｆ合金の組成は、透過型電子顕微鏡を用いた周知のＥＤＸシステムにより分析される。現状では、製造上十分なサイズを有し脆くないＮｉＦｅＨｆターゲットを作製する技術は存在しないが、本発明は、そのようなＮｉＦｅＨｆターゲットをスパッタしてＮｉＦｅＨｆ層を形成することを排除するものではなく、これを包含する。
図１は、インナー層５１の上に中間層５２が形成されている状態を表すものである。中間層５２は、Ｔａ層であることが好ましく、その膜厚は３〜５ｎｍである。Ｔａよりなる中間層５２は、このような構造では酸素吸着層としても機能するが、インナー層５１よりは効果が弱い。中間層５２は、低抵抗のα相Ｔａ層であることが好ましい。キャップ層５４の中間層５２として、Ｔａの代わりに他の導電層を用いてもよい。アウター層５３は、好ましくはＲｕからなり、その膜厚は３〜１０ｎｍである。これにより、中間層５２の酸化を防ぐことができ、Ｔａの酸化電位を維持することができる。Ｒｕからなるアウター層５３の他の好ましい特性としては、上層のビット線（図示せず）との良好な電気接触が確保できること、アニーリング時に酸化に対して不活性（inert to oxidation）であること、低抵抗導体であることが挙げられる。さらに、Ｒｕからなるアウター層５３は、後の工程で上層のＴａハードマスク（図示せず）を化学機械研磨（ＣＭＰ）法により除去する際のストップ層として有利に用いられる。
ＭＲ比が増大することの原因メカニズムとして、キャップ層５４のＮｉＦｅＨｆインナー層５１がフリー層５０中の酸素を吸着すると共に、中間層５２によって、さらに少なくなるまで酸素を吸着することが考えられる。ＮｉＦｅＨｆインナー層を含むキャップ層５４を採用することにより、その下層側のフリー層５０の酸素汚染が軽減され、より高い導電性が確保される結果、ＭＲ比(ｄＲ／Ｒ)が増大する。ＮｉＦｅＨｆインナー層５１の他の利点として、従来では存在していたフリー層と上層のＲｕ／Ｔａ／Ｒｕキャップ層の間にあるデッド層（dead layer）の大幅な削減が挙げられる。このデッド層は、フリー層とキャップ層との界面領域（interface）のことであり、その膜厚は通常０．３ｎｍ〜０．６ｎｍ程度である。そこでは、複数の層が混合している場合もある。例えば、ＲｕまたはＴａがＮｉＦｅフリー層に入り込むことにより、フリー層の磁気モーメントおよびＭＴＪ素子のＭＲ比(ｄＲ／Ｒ)が低下する。デッド層があるということは、フリー層とその隣接キャップ層との格子整合が良くないことの現れである。
ＭＴＪ素子のすべての層を成膜したのちにアニールを行うようにしたこともまた、本実施の形態の特徴の一つである。例えば、典型例では、ＡｌＯｘからなるトンネルバリア層を備えたＭＴＪ積層体の場合、１０7 ／４π［Ａ／ｍ］（＝１０4 ［Ｏｅ］）という大きさの磁界を２５０°Ｃよりも高い温度下で（より好ましくは２８０°Ｃ）、５時間にわたってｙ方向に沿って印加しながら、アニールを行う。トンネルバリア層がＭｇＯよりなる場合は、アニールは通常３００℃〜３５０℃の範囲で行う。
ＭＴＪ積層体のすべての層の成膜とアニールを完了したのち、側面と上面５４ａを有するＭＴＪ素子を形成する。具体的には、まず、第１のコーティング・パターニング工程によってキャップ層５４の上に幅がｗのフォトレジスト層５５を形成する。次に、フォトレジスト層５５をエッチングマスクとして用い、このエッチングマスクによって覆われていない領域のＭＴＪ積層体の各層４６〜５４を、イオンビームエッチング（ＩＢＥ）または反応性イオンエッチング（ＲＩＥ）によって除去する。上述したように、フォトレジスト層５５の形成に先立って、厚さが４０ｎｍの、例えばＴａのようなハードマスク（図示せず）をキャップ層５４の上に成膜してもよい。この場合、パターニングされたフォトレジスト層５５は、非保護領域のハードマスクを除去するためのＲＩＥ（反応性イオンエッチング）プロセスにおいてエッチングマスクとして機能する。そして、フォトレジスト層５５を除去したのち、ハードマスクをエッチングマスクとして、第２のＲＩＥプロセスを行うことにより、非保護領域の各層４６〜５４をエッチングして除去する。ハードマスクはそのまま残存してもよいが、通常の方法によって除去してもよい。こうして、幅ｗのキャップ層５４とｗよりも大きい幅のシード層４６とを含むように傾斜した側面を有するＭＴＪエレメンが出来上がる。
図２に示したように、上述したＩＢＥまたはＲＩＥを行ったのち、フォトレジスト層５５を、ウェット除去法または酸素アッシング法等の通常の方法によって除去する。この除去ステップののち、有機残留物を完全に除去するために、標準的なクリーニング工程を行う。次に、まず、適切な誘電率をもつ絶縁材料の層を成膜したのち、ＭＴＪ素子の上面５４ａと共面となるようにこの絶縁材料の層を平坦化することにより、下部電極４５の上に、ＭＴＪ積層体の側壁と隣り合うように、第３の絶縁層５６を形成する。
ＭＲＡＭセル構造４０を形成する場合には、続いて、第３の絶縁層５６の上に、ＭＴＪ素子の上面５４ａと接触するように、上部導電体５７（ビット線）を形成する。ビット線５７は、ワード線４０と直交する方向に配設する。ビット線５７は、１層またはそれ以上の層により構成するのが好ましい。例えば、Ｃｕ、ＡｕまたはＡｌ等からなる導電体の側面および底面を拡散バリア層で覆い包むようにしてビット線５７を形成する。必要に応じて、ビット線５７の１つ以上の側面にクラッド層を形成してもよい。ひとつ典型例では、ビット線５７は＋ｘ方向または−ｘ方向に電流を流すために用いられ、ワード線４０はｙ方向を長手方向とする。下部導電層４５が矩形状の線分であるとすると、その長い方の一辺がｙ方向に延び、短い方の一辺がｘ方向に延びるようにする。
良く知られた右手の法則によると、書込動作時において、ビット線５７を流れる電流はフリー層の容易軸方向に第１の磁界を発生させ、ワード線４０を流れる電流はフリー層の困難軸方向に第２の磁界を発生させる。ビット線電流およびワード線電流の方向と大きさとを変化させることにより、フリー層５０の磁化方向が特定方向に設定される。
図３は、ＭＲＡＭアレイの一部を上から見た様子を表すものである。ここでは、４つのＭＲＡＭセルと、４つのＭＴＪ素子と、２本のワード線４０と、２本のビット線５７を図示している。簡略化のため、下部導電層４５は図示を省略している。ワード線４０は幅ｂを有し、ビット線５７は幅ｖを有する。ビット線５７の上面は、それを取り巻く第４の絶縁層５８の上面の共面となるように形成されている。この第４の絶縁層５８は、第１〜第３の絶縁層３９，４１，５６と同様の誘電材料で構成されている。ＭＴＪ素子の上面５４ａおよびＭＴＪ積層体の各層４６〜５４は、楕円形状を呈するようにするのが好ましい。ここで、長軸方向（ｙ方向）の長さは“ｗ”であり、短軸（ｘ方向）の幅は“ａ”である。但し、ＭＴＪ素子の形状は、上から見たときに円形状、矩形状、菱形状あるいは眼の形になっていてもよい。ビット線５７の幅ｖは、ＭＴＪ素子の長さｗよりも大きく、ワード線４０の幅ｂは、ＭＴＪ素子の幅ａよりも大きい。
[第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。
図４は、本発明の第２の実施の形態に係るＴＭＲ読出ヘッド６０の断面構造を表すものである。本実施の形態では、ＭＴＪ素子が、下部導電体（以下、下部（Ｓ１）シールド６２という。）と、上部導電体（以下、上部（Ｓ２）シールド７５という。）との間に配設されている。ＭＴＪ積層構造のフリー層７０の上には、ｄＲ／Ｒを向上させると共に許容し得る磁歪λs をもたらすために、ＮｉＦｅＨｆインナー層７１を含むキャップ層７４が形成されている。
基板としての下部シールド６２は、ＮｉＦｅ等で構成される。一つの態様では、上記した方法により、下部シールド６２の上にシールドキャップ層６４を形成する。具体的には、下部シールド６２の上に、５ｎｍ〜８ｎｍ程度の膜厚を有するＴａ層と、２ｎｍ〜３ｎｍ程度の膜厚を有するＲｕ層とを順次成膜したのち、Ｒｕ層をスパッタエッチングによって除去する。このエッチングプロセスにおいて、同時に、下層側のＴａ層を部分的に除去する。これにより、シールドキャップ層６４としての非晶質Ｔａ層が形成される。シールドキャップ層６４は、３ｎｍ〜５ｎｍ程度の膜厚を有し、その後に形成されるＭＴＪ素子における各層の平滑かつ緻密な結晶成長を促進する。必要に応じて、シールドキャップ層６４を複合層として構成してもよい。この場合、その複合層における最下層が、下部シールド６２に対するキャップ層として機能すると同時に、その後に形成される各層の平滑かつ緻密な結晶成長を促進する。下部シールド６２のキャップ層としては、例えば、非晶質合金層（Ｃｏ75Ｆｅ25）0.8 Ｂ0.2 が用いられる。
次に、シールドキャップ層６４の上に、ＭＴＪ積層構造を形成する。その成膜プロセスは、シールドキャップ層６４の形成に用いたプロセスツールと同じものを用いて行う。そのようなツールとしては、同時並行スパッタリングが可能な（ＰＶＤ）チャンバを少なくとも１つ備えると共に、一回の真空引きののちにＭＴＪ積層構造のすべての層を形成することができるシステム（例えば、アネルバ社製のスパッタリング装置Ｃ−７１００）を用いるのが好ましい。
一例として、シールドキャップ層６４の上に、シード層６６、ＡＦＭ層６７、ＳｙＡＰピンド層６８、トンネルバリア層６９、フリー層７０およびキャップ層７４を順次形成することにより、ＭＴＪ積層構造が出来上がる。シード層６６は、第１の実施の形態におけるシード層４６と同じ膜厚および組成を有するＮｉＣｒ層により構成することができる。同様にして、ＡＦＭ層６７、ＳｙＡＰピンド層６８およびトンネルバリア層６９は、それぞれ、第１の実施の形態におけるＡＦＭ層４７、ＳｙＡＰピンド層４８およびトンネルバリア層４９と同じ組成をもつように構成可能である。ただし、ＴＭＲ読出ヘッド６０の場合には、０．４ｎｍ〜０．６ｎｍ程度の膜厚のマグネシウム（Ｍｇ）層を形成したのち、続いて、これを自然酸化（ＮＯＸ）プロセスまたはラジカル酸化（ＲＯＸ）プロセスにより酸化して、酸化マグネシウム（ＭｇＯ）からなるトンネルバリア層６９を形成するのが好ましい。もちろん、第１の実施の形態の場合と同様に、Ｍｇ層に代えてＡｌ層を形成したのち、これを酸化してアルミニウム酸化物（ＡｌＯｘ）からなるトンネルバリア層を形成するようにしてもよい。
フリー層７０は、ＦｅＣｏ／ＮｉＦｅという組成の複合層として構成するのが好ましい。ここで、トンネルバリア層６９の上に形成されるＦｅＣｏ合金層は、Ｆｅ含有量が９０原子％程度であり、０．５ｎｍ〜１．０ｎｍ程度（より好ましくは、１．０ｎｍ）の膜厚を有する。ＮｉＦｅ合金層は、Ｆｅ含有量が８〜１４原子％程度であり、３．０ｎｍ〜４．０ｎｍ程度の膜厚を有する。フリー層７０は、成膜中、磁化方向がｘ方向を向くように配設する。あるいは、フリー層７０は、例えば、ＣｏＦｅＢ（コバルト鉄ボロン）／ＮｉＦｅで表される構造としてもよい。ここで、ＣｏＦｅＢ層は、トンネルバリア層６９に隣接する層であり、例えば（Ｃｏ75Ｆｅ25）0.8Ｂ0.2という組成をもつように形成される。
本実施の形態の重要な特徴は、フリー層７０の上に形成された、好ましくはＮｉＦｅＨｆインナー層７１、中間層７２およびアウター層７３を備えた３層構造をもつキャップ層７４にある。ＴＭＲ読出ヘッドの場合、ＮｉＦｅＨｆインナー層７１は、上記実施の形態におけるＮｉＦｅＨｆインナー層５１と同様の膜厚および性質を有する。低磁化のＮｉＦｅＨｆインナー層７１を形成するのに必要なＨｆ含有量は、少なくとも１０原子％であり、Ｆｅ含有量は、隣接するＮｉＦｅフリー層７１と同様であることが好ましい。ＮｉＦｅＨｆインナー層７１は、フリー層７１から酸素を除去するための酸素吸着層として機能する。
中間層７２およびアウター層７３は、それぞれ第1の実施の形態の中間層５２およびアウター層５３と同様の特性、組成を持っている。アウター層７３は平滑な表面を形成することができることから、その上に形成されるＴＭＲ読出ヘッドの上部リード（上部シールドＳ２）との電気的接触が最適化される。
本実施の形態では、ＭＴＪ積層構造のすべての層を成膜したのちに、１回以上のアニールを行う。例えば、ｙ方向に沿って外部磁界を印加しながらＡＦＭ層をアニールする。ＴＭＲ読出ヘッドの場合には、ｘ方向に沿ってより小さい外部磁界を印加しながら、フリー層をアニールする。ＴＭＲ読出ヘッドの製造のためのアニール工程は、通常、２５０°Ｃ以上の温度下で行う。
ＭＴＪ積層構造のすべての層を成膜したのち、これを選択エッチングすることにより、ＴＭＲ読出ヘッドのＭＴＪ素子を作製する。より具体的には、ＭＴＪ積層構造の上面７４ａの上にリフトオフ用のフォトレジストパターン（図示せず）を形成し、続いて、ＩＢＥまたはＲＩＥエッチングプロセスにより、ＭＴＪ積層構造のうちフォトレジストマスクで保護されていない部分の各層６６〜７４を選択的に除去する。これにより、図５に示したように、シード層６６の幅がキャップ層７４の幅よりも大きくなるような傾斜側壁をもつＭＴＪ素子が出来上がる。この場合、上面７４ａの幅がトラック幅を画定する。ＲＩＥプロセスを用いると、ＩＢＥプロセスの場合よりも傾斜が小さくなる（垂直壁に近づく）。
ＲＩＥまたはＩＢＥプロセスののち、ＣＶＤ（化学気相成長）またはＰＶＤ（物理気相成長）プロセスにより、例えば１０ｎｍ〜１５ｎｍ程度の膜厚を有しＡｌ2 Ｏ3 等からなる第１の絶縁層７６を、ＭＴＪ素子の側壁およびシールドキャップ層６４の上に形成する。次に、第１の絶縁層７６の上に、例えばＴｉＷ／ＣｏＣｒＰｔ／Ｔａなる構造のハードバイアス層７７と第２の絶縁層７８とを順に積層する。ハードバイアス層７７の膜厚は、２０ｎｍ〜３０ｎｍ程度とし、第２の絶縁層７８の膜厚は、２０ｎｍ〜２５ｎｍ程度とする。ＭＴＪ素子の上方にある、フォトレジスト層、第１の絶縁層７６層、ハードバイアス層７７および第２の絶縁層７８は、通常のリフトオフプロセスによって除去され、これにより、上面７４ａが露出する。このとき、ＭＴＪ素子の上面７４ａが第２の絶縁層７８の上面と共面となるようにするのが好ましい。第２の絶縁層７８を平坦化するためには、ＣＭＰ（化学機械研磨）プロセスを用いることができる。最後に、ＭＴＪ素子の上面７４ａおよび第２の絶縁層７８の上に、上部シールド７５を形成する。これにより、ＴＭＲ読出ヘッド６０の製作が完了する。
［実施例１]
ＳｉＯ2／Ｓｉ基板上に形成された膜厚５０ｎｍのＮｉＦｅＨｆインナー層の磁気モーメント（Ｂｓ）を確認するための実験を行った。５ＰＶＤチャンバを３つ備えたアネルバ社製の薄膜スパッタリング装置「Ｃ−７１００−Ｅｘ」を用い、同時並行スパッタリングによって、ＮｉＦｅＨｆインナー層を形成した。５ＰＶＤチャンバはそれぞれ、５つのターゲット、酸化チャンバおよびスパッタエッチングチャンバを備えている。少なくとも１つの５ＰＶＤチャンバは同時並行スパッタリングが可能である。ＮｉＦｅターゲットおよびＨｆターゲットは、互いに対向するようにポジション２およびポジション４にそれぞれ配置した。表１に示した膜厚５０ｎｍのＮｉＦｅＨｆインナー層の磁気モーメント（Ｂｓ）はＢ−Ｈルーパにより測定した。
Figure 2008034857
Ｂｓ測定結果によれば、成膜されたままの状態（未アニール状態）で非磁性を示すＮｉＦｅＨｆ合金が得られたのは、ＮｉＦｅ（２１％）ターゲットとＨｆターゲットを３００Ｗ／３００Ｗまたは３００Ｗ／２００Ｗのスパッタリングパワーで同時並行スパッタしたときであった。スパッタリングパワー６００Ｗ／２００ＷでスパッタされたＮｉＦｅＨｆインナー層の磁気モーメントは、参考(比較例)として示したＮｉＦｅ（２１％）バルクターゲットの磁気モーメントの１０％未満であった。磁気モーメントは、２８０℃で５時間アニールした後わずかに増える場合もある。
［実施例２]
本実施の形態のキャップ層を用いることで実現される磁気特性の向上を確認するため、基板上に、パターニングされていないＭＴＪ積層構造を形成した。本実施例では、トンネルバリア層をＭｇＯで形成し、フリー層を膜厚３．３ｎｍのＮｉ79Ｆｅ21層とした。キャップ層は、ＮｉＦｅＨｆ／Ｔａ／Ｒｕ構造とした。ＮｉＦｅＨｆインナー層の厚さは約２．５ｎｍとし、Ｔａ中間層の厚さは３．０ｎｍとし、Ｒｕアウター層の厚さは１０ｎｍとした。
表２の列１、列２に示したように、参考(比較例)として、Ｒｕ３／Ｔａ３／Ｒｕ１０に代表される一般的なキャップ層を、Ｎｉ79Ｆｅ21フリー層の上に形成した。すべての層を形成した後、１０7 ／４π［Ａ／ｍ］（＝１００００［Ｏｅ］）の磁界を印加しながらＭＴＪ積層構造を３６０℃で２時間アニールした。ＲＡ値およびｄＲ／Ｒを測定するため、Ｂ−ＨルーパおよびＣａｐｒｅｓ社製のＣａｐｒｅｓ ＣＩＰＴ（current in plane tunneling）を使用して表２に示した結果を得た。ＭＴＪ積層構造の他の層の構成は、シード層（ＮｉＣｒ４．５）、ＡＦＭ層（ＭｎＰｔ１５）、ピンド層[Ｃｏ75Ｆｅ25２．１４／Ｒｕ０．７５／（Ｃｏ75Ｆｅ25）0.8Ｂ0.2２．１]とした。なお、この層構成の表記において、元素記号に続く数字は膜厚（単位ｎｍ）を示す。以下の表２、表３においても同様である。
Figure 2008034857
表２の列１および列２に示したように、標準的なＲｕ／Ｔａ／Ｒｕキャップ層を備えた参考用ＭＴＪ素子(比較例)の磁気モーメント（Ｂｓ）は０．６５ナノウェーバー［ｎｗ］（直径８インチウェーハの場合）である。ＭｇＯトンネルバリア層は違う方法で形成される。例えば、表２の列８に示したように、トンネルバリア層は次のように形成した。まず膜厚１．２ｎｍのＭｇ層を形成してこれをＲＯＸ法により９０秒間酸化したのち、膜厚０．３ｎｍのＭｇ層を形成してこれに４０秒間ＲＯＸ法を施した。続いて、膜厚０．２ｎｍのＭｇ層を形成して、これに２０秒間ＲＯＸ法を施した。
表２の列３に示したように、４００Ｗ／２００Ｗで形成したＮｉＦｅＨｆインナー層を有するキャップ層を備えたＭＴＪ素子の磁気モーメント（Ｂｓ）は、０．６８ｎｗであり、参考用ＭＴＪ素子の磁気モーメント（Ｂｓ）よりも０．０３ｎｗ大きい。このように、４００Ｗ／２００Ｗで形成したＮｉＦｅＨｆ層は、わずかに磁性を帯びており、これは表１に示した膜厚５０ｎｍのＮｉＦｅＨｆ層の磁気モーメント（Ｂｓ）の測定結果と一致している。６００Ｗ／２００Ｗの同時並行スパッタにより形成されたＮｉＦｅＨｆ層（表２の列４〜列８）の磁気モーメント（Ｂｓ）は、約０．７８ｎｗである。膜厚５０ｎｍのＮｉＦｅＨｆ層の磁気モーメント（Ｂｓ）が０．８５であるということに基づくと、６００Ｗ／２００Ｗの膜厚２．５ｎｍのＮｉＦｅＨｆ層が寄与する磁気モーメント（Ｂｓ）は、約０．０５ｎｗである。参考用ＭＴＪ素子の磁気モーメント（Ｂｓ）０．６５ｎｗに０．０５ｎｗを加えると、０．７ｎｗとなる。同時並行スパッタされた６００Ｗ／２００ＷのＮｉＦｅＨｆ層を備えたＭＴＪ素子の磁気モーメント（Ｂｓ）は０．７８ｎｗであるから、０．０８ｎｗの違いが生じる。０．０８ｎｗの磁気モーメントは、膜厚０．４ｎｍのＮｉＦｅ層のものと等しい。ＮｉＦｅ／ＮｉＦｅＨｆ（低Ｈｆ濃度）という２層構造の格子不整合は、ＮｉＦｅ／Ｒｕの２層構造の格子不整合よりも十分少ないので、ＭＴＪ素子における磁気モーメントの増加は、Ｒｕ層をインナー層として用いたときにこれが部分的にＮｉＦｅフリー層に拡散することで現れる膜厚０．４ｎｍのＮｉＦｅデッド層によるもとの考えられる。
ｄＲ／Ｒ（ＭＲ比）が６８％である表２の列１および列２の参考用ＭＴＪ素子と比較すると、ＮｉＦｅＨｆインナー層を含むキャップ層を備えたＭＴＪ素子のｄＲ／Ｒは、飛躍的に向上している。ｄＲ／ＲはＲＡ値によって調整可能である。ＲＡ値はバリア厚さおよび酸化処理と強い相関（strong function）をもつので、異なる構造を持つＭｇＯトンネルバリア層を様々な方法で形成するこことができる（米国特許出願番号１１／３１７３８８参照）。例えば、ＲＡ値が約２３００[Ω・μｍ2]であり、ｄＲ／Ｒが１２３％と高い値の列８のサンプルを生成するために、列６で用意されたサンプルにＲＯＸ工程を追加することも可能である。このｄＲ／Ｒは、今まで報告されているＮｉＦｅ（フリー）−ＭｇＯ（バリア）のＭＴＪ素子の中でも１番高い値である。ＲＡ値が２３００[Ω・μｍ2]であり、ｄＲ／Ｒが１２０％よりも高いという組み合わせは、R.W. Daveらによる「MgO based tunnel junction material for high speed Toggle MRAM」，50thMMM Conference，Abstract ED-05, San Jose (2005)で報告されている高ｄＲ／Ｒ値およびＲＡ値よりも高速ＭＲＡＭに好適である。Ｒｕ／Ｔａ／Ｒｕ構造のキャップ層を備えた参考用ＭＴＪ素子は正のＨｉｎを生じ、ＮｉＦｅＨｆ／Ｔａ／Ｒｕ構造のキャップ層を備えたＭＴＪ素子は負のＨｉｎを生じる。Ｈｉｎはピンド層とフリー層間の層間結合磁界である。負のＨｉｎはピンド層とフリー層間が反強磁性結合であるということを示し、正のＨｉｎは強磁性結合であるということ示している。２００％を超える非常に高いｄＲ／Ｒを生じるＣｏＦｅＢ（フリー）−ＭｇＯのＭＴＪ素子において、負のＨｉｎが報告されている。本実施例は、負のＨｉｎによってｄＲ／Ｒが大幅に向上されるということを裏付けている。
［実施例３]
本実施の形態のキャップ層を用いて実現される磁気特性の向上を確認するため、基板上に、パターニングされていないＭＴＪ積層構造を形成した。本実施例では、トンネルバリア層をＡｌＯｘとし、フリー層は膜厚３．３ｎｍのＮｉ79Ｆｅ21層とした。トンネルバリア層は、膜厚０．８ｎｍのＡｌ層を酸化することにより形成した。キャップ層は、ＮｉＦｅＨｆ／Ｔａ／Ｒｕ構造とした。ＮｉＦｅＨｆインナー層の厚さは約２．５ｎｍとし、Ｔａ中間層の厚さは３．０ｎｍとし、Ｒｕアウター層の厚さは１０ｎｍとした。表３の列６に示したように、参考（比較例）として、Ｒｕ３／Ｔａ３／Ｒｕ１０に代表される標準的なキャップ層もＮｉ79Ｆｅ21フリー層の上に形成した。シード層、ＡＦＭ層、ピンド層は実施例２と同様である。１０7 ／４π［Ａ／ｍ］の磁界を印加しながらＭＴＪ積層構造を２８０℃で５時間アニールした。
Figure 2008034857
表３の列６に示したように、参考用ＭＴＪ素子の磁気モーメントは０．６１４ナノウェーバーである。列２〜列５に示したＮｉＦｅＨｆインナー層を含むキャップ層を備えたＭＴＪ素子の磁気モーメント（Ｂｓ）は、参考用ＭＴＪ素子の磁気モーメントと比較すると１０％を超える増加を示している。例えば、４００Ｗ／２００Ｗで形成したＮｉＦｅＨｆインナー層を含むキャップ層を備えたＭＴＪ素子の磁気モーメント（Ｂｓ）は０．７７９ｎｗであり、参考用ＭＴＪ素子の磁気モーメントよりも０．１６５ｎｗ増加している。４００Ｗ／２００Ｗで形成した、磁気モーメント（Ｂｓ）が０．６１ｎｗで膜厚５０ｎｍの低磁化ＮｉＦｅＨｆ層に基づくと、膜厚２．５ｎｍのＮｉＦｅＨｆインナー層を含むキャップ層による磁気モーメントの寄与は０．０３ｎｗである。このように、０．１６５〜０．０３ｎｗまたは０．１６２ｎｗの違いがある。０．１６５ｎｗは、膜厚０．８〜０．９ｎｍのＮｉＦｅ層による磁気モーメントの寄与と等しい。膜厚０．８〜０．９ｎｍのＮｉＦｅ層による磁気モーメントの寄与は、上述したように参考サンプルにおいてＲｕがＮｉＦｅフリー層に拡散した結果であるデッド層の大幅な削減によるものである。Ｒｕ／Ｔａ／Ｒｕ構造のキャップ層で覆われた膜厚３．３ｎｍのＮｉＦｅフリー層の磁気モーメント０．６１４ｎｗと比較すると、（３００Ｗ／３００Ｗという条件で形成した）非磁性のＮｉＦｅＨｆインナー層を備えたＭＴＪ素子の磁気モーメントＢｓ（＝０．５９１ｎｗ）は、わずかに減少しているだけである。磁気モーメントの減少は、下層のＮｉＦｅフリー層に拡散している過飽和Ｈｆ原子（over saturated Hf atoms）によって生じ得る。従って、隣接するフリー層へＨｆが拡散するのを回避するためには、ＮｉＦｅＨｆインナー層においてＨｆ濃度が約２５％を超える高さになるのを避けることが重要である。本実施例により、３００Ｗ／３００Ｗの同時並行スパッタで形成されたＮｉＦｅＨｆインナー層は非磁性であり、表３の列２〜列５で形成されたＮｉＦｅＨｆインナー層は、アニールされた膜厚５０ｎｍの層においてわずかな磁気モーメント（Ｂｓ）を示し、低磁化であると言えるであろう。
標準的なＲｕ／Ｔａ／Ｒｕ構造のキャップ層を備えたＭＴＪ素子（比較例）のｄＲ／Ｒが４０．８％であるのに対して、ＮｉＦｅＨｆインナー層を含むキャップ層を備えたＭＴＪ素子（本実施例）のｄＲ／Ｒ値は、表３の列２〜列５の例において５０％を超えている。これらの結果は、低磁化ＮｉＦｅＨｆインナー層を含むキャップ層が、フリー層とキャップ層との間にあるデッド層の削減によるｄＲ／Ｒ値の大幅な増加に関与しているということを示している。表３の列４では、５６．２％のｄＲ／Ｒ値が達成されている。これは参考用ＭＴＪ素子（比較例）に対して３８％も向上しており、今まで報告されているパーマロイよりなるフリー層を備えたＡｌＯｘ−ＭＴＪ素子の中でもっとも高いｄＲ／Ｒ値である。他に重要な検討材料として、参考用ＭＴＪ素子のＲＡ値が９５０[Ω・μｍ2]であるのに対して、３００Ｗ／３００Ｗで同時並行スパッタされたキャップ層（列１）のＲＡ値は７４８[Ω・μｍ2]と非常に低いことが挙げられる。低いＲＡ値もまた、トンネルバリア層とフリー層の間の境界をよりはっきりさせるためにフリー層から酸素原子を抽出することができるＮｉＦｅＨｆインナー層に起因するものである。上述したように、ＮｉＦｅＨｆインナー層を含むキャップ層の酸素吸着能力は、その高い酸化電位に起因して、他の周知の材料よりも高い。
本発明の利点は、低磁化ＮｉＦｅＨｆインナー層を備えたＭＴＪ素子を採用することにより、ｄＲ／Ｒの飛躍的な向上と、高速ＭＲＡＭデバイス等にとって満足できるＲＡ値とが達成できるということである。特に、ＮｉＦｅＨｆインナー層は、下層のＮｉＦｅまたはＣｏＦｅＢ／ＮｉＦｅよりなるフリー層から酸素を除去する強力な酸素吸着層として機能することにより、トンネルバリア層とＮｉＦｅフリー層の境界をよりはっきりさせる。さらに、ＮｉＦｅＨｆインナー層は、フリー層とキャップ層の間にあるデッド層の大きさを大幅に減少することにより、より高いｄＲ／Ｒ値を実現することができる。フリー層とキャップ層の格子整合は、ＮｉＦｅＨｆインナー層におけるＦｅ含有量が隣接するＮｉＦｅフリー層のＦｅ含有量と実質的に同様な場合に特に向上する。また、ＭｇＯトンネルバリア層を備えたＭＴＪ素子におけるＮｉＦｅＨｆインナー層で覆われたフリー層は、負のＨｉｎ値を生じる。負のＨｉｎ値によって、正のＨｉｎ値を持つＭＴＪ素子（典型的なＲｕ層で覆われたフリー層を備えたＭＴＪ素子）よりも確実に高いｄＲ／Ｒ値を得ることができる。なお、磁歪は測定しなかったが、ＮｉＦｅフリー層とＮｉＦｅＨｆインナー層とのより良い格子整合により、フリー層上にＲｕ層が形成された一般的なＭＴＪ素子よりも低い磁歪λｓが得られると考えられる。ＮｉＦｅターゲットとＨｆターゲットの同時並行スパッタリングにより、ＮｉＦｅＨｆインナー層のＨｆ含有量を変化させることができ、キャップ層の組成を、ＴＭＲまたはＭＲＡＭへの応用例においてＭＴＪ性能が向上する組成となるようにすることができる。
以上、いくつかの実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。
本発明の第１の実施の形態におけるＭＲＡＭ用途のＭＴＪ素子の一製造工程を表す断面図である。 図１に続く工程を示す断面図である。 ＭＲＡＭアレイを上から見たときの状態を示す平面図である。 本発明の第２の実施の形態におけるＴＭＲ読出ヘッド用途のＭＴＪ素子の一製造工程を表す断面図である。 図４に続く工程を示す断面図である。 従来のＭＴＪ素子を示す断面図である。
符号の説明
３６…ＭＲＡＭセル構造、３８…基板、３９，４１，５８…絶縁層、４０…ワード線、４２，６６…シード層、４３…導電層、４４…キャップ層、４５…下部導電層、４６…シード層、４７，６７…反強磁性層、４８，６８…ピンド層、４９，６９…トンネルバリア層、５０，７０…フリー層、５１，７１…ＮｉＦｅＨｆインナー層、５２，７２…（Ｔａ）中間層、５３，７３…（Ｒｕ）アウター層、５４，７４…キャップ層、５７…ビット線、６０…ＴＭＲ読出ヘッド、６２…下部シールド、６４…シールドキャップ層、７５…上部シールド。

Claims (20)

  1. 磁気デバイスの上部導電層と下部導電層との間に設けられた磁気トンネル接合（ＭＴＪ）素子であって、
    フリー層の上に形成された低磁化ＮｉＦｅＨｆ（ニッケル鉄ハフニウム）層を含んで構成された複合キャップ層を備えた
    ことを特徴とする磁気トンネル接合素子。
  2. 前記磁気デバイスが、ＮｉＦｅ（ニッケル鉄）からなるフリー層を有するＭＲＡＭ（磁気ランダムアクセスメモリ）素子、またはＦｅＣｏ（鉄コバルト）層もしくはＦｅＣｏＢ（鉄コバルトボロン）層の上にＮｉＦｅ層を積層してなるフリー層を有するＴＭＲ（トンネル磁気抵抗効果）読出ヘッドであり、かつ、前記低磁化ＮｉＦｅＨｆ層が前記フリー層のうちのＮｉＦｅ層の上に形成されている
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  3. 前記複合キャップ層は、
    前記低磁化ＮｉＦｅＨｆ層の上に形成されたＴａ（タンタル）層と、
    このＴａ層の上に形成されたＲｕ（ルテニウム）層と
    を含むことを特徴とする請求項１に記載の磁気トンネル接合素子。
  4. 前記下部導電層の上に順に積層されたシード層、反強磁性（ＡＦＭ）層、ピンド層およびトンネルバリア層をさらに備え、
    前記トンネルバリア層の上に前記フリー層が形成されている
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  5. 前記トンネルバリア層は、ＡｌＯｘ（酸化アルミニウム）、ＡｌＴｉＯｘ（アルミニウムチタン酸化物）、またはＭｇＯ（酸化マグネシウム）からなり、前記フリー層はＮｉＦｅからなる
    ことを特徴とする請求項４に記載の磁気トンネル接合素子。
  6. 前記トンネルバリア層はＭｇＯからなり、前記フリー層はＦｅＣｏＢ層の上にＮｉＦｅ層を積層してなる積層構造を有する
    ことを特徴とする請求項４に記載の磁気トンネル接合素子。
  7. 前記低磁化ＮｉＦｅＨｆ層は１ｎｍから５ｎｍの膜厚を有する
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  8. 前記低磁化ＮｉＦｅＨｆ層のＦｅ含有量および前記ＮｉＦｅからなるフリー層のＦｅ含有量は、いずれも８原子％から２１原子％である
    ことを特徴とする請求項２に記載の磁気トンネル接合素子。
  9. 基板上に磁気トンネル接合素子を形成する方法であって、
    磁気トンネル接合積層構造の一部をなすフリー層を形成するステップ（ａ）と、
    前記フリー層の上に、ＮｉＦｅＨｆインナー層を有する低磁化複合キャップ層を形成するステップ（ｂ）と
    を含み、
    前記ステップ（ｂ）において、前記ＮｉＦｅＨｆインナー層を前記フリー層に接するように形成する
    ことを特徴とする磁気トンネル接合素子の形成方法。
  10. 前記基板をＭＲＡＭ構造の下部導電体またはＴＭＲ読出ヘッドの下部シールドとし、
    前記磁気トンネル接合積層構造を、前記基板上に順に形成された、シード層、反強磁性層、ピンド層およびトンネルバリア層を含むように形成し、かつ、
    前記フリー層を前記トンネルバリア層の上に形成する
    ことを特徴とする請求項９に記載の磁気トンネル接合素子の形成方法。
  11. 前記フリー層をＮｉＦｅにより形成し、前記トンネルバリア層をＡｌＯｘ、ＡｌＴｉＯｘまたはＭｇＯにより形成する
    ことを特徴とする請求項１０に記載の磁気トンネル接合素子の形成方法。
  12. ＦｅＣｏＢａ層を含むように前記フリー層を形成し、前記トンネルバリア層をＭｇＯにより形成する
    ことを特徴とする請求項１０に記載の磁気トンネル接合素子の形成方法。
  13. 複数のチャンバを有する低圧スパッタ成膜システムを用いて前記磁気トンネル接合積層構造のすべての層を形成し、２つのターゲットを同時並行スパッタ（co-sputtering ）することが可能なチャンバ内で前記ステップ（ｂ）を行う
    ことを特徴とする請求項９に記載の磁気トンネル接合素子の形成方法。
  14. ＮｉＦｅターゲットとＨｆターゲットとを並行スパッタすることにより、ＮｉＦｅからなるフリー層の上に前記ＮｉＦｅＨｆインナー層を形成する
    ことを特徴とする請求項１３に記載の磁気トンネル接合素子の形成方法。
  15. １００ワットから３００ワットのフォワードパワー（forward power）をＨｆターゲットに印加すると共に、２００ワットから６００ワットのフォワードパワーをＮｉＦｅターゲットに印加することにより、前記ＮｉＦｅＨｆインナー層を成膜する
    ことを特徴とする請求項１４に記載の磁気トンネル接合素子の形成方法。
  16. ＮｉＦｅターゲットのＦｅ含有量は、ＮｉＦｅからなる前記フリー層のＦｅ含有量と等しく８原子％から２１原子％であり、前記ＮｉＦｅＨｆインナー層の膜厚は１ｎｍから５ｎｍである
    ことを特徴とする請求項１４に記載の磁気トンネル接合素子の形成方法。
  17. 前記低磁化複合キャップ層が、前記ＮｉＦｅＨｆインナー層の上に設けられるＴａ層と、このＴａ層の上に設けられるＲｕ層とを含むようにする
    ことを特徴とする請求項９に記載の磁気トンネル接合素子の形成方法。
  18. すべての層を形成したのち、１０7 ／４π［Ａ／ｍ］（＝１００００［Ｏｅ］）の磁界を印加しつつ５時間にわたって所定の温度下で前記磁気トンネル接合積層構造をアニールするステップをさらに含み、
    前記トンネルバリア層をＡｌＯｘで形成する場合には、前記所定の温度を２５０°Ｃから２８０°Ｃとし、
    前記トンネルバリア層をＭｇＯで形成する場合には、前記所定の温度を３００°Ｃから３５０°Ｃとする
    ことを特徴とする請求項１０に記載の磁気トンネル接合素子の形成方法。
  19. 前記Ｈｆターゲットに印加するフォワードパワーを上げることにより、前記ＮｉＦｅＨｆインナー層のＨｆ含有量を増加させ、これにより、前記低磁化複合キャップ層の酸素吸着能力を高める
    ことを特徴とする請求項１４に記載の磁気トンネル接合素子の形成方法。
  20. 前記ＮｉＦｅＨｆインナー層の膜厚を変化させることにより、磁気トンネル接合素子のMR比（ｄＲ／Ｒ）、接合面積抵抗値（ＲＡ）および磁歪の値を調整する
    ことを特徴とする請求項１６に記載の磁気トンネル接合素子の形成方法。
JP2007199432A 2006-07-31 2007-07-31 磁気トンネル接合素子およびその形成方法 Active JP5346453B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/496,691 US7595520B2 (en) 2006-07-31 2006-07-31 Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US11/496,691 2006-07-31

Publications (2)

Publication Number Publication Date
JP2008034857A true JP2008034857A (ja) 2008-02-14
JP5346453B2 JP5346453B2 (ja) 2013-11-20

Family

ID=38686715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199432A Active JP5346453B2 (ja) 2006-07-31 2007-07-31 磁気トンネル接合素子およびその形成方法

Country Status (5)

Country Link
US (2) US7595520B2 (ja)
EP (1) EP1885006B1 (ja)
JP (1) JP5346453B2 (ja)
AT (1) ATE451725T1 (ja)
DE (1) DE602007003641D1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009110119A1 (ja) * 2008-03-06 2009-09-11 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
JP2009252342A (ja) * 2008-04-02 2009-10-29 Headway Technologies Inc 複合シード層およびこれを有する磁気再生ヘッド、ならびにｔｍｒセンサおよびｃｃｐ−ｃｐｐ−ｇｍｒセンサの形成方法
JP2013243378A (ja) * 2009-07-13 2013-12-05 Seagate Technology Llc 磁気積層体設計
WO2014168012A1 (ja) * 2013-04-10 2014-10-16 日本電気株式会社 半導体装置及びその製造方法
WO2015038240A1 (en) * 2013-09-10 2015-03-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408747B2 (en) * 2005-02-01 2008-08-05 Hitachi Global Storage Technologies Netherlands B.V. Enhanced anti-parallel-pinned sensor using thin ruthenium spacer and high magnetic field annealing
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
JP4862564B2 (ja) * 2006-08-30 2012-01-25 Ｔｄｋ株式会社 トンネル型磁気検出素子およびその製造方法
JP2008078378A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
US7672093B2 (en) * 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
JP5003109B2 (ja) * 2006-11-14 2012-08-15 富士通株式会社 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ
US7920363B2 (en) * 2006-12-22 2011-04-05 Hitachi Global Storage Technologies Netherlands B.V. TMR sensor having magnesium/magnesium oxide tunnel barrier
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
TWI330366B (en) * 2007-02-07 2010-09-11 Ind Tech Res Inst Magnetic memory device
US7663131B2 (en) 2007-03-08 2010-02-16 Magic Technologies, Inc. SyAF structure to fabricate Mbit MTJ MRAM
JP2008227297A (ja) * 2007-03-14 2008-09-25 Tdk Corp トンネル型磁気検出素子及びその製造方法
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20090122450A1 (en) * 2007-11-08 2009-05-14 Headway Technologies, Inc. TMR device with low magnetostriction free layer
US7820455B2 (en) * 2008-03-31 2010-10-26 Hitachi Global Storage Technologies Netherlands B.V. Method for manufacturing a tunnel junction magnetoresistive sensor with improved performance and having a CoFeB free layer
US8724264B2 (en) * 2008-09-04 2014-05-13 Tdk Corporation Thin film magnetic head, magnetic head slider, head gimbal assembly, head arm assembly, magnetic disk device and method of manufacturing thin film magnetic head
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US8169753B2 (en) * 2008-11-21 2012-05-01 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane (CPP) read sensor with ferromagnetic amorphous buffer and polycrystalline seed layers
US20100148167A1 (en) * 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US7808027B2 (en) * 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US20100213073A1 (en) * 2009-02-23 2010-08-26 International Business Machines Corporation Bath for electroplating a i-iii-vi compound, use thereof and structures containing same
US8218271B2 (en) * 2009-07-22 2012-07-10 Hitachi Global Storage Technologies Netherlands B.V. TMR sensor with a multilayered reference layer
US7919407B1 (en) * 2009-11-17 2011-04-05 Magic Technologies, Inc. Method of high density field induced MRAM process
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8922956B2 (en) 2010-06-04 2014-12-30 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
US8427791B2 (en) 2010-11-23 2013-04-23 HGST Netherlands B.V. Magnetic tunnel junction having a magnetic insertion layer and methods of producing the same
US8541247B2 (en) * 2010-12-20 2013-09-24 Seagate Technology Llc Non-volatile memory cell with lateral pinning
US8786036B2 (en) 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
US8568602B2 (en) * 2011-01-19 2013-10-29 HGST Netherlands B.V. Method of manufacturing a magnetic read sensor having a low resistance cap structure
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US9159908B2 (en) 2011-05-05 2015-10-13 Headway Technologies, Inc. Composite free layer within magnetic tunnel junction for MRAM applications
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US10553785B2 (en) 2012-04-20 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory device and method of making same
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US8797688B2 (en) 2012-11-30 2014-08-05 HGST Netherlands B.V. Fill-in contact layer for slider air bearing surface protective coating
US9275713B2 (en) * 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same
US20140295579A1 (en) * 2013-03-29 2014-10-02 T3Memory, Inc. Method of patterning mtj stack
KR102105078B1 (ko) 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
US9203017B2 (en) 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US8958180B1 (en) 2013-08-28 2015-02-17 HGST Netherlands, B.V. Capping materials for magnetic read head sensor
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US8953284B1 (en) * 2013-11-20 2015-02-10 HGST Netherlands B.V. Multi-read sensor having a narrow read gap structure
KR102214798B1 (ko) 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9559296B2 (en) 2014-07-03 2017-01-31 Samsung Electronics Co., Ltd. Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
US9330692B2 (en) 2014-07-25 2016-05-03 HGST Netherlands B.V. Confinement magnetic cap
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9647204B2 (en) 2014-12-05 2017-05-09 International Business Machines Corporation Spin torque MRAM based on Co, Ir synthetic antiferromagnetic multilayer
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9490164B1 (en) 2015-06-23 2016-11-08 International Business Machines Corporation Techniques for forming contacts for active BEOL
US9537088B1 (en) * 2015-07-13 2017-01-03 Micron Technology, Inc. Magnetic tunnel junctions
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
US10141498B2 (en) 2015-12-10 2018-11-27 Everspin Technologies, Inc. Magnetoresistive stack, seed region thereof and method of manufacturing same
US20170221506A1 (en) * 2016-02-02 2017-08-03 Seagate Technology Llc Thin Data Reader Cap
US10008224B2 (en) * 2016-03-11 2018-06-26 Western Digital Technologies, Inc. Magnetic read head with floating trailing shield
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
JP2018056389A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果素子
US10741417B2 (en) 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming interconnect structure
US10622047B2 (en) * 2018-03-23 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11239413B2 (en) 2018-10-31 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
US11009570B2 (en) * 2018-11-16 2021-05-18 Samsung Electronics Co., Ltd. Hybrid oxide/metal cap layer for boron-free free layer
US11125840B2 (en) 2020-02-18 2021-09-21 Western Digital Technologies, Inc. Ultra-low RA and high TMR magnetic sensor with radiation reflective lead
KR20220125050A (ko) * 2021-03-04 2022-09-14 삼성전자주식회사 자기터널접합 소자, 자기터널접합 소자를 포함하는 메모리 장치, 및 자기터널접합 소자의 제조 방법
KR20220161605A (ko) 2021-05-27 2022-12-07 삼성전자주식회사 자기 기억 소자

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326104A (ja) * 1996-04-01 1997-12-16 Tdk Corp 磁気ヘッド
JP2001052317A (ja) * 1999-06-25 2001-02-23 Internatl Business Mach Corp <Ibm> スピン・バルブ・センサを備えた磁気読取りヘッド、磁気ヘッド組立体、これらの作成方法および磁気ディスク・ドライブ
JP2001352112A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
JP2003198003A (ja) * 2001-12-27 2003-07-11 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2003338644A (ja) * 2001-11-19 2003-11-28 Alps Electric Co Ltd 磁気検出素子及びその製造方法
JP2004335931A (ja) * 2003-05-12 2004-11-25 Alps Electric Co Ltd Ｃｐｐ型巨大磁気抵抗効果素子
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP2005203701A (ja) * 2004-01-19 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2006005356A (ja) * 2004-06-15 2006-01-05 Headway Technologies Inc 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド
WO2006054469A1 (ja) * 2004-11-22 2006-05-26 Nec Corporation 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
JP2006156957A (ja) * 2004-12-01 2006-06-15 Ind Technol Res Inst 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法
JP2006190838A (ja) * 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
JP2006245229A (ja) * 2005-03-02 2006-09-14 Alps Electric Co Ltd 磁気検出素子及びその製造方法
JP2007005555A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686071B2 (en) * 2000-06-06 2004-02-03 Matsushita Electric Industrial Co., Ltd. Magnetic recording medium and magnetic recording apparatus using the same
US6574079B2 (en) * 2000-11-09 2003-06-03 Tdk Corporation Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys
JP2003208710A (ja) * 2002-01-15 2003-07-25 Fuji Photo Film Co Ltd 磁気記録媒体
JP2003318762A (ja) 2002-04-22 2003-11-07 Nagoya Industrial Science Research Inst イメージ信号キャンセル型ヘテロダイン受信方式
JP2003318462A (ja) 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリ
JP3699954B2 (ja) * 2002-10-25 2005-09-28 株式会社東芝 磁気メモリ
US6903909B2 (en) * 2002-11-01 2005-06-07 Hewlett-Packard Development Company, L.P. Magnetoresistive element including ferromagnetic sublayer having smoothed surface
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
JP2004221302A (ja) * 2003-01-15 2004-08-05 Alps Electric Co Ltd 磁気検出素子
US7122852B2 (en) * 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US20050271799A1 (en) * 2004-06-02 2005-12-08 Fuji Photo Film Co., Ltd. Method for producing magnetic recording medium
US7405011B2 (en) * 2004-06-30 2008-07-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic recording media for tilted recording
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7479394B2 (en) 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
US7528457B2 (en) * 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326104A (ja) * 1996-04-01 1997-12-16 Tdk Corp 磁気ヘッド
JP2001052317A (ja) * 1999-06-25 2001-02-23 Internatl Business Mach Corp <Ibm> スピン・バルブ・センサを備えた磁気読取りヘッド、磁気ヘッド組立体、これらの作成方法および磁気ディスク・ドライブ
JP2001352112A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
JP2003338644A (ja) * 2001-11-19 2003-11-28 Alps Electric Co Ltd 磁気検出素子及びその製造方法
JP2003198003A (ja) * 2001-12-27 2003-07-11 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2004335931A (ja) * 2003-05-12 2004-11-25 Alps Electric Co Ltd Ｃｐｐ型巨大磁気抵抗効果素子
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP2005203701A (ja) * 2004-01-19 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2006005356A (ja) * 2004-06-15 2006-01-05 Headway Technologies Inc 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド
WO2006054469A1 (ja) * 2004-11-22 2006-05-26 Nec Corporation 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
JP2006156957A (ja) * 2004-12-01 2006-06-15 Ind Technol Res Inst 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法
JP2006190838A (ja) * 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
JP2006245229A (ja) * 2005-03-02 2006-09-14 Alps Electric Co Ltd 磁気検出素子及びその製造方法
JP2007005555A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7012001563; Ｍ．　Ｎａｇａｍｉｎｅ，　外１１名: 'Ｃｏｎｃｅｐｔｕａｌ　ｍａｔｅｒｉａｌ　ｄｅｓｉｇｎ　ｆｏｒ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｅｌｉｎｇ　ｊｕｎｃｔｉｏｎ　ｃａｐ　ｌａｙｅｒｆｏｒ　ｈｉｇｈ　ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ　ｒａｔｉｏ' Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ Ｖｏｌ．　９９, 20030425, ０８Ｋ７０３-１〜３ *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009110119A1 (ja) * 2008-03-06 2011-07-14 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
WO2009110119A1 (ja) * 2008-03-06 2009-09-11 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
US9680088B2 (en) 2008-03-06 2017-06-13 Iii Holdings 3, Llc Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
JP2009252342A (ja) * 2008-04-02 2009-10-29 Headway Technologies Inc 複合シード層およびこれを有する磁気再生ヘッド、ならびにｔｍｒセンサおよびｃｃｐ−ｃｐｐ−ｇｍｒセンサの形成方法
JP2013243378A (ja) * 2009-07-13 2013-12-05 Seagate Technology Llc 磁気積層体設計
JPWO2014168012A1 (ja) * 2013-04-10 2017-02-16 日本電気株式会社 半導体装置及びその製造方法
WO2014168012A1 (ja) * 2013-04-10 2014-10-16 日本電気株式会社 半導体装置及びその製造方法
WO2015038240A1 (en) * 2013-09-10 2015-03-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9691817B2 (en) 2013-09-10 2017-06-27 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9553259B2 (en) 2015-05-05 2017-01-24 Micron Technology, Inc. Magnetic tunnel junctions
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions

Also Published As

Publication number Publication date
DE602007003641D1 (de) 2010-01-21
EP1885006A1 (en) 2008-02-06
ATE451725T1 (de) 2009-12-15
US7595520B2 (en) 2009-09-29
US20090325319A1 (en) 2009-12-31
US20080023740A1 (en) 2008-01-31
US8378330B2 (en) 2013-02-19
JP5346453B2 (ja) 2013-11-20
EP1885006B1 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP5346453B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
US9455400B2 (en) Magnetic tunnel junction for MRAM applications
KR101142820B1 (ko) ＭＴＪ 디바이스의 ｄＲ／Ｒ을 향상시키기 위한 새로운캡핑 구조체
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
US8269292B2 (en) Magnetic tunnel junction (MTJ) to reduce spin transfer magnetizaton switching current
US8736004B2 (en) Magnetic tunnel junction for MRAM applications
US7497007B2 (en) Process of manufacturing a TMR device
US9159908B2 (en) Composite free layer within magnetic tunnel junction for MRAM applications
KR20100081835A (ko) 자기 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5346453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250