BR112013001584B1 - dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético - Google Patents

dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético Download PDF

Info

Publication number
BR112013001584B1
BR112013001584B1 BR112013001584A BR112013001584A BR112013001584B1 BR 112013001584 B1 BR112013001584 B1 BR 112013001584B1 BR 112013001584 A BR112013001584 A BR 112013001584A BR 112013001584 A BR112013001584 A BR 112013001584A BR 112013001584 B1 BR112013001584 B1 BR 112013001584B1
Authority
BR
Brazil
Prior art keywords
lines
random access
access memory
magnetic random
line
Prior art date
Application number
BR112013001584A
Other languages
English (en)
Other versions
BR112013001584A2 (pt
Inventor
Zinoni Carl
Allenspach Rolf
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of BR112013001584A2 publication Critical patent/BR112013001584A2/pt
Publication of BR112013001584B1 publication Critical patent/BR112013001584B1/pt

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético o dispositivo de memória de acesso aleatório magnético (mram) têm linhas de palavras de leitura, linhas de palavras de escrita, linhas de bit, e uma pluralidade de células de bits de memória sendo interligadas através de linhas de texto de leitura, as linhas da palavra escrita e as linhas de bits, cada uma das células de bit da memória que têm um elemento de camada ferromagnética fixo e um elemento de camada ferromagnética livre separados por um elemento dielétrico de barreira de túnel, em que cada uma das linhas de palavras de escrita e um respectivo número de elementos livres de camada ferromagnética são formadas como uma única linha ferromagnética, contínua.

Description

(54) Título: DISPOSITIVO DE MEMÓRIA DE ACESSO ALEATÓRIO MAGNÉTICO E MÉTODO PARA PRODUZIR UM DISPOSITIVO DE MEMÓRIA DE ACESSO ALEATÓRIO MAGNÉTICO (51) Int.CI.: H01L 27/22; H01L 43/08; H01L 43/12; B82Y 25/00; G11C 11/16.
(30) Prioridade Unionista: 30/06/2010 EP 10168021.3.
(73) Titular(es): INTERNATIONAL BUSINESS MACHINES CORPORATION.
(72) Inventor(es): ROLF ALLENSPACH; CARL ZINONI.
(86) Pedido PCT: PCT IB2011052491 de 08/06/2011 (87) Publicação PCT: WO 2012/001555 de 05/01/2012 (85) Data do Início da Fase Nacional: 02/01/2013 (57) Resumo: DISPOSITIVO DE MEMÓRIA DE ACESSO ALEATÓRIO MAGNÉTICO E MÉTODO PARA PRODUZIR UM DISPOSITIVO DE MEMÓRIA DE ACESSO ALEATÓRIO MAGNÉTICO - O dispositivo de memória de acesso aleatório magnético (MRAM) têm linhas de palavras de leitura, linhas de palavras de escrita, linhas de bit, e uma pluralidade de células de bits de memória sendo interligadas através de linhas de texto de leitura, as linhas da palavra escrita e 10 as linhas de bits, cada uma das células de bit da memória que têm um elemento de camada ferromagnética fixo e um elemento de camada ferromagnética livre separados por um elemento dielétrico de barreira de túnel, em que cada uma das linhas de palavras de escrita e um respectivo número de 15 elementos livres de camada ferromagnética são formadas como uma única linha ferromagnética, contínua.
DISPOSITIVO DE MEMÓRIA DE ACESSO ALEATÓRIO MAGNÉTICO E MÉTODO PARA PRODUZIR UM DISPOSITIVO DE MEMÓRIA DE ACESSO ALEATÓRIO MAGNÉTICO
A invenção refere-se a um dispositivo de Memória de Acesso Aleatório magnético (MRAM), e a um método para a produção de um dispositivo de MRAM.
ANTECEDENTES DA INVENÇÃO
Uma MRAM não volátil está adaptada para armazenar informações na magnetização de uma matriz de células de bits de memória. Tal dispositivo MRAM ou MRAM convencional consiste de uma matriz bidimensional de junções túnel magnético (MTJ), as células de bit de memória, interligados através de linhas de palavras e linhas de bits. Um MTJ convencional consiste em duas camadas ferromagnéticas separadas por uma camada de barreira de túnel dielétrico. Uma destas duas camadas ferromagnéticas funciona como um ímã permanente, a chamada camada ferromagnético fixa ou uma camada fixa. Por outro lado, a magnetização da outra camada, a chamada camada de magnetização livre ou camada livre, pode ser rodada por aplicação de um campo magnético externo, por exemplo. A resistência de magneto de túnel do MTJ depende do alinhamento relativo da magnetização da camada livre e da camada fixa. Para dirigir a uma única célula de bit de memória durante uma operação de leitura, um esquema de seleção unidimensional pode ser utilizado (ver a referência [1]). Por exemplo, uma operação de leitura é realizada por medição da resistência elétrica de uma célula de bit de memória.
Uma arquitetura alternativa para a leitura das referidas células de bits de memória consiste em conectar cada célula de memória de bit na matriz usando linhas de bit e linhas de texto. Tal esquema é descrito na referência [2], por exemplo. Além disso, na referência [3], uma avaliação dos efeitos da radiação de dispositivos MRAM é descrita.
Além disso, referindo-se à referência [4], a escrita assistida termicamente num dispositivo de MRAM é mostrada. Na referência [5], são discutidas as paredes de domínios magnéticos em geometrias constrangidas.
Além disso, o documento US 2005/0242384 Al descreve um dispositivo de memória magnética que compreende um elemento de efeito de magneto-resistência que é fornecido em um cruzamento entre uma primeira linha de escrita e uma segunda linha de escrita. Além disso, o elemento de efeito magneto-resistência tem um eixo simples que se estende numa direção de extensão da primeira linha de escrita, e uma primeira camada condutora para ligação elétrica para o elemento de efeito magneto-resistência, a primeira camada condutora que tem lados que estão na lave com os lados do elemento de efeito magneto-resistência.
Além disso, o documento US 7,245,524 B2 descreve um dispositivo de memória magnética, incluindo uma primeira fiação de gravação que se estende numa primeira direção, uma segunda fiação de gravação que se estende numa segunda direção diferente da primeira direção, e um elemento magneto-resistivo, o qual está disposto em uma interseção entre a primeira e a segunda fiações de gravação, tem uma camada fixa, uma camada de gravação, e uma camada resistiva magnética intercalada entre a camada fixa e a camada de gravação, e tem um eixo de magnetização fácil, obliquamente em relação à primeira e segunda direções, a camada de gravação que inclui uma primeira camada ferromagnética, uma segunda camada ferromagnética, e uma primeira camada não magnética intercalada entre a primeira e a segunda camadas ferromagnéticas, na qual a primeira magnetização da primeira camada ferromagnética e segunda magnetização da segunda camada ferromagnética são ferromagneticamente acopladas, e um acoplamento ferromagnético C constante de um acoplamento ferromagnético é 0,0001 erg / cm2 <C <0,2 erg / cm2.
SUMÁRIO DA INVENÇÃO
De acordo com um primeiro aspecto da invenção, um dispositivo de memória de acesso aleatório magnético (MRAM) é sugerido, o MRAM compreendendo linhas de palavras lidas, as linhas de palavras de escrita, as linhas de bit, e uma pluralidade de células de bit de memória a serem interligadas por intermédio das linhas de palavras de leitura, as linhas da palavra de escrita e as linhas de bits, cada uma das células de bits de memória que tenham um elemento de camada ferromagnética fixo e um elemento de camada ferromagnética livre separados por um elemento dielétrico de túnel de barreira, em que cada uma das linhas da palavra escrita e um respectivo número da livre ferromagnético de elementos de camada são formadas como uma única linha ferromagnética, contínua.
De acordo com um segundo aspecto da invenção, um método para a produção de um dispositivo de MRAM é fornecido, o método compreendendo as seguintes etapas:
fornecer de linhas de leitura de palavra, linhas de palavra escrita, e linhas de bit, proporcionar uma pluralidade de células de bit de memória, em que cada uma das células de bits de memória é proporcionada para ter um elemento de camada ferromagnético fixo e um elemento de camada ferromagnética livre sendo separadas por um elemento dielétrico de barreira de túnel, em que cada uma das linhas de palavras de gravação e um número respectivo dos elementos de camada ferromagnética livre são formados como uma única linha ferromagnética, contínua, e interligar as células de bits de memória através das linhas de texto de leitura, as linhas da palavra escrita e as linhas de bits.
Em algumas implementações, o dispositivo MRAM também pode ser chamada de dispositivo de MRAM híbrido (HMRAM) porque o dispositivo é uma mistura entre memória de rastreamento de corrida e MRAM clássico.
Assim, de acordo com algumas implementações, a presente HMRAM está adaptada para alcançar, ao mesmo tempo
seletividade de uma única célula e alta densidade de
embalagem, sem a utilização de um comutador de célula de
bits.
Além disso, de acordo com algumas implementações, a
presente célula HMRAM pode atingir um fator de enchimento de 4F2, em comparação com uma célula de MRAM convencional, que é maior do que 40F2 (ver referências [1] e [2]).
Além disso, de acordo com algumas implementações, a eliminação do respectivo comutador de seleção celular convencional pode simplificar a fabricação do dispositivo HMRAM e pode melhorar a uniformidade da barreira de túnel através da oscilação, reduzindo, assim, a célula de bit de memória de variação célula de bit dos valores de resistência.
Além disso, em algumas implementações, estados de magnetização metaestáveis na camada livre podem ser evitados, o que simplifica significativamente a geometria das células de memória e as estruturas de camadas magnéticas da respectiva célula de bit HMRAM. Além disso, o assim chamado problema de meia-seleção pode ser resolvido, sem uma arquitetura complexa. Por exemplo, o problema de meia-seleção é descrito na referência [6].
De acordo com algumas implementações, o método de seleção de gravação de duas dimensões pode ser também utilizado para a leitura do estado da respectiva célula de bit de memória. Inter alia, para atingir essa funcionalidade, no presente HMRAM, a linha de palavra escrita e a camada livre são mescladas em uma referida linha ferromagnética contínua. A este respeito, o elemento de camada livre no MTJ pode ser definido pela interseção da linha de bit e a linha de palavra escrita ferromagnética.
Além disso, em algumas implementações, o comutador de seleção de células pode ser substituída por uma linha de palavra de leitura que pode ser disposta em paralelo à linha de palavra de escrita.
Assim, de acordo com algumas implementações, com esta configuração da célula de bit de memória, um esquema de seleção bidimensional pode ser usado para ambas as operações de leitura e escrita.
De acordo com algumas implementações, há uma melhoria da tolerância da radiação do dispositivo de MRAM, devido à redução da área do chip coberta pela tecnologia CMOS, por exemplo, em especial porque os eventos de latch-up em componentes individuais CMOS são a causa principal de mau funcionamento do dispositivo em ambientes de radiação, tal como descrito em [3].
A presente célula de bit de HMRAM pode ser diferente a partir de uma célula de bits MRAM convencional na concepção do elemento de camada livre, que é fundida na linha de palavra de escrita de modo a formar uma única tira contínua de material ferromagnético. Devido à anisotropia de forma, a magnetização na linha de palavra de escrita pode ser paralela ao eixo da linha de palavra de escrita e paralela ou anti-paralela à magnetização fixa da parte ferromagnética da parte inferior da célula. Se, por exemplo, a linha de palavra de gravação é iniciada em uma orientação paralela, o túnel de magneto-resistência resultante é baixo. Para mudar para o estado de alta resistência, a magnetização sob a linha de bit pode ter de ser rodado em 180 graus para alinhamento com o campo magnético gerado por um pulso de corrente que viaja na linha de bit. Para alcançar a seletividade de única célula, o campo provocado pelo pulso de corrente não pode ser suficiente para rodar a magnetização sob a linha de bit. Um segundo pulso de corrente que viaja na linha de palavra escrita pode aquecer o material ferromagnético através de dissipação de energia elétrica. Assim, o campo de limiar para conseguir a magnetização pode ser reduzido. Apenas a célula de bit de memória localizada na interseção da linha de palavra de escrita e a linha de bit pode estar sujeita aos efeitos combinados da temperatura elevada e o campo magnético de modo que a magnetização pode alinhar no campo. Em comparação com um sistema de escrita convencional em que o campo de comutação é atingido pela soma vetorial dos dois campos gerados pelas palavras e linhas de bit ortogonais, o presente sistema pode evitar o problema de semi-seleção discutido acima, em que as células na mesma linha são fáceis de trocar por causa da propagação inevitável em campos de comutação.
À medida que a magnetização é rodada, duas paredes de domínio são nucleadas e fixadas nas extremidades da linha de bit. As paredes de domínio podem ser fixadas em constrições na linha de palavra escrita. A geometria do presente dispositivo de HMRAM pode ser tal que um potencial de fixação suficiente é exercida sobre as paredes de domínio, mas, da mesma forma, que as paredes de domínios podem também Depin no campo oposto novamente.
Em algumas implementações, a distância mínima entre duas linhas de bit pode ser dada por, pelo menos, o dobro da largura da parede de domínio. Enquanto em materiais magnéticos macios, tais como a largura da parede de domínio de equilíbrio permalloy pode ser tão grande quanto vários 100 nm, referindo-se a referência [5], uma parede restrita pode ter uma extensão tipicamente da largura geométrica da constrição. Além disso, uma transição a partir do estado de alta resistência de volta para o estado de baixa resistência pode ser obtida de uma forma semelhante, exceto que a polaridade do pulso de corrente que viaja na linha de bit pode ter invertida.
Numa concretização, o MRAM ainda pode ter elementos de camada de dielétrico, cada um dos elementos da camada de dielétrico sendo disposto entre um respectivo das linhas de bit e a linha contínua ferromagnética para formar um elemento capacitivo.
Em uma outra concretização, o dito elemento capacitivo pode ser configurado para formar um isolante em operações de escrita.
Assim, porque o elemento capacitivo pode formar um isolante em operações de escrita, nenhuma corrente pode fluir na operação de escrita entre a linha de bit e a linha de palavra de escrita, vantajosamente.
Em uma outra concretização, o dito elemento capacitivo pode ser configurado de modo a formar um condutor em operações de leitura.
Porque o elemento capacitivo podem formar um condutor nas operações de leitura, uma corrente pode fluir a partir da linha pouco mais a linha de escrita de texto e da célula bit de memória selecionada para a linha de palavra de leitura. Assim, a célula de memória selecionada pode ser lida.
Em uma outra concretização, o dito elemento capacitivo pode ser configurado para formar um isolante em operações de escrita e de modo a formar um condutor em operações de leitura.
Assim, o dito elemento capacitivo descrito pode ter uma função dupla na dependência da operação, ou seja, a operação de leitura ou a operação de escrita.
Em uma outra concretização, as células de bits da memória pode ser disposto por baixo de uma respectiva uma das linhas de palavras de escrita, referida respectiva uma das linhas de palavras de gravação e os elementos de camada ferromagnética livres das células de bits de memória sendo formadas como uma única linha ferromagnética, contínua.
Em uma outra concretização, as células de bit de memória são dispostas como uma matriz com linhas e colunas, em que as células de bit de memória dispostas em uma linha pode ser ligada a uma linha de palavra de escrita, em que a referida uma linha de palavra de gravação e os elementos de camada ferromagnética livre as referidas células de bit de memória em uma fileira são formadas como uma única linha ferromagnética, contínua.
Em uma outra concretização, o respectivo elemento de camada ferromagnética livre de cada uma das células de bits de memória é formado como uma parte da linha ferromagnética contínua, a parte sendo disposta numa zona de interseção da linha ferromagnética contínua e a respectiva linha de bit.
Em uma outra concretização, as linhas contínuas ferromagnéticas e as linhas de bit estão dispostas ortogonalmente entre si.
Em uma outra concretização, cada uma das respectivas linhas de palavras de leitura pode ser disposta em paralelo para uma respectiva linha ferromagnética contínua e configurado de tal modo que um esquema de seleção bidimensional pode ser aplicável para as operações de leitura e para as operações de escrita.
Vantajosa, por causa de um tal acordo entre as linhas de texto de leitura e as linhas de palavra que fazem parte da linha ferromagnética contínua, um esquema de seção bidimensional pode ser aplicável tanto para as operações de leitura e as operações de gravação.
Em uma outra concretização, as células de bit de memória podem ser dispostas em um arranjo bidimensional tendo linhas e colunas.
Em uma outra concretização, as células de bit de memória podem ser dispostas em um arranjo tridimensional tendo uma pluralidade de matrizes bidimensionais de células de bit de memória, referidas matrizes bidimensionais sendo empilhadas umas sobre as outras.
Usando as presentes células de HMRAM, um arranjo tridimensional de células MRAM é possível vantajosamente.
Em uma outra concretização, o elemento de camada ferromagnético fixo e o elemento de camada ferromagnética livre podem ser formados cada um por um material ferromagnético, por exemplo de NiFe, CofE, COFEB, ou MnFe. Além disso, os referidos materiais podem ser utilizados em diferentes razões de composição. MnFe pode ser utilizado em
estruturas de camadas múltiplas, como um
antiferromagnético.
Em uma outra concretização, o elemento de camada fixa
ferromagnético pode ser configurado para se comportar como
um ímã permanente.
Em uma outra concretização, o elemento de camada ferromagnética livre pode ser configurado para ser modificado mediante uma excitação pré-definido, tal como a aplicação de um campo magnético externo e temperatura.
Em uma outra concretização, o elemento de barreira dielétrica de túnel pode compreender MgO ou Al2O3.
Em uma outra concretização, o elemento de camada dielétrica pode compreender um material dielétrico de baixo K, por exemplo Sílica Nanoporosa, Hidrogensilsesquioxanes (HSQ), Teflon AF (Politetrafluoetileno ou PTFE), silicone Oxifluorido (EGF), ou material dielétrico de alto K, por exemplo, SiNx de alta K, Ta205, A1203, Zr02, e HF02, PZT.
Em uma outra concretização, a parede de domínio fixa sites são fornecidos numa respectiva periferia das zonas de interseção das linhas contínuas ferromagnéticos e as respectivas linhas de bit.
Em uma outra concretização, uma forma de cada um dos respectivos locais da parede de domínio de fixação está incorporada como uma forma curva ou uma forma poligonal. Em particular, a forma do respectivo local de fixação de parede de domínio pode ser triangular, retangular, pentagonal ou parabólica.
Em uma outra concretização, o tamanho de cada um dos respectivos locais de fixação da parede de domínio é configurado na dependência da geometria e / ou um material ferromagnético da linha contínua. A largura da parede de domínio pode depender das propriedades do material e da largura e espessura da linha contínua ferromagnética. Em particular, o tamanho do local de fixação pode ser proporcional à largura da parede de domínio, quando ele está localizado na seção do fio da linha ferromagnética contínua, em que não há constrição presente.
A seguir, concretizações exemplificativas da presente invenção são descritas com referência às figuras anexas. BREVE DESCRIÇÃO DAS FIGURAS
A Figura 1 mostra uma vista frontal de um diagrama de
blocos esquemático de uma concretização de um dispositivo
de MRAM híbrido;
A Figura 2 mostra uma vista lateral do diagrama de
blocos esquemático da concretização do dispositivo de MRAM híbrido da Figura 1;
A Figura 3 mostra uma vista de cima do diagrama de blocos esquemático da concretização do dispositivo de MRAM híbrido da Figura 1;
A Figura 4 mostra um diagrama de blocos esquemático de uma linha ferromagnética contínua, incluindo a funcionalidade de uma linha de palavra de escrita e uma série de elementos livres de camada ferromagnética;
A Figura 5 mostra um circuito equivalente de uma célula HMRAM das Figuras 1 a 3 configurado para operações de gravação;
A Figura 6 mostra um circuito equivalente da célula HMRAM das Figuras 1 a 3 configurada para operações de leitura; e
A Figura 7 mostra uma concretização de uma sequência de passos do método para produzir um dispositivo HMRAM.
Elementos semelhantes ou funcionalmente iguais nos valores foram atribuídos os mesmos sinais de referência salvo indicação em contrário.
DESCRIÇÃO DETALHADA DAS CONCRETIZAÇÕES PREFERENCIAIS
As Figuras 1 a 3 mostram diferentes vistas de um diagrama de blocos esquemático de uma concretização de um dispositivo de MRAM híbrido 10 (HMRAM). Em particular, a
Figura 1 mostra uma vista frontal, a Figura 2, uma vista lateral e a Figura 3, uma vista de cima do dispositivo HMRAM 10.
Sem perda de generalidade, o dispositivo de HMRAM 10 das Figuras 1-3 mostra apenas um extrato com três linhas de bit 21-23, três linhas de texto escrita 31-33, três linhas de texto de leitura 41-43 e três células de bits de memória 51-53.
Cada uma das células de bits de memória 51-53 compreende um elemento de camada ferromagnético fixo 61-63 e um elemento de camada ferromagnética livre 71-73. O elemento de camada ferromagnético fixo 61-63 e o elemento de camada ferromagnética livre 71-73 estão separados por um elemento de barreira dielétrica de túnel 81-83, respectivamente. Por exemplo, a célula de bit de memória esquerda 51 tem o elemento de camada ferromagnético fixo 61, o elemento de camada ferromagnética livre 71 e o elemento de barreira dielétrica de túnel 81.
O respectivo elemento de camada ferromagnético fixo 61-63 e o respectivo elemento de camada ferromagnética livre 71-73 são formados por um material ferromagnético. Exemplos para tal material ferromagnético são NiFe, Cofe, e COFEB. Os materiais ferromagnéticos do elemento de camada ferromagnético fixo 61-63 e o elemento de camada ferromagnética livre 71-73 podem ser iguais ou diferentes.
Cada um dos elementos de camada ferromagnética livres 61-63 está configurado para ser modificado mediante uma excitação predefinida. Exemplos para tal excitação podem ser uma aplicação de um campo magnético externo e temperatura.
Em particular, no que diz respeito à Figura 3, as células de bit de memória 51-53 podem ser dispostas como uma matriz com linhas e colunas. As células de bits de memória dispostas em uma linha, por exemplo, as células de bits de memória 51-53, estão conectadas a uma única linha de palavra escrita, ou seja, linha de palavra de escrita 31. A referida linha de palavra escrita 31 e os elementos da camada ferromagnética livres 71-73 dessas células bit de memória 51-53 da referida uma linha são formados como uma única e contínua linha ferromagnética 91. O mesmo pode aplicar-se às linhas contínuas ferromagnéticas adicionais 92 e 93.
Além disso, com respeito à Figura 3, sites de fixação de parede de domínio, exemplarmente referenciados pelo sinal de referência 130, são fornecidos em uma respectiva proximidades de áreas de interseção das linhas contínuas ferromagnéticas 91-93 e as respectivas linhas de bit 21-23. Particularmente, o tamanho de cada um dos respectivos locais de fixação da parede de domínio 130 está configurado na dependência da geometria e/ou um material da respectiva linha contínua ferromagnética 91-93.
Além disso, as referidas células de bit de memória 5153 podem ser dispostas num arranjo tridimensional tendo uma pluralidade de matrizes bidimensionais discutidas de células de bit de memória 51-53, em que as referidas matrizes bidimensionais podem ser empilhadas umas sobre as outras.
Além disso, entre cada uma das respectivas linhas de bit 21-23 e cada uma das respectivas linhas 91-93 ferromagnéticas contínuas, pode existir um elemento de camada dielétrica 101-103 para a formação de um elemento capacitivo entre a respectiva linha de bit 21-23 e a respectiva linha contínua ferromagnética 91-93. O dito elemento capacitivo formado pela referida camada dielétrica 101-103 pode ser adaptado para formar um isolador em operações de escrita e adaptado para formar um condutor em operações de leitura.
Por exemplo, com referência à Figura 1, a linha 31 e os elementos da camada ferromagnética livres 71-73 das células de bits de memória 51-53 dispostas debaixo da referida linha de palavra escrita 31 são formados como uma única linha contínua ferromagnética 91.
Além disso, com referência às Figura 1 e 2, cada uma das respectivas linhas de palavras de leitura 41-43 são dispostas em paralelo a cada uma das respectivas linhas contínuas ferromagnéticas 91-93 e configuradas de tal modo que um esquema de seleção bidimensional pode ser aplicável para as operações de leitura e para as operações de escrita do dispositivo de HMRAM 10. Por exemplo, a palavra de leitura linha 41 é disposta em paralelo com a linha contínua ferromagnética 91 e, assim, em paralelo com a linha 31 de palavra escrita como uma parte da referida linha contínua ferromagnética 91.
Além disso, com referência às Figura 1 e 2, uma camada de diodo 111-113 está disposta entre o elemento fixo de camada ferromagnética 61-63 e cada uma das respectivas linhas de palavras de leitura 41-43. A referida camada de diodo 111-113 pode ser adaptada para proporcionar um mecanismo de seleção para a respectiva célula de bit de memória 51-53. A utilização de uma tal camada de díodo ou díodos é conhecido a partir do documento US 7,245,524 B2.
A Figura 4 mostra um diagrama de blocos esquemático pormenorizado de uma linha contínua ferromagnética 91, incluindo a funcionalidade de uma linha de palavra de escrita 31 e um número de elementos ferromagnéticos livres 71-73. Em particular, a Figura 4 ilustra que a linha contínua ferromagnética 91 tem um número de diferentes seções compreendendo uma funcionalidade diferente.
As seções A, B, e E são dispostas por baixo de uma respectiva linha de bit 21-23 (ver Figura 3). Em contraste, as seções B e D não estão dispostas por baixo de qualquer linha de bit. Nas seções A, C e E, o respectivo elemento de camada ferromagnética livre 71-73 da respectiva célula de bit de memória 51-53 pode ser formado como uma parte da referida linha contínua ferromagnética 91 (Ver também a Figura 3).
As Figuras 5 e 6 mostram um circuito equivalente 200 de uma célula de HMRAM 10 das Figuras 1-3 configurado para operações de gravação e configurado para operações de leitura, respectivamente.
O circuito equivalente 200 da célula de HMRAM 10 ilustra o trajeto da corrente, durante uma operação de gravação e a operação de leitura, respectivamente. Os trajetos atuais 300 são impressos em negrito.
O circuito equivalente 200 das Figuras 5 e 6 tem uma linha de bits 210, uma linha de palavra de escrita 220, e uma linha de palavra de leitura 230.
No circuito equivalente 200, a respectiva célula de memória 51-53 das Figuras 1-3 com o elemento de camada fixa 61-63, o elemento de camada livre 71-73 e o elemento de barreira dielétrica túnel 81-83 é representado por um condensador 241-243 e uma resistência variável ligada em série 251-253. Por exemplo, a célula de memória 51 é representada pelo condensador 241 e a resistência variável 251. Cada um dos respectivos condensadores 241-243 pode ter um valor de IC capacitivo. Cada uma das respectivas resistências variáveis 251-253 pode ter um valor de resistência RI. Cada uma das respectivas resistências variáveis 251-253 só pode comutar entre dois estados Rlhigh e R1Low para a configuração de magnetização anti-paralela e paralela das camadas ferromagnéticas 61-63 e 71-73, respectivamente.
Cada uma das respectivas camadas dielétricas 101-103 das Figuras 1-3 entre a linha de bit 21-23 e a linha de palavra escrita 31-33 (linha contínua ferromagnética 91-93) está representada por um condensador 261-263 com um respectivo valor de capacitância C2.
Para injetar a corrente na linha de bits 210, para gerar um campo magnético, um primeiro gerador de impulsos
271 é utilizado. Além disso, um segundo gerador de impulsos
272 é utilizado para injetar corrente na linha de palavra de escrita 220 para elevar a temperatura da camada ferromagnética livre. Para injetar a corrente na linha de bits 210, para gerar um campo magnético, um primeiro gerador de impulsos 271 é utilizado. Além disso, um segundo gerador de impulsos 272 é utilizado para injetar corrente na linha de palavra de escrita 220 para elevar a temperatura da camada ferromagnética livre. Além disso, o segundo gerador de impulsos 272 usado durante uma operação de escrita pode ser referenciado a um potencial separado, em particular, a um plano de terra separado em relação ao gerador de pulsos 271. Além disso, o gerador de pulsos 273 pode ser comutados para o circuito 200, durante uma operação de leitura e pode injetar o pulso de corrente através da linha de bits 210, a célula de bit de memória e a palavra de leitura linha para ler o estado da respectiva célula de bit de memória.
A resistência do segmento da linha de palavra de escrita 220 entre duas células de bits pode ter o valor da resistência R2 e é designada por 311, 312. Além disso, os segmentos de resistência 321, 322 da linha de bits 210, antes e depois da célula selecionada podem ter um respectivo valor de resistência R3.
Em particular, a referida Figura 5 mostra o caminho da corrente 300 da operação de gravação. Além disso, com referência à Figura 5, o circuito 200 está configurado da seguinte forma. O primeiro gerador de pulsos 271 é comutado para o circuito 200, por meio de comutadores 281 e 282.
Além disso, o segundo gerador de pulsos 272 está ligado ao circuito 200 por meio dos comutadores 283 e 284.
Devido à retificação dos diodos 291-293, circuitos de corrente não podem ser mantidos entre as células de bits de memória. Além disso, a corrente não pode fluir entre a linha de bit 210 e a linha de palavra de escrita 220, embora estejam acopladas capacitivamente pelos condensadores 261-263, uma vez que são referenciadas para motivos separados por meio de comutadores 282 e 284. Vez que os primeiro e segundo geradores de pulsos 271, 272, 273 podem ser fontes e perdas de corrente ao longo das linhas 210 e 220 pode ser minimizada, a amplitude do campo e o calor dissipado na linha de palavra de escrita 220 pode ser o mesmo para todas as células de bits de memória. Em alternativa, o primeiro e o segundo geradores de pulsos 271, 272, 273 podem ser concretizados como fontes de tensão.
Com referência à Figura 6, uma operação de leitura correspondente é mostrada, em que o sinal de referência 300 mostra o caminho da corrente durante a referida operação de leitura.
Além disso, com referência à Figura 6, o circuito 200 está configurado da seguinte forma: O primeiro gerador de pulso 273 é ligado ao circuito 200 por meio de comutador
281 (282 está aberto) e a linha de palavra de leitura 230 é aterrado através do comutador 285.
O pulso de corrente gerada pelo primeiro gerador de pulso 273 na linha de bit 210 propaga apenas através da célula bit de memória localizada no cruzamento com a linha de leitura de palavra 230. A amplitude e a duração do pulso podem ser suficiente para não nuclear ou depin e propagar as paredes de domínios.
Para garantir a seletividade da operação de leitura, a relação entre R2 e Rlhigh -R1low pode ser maior do que 1. Isto pode assegurar que os diodos 291-293 em células de bit de memória adjacentes não podem tornar-se condutores. O número de células de memória ligadas pela mesma linha de bits 210 pode ser limitado pelo segmento de resistência 322 com o valor da resistência R3 e a diferença entre Rl e a diferença de Rlhigh - Ruow.
Além disso, a Figura 7 mostra uma concretização de uma sequência de etapas do método para a produção de um dispositivo HMRAM 10. O método da Figura 7 está descrito com referência às Figuras 1-3.
Em uma etapa 701, linhas de bit 21-23, as linhas de palavras 31-33 e as linhas de palavras de leitura 41-43 são fornecidas.
Numa etapa 7 02, uma pluralidade de células de bit de memória 51-53 são fornecidas, em que cada uma das células de memória 51-53 bit é fornecida para ter um elemento de camada ferromagnético fixo 61-63 e um elemento de camada ferromagnética livre 71-73 separado por um elemento de barreira de túnel dielétrico 81-83. Cada uma das linhas da palavra escrita 31-33 e um respectivo número de elementos camada ferromagnética livre 71-73 são formados como uma única e contínua linha ferromagnética 91-93.
Além disso, numa etapa 703, as células de bit de memória 51-53 são interligadas pelas referidas linhas de bit 21-23, as referidas linhas de palavras escrita 31-33 e as referidas linhas de palavras lidas 41-43.
Todas as concretizações dos métodos da presente invenção acima mencionadas podem ser realizadas pelos respectivos meios para ser uma respectiva concretização do dispositivo da presente invenção.
O que tem sido descrito aqui é meramente ilustrativo da aplicação dos princípios da presente invenção. Outros mecanismos e sistemas podem ser implementados pelos especialistas na técnica sem nos afastarmos do escopo e do espírito da presente invenção.
Referências [1] T. W. Andre, J. J. Nahas, C. K. Subramanian, B. J.
Garni, H. S. Lin, A. Omair, and W. L. Martino, IEEE J. Solid-State Circuits 40, 301-309 (2005)
[2] T. M. Maffitt, J. K. DeBrosse, J. A. Gabric, E. T.
5 Gow, M. C. Lamorey, J. S. Parenteau, D. R. Willmott, M. A.
Wood, W. J. Gallagher, IBM J. Res. Dev. 50, 25 (2006)
[3] M. Elghefari, S . McClure,
http://hdl.handle.net/2014/40809, JPL-NASA (2008) [4] http://www.spintec.fr/MRAM-Thermally-Assisted-
Writing.html [5] P.-O. Jubert, R. Allenspach, and A. Bischof, Phys.
Rev. B 69, 22041 OR (2005) [6] W.J. Gallagher and S.S.P. Parkin, IBM J. Res.
Develop. 50, 5 (2006)
1/5

Claims (18)

  1. REIVINDICAÇÕES
    1. Dispositivo de memória de acesso aleatório magnético (MRAM) (10) caracterizado pelo fato de que compreende:
    linhas de bit (21-23), linhas de palavra de escrita (31-33), linhas de palavra de leitura (41-43), e uma pluralidade de células de bit de memória (51-53) sendo interligadas por meio das linhas de bits (21-23), das linhas de palavras de escrita (31-33) e das linhas de palavras de leitura (41-43), cada uma das células de bit de memória (51-53) tendo um elemento de camada ferromagnética fixo (61-63) e um elemento de camada ferromagnética livre (71-73) separados por um elemento de barreira de túnel dielétrica (81-83), em que cada uma das linhas de palavras de escrita (3133) e um número correspondente de elementos de camada ferromagnética livre (71-73) são formados como uma linha ferromagnética única e contínua (91-93).
  2. 2. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 1, caracterizado
    pelo fato de que compreende ainda elementos de camada dielétrica (101-103), cada um dos elementos de camada dielétrica sendo dispostos entre uma respectiva das linhas
    de bits (21-23) e a linha ferromagnética contínua (91-93) para a formação de um elemento capacitivo.
  3. 3. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 2, caracterizado pelo fato de que o dito elemento capacitivo é configurado para formar um isolante em operações de escrita.
    Petição 870200001623, de 06/01/2020, pág. 13/23
    2/5
  4. 4. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 2 ou 3, caracterizado pelo fato de que o dito elemento capacitivo é configurado para formar um condutor em operações de leitura.
  5. 5. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 2, caracterizado pelo fato de que o dito elemento capacitivo é configurado para formar um isolante, para as operações de escrita e, formar um condutor para as operações de leitura.
  6. 6. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que as células de bit de memória (51-53) estão dispostas por baixo de uma das respectivas linhas de palavra de escrita (31), a dita respectiva uma das linhas de palavra de escrita (31) e os elementos de camada ferromagnética livre (71-73) das células de bits de memória (51-53) sendo formados como uma linha ferromagnética única e contínua (91).
  7. 7. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que as células de bit de memória (51-53) estão dispostas como uma matriz com linhas e colunas, em que as células de bit de memória (51-53) dispostas em uma linha são conectadas a uma linha de palavra de escrita (31), em que a dita uma linha de palavra de escrita (31) e os elementos de camada ferromagnética livre (71-73) das células de bit de memória (51-53) da dita
    Petição 870200001623, de 06/01/2020, pág. 14/23
    3/5 uma linha são formados como uma linha ferromagnética única e contínua (91).
  8. 8. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que o respectivo elemento de camada ferromagnética livre (71-73) da respectiva célula de bit de memória (51-53) é formado como uma parte da linha ferromagnética contínua (91), a parte sendo disposta numa zona de interseção da linha ferromagnética contínua (91) e a respectiva linha de bit (21-23).
  9. 9. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que cada uma das linhas de palavras de leitura (41-43) está disposta paralelamente a uma das respectivas linhas ferromagnéticas contínuas (9193) e configurada de tal modo que um esquema de seleção bidimensional pode ser aplicável para as operações de leitura e para as operações de escrita.
  10. 10. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que as células de bit de memória (51-53) estão dispostas em um arranjo tridimensional tendo uma pluralidade de matrizes bidimensionais de células de bit de memória (51-53), as referidas matrizes bidimensionais sendo empilhadas umas sobre as outras.
  11. 11. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que o elemento de camada
    Petição 870200001623, de 06/01/2020, pág. 15/23
    4/5 ferromagnética fixo (61-63) e o elemento de camada ferromagnética livre (71-73) são cada um formado por um material ferromagnético.
  12. 12. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 11, caracterizado pelo fato de que o material ferromagnético compreende NiFe, CoFe ou CoFeB.
  13. 13. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que o elemento de camada ferromagnética livre (61-63) está configurado para ser modificável mediante uma excitação pré-definida.
  14. 14. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 13, caracterizado pelo fato de que a excitação pré-definida compreende uma aplicação de um campo magnético externo e temperatura.
  15. 15. Dispositivo de memória de acesso aleatório magnético, de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que os locais de pinagem de parede de domínio (130) são fornecidos em uma respectiva vizinhança das áreas de interseção das linhas ferromagnéticas contínuas (91) e as respectivas linhas de bit (21-23).
  16. 16. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 15, caracterizado pelo fato de que uma forma de cada um dos locais de pinagem de parede de domínio (130) é incorporada como uma forma curva ou uma forma poligonal.
    Petição 870200001623, de 06/01/2020, pág. 16/23
    5/5
  17. 17. Dispositivo de memória de acesso aleatório magnético, de acordo com a reivindicação 16, caracterizado pelo fato de que um tamanho de cada um dos locais de pinagem de parede de domínio (130) está configurado na dependência da geometria e/ou um material da linha ferromagnética contínua (91).
  18. 18. Método para produzir um dispositivo de memória de acesso aleatório magnético (MRAM), o método caracterizado pelo fato de que compreende:
    fornecer linhas de palavra de leitura, linhas de palavra de escrita e linhas de bit, fornecer uma pluralidade de células de bit de memória, em que cada uma das células de bit de memória é proporcionada para ter um elemento de camada
    ferromagnética fixa e um elemento de camada ferromagnética livre sendo separados por um elemento de barreira de túnel dielétrica, em que cada uma das linhas de palavras de escrita e um número correspondente de elementos de camada ferromagnética livres são formados como uma linha ferromagnética única e contínua, e interconectar as células de bit de memória através das linhas de palavra de leitura, as linhas de palavra de escrita e as linhas de bit.
    Petição 870200001623, de 06/01/2020, pág. 17/23
    1/4
    1.0
    Figure BR112013001584B1_C0001
BR112013001584A 2010-06-30 2011-06-08 dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético BR112013001584B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10168021 2010-06-30
PCT/IB2011/052491 WO2012001555A1 (en) 2010-06-30 2011-06-08 Magnetic random access memory device and method for producing a magnetic random access memory device

Publications (2)

Publication Number Publication Date
BR112013001584A2 BR112013001584A2 (pt) 2016-05-10
BR112013001584B1 true BR112013001584B1 (pt) 2020-04-22

Family

ID=44275918

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013001584A BR112013001584B1 (pt) 2010-06-30 2011-06-08 dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético

Country Status (8)

Country Link
US (1) US8817531B2 (pt)
JP (1) JP5759541B2 (pt)
CN (1) CN102918649B (pt)
BR (1) BR112013001584B1 (pt)
CA (1) CA2785625C (pt)
DE (1) DE112011101184B4 (pt)
GB (1) GB2494361B (pt)
WO (1) WO2012001555A1 (pt)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001555A1 (en) 2010-06-30 2012-01-05 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
GB201117446D0 (en) * 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
JP6093146B2 (ja) * 2012-10-25 2017-03-08 株式会社東芝 磁性細線を有する磁気メモリおよびその書き込み方法
EP3140749B1 (en) 2014-05-08 2021-01-13 Micron Technology, INC. In-memory lightweight coherency
KR102466032B1 (ko) * 2015-06-24 2022-11-11 타호 리서치 리미티드 로직 및 메모리 디바이스들을 위한 금속 스핀 초격자
US10430618B2 (en) * 2015-10-09 2019-10-01 George Mason University Vanishable logic to enhance circuit security
CN106898693A (zh) * 2015-12-21 2017-06-27 Imec 非营利协会 自旋转矩多栅极器件
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US10217794B2 (en) 2017-05-24 2019-02-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
US6801451B2 (en) * 2002-09-03 2004-10-05 Hewlett-Packard Development Company, L.P. Magnetic memory devices having multiple bits per memory cell
JP4419408B2 (ja) * 2003-03-14 2010-02-24 Tdk株式会社 磁気抵抗効果素子および磁気メモリデバイス
US6925003B2 (en) * 2003-09-08 2005-08-02 Hewlett-Packard Development Company, L.P. Magnetic memory cell structure
JP2005317739A (ja) 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP2008500718A (ja) * 2004-05-27 2008-01-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Mramを電力効率良くバイト書込みするための逆にされた磁気トンネル接合
FR2879349B1 (fr) * 2004-12-15 2007-05-11 Thales Sa Dispositif a electronique de spin a commande par deplacement de parois induit par un courant de porteurs polarises en spin
JP2006237329A (ja) 2005-02-25 2006-09-07 Toshiba Corp 磁気記憶装置及び磁気記憶装置の書き込み方法
JPWO2006115275A1 (ja) * 2005-04-26 2008-12-18 国立大学法人京都大学 Mramおよびその書き込み方法
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2007324171A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2007324276A (ja) * 2006-05-31 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP4560025B2 (ja) 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20080094874A1 (en) * 2006-10-23 2008-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof
US7881104B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
JP2010067791A (ja) * 2008-09-10 2010-03-25 Fujitsu Ltd 磁性細線ユニット及び記憶装置
WO2012001555A1 (en) 2010-06-30 2012-01-05 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device

Also Published As

Publication number Publication date
WO2012001555A1 (en) 2012-01-05
DE112011101184T5 (de) 2013-01-17
CA2785625A1 (en) 2012-01-05
GB2494361B (en) 2014-01-01
US8817531B2 (en) 2014-08-26
JP2013537704A (ja) 2013-10-03
CN102918649A (zh) 2013-02-06
CA2785625C (en) 2018-05-29
CN102918649B (zh) 2015-12-16
JP5759541B2 (ja) 2015-08-05
BR112013001584A2 (pt) 2016-05-10
GB2494361A (en) 2013-03-06
DE112011101184B4 (de) 2019-11-28
US20130208536A1 (en) 2013-08-15
GB201300264D0 (en) 2013-02-20

Similar Documents

Publication Publication Date Title
BR112013001584B1 (pt) dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético
US8477528B2 (en) Magnetic memory cell and magnetic random access memory
JP6280195B1 (ja) 磁気メモリ
US10410703B2 (en) Magnetoresistance effect element and magnetic memory device
US7626856B2 (en) Magnetic recording element
JP5544547B2 (ja) 磁化反転装置、記憶素子、及び磁界発生装置
BRPI0215706B1 (pt) dispositivo de armazenamento de memória com elemento de aquecimento
US8164940B2 (en) Read/write structures for a three dimensional memory
KR20100094974A (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
JP2022537980A (ja) スピン軌道トルク・デバイスにおけるスイッチング軌道の制御方法、デバイス
CN102916123B (zh) 具有多电平的磁阻存储装置及其驱动方法
US7646635B2 (en) Data reading circuit of toggle magnetic memory
KR20130143428A (ko) 자기 메모리소자 및 그 동작방법
US10026431B2 (en) Magnetic shift register
US10096351B2 (en) Spin hall effect MRAM with self-reference read
KR20050083986A (ko) 자기저항 메모리 셀을 갖는 매트릭스와 이를 포함하는비휘발성 메모리 및 자기저항 소자 기록 방법
US6807092B1 (en) MRAM cell having frustrated magnetic reservoirs
US7187580B2 (en) Magnetic memory with structure providing reduced coercivity
US20090010087A1 (en) Data write in control circuit for toggle magnetic random access memory
KR100542743B1 (ko) 자기 랜덤 엑세스 메모리
US9117523B1 (en) Chainlink memory
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
WO2012027861A1 (en) Magnetic memory cell
WO2015112214A9 (en) Magnetic shift register

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 08/06/2011, OBSERVADAS AS CONDICOES LEGAIS.