JPWO2006115275A1 - Ｍｒａｍおよびその書き込み方法 - Google Patents

Ｍｒａｍおよびその書き込み方法 Download PDF

Info

Publication number
JPWO2006115275A1
JPWO2006115275A1 JP2007514779A JP2007514779A JPWO2006115275A1 JP WO2006115275 A1 JPWO2006115275 A1 JP WO2006115275A1 JP 2007514779 A JP2007514779 A JP 2007514779A JP 2007514779 A JP2007514779 A JP 2007514779A JP WO2006115275 A1 JPWO2006115275 A1 JP WO2006115275A1
Authority
JP
Japan
Prior art keywords
bit line
write word
mram
word line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007514779A
Other languages
English (en)
Inventor
輝男 小野
輝男 小野
明啓 山口
明啓 山口
三郎 那須
三郎 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Osaka University NUC
Original Assignee
Kyoto University
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University, Osaka University NUC filed Critical Kyoto University
Publication of JPWO2006115275A1 publication Critical patent/JPWO2006115275A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本発明のＭＲＡＭは、複数の書き込みワード線（２）と、書き込みワード線（２）と交差して設けられた複数のビット線（１）とを有するとともに、書き込みワード線（２）とビット線（１）との各交点にＴＭＲ素子（５）を有するＭＲＡＭ（１０）であって、ＴＭＲ素子（５）は、磁化（Ｍ１）の方向が可変である第１強磁性層と、磁化（Ｍ２）の方向が固定された第２強磁性層と、第１強磁性層と第２強磁性層とに挟持されたトンネル障壁（７）とから成っており、ビット線（１）は、所望の位置に磁壁が導入できるように、例えば、書き込みワード線（２）と交差する位置において書き込みワード線（２）が延びる方向に膨らんで設けられており、さらに、データが書き込まれるときに、ビット線（１）を流れる電流が、上記第１強磁性層に流れる。これにより、ギガビット級の大容量化を図ったＭＲＡＭを提供することができる。

Description

本発明は、ＭＲＡＭおよびその書き込み方法に関するものであり、特に、ＴＭＲ素子を有するＭＲＡＭに関するものである。
磁気ランダムアクセスメモリ（ＭＲＡＭ；Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、磁性体に電流を流してスピン（磁化）の向きを変化させることによるデータの書き込み、また、上記スピンの向きを変化させることによる抵抗値の変化を利用して、データの読み出しを行う、メモリデバイスである。
図７は、従来のＭＲＡＭの構造を示す説明図である。ＭＲＡＭ５０は、同図に示すように、書き込み／読み出し動作を行うＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子５１と、ビット線５２と、書き込みワード線５３と、読み出しワード線５４と、ＭＯＳトランジスタ５８とを有している。
ＴＭＲ素子５１は、同図に示すように、第１強磁性層５５と、第２強磁性層５６と、これらの間に配されたトンネル障壁５７とを有している。第１強磁性層５５は、磁化Ｍ１１の向きが、＋Ｘ方向または−Ｘ方向に反転可能である一方、第２強磁性層５６は、磁化Ｍ１０の向きが一方向（＋Ｘ方向）に固定されている。
ＭＲＡＭ５０への情報の書き込みは、図７に示すように、ビット線５２に電流Ｉ１０を流すとともに、書き込みワード線５３に電流Ｉ１１または電流Ｉ１２を流し、ビット線５２の周りに発生する磁場Ｂ１０と、書き込みワード線５３の周りに発生する磁場Ｂ１１または磁場Ｂ１２とを合成した磁場によって、第１強磁性層５５の磁化Ｍ１１の方向を反転させることにより行われる。
つまり、この第１強磁性層５５の磁化Ｍ１１の方向は、書き込みワード線５３に電流Ｉ１１または電流Ｉ１２のいずれが流れるかに応じて、第２強磁性層５６の磁化Ｍ１０の方向と平行または反平行にされる。そして、磁化Ｍ１１の方向が磁化Ｍ１０の方向と平行なとき、ＭＲＡＭ５０に「０」が書き込まれる。一方、磁化Ｍ１１の方向が磁化Ｍ１０の方向と反平行なとき、ＭＲＡＭ５０に「１」が書き込まれる。この書き込みは、ビット線５２に発生した磁場と、書き込みワード線５３に発生した磁場とが交差しているＴＭＲ素子５１でのみ行われる。つまり、ビット線５２の磁場Ｂ１０、または書き込みワード線５３の磁場Ｂ１１・Ｂ１２のいずれか一方の磁場では、第１強磁性層５５の磁化Ｍ１１は、反転しないようになっている。
ＭＲＡＭ５０への情報の書き込みについて、もう少し具体的に説明する。書き込みワード線５３に、書き込みワード線５３に沿う一方向である−Ｙ方向に電流Ｉ１１を流すと、書き込みワード線５３の周りには磁場Ｂ１１が生じる。この磁場Ｂ１１と、ビット線５２に流した電流Ｉ１０により生じた磁場Ｂ１０とを合成した磁場により、第１強磁性層５５の磁化Ｍ１１が−Ｘ方向を向く。このとき、第１強磁性層５５の磁化Ｍ１１の向きと、第２強磁性層５６の磁化Ｍ１０の向きとが反平行となり、ＴＭＲ素子５１に電流が流れにくくなるため、ＴＭＲ素子５１の抵抗値が上がる。
一方、書き込みワード線５３に＋Ｙ方向に電流を流すと、書き込みワード線５３の周りには磁場Ｂ１２が生じる。この磁場Ｂ１２と、ビット線５２に流した電流Ｉ１０により生じた磁場Ｂ１０とを合成した磁場により、第１強磁性層５５の磁化Ｍ１１が＋Ｘ方向を向く。このとき、第１強磁性層５５の磁化Ｍ１１の向きと、第２強磁性層５６との磁化Ｍ１０の向きとが平行となり、ＴＭＲ素子５１に電流が流れやすくなるため、ＴＭＲ素子５１の抵抗値が下がる。
ＭＲＡＭ５０からデータを読み出すときは、ＭＯＳトランジスタ５８をＯＮにしつつ、上述のＴＭＲ素子５１における抵抗変化を利用して、第１強磁性層５５の磁化Ｍ１１の向きが＋Ｘ方向を向いた状態を「０」、第１強磁性層５５の磁化Ｍ１１の向きが−Ｘ方向を向いた状態を「１」として、データを読み出すことができる。
しかしながら、上記のＭＲＡＭ構造では、記憶容量を大きくするためにＴＭＲ素子５１を微小化すると、書き込みに必要な電流値、すなわち、第１強磁性層５５の磁化Ｍ１１の反転に必要な電流値が急激に増加する。つまり、ビット線５２および書き込みワード線５３に大電流を流す必要がある。しかしながら、ビット線５２および書き込みワード線５３に大電流を流すと、書き込みワード線５３およびビット線５２が破壊されるという問題が生じる。それゆえ、ＭＲＡＭの集積化は、６４Ｍｂｉｔ〜１２８Ｍｂｉｔ程度が限界である、という問題があった。
この問題に対しての解決策の１つが、ＴＭＲ素子内を流れるスピン偏極した電流が磁化にスピントルクを与えることを利用して磁化を反転する、スピン注入磁化反転と呼ばれる方法である。しかし、磁化反転に必要な臨界電流密度は１０７［Ａ／ｃｍ２］程度と大きい。スピン注入磁化反転では、ＴＭＲ素子を構成するトンネル障壁にこのような大電流が流されており、トンネル障壁が破壊されてしまう場合がある。よって、現時点では、スピン注入磁化反転は、大容量のＭＲＡＭを提供するための有効な手法とはなっていない。
日本国公開特許公報「特開２００３−１７４１４９号公報（公開日：２００３年６月２０日）」 日本国公表特許公報「特表２００４−５２７１２３号公報（公表日：２００４年９月２日） Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７２（１９９８）１１１６−１１１．″Ｍａｇｎｅｔｉｚａｔｉｏｎ ｒｅｖｅｒｓａｌ ｉｎ ｓｕｂｍｉｃｒｏｎ ｍａｇｎｅｔｉｃ ｗｉｒｅ ｓｔｕｄｉｅｄ ｂｙ ｕｓｉｎｇ ｇｉａｎｔ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ ｅｆｆｅｃｔ″ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９３（２００３）８４３０−８４３２．″Ｄｙｎａｍｉｃｓ ｏｆ ａ ｍａｇｎｅｔｉｃ ｄｏｍａｉｎｗａｌｌ ｉｎ ｍａｇｎｅｔｉｃ ｗｉｒｅｓ ｗｉｔｈ ａｎ ａｒｔｉｆｉｃｉａｌ ｎｅｃｋ″ Ｊ．Ｍａｇｎ．Ｍａｇｎ．Ｍａｔｅｒ．２８６，（２００５）１６７−１７０．″Ｔｅｍｐｅｒａｔｕｒｅ ｄｅｐｅｎｄｅｎｃｅ ｏｆ ｄｅｐｉｎｎｉｎｇ ｆｉｅｌｄｓ ｉｎ ｓｕｂｍｉｃｒｏｎ ｍａｇｎｅｔｉｃ ｗｉｒｅｓ ｗｉｔｈ ａｎ ａｒｔｉｆｉｃｉａｌ ｎｅｃｋ″ 「Ｄｅｓｉｇｎ ｏｆ Ｃｕｒｉｅ ｐｏｉｎｔ ｗｒｉｔｔｅｎ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ ｃｅｌｌｓ」、「Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．９３ Ｎｏ．１０」、２００３年５月１５日、ＤＡＵＧＨＴＯＮ Ｊ Ｍ、ＰＯＨＭ Ａ Ｖ著、Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ発行、７３０４−７３０６頁
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ギガビット級の大容量化を図ったＭＲＡＭを提供すること、および、このＭＲＡＭへのデータの書き込み方法を提供することにある。
本発明のＭＲＡＭは、上記目的を達成するために、複数の書き込みワード線と、これら書き込みワード線と交差して設けられた複数のビット線とを有するとともに、上記書き込みワード線と上記ビット線との各交点にＴＭＲ素子を有するＭＲＡＭであって、上記ＴＭＲ素子は、磁化方向が可変である第１磁性体と、磁化方向が固定された第２磁性体と、上記第１磁性体と上記第２磁性体とに挟持された絶縁体とから成っており、上記ビット線は、所望の位置に磁壁を導入できるように設けられており、さらに、データが書き込まれるときに、上記ビット線を流れる電流が、上記第１磁性体に流れるようになっている。
また、上記目的を達成するために、本発明のＭＲＡＭの書き込み方法は、複数の書き込みワード線と、これら書き込みワード線と交差して設けられた複数のビット線とを有するとともに、上記書き込みワード線と上記ビット線との各交点にＴＭＲ素子を有するＭＲＡＭにデータを書き込むＭＲＡＭの書き込み方法であって、上記ＴＭＲ素子は、磁化方向が可変である第１磁性体と、磁化方向が固定された第２磁性体と、上記第１磁性体と上記第２磁性体とに挟持された絶縁体とから成っており、上記ビット線は、所望の位置に磁壁を導入できるように設けられており、データを書き込むときに、上記ビット線に流れる電流を、上記第１磁性体に流している。
上記した通り、ＭＲＡＭの大容量化を図るためには、ＴＭＲ素子を微小化する必要がある。しかしながら、ＴＭＲ素子を微小化すると、ビット線および書き込みワード線が破壊されてしまう可能性がある。それゆえ、ＭＲＡＭの集積化は、６４ｂｉｔ〜１２８Ｍｂｉｔが限界であった。
上記構成によれば、ビット線は、所望の位置に磁壁を導入できるように設けられている。例えば、上記ビット線は、書き込みワード線に対して斜めに交差しているとともに、書き込みワード線と交差する位置において、書き込みワード線が延びる方向に膨らんでいる。そして、上記の通り、書き込みワード線とビット線とが交差する位置には、ＴＭＲ素子が設けられている。つまり、ＴＭＲ素子が設けられている位置において、ビット線が、書き込みワード線が延びる方向に膨らんでいる。
それゆえ、書き込みワード線に電流を流す前の初期化状態（磁場を０にした状態）において、書き込みワード線に対して斜めに交差したビット線上の磁化の向きが、ビット線に沿う方向に向く。そして、ビット線が、書き込みワード線と交差する位置において書き込みワード線が延びる方向に膨らんでいるため、この膨らんだ位置（上記所望の位置）において、第１磁性体に磁壁ができる。すなわち、磁化の向きが互いに逆転する境界ができる。
また、ビット線を流れる電流は、第１磁性体にも流れるため、この電流によって磁壁が押される。さらに、書き込みワード線に電流を流して、書き込みワード線の周りに磁場を発生させることで、磁壁が移動し、第１磁性体の磁化の向きが変えられる。
本発明者らは、鋭意研究の結果、磁壁の移動を利用すると、ビット線および書き込みワード線に大きな電流を流すことなく、「０」または「１」をＭＲＡＭに書き込むことができることを確認した。よって、情報書き込み時における書き込みワード線およびワード線に流す電流が小さくてすむので、書き込みワード線およびワード線を破壊することなく、ＴＭＲ素子を微小化してＭＲＡＭの集積化をＧｂｉｔ級にまで高めることができる。
なお、上記ビット線は、換言すれば、上記書き込みワード線に対して斜め方向に横断し、かつ上記書き込みワード線に対して線対称となるように設けられている、とも言える。
また、特許文献１や特許文献２は、本発明と同じく動作電力や書き込み電流の低減を目的とするものではあるが、本発明における「ビット線が、書き込みワード線と交差する位置において書き込みワード線が延びる方向に膨らんでいる」という技術的思想を開示するものではない。よって、特許文献１および２に開示された発明は、本発明とは全く異なるものである。
本実施形態に係るＭＲＡＭのビット線と書き込みワード線との交点の構造を示す平面図である。 図１のＭＲＡＭの構成を示す斜視図である。 図１のＭＲＡＭに外部磁場を印加する状態を示す図である。 第２強磁性層の磁化の向きと、書き込みワード線が延びる方向とがなす角を、鋭角にした状態を示す図である。 図２のＭＲＡＭにおけるビット線にくびれを設けた状態を示す斜視図である。 図１のビット線に折れ曲り部を設けた状態を示す平面図である。 本実施形態に係るＭＲＡＭによりビット線に流れる電流が低減されることを示すグラフである。 従来のＭＲＡＭの構成を示す斜視図である。
本発明の一実施形態について、図面を用いて説明する。図１は、本実施形態のＭＲＡＭ（ＭＲＡＭ；Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の平面図である。ＭＲＡＭ１０は、同図に示すように、Ｓ字カーブ（曲線状カーブ）を描くように配された複数のビット線１−１・１−２…と、互いに平行な複数の書き込みワード線２−１・２−２…と、読み出しワード線３−１・３−２…とを備えている。
なお、図１においては、ビット線および書き込みワード線をそれぞれ２本ずつだけ記載しているが、もちろん、実際のＭＲＡＭにおいては記憶容量に対応する数のビット線および書き込みワード線が設けられる。また、以下の説明では、各ビット線１−１・１−２…を単に「ビット線１」として記載し、各書き込みワード線２−１・２−２…を単に「書き込みワード線２」と記載し、各読み出しワード線３−１・３−２…を単に「読み出しワード線３」と記載する。
そして、ビット線１と書き込みワード線２との各交点には、ＭＯＳトランジスタ４およびＴＭＲ素子５が設けられている。また、各読み出しワード線３は、各書き込みワード線２の近傍に、書き込みワード線２と平行に配されている。さらに、各読み出しワード線３は、トランジスタ４を介してＴＭＲ素子５に接続されている。
ここで、具体的にビット線１と書き込みワード線２との配置関係を説明すると、ビット線１は、同図に示すように、隣り合う書き込みワード線２−１と書き込みワード線２−２との間を、斜め方向に横断するように配設されている。つまり、ビット線１は、書き込みワード線２と直交せず、かつ、平行でもないように配設されている。
すなわち、ビット線１は、書き込みワード線２を通過する位置（書き込みワード線２を跨ぐ位置；書き込みワード線２と交差する位置）で、書き込みワード線２の延びる方向である、Ｐ方向、または、Ｐ方向とは逆方向であるＱ方向に膨らんでいる。なお、ビット線１が膨らむ方向は、書き込みワード線２−１と交差する位置では、Ｐ方向である一方、書き込みワード線２−２と交差する位置では、Ｑ方向となっている。しかしながら、これは単なる一例にすぎず、ビット線１が膨らむ方向は、Ｐ方向またはＱ方向のいずれであってもよい。
また、ビット線１は、書き込みワード線２の長手方向の軸Ｒ１・Ｒ２を中心として、軸対象となっている。また、本実施形態では、ビット線１は、強磁性層にて形成されている。
さらに、より具体的にビット線１と書き込みワード線２との配置関係を説明すると、例えば、ビット線１と書き込みワード線２−１とが直交する部分の中心点と、ビット線１と書き込みワード線２−２とが直交する部分の中心点とを通る直線と、書き込みワード線２とがなす角が鋭角、例えば、４５°であるように、ビット線１は設けられている。
図２は、ＭＲＡＭ１０における、ビット線１と書き込みワード線２との交点付近の構造を示す斜視図である。この交点には、ＴＭＲ素子５が設けられている。このＴＭＲ素子５は、金属（鉄を主とした合金；例えばＦｅＣｏ合金など）から成る第１強磁性層（書き込み層や自由層ともいう）６と、トンネル障壁（トンネルバリアともいう）７と、金属（鉄を主とした合金；例えばＦｅＣｏ合金など）から成る第２強磁性層（固定層ともいう）８と、を備えている。トンネル障壁７は、厚さ数ｎｍであり、例えば酸化アルミ、または、酸化マグネシウムなどから成っている。
また、詳細は後述するが、ビット線１には、第１強磁性層６における磁化Ｍ１の向きが互いに向き合った境界部分（磁壁）１２ができる。ＭＲＡＭ１０は、この磁壁１２を移動させることにより、第１強磁性層６の磁化Ｍ１の向きを変更することができる。すなわち、データの書きこみを行うことができる。
また、第２強磁性層８は、その内部の磁化Ｍ２の向きが、＋Ｘ方向に固定されている。この第２強磁性層８の磁化Ｍ２の向きは、例えば反強磁性層（不図示）によって固定することができるが、磁化の向きを固定できるものであれば、磁化の向きを固定するものは反強磁性層に限らず、何でもよい。
ここで、ビット線１を図１に示すように構成することによって、ＭＲＡＭ１０に情報を書きこむ前、つまり、ビット線１および書き込みワード線２に電流を流す前の初期化状態（詳細は後述する）において、ビット線１における磁化Ｍ１の向きを次のようにすることができる。
なお、「初期化状態」とは、磁場が０のいわゆるイニシアリゼーション状態である。以下、初期化の手順について説明する。
まず、図３（ａ）に示すように、電磁石等を用いて、十分強い外部磁場を、書き込みワード線２に平行に印加する。これにより、ビット線１における磁化は書き込みワード線２の延びる方向を向く。
その後、外部磁場を取り除くと、形状磁気異方性によって、図１における第１領域、すなわち軸Ｒ１に関して軸Ｒ２と反対側の領域では、ビット線１の磁化Ｍ１の向きは、軸Ｒ１に向かう方向となる。ここで、軸Ｒ１は、書き込みワード線２−１の中心を通る線分である一方、軸Ｒ２は、書き込みワード線２−２の中心を通る線分である。
また、図１における第２領域、すなわち軸Ｒ１と軸Ｒ２との間における領域では、ビット線１の磁化Ｍ１の向きは、軸Ｒ２から軸Ｒ１に向かう方向となる。つまり、ビット線１の磁化Ｍ１の向きが、第１領域および第２領域においてビット線に沿って反転する。これにより、ビット線１における軸Ｒ１付近（ＴＭＲ素子５が設けられた付近）に、磁化Ｍ１の向きが互いに向き合った境界部分ができる。この磁化の向きが互いに向き合う境界部分を、磁壁といい、図１では参照番号１２を付して示している。
また、図１における第３領域、すなわち、軸Ｒ２に関して軸Ｒ１と反対側の領域では、ビット線１の磁化の向きは、軸Ｒ２から遠ざかる方向となる。つまり、ビット線１の磁化Ｍ１の向きが、第３領域においてビット線１に沿って逆転する。これにより、軸Ｒ２付近に、磁化の方向が逆転する境界部分ができる。この磁化が互いに逆転する部分も、磁壁といい、図１では参照番号１２を付して示している。
なお、強い外部磁場を印加すると、第２強磁性層８の磁化方向が変わってしまう場合がある。このように外部磁場の印加前後で第２強磁性層８の磁化方向が変化することを防止するためには、図３（ｂ）に示すように、第２強磁性層８の磁化の向きと、書き込みワード線２が延びる方向とがなす角を、鋭角にすればよい。これにより、外部磁場の印加前後で、第２強磁性層８の磁化方向が変わってしまうことを防止できる。
ところで、詳細は後述するが、ＭＲＡＭ１０は、磁壁を移動させることにより、データの書き込みを行う。そのため、ＭＲＡＭ１０は、ビット線１と書き込みワード線２とが交差する部位周辺の好適な位置（所望の位置）に、磁壁が導入されている必要がある。ここで、ビット線１を図５に示すように設け、初期化を行った場合、磁壁はビット線１が折れ曲った部分に導入されるため、折れ曲り部１８に導入される。該折れ曲り部１８は、上記所望の位置に相当する。
つまり、図５に示す構成の場合、折れ曲り部１８が、上記所望の位置上となるようにビット線１を配している。従って、ビット線１は、所望の位置に磁壁を導入させるように、かつ、導入した磁壁を閉じ込めることが可能なように設けられていると言える。
なお、図１に示すビット線１も同様である。この場合、磁壁は、ビット線１と外部磁場とが直交する部分に導入される。つまり、図１に示す構成の場合、ビット線１と外部磁場とが直交する部分が、上記所望の位置上となるようにビット線１を配している。
また、上述のように、ビット線１を折り曲げた場合、磁壁は、その折れ曲った部分に導入される。すなわち、折れ曲ってさえいれば、磁壁は導入される。従って、図５に示す折れ曲り部１８の構成が、一例であることは言うまでもない。例えば、折れ曲り部１８がさらに大きい角度で折れ曲っていてもよい。
また、上述のように、ビット線１を図１に示すように設けた場合、初期化を行うための外部磁場は、書き込みワード線２に平行に印加する。しかしながら、ビット線１を図５に示すように設けた場合、外部磁場は、図５に示すように、書き込みワード線２に平行な線分ｙの＋ｙ方向と、上記線分ｙに垂直な線分ｘの−ｘ方向とに対して角度θ分傾けて印加する。つまり、初期化を行うための外部磁場は、上述のように設けられたビット線１の所望の位置に磁壁を導入できるような角度で印加すればよい。ただし、上記角度θは鋭角でなければならない。
〔動作〕
次に、このＭＲＡＭ１０へ情報を書きこむときの動作について説明する。
まず、情報を書き込みたいＴＭＲ素子５が設けられたビット線１に電流を流す。このとき、ビット線１に流れる電流によって発生するジュール熱によって、ＴＭＲ素子５の第１強磁性層６が発熱する。
ここで、ビット線１に流す電流Ｉ１の向きは、「０」、または「１」のいずれの情報をＭＲＡＭ１０に書き込むかによって異なる。
例えば、ＭＲＡＭ１０に「０」を書き込む場合には、第２強磁性層８の磁化Ｍ２の向き（−Ｘ方向）と、第１強磁性層６の磁化Ｍ１の向きとを平行にする必要がある。つまり、第１強磁性層６の磁化Ｍ１の向きを、−Ｘ方向にする必要がある。もちろん、第２強磁性層８の磁化Ｍ２の向きは単なる一例にすぎず、＋Ｘ方向でもよい。
このように、第１強磁性層６の磁化Ｍ１の向きを−Ｘ方向にするためには、ビット線１に、＋Ｘ方向の電流を流せばよい。さらに、情報を書き込むべきＴＭＲ素子５を選択するために、書き込みワード線２に−Ｙ方向（書き込みワード線２の延びる方向の一方向）の電流Ｉ２を流す。これにより、書き込みワード線２の周りに磁場Ｂ２が発生する。
このとき、（ｉ）第１強磁性層６に加えられたジュール熱、（ｉｉ）磁壁１２を押す電流Ｉ１、および（ｉｉｉ）書き込みワード線２の周りに発生した磁場Ｂ２の３つの要素により、磁壁１２が−Ｘ方向に動き、第１強磁性層６の磁化Ｍ１の向きが−Ｘ方向となる。従って、第１強磁性層６の磁化Ｍ１の向きと第２強磁性層８の磁化Ｍ２の向きとが互いに平行となり、ＭＲＡＭ１０に「０」を書き込むことができる。
また、「１」を書き込む場合には、第２強磁性層８の磁化Ｍ２の向きと、第１強磁性層６の磁化Ｍ１の向きとを反平行にする必要がある。つまり、第１強磁性層６の磁化Ｍ１の向きを、＋Ｘ方向にする必要がある。
このように、第１強磁性層６の磁化Ｍ１の向きを＋Ｘ方向にするためには、ビット線１に−Ｘ方向に電流Ｉ１を流せばよい。さらに、書き込むべきＴＭＲ素子５を選択するために、書き込みワード線２に＋Ｙ方向の電流Ｉ３を流す。これにより、書き込みワード線２の周りに磁場Ｂ３が発生する。
このとき、（ｉ）第１強磁性層６に加えられたジュール熱、（ｉｉ）磁壁１２を押す電流Ｉ１、および（ｉｉｉ）書き込みワード線２の周りに発生した磁場Ｂ３の３つの要素により、磁壁１２が＋Ｘ方向に動き、第１強磁性層６の磁化Ｍ１の向きが＋Ｘ方向となる。従って、第１強磁性層６の磁化Ｍ１の向きと第２強磁性層８の磁化Ｍ２の向きが反平行となり、ＭＲＡＭ１０に「１」を書き込むことができる。
ここで、電流Ｉ１により磁壁１２が移動する原理について述べておく。
まず、磁壁１２部分では、磁化が、少しずつその向きを変えている。このような磁壁１２に電流Ｉ１を流すと、電荷を運ぶキャリア（スピンも有している）が磁壁１２部分において散乱を受け、その運動量が磁化に与えられる。この結果、磁壁１２はキャリアが流れる方向に移動する（モーメンタムトランスファー効果）。
また、キャリアが磁壁１２を通過する際には、通過する以前の磁化の向きから通過した後の磁化の向きへスピンの向きが反転する。このキャリアのスピン反転によるスピン角運動量変化が、磁壁１２に与えられる。この結果、磁壁１２が系全体の角運動量保存則を満たす方向に移動する（スピントランスファー効果）。
以上のようにして、＋Ｘ方向の電流Ｉ１により磁壁１２が−Ｘ方向に移動し、第１強磁性層６の磁化Ｍ１の向きを−Ｘ方向とすることができる。また、−Ｘ方向の電流Ｉ１により磁壁１２が＋Ｘ方向に移動し、第１強磁性層６の磁化Ｍ１の向きを＋Ｘ方向とすることができる。
なお、上記の説明では、（ｉ）第１強磁性層６に加えられたジュール熱、（ｉｉ）磁壁１２を押す電流Ｉ１、および（ｉｉｉ）書き込みワード線２の周りに発生した磁場Ｂ２（Ｂ３）という３つの要素により、磁壁１２が移動すると説明したが、３つの要素のバランスは、適宜調整すればよい。つまり、電流Ｉ１の値を減少させても、その減少分を補うだけ書き込みワード線２の周りに発生する磁場Ｂ２（Ｂ３）を強くすればよい。また、例えば、上記３つの要素のうち、１つの要素の値を０とし、残り２つの要素の値をその減少分を補うような値として、使用してもよい。
また、上述の記載における、電流Ｉ１の方向と、磁壁の移動方向との関係は、一例にすぎない。すなわち、第１強磁性層６にどのような物質を用いるかによって、電流Ｉ１の方向と磁壁の移動方向とが一致する場合もある。
また、上記構成では、ビット線１を第１強磁性層６と同一材料にて作製した場合について説明したが、ビット線１および第１強磁性層６の構成はこれに限定されるものではない。
たとえば、図５に示すように、第１強磁性層６を、ビット線１の一部を置き換えるように設けてもよい。すなわち、ビット線１（図中の材料Ｂで作製されている）を、書き込みワード線２と立体的に交差する手前において途切れさせ、この途切れたビット線１を繋ぐように、第１強磁性層６（図中の材料Ａで作製されている部分）を設けてもよい。換言すれば、ビット線１は、書き込みワード線２と交差する箇所において、第１強磁性層６により置き換えられている。さらに換言すれば、第１強磁性層６を、ビット線１と一体化し、ビット線１に電流を流すように設けてもよい。
さらに、図５に示すように、ビット線１における第１強磁性層６と異なる箇所は、抵抗が低く、発熱しにくい材料（図中の材料Ｂ）にて作製してもよい。また、ビット線１における第１強磁性層６と異なる箇所の断面積を大きくすることにより、ビット線１の抵抗を低くしてもよい。このようにしてビット線１の抵抗値を下げることで、ビット線１に印加する電圧を小さくしても効率的に第１強磁性層６を発熱させると、より低電流で第１磁性層６の磁化の向きを変えることができるため、省エネルギー化を図ることができる。
さらに、図４に示すように、ビット線１の側面に、くびれ部１７を設けてもよい。なお、このくびれ部１７は、ビット線１と書き込みワード線２との交差部位の周辺に設けることが好ましい。このようにくびれ部１７を設けることにより、磁壁１２が停止する位置（磁壁１２が導入される位置）を、ビット線１と書き込みワード線２とが交差する部位周辺の好適な位置とすることができる（非特許文献１〜３参照）。
また、図５に示すように、ビット線１を書き込みワード線２との交差部分において折れ曲がるように構成し、ビット線１に折れ曲り部１８を形成してもよい。このように折れ曲り部１８を形成しても、磁壁１２が停止する位置を、ビット線１と書きこみワード線２とが交差する部位周辺の好適な位置とすることができる。
なお、図５に示すビット線１と書き込みワード線２との配置関係について、より具体的に説明すると、書き込みワード線２−１近辺に設けられている折れ曲り部１８と書き込みワード線２−２近辺に設けられている折れ曲り部１８とをつなぐビット線１を、例えば、書き込みワード線２−１を跨ぐように延長し、該延長したビット線１と書き込みワード線２−１とがなす角が鋭角、例えば、４５°であるように、ビット線１は設けられている。
なお、最後に、磁壁移動を利用した本実施形態のＭＲＡＭは、スピン注入磁化反転を利用したＭＲＡＭ（以下、スピン注入ＭＲＡＭと記載）と比較して、以下に示すような有利な効果を奏することができる。
スピン注入ＭＲＡＭは、単磁区化したものの磁化状態をスピン注入で反転させる構成であり、情報の書きこみおよび読み出し時双方において、ＴＭＲ素子内に電流を流す。つまり、情報の書きこみおよび読み出し時双方で共通の回路を使用する。
ここで、情報の書きこみ時には、消費電力の低減のために、小さい電流で書き込みが行えるように構成される。一方、情報の読み出し時には、十分な電圧降下を得るため、大きな電流を流すように構成される。このため、情報の読み出し時に誤って情報の書きこみがなされてしまうという問題を生じてしまう。
また、スピン注入ＭＲＡＭの場合、磁化反転に必要な臨界電流密度は１０７［Ａ／ｃｍ２］程度と大きく、このような大きな電流が流れることにより、ＴＭＲ素子を構成するトンネル障壁が破壊されてしまうという問題も生じてしまう。
これに対し、本実施形態のＭＲＡＭの場合、情報の読み出し時のみ、ＴＭＲ素子内に電流を流す（情報の書きこみ時は、上述のように、磁壁を押すための電流をビット線１に流す）。つまり、情報の書きこみ時に使用する回路と、情報の読み出し時に使用する回路とが異なる。従って、読み出し時に誤って書きこみを行うことがない。また、ＴＭＲ素子を構成するトンネル障壁に流す電流が小さい電流で済むため、トンネル障壁を破壊してしまうことがない。
〔作用・効果〕
本実施形態のＭＲＡＭ１０では、ビット線１が、書き込みワード線２を通過する位置で、書き込みワード線２の延びる方向に膨らんでいる。これにより、ビット線１に磁壁１２が形成され、この磁壁１２は、ビット線１に流れる電流の向きに応じて移動させることが可能である。
本発明者らは、鋭意研究の結果、磁壁１２の移動を利用すると、ビット線１および書き込みワード線２に大きな電流を流すことなく、「０」または「１」をＭＲＡＭ１０に書き込むことができることを確認した。
参考のため、本実施形態のＭＲＡＭ１０におけるビット線に流れる電流（図中（３）のグラフ）を、従来の電流を用いて磁化反転を行うＭＲＡＭに流れる電流（図中（１）のグラフ）、およびスピン注入磁化反転を行うＭＲＡＭに流れる電流（図中（２）のグラフ）と比較した結果を示す。図６からわかるように、磁壁移動を利用する本実施形態のＭＲＡＭでは、ビット線に流れる電流が格段に低減されている。
従って、ＴＭＲ素子５を微小化しても、ビット線１、および書き込みワード線２が破壊されてしまうのを防止することができる。それゆえ、集積度をＧｂｉｔ級まで上げることができる。
また、ビット線１の一部を置き換えるように第１強磁性層６を設け、さらに、ビット線１として、銅などの電気抵抗の小さな材質を用いる一方、第１強磁性層６として抵抗の大きな材質（Ｎｉ８１Ｆｅ１９等）を用いることにより、ビット線１に印加する電圧を小さくしても、効率的に第１強磁性層６を発熱させることができる。なお、近年ではＦｅＣｏＢ合金を第１強磁性層６として用いることにより、大きなＴＭＲ効果が得られることが報告されている。
そして、第１強磁性層６を熱することにより、第１強磁性層６の磁化の向きが変わりやすくなる（非特許文献４参照）。従って、小さな電流をビット線１や書き込みワード線２に流すだけで「０」または「１」をＭＲＡＭ１０に書き込むことができるので、ＭＲＡＭへの情報書き込み時の省エネルギー化を図ることができる。
また、本実施形態のＭＲＡＭでは、上記第１磁性体が、上記ビット線の一部を置き換えるように設けられている構成であってもよいし、上記第１磁性体が、上記ビット線と一体化されて、該ビット線に電流を流すように設けられている構成であってもよいし、上記ビット線が、上記書き込みワード線と立体的に交差する手前において途切れており、この途切れたビット線を繋ぐように上記第１磁性体が設けられている構成であってもよい。
また、本実施形態のＭＲＡＭでは、上記ビット線の電気抵抗が、上記第１磁性体の電気抵抗よりも低くてもよい。
上記構成によれば、ビット線の電気抵抗が、第１磁性体の電気抵抗より低くなっている。これにより、第１磁性体は発熱量が大きくなるので、第１磁性体の磁化の向きを変えやすくなる。さらに、ビット線に印加する電圧を小さくしても第１磁性体を効率的に発熱させることができるので、省エネルギー化を図ることができる。
また、本実施形態のＭＲＡＭでは、上記ビット線が、上記第１磁性体よりも電気抵抗が低い材料から成っていてもよいし、上記ビット線が、上記第１磁性体と同一の材料にて形成されていてもよい。さらに、上記ビット線の断面積が、第１磁性体の断面積よりも大きいことが好ましい。
パソコン、携帯電話などのメモリとして好適に用いることができる。

Claims (19)

  1. 複数の書き込みワード線と、これら書き込みワード線と交差して設けられた複数のビット線とを有するとともに、上記書き込みワード線と上記ビット線との各交点にＴＭＲ素子を有するＭＲＡＭであって、
    上記ＴＭＲ素子は、磁化方向が可変である第１磁性体と、磁化方向が固定された第２磁性体と、上記第１磁性体と上記第２磁性体とに挟持された絶縁体とから成っており、
    上記ビット線は、所望の位置に磁壁を導入できるように設けられており、
    さらに、データが書き込まれるときに、上記ビット線を流れる電流が、上記第１磁性体に流れるＭＲＡＭ。
  2. 上記ビット線は、上記書き込みワード線と交差する位置において上記書き込みワード線が延びる方向に膨らんで設けられている請求項１記載のＭＲＡＭ。
  3. 上記ビット線は、上記書き込みワード線と交差する位置において折れ曲がるように設けられている請求項１記載のＭＲＡＭ。
  4. 上記第１磁性体は、上記ビット線の一部を置き換えるように設けられている請求項１に記載のＭＲＡＭ。
  5. 上記第１磁性体は、上記ビット線と一体化されて、該ビット線に電流を流すように設けられている請求項１に記載のＭＲＡＭ。
  6. 上記ビット線は、上記書き込みワード線と交差する手前において途切れており、この途切れたビット線を繋ぐように上記第１磁性体が設けられている請求項１に記載のＭＲＡＭ。
  7. 上記ビット線の電気抵抗は、上記第１磁性体よりも低い電気抵抗である請求項１〜６のいずれか１項に記載のＭＲＡＭ。
  8. 上記ビット線は、上記第１磁性体よりも電気抵抗が低い材料により形成されている請求項１〜７のいずれか１項に記載のＭＲＡＭ。
  9. 上記ビット線は、上記第１磁性体と同一の材料にて形成されている請求項１〜７のいずれか１項に記載のＭＲＡＭ。
  10. 上記ビット線の断面積は、上記第１磁性体よりも大きい断面積である請求項９に記載のＭＲＡＭ。
  11. 上記ビット線は、上記書き込みワード線に対して斜め方向に横断し、かつ上記書き込みワード線に対して線対称となるように設けられている請求項１記載のＭＲＡＭ。
  12. 上記ビット線は、上記書き込みワード線と交差する位置において、曲線状のカーブを描くように曲げられている請求項１に記載のＭＲＡＭ。
  13. 上記ビット線は、上記書き込みワード線と交差する箇所において、上記第１磁性体により置き換えられている請求項１に記載のＭＲＡＭ。
  14. 複数の書き込みワード線と、これら書き込みワード線と交差して設けられた複数のビット線とを有するとともに、上記書き込みワード線と上記ビット線との各交点にＴＭＲ素子を有するＭＲＡＭにデータを書き込むＭＲＡＭの書き込み方法であって、
    上記ＴＭＲ素子は、磁化方向が可変である第１磁性体と、磁化方向が固定された第２磁性体と、上記第１磁性体と上記第２磁性体とに挟持された絶縁体とから成っており、
    上記ビット線は、所望の位置に磁壁を導入できるように設けられており、
    データを書き込むときに、上記ビット線に流れる電流を、上記第１磁性体に流すＭＲＡＭの書き込み方法。
  15. 上記ビット線は、上記書き込みワード線と交差する位置において上記書き込みワード線が延びる方向に膨らんで設けられている請求項１４記載のＭＲＡＭの書き込み方法。
  16. 上記ビット線は、上記書き込みワード線と交差する位置において折れ曲がるように設けられている請求項１４記載のＭＲＡＭの書き込み方法。
  17. 上記ビット線は、上記書き込みワード線と交差する位置において、曲線状のカーブを描くように曲げられている請求項１４に記載のＭＲＡＭの書き込み方法。
  18. 上記ビット線は、上記書き込みワード線と交差する箇所において、上記第１磁性体により置き換えられている請求項１４記載のＭＲＡＭの書き込み方法。
  19. 上記ビット線は、上記書き込みワード線に対して斜め方向に横断し、かつ上記書き込みワード線に対して線対称となるように設けられている請求項１４記載のＭＲＡＭの書き込み方法。
JP2007514779A 2005-04-26 2006-04-26 Ｍｒａｍおよびその書き込み方法 Pending JPWO2006115275A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005128505 2005-04-26
JP2005128505 2005-04-26
PCT/JP2006/308772 WO2006115275A1 (ja) 2005-04-26 2006-04-26 Ｍｒａｍおよびその書き込み方法

Publications (1)

Publication Number Publication Date
JPWO2006115275A1 true JPWO2006115275A1 (ja) 2008-12-18

Family

ID=37214888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514779A Pending JPWO2006115275A1 (ja) 2005-04-26 2006-04-26 Ｍｒａｍおよびその書き込み方法

Country Status (3)

Country Link
US (1) US20100157662A1 (ja)
JP (1) JPWO2006115275A1 (ja)
WO (1) WO2006115275A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
KR100754394B1 (ko) * 2006-01-26 2007-08-31 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법
JP5092464B2 (ja) * 2006-03-20 2012-12-05 富士電機株式会社 磁壁移動検出端子を有する磁壁移動型磁気記録素子
GB2438003B (en) * 2006-05-09 2008-05-14 Ingenia Holdings Data storage device and method
US8693238B2 (en) 2006-08-07 2014-04-08 Nec Corporation MRAM having variable word line drive potential
JP5146836B2 (ja) 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
KR101168285B1 (ko) * 2006-12-29 2012-07-30 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
US7514271B2 (en) * 2007-03-30 2009-04-07 International Business Machines Corporation Method of forming high density planar magnetic domain wall memory
JP5152712B2 (ja) * 2007-07-17 2013-02-27 独立行政法人理化学研究所 磁化状態制御装置および磁気情報記録装置
JP2010114261A (ja) * 2008-11-06 2010-05-20 Sharp Corp 磁気メモリ、および磁気メモリへの情報記録方法
US8565011B2 (en) * 2008-11-07 2013-10-22 Nec Corporation Method of initializing magnetic memory element
CN102918649B (zh) * 2010-06-30 2015-12-16 国际商业机器公司 磁性随机存取存储器设备和生产磁性随机存取存储器设备的方法
JP2013041880A (ja) 2011-08-11 2013-02-28 Renesas Electronics Corp 磁気ランダムアクセスメモリ
US9548634B2 (en) * 2012-08-09 2017-01-17 Japan Science And Technology Agency Spin motor and rotary member
WO2016079085A1 (en) * 2014-11-17 2016-05-26 Imec Vzw A vcma multiple gate magnetic memory element and a method of operating such a memory element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
JP2002319664A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体記憶装置及びその製造方法
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2006270069A (ja) * 2005-02-23 2006-10-05 Hitachi Ltd パルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174149A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
JP2002319664A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体記憶装置及びその製造方法
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2006270069A (ja) * 2005-02-23 2006-10-05 Hitachi Ltd パルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置

Also Published As

Publication number Publication date
US20100157662A1 (en) 2010-06-24
WO2006115275A1 (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
JPWO2006115275A1 (ja) Ｍｒａｍおよびその書き込み方法
JP5486731B2 (ja) 磁気メモリ
JP5224127B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5062481B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US7936597B2 (en) Multilevel magnetic storage device
JP5441005B2 (ja) 磁壁移動素子及び磁気ランダムアクセスメモリ
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5544547B2 (ja) 磁化反転装置、記憶素子、及び磁界発生装置
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
WO2012002156A1 (ja) 磁気メモリ素子、磁気メモリ
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
KR20060135738A (ko) 개선된 마그네틱 스위칭
KR20100094974A (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
JP5492144B2 (ja) 垂直磁化磁気抵抗効果素子及び磁気メモリ
JP2002289807A (ja) 磁気メモリ装置および磁気抵抗効果素子
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP2004303801A (ja) 磁気メモリ及びその書き込み方法
US10375698B2 (en) Memory system
JP2002353417A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP5382295B2 (ja) 磁気ランダムアクセスメモリ
JP4742490B2 (ja) 磁気メモリ
JP4749037B2 (ja) 半導体装置
JP2013182643A (ja) 磁気メモリの書き換え方法と回路
JP2004111437A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807