JP2007207778A - 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法 - Google Patents
磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2007207778A JP2007207778A JP2006021278A JP2006021278A JP2007207778A JP 2007207778 A JP2007207778 A JP 2007207778A JP 2006021278 A JP2006021278 A JP 2006021278A JP 2006021278 A JP2006021278 A JP 2006021278A JP 2007207778 A JP2007207778 A JP 2007207778A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mtj element
- mask
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】反転磁界閾値のばらつきを低減する。
【解決手段】磁気抵抗効果素子の製造方法は、固定層と記録層と固定層及び記録層に挟まれた非磁性層とを有する材料層10aを基板101上に形成する工程と、材料層10a上にマスク材102aを形成する工程と、インプリントリソグラフィを用いてマスク材102aを加工することにより、所望パターンを有するマスク102を形成する工程と、このマスク102を用いて102a材料層を加工することにより、所望パターンを有する磁気抵抗効果素子10を形成する工程とを具備する。
【選択図】 図1
【解決手段】磁気抵抗効果素子の製造方法は、固定層と記録層と固定層及び記録層に挟まれた非磁性層とを有する材料層10aを基板101上に形成する工程と、材料層10a上にマスク材102aを形成する工程と、インプリントリソグラフィを用いてマスク材102aを加工することにより、所望パターンを有するマスク102を形成する工程と、このマスク102を用いて102a材料層を加工することにより、所望パターンを有する磁気抵抗効果素子10を形成する工程とを具備する。
【選択図】 図1
Description
本発明は、磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法に関する。
近年、磁気ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)は、不揮発性、高速性、大容量化を併せ持つ究極のメモリとして期待され開発されている(例えば、非特許文献1参照)。この磁気ランダムアクセスメモリにおける最大の課題は、記憶セルの反転磁界閾値のばらつきである。
図17は、従来技術に係る磁気ランダムアクセスメモリの模式的な斜視図を示す。図18は、従来技術に係る磁気ランダムアクセスメモリの記憶セルの理想的な反転磁界閾値の曲線を示す。図19は、従来技術に係る磁気ランダムアクセスメモリの記憶セルの実際の反転磁界閾値の曲線を示す。
図17に示すように、ビット線BL及びワード線WLに書き込み電流をそれぞれ流す。そして、これらの書き込み電流によりそれぞれ発生した磁界の合成磁界によって、ビット線BLとワード線WLの交点に位置する選択セルSCにのみ選択的に書き込みを行う。ここで、図18に示すような反転磁界閾値の曲線であれば、選択セルSCのみの書き込みが実現する。しかし、実際には、図19に示すように、反転磁界閾値の曲線がばらつくため、半選択セルSC1,SC2,SC3の誤書き込みが生じる。
Roy Scheuerlein et. Al, ISSCC2000 Technical Digest p.128, 「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」
Roy Scheuerlein et. Al, ISSCC2000 Technical Digest p.128, 「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」
本発明は、反転磁界閾値のばらつきを低減することが可能な磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法を提供する。
本発明の第1の視点による磁気抵抗効果素子の製造方法は、固定層と記録層と前記固定層及び前記記録層に挟まれた第1の非磁性層とを有する材料層を基板上に形成する工程と、前記材料層上にマスク材を形成する工程と、インプリントリソグラフィを用いて前記マスク材を加工することにより、所望パターンを有する第1のマスクを形成する工程と、前記第1のマスクを用いて前記材料層を加工することにより、所望パターンを有する磁気抵抗効果素子を形成する工程とを具備する。
本発明の第2の視点による磁気記憶装置の製造方法は、固定層と記録層と前記固定層及び前記記録層に挟まれた非磁性層とを有する材料層を基板上に形成する工程と、前記材料層上にマスク材を形成する工程と、インプリントリソグラフィを用いて前記マスク材を加工することにより、所望パターンを有する第1のマスクを形成する工程と、前記第1のマスクを用いて前記材料層を加工することにより、所望パターンを有する磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子の上方及び下方にビット線及びワード線を形成する工程とを具備する。
本発明によれば、反転磁界閾値のばらつきを低減することが可能な磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法を提供できる。
近年、磁気ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)の磁気抵抗効果素子としては、MTJ(Magnetic Tunneling Junction)素子が用いられている。
図14は、本発明の一実施形態に係るMTJ素子の断面図を示す。図15(a)及び(b)は、本発明の一実施形態に係るMTJ素子の露光後の平面形状を示す。図16は、本発明の一実施形態に係る磁気カップリングの問題を示す。
図14に示すように、MTJ素子10は、磁化方向が固着された固定層11と、磁化方向が左右に反転する記録層13と、固定層11及び記録層13とで挟まれたトンネルバリア層12とを有する。
ここで、反転磁界閾値がばらつく要因の一つに、記録層13の幅のばらつきが考えられる。この幅のばらつきを低減して磁気ランダムアクセスメモリを作成し、反転磁界閾値のばらつきを評価したが、ある一定値以下には低減することができなかった。尚、反転磁界閾値とは、記録層13の磁化が反転する閾値の磁界のことである。
また、露光後のMTJ素子10を平面的に観察した結果、図15(a)及び(b)に示すように、MTJ素子10のエッジには凹凸が残ることが分かった。そして、図16に示すように、この凹凸部分において、固定層11の磁化と記録層13の磁化とがローカルな磁気カップリングを起こし、反転磁界閾値をばらつかせていた。尚、エッジの凹凸によってこのエッジに付着する堆積物が不均一になり、エッジの凹凸が誇張されており、反転磁界閾値のばらつきは8%程度であった。
さらに、詳細に分析した結果、特に記録層13のエッジに凹凸が残ることが、反転磁界閾値のばらつきの原因の一つであることが判明した。そこで、EB(Electron Beam)リソグラフィなどの高解像度のツールを用いて記録層13の加工を行うことで、記録層13の周辺の凹凸を低減させた。その結果、反転磁界閾値のばらつきは、目標値近くまでは低減できたが、目標値を超えることができなかった。尚、メガビットクラスの磁気ランダムアクセスメモリの全ビットを正常に動作させようとすると、この反転磁界閾値のばらつきは、標準偏差で5%(1σ)程度に低減することが望ましい。この点については、図5(a)及び(b)の説明において詳述する。
以上のような分析結果に基づき、本発明の実施形態では、高精度なMTJ素子の加工を実現することで、反転磁界閾値のばらつきを低減する。以下に、本発明の実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1の実施形態]
第1の実施形態は、MTJ素子の加工にインプリントリソグラフィ(ナノインプリントリソグラフィとも呼ばれる)を利用する。ここで、インプリントリソグラフィとは、フォトリソグラフィのような大規模かつ高価な装置を使わなくても、ナノメートルレベルの微細な構造形成が行える技術である。
第1の実施形態は、MTJ素子の加工にインプリントリソグラフィ(ナノインプリントリソグラフィとも呼ばれる)を利用する。ここで、インプリントリソグラフィとは、フォトリソグラフィのような大規模かつ高価な装置を使わなくても、ナノメートルレベルの微細な構造形成が行える技術である。
図1(a)乃至(d)は、本発明の第1の実施形態に係るインプリントリソグラフィを用いたMTJ素子の製造工程の断面図を示す。図2は、本発明の第1の実施形態に係るインプリントリソグラフィを用いて形成されたMTJ素子の平面図を示す。以下に、第1の実施形態に係るインプリントリソグラフィを用いたMTJ素子の製造方法について説明する。
まず、図1(a)に示すように、基板101上に、例えばスパッタリング法等により、MTJ材料層10aが成膜される。このMTJ材料層10aは、固定層11、トンネルバリア層12及び記録層13を含む材料層である。
次に、図1(b)に示すように、MTJ材料層10a上に、例えば熱硬化材料、光硬化材料などからなるマスク材料層102aが塗布される。
次に、図1(c)に示すように、例えばEBリソグラフィ等により形成された高精度な凹凸パターンを有する型103が用意される。この型103は、ねれ性がよく、マスク材料層102aが硬化した後に剥がれ易いものが望ましい。そして、例えばプレス機等により、型103が基板101に押し付けられ、マスク材料層102aを凹凸パターンに硬化させた後、型103がマスク材料層102aから引き離される。これにより、凹凸パターンを有するマスク102が形成される。尚、引き剥がした型103は、何度も使用することが可能である。
次に、図1(d)に示すように、マスク102を用いて、例えばRIE(Reactive Ion Etching)のような異方性ドライエッチングにより、MTJ材料層10aに凹凸パターンが転写される。これにより、所望形状にパターニングされたMTJ素子10が形成される(図2参照)。その後、マスク102が除去される。
上記のようなインプリントリソグラフィを用いた製造方法において、マスク材料層102aとして、熱硬化材料を用いた場合(熱硬化型インプリントリソグラフィ)と光硬化材料を用いた場合(光硬化型インプリントリソグラフィ)との具体的な方法について説明する。
熱硬化型インプリントリソグラフィの場合、マスク材料層102aとして、例えばポリメチルメタクリエート(PPMA)等のレジストを用いる。まず、昇温されたレジストが塗布された基板101に型103を押し付け、レジストの温度を下げてレジストを硬化させてから型103を引き離す。これにより、型103の凹凸パターンがレジストに転写される。そして、凹凸パターンが転写されたレジストに対して、例えば酸素プラズマで全体的にレジストの膜厚を薄くして、MTJ材料層10aを露出させる。その後、ドライエッチング等を行ってMTJ材料層10aに凹凸パターンを転写する。
光硬化型インプリントリソグラフィの場合、型103として石英を使用し、マスク材料層102aとして光硬化樹脂を用いる。まず、光硬化樹脂が塗布された基板101に型103を押し付ける。そして、型103の上面からUV光を照射し、光硬化樹脂を硬化させ、型103を光硬化樹脂から引き離す。これにより、型103の凹凸パターンが光硬化樹脂に転写される。その後、この凹凸パターンを有する光硬化樹脂を用いて、MTJ材料層10aに凹凸パターンが転写される。
以下に、インプリントリソグラフィを用いてマスク加工してMTJ素子10を形成した実施例について、具体的に説明する。
(実施例1)
実施例1は、インプリントリソグラフィを用いてマスク材料を加工し、これをマスクとしてMTJ素子10の記録層13と固定層11をともに加工する。
実施例1は、インプリントリソグラフィを用いてマスク材料を加工し、これをマスクとしてMTJ素子10の記録層13と固定層11をともに加工する。
この実施例1のように、インプリントリソグラフィで加工されたマスクを用いて記録層13と固定層11をともに加工して作成したMTJ素子10では、反転磁界閾値のばらつきを4%程度に低減できた。これは、記録層13と固定層11をともに加工することにより、記録層13のエッジと固定層11のエッジを自己整合的に形成することができ、固定層11のエッジの磁化からの漏洩磁界のばらつきが低減し、その結果、記録層13の反転磁界閾値のばらつきを低減できたと考えられる。
(実施例2)
実施例2は、インプリントリソグラフィを用いてマスク材料を加工し、これをマスクとしてMTJ素子10の記録層13を加工し、固定層11は別に加工する。
実施例2は、インプリントリソグラフィを用いてマスク材料を加工し、これをマスクとしてMTJ素子10の記録層13を加工し、固定層11は別に加工する。
この実施例2のように、インプリントリソグラフィで加工されたマスクを用いて記録層13のみを加工して作成したMTJ素子10では、反転磁界閾値のばらつきを3.5%程度に低減できた。これは、記録層13と別に固定層11を加工し、この固定層11のエッジを記録層13のエッジから遠ざけたため、固定層11のエッジの磁化からの漏洩磁界ばらつきの影響を少なくでき、その結果、反転磁界閾値のばらつきを低減できたと考えられる。
尚、この場合、固定層11の加工は、通常のフォトリソグラフィで加工されたマスクを用いて行えばよい。
(実施例3)
実施例3は、インプリントリソグラフィを用いてマスク材料を加工し、これをマスクとしてMTJ素子10の記録層13を21nm以下の曲率半径Rで加工する。
実施例3は、インプリントリソグラフィを用いてマスク材料を加工し、これをマスクとしてMTJ素子10の記録層13を21nm以下の曲率半径Rで加工する。
実施例3のように、インプリントリソグラフィを用いてマスク材料を加工することにより、安定して記録層13の平面形状の角の曲率半径Rを21nm以下で加工できるようになった(図2参照)。
これにより、通常のフォトリソグラフィを用いた場合は、図3(a)に示すように、反転磁界閾値が大幅にばらついていたのに対し、実施例3のインプリントリソグラフィを用いた場合は、図3(b)に示すように、反転磁界閾値のばらつきが低減した。従って、実施例3によれば、反転磁界閾値の曲線のばらつきを抑制でき、書き込みマージンを大きく確保できるようになった。特に、MTJ素子10の平面形状を、図4に示すような略十字形状とすることにより、安定して高マージンが確保できることが分かった。
図5(a)及び(b)は、本発明の第1の実施形態に係るMTJ素子の曲率半径と書き込みマージンとの関係を説明するための図であり、図5(a)は、図5(b)に示すMTJ素子を用いたときの書き込みマージンの変化を示している。
まず、書き込みマージンについて説明する。図5(a)において、縦軸は書き込みマージンであり、σはMTJ素子の反転電流値ばらつきの標準偏差を示す。256Mb(メガビット)の磁気ランダムアクセスメモリもサブアレイは約1Mbで構成され、この1Mb個は約5σに相当する。ここで、1σ分の余裕を持たせると、大体6σ分の書き込みマージンがないと1Mbのサブアレイが動作しないことになる。そこで、書き込みマージンは、6σをスペックとする。
次に、本例において対象とした十字形状のMTJ素子について説明する。図5(b)は、MTJ素子の曲率半径Rが15,18,22nmの場合の系列1のタイプA、B、Cと系列2のタイプa、b、cを示している。系列1のタイプA、B、Cは、MTJ素子の磁化困難軸方向の突出部の根元が曲線を描いているものであり、系列2のタイプa、b、cは、MTJ素子の磁化困難軸方向の突出部の根元が角張っているものである。
このようなMTJ素子を用いて検証を行った結果、図5(a)に示すように、MTJ素子の曲率半径Rが大きくなるに従って書き込みマージンが低下することが分かる。そして、書き込みマージンのスペックが6σであることを考慮すると、MTJ素子の曲率半径Rは21nm以下であることが望ましいといえる。この結果は、形状の異なる系列1,2の両方の場合においてもいえることである。従って、MTJ素子の曲率半径Rが21nm以下であれば、書き込みマージンの確保が図れ、反転電流値のばらつきを低減できるといえる。
上記第1の実施形態によれば、インプリントリソグラフィでマスク材料層102aを加工すると、ほぼ型通りのマスク102が形成できる。寸法やエッジの直線性のよい型103を選別して使用すれば、マスク102の寸法やエッジの直線性も安定して作成できる。従って、このようなマスク102を用いてMTJ素子10を加工することにより、MTJ素子10のエッジのばらつきを低減できる。また、21nm以下の曲率半径Rを有するMTJ素子10を形成できる。これにより、反転磁界閾値のばらつきが低減でき、メガビットクラスの磁気ランダムアクセスメモリでも、全ビットを正常動作させることができる。さらには、チップの歩留まりを大幅に向上できる。
[第2の実施形態]
第2の実施形態は、インプリントリソグラフィによるマスクで形成されたMTJ素子について説明する。
第2の実施形態は、インプリントリソグラフィによるマスクで形成されたMTJ素子について説明する。
(a)抵抗変化
図6は、本発明の第2の実施形態に係るMTJ素子の抵抗変化の様子を示す。以下に、MTJ素子の抵抗変化について説明する。
図6は、本発明の第2の実施形態に係るMTJ素子の抵抗変化の様子を示す。以下に、MTJ素子の抵抗変化について説明する。
図6に示すように、MTJ素子10の抵抗変化により、“1”、“0”の書き込みが実現する。この“1”、“0”の情報は、固定層11及び記録層13の磁化の向きが平行状態か又は反平行状態かによって判断される。ここで、平行とは、固定層11及び記録層13の磁化の向きが同じであることを意味し、反平行とは、固定層11及び記録層13の磁化の向きが逆平行であることを意味する。
そして、平行状態の場合、トンネルバリア層12のトンネル抵抗は最も低くなり、この状態を“0”の状態とする。一方、反平行状態の場合、トンネルバリア層12のトンネル抵抗は最も高くなり、この状態を“0”の状態とする。
(b)平面形状
図7(a)乃至(k)は、本発明の第2の実施形態に係るMTJ素子の平面形状の例を示す。以下に、MTJ素子の平面形状の例について説明する。
図7(a)乃至(k)は、本発明の第2の実施形態に係るMTJ素子の平面形状の例を示す。以下に、MTJ素子の平面形状の例について説明する。
図7(a)乃至(k)に示すように、MTJ素子10の平面形状は、正方形、長方形、六角形、楕円、菱型、平行四辺形、円、十字型、ビーンズ型(凹型)、目型、十字型の一部が平行四辺形となった形状等、種々変更可能である。尚、図示する形状の角張った部分は、丸まっていても勿論よい。
(c)断面形状
図8(a)及び(b)は、本発明の第2の実施形態に係るMTJ素子の断面形状の例を示す。以下に、MTJ素子の断面形状の例について説明する。
図8(a)及び(b)は、本発明の第2の実施形態に係るMTJ素子の断面形状の例を示す。以下に、MTJ素子の断面形状の例について説明する。
図8(a)に示すように、MTJ素子10の全ての層が一括加工され、全ての層の側面が一致していてもよい。
図8(b)に示すように、記録層13の膜面水平方向のサイズが固定層11及びトンネルバリア層12の膜面水平方向のサイズよりも小さく、MTJ素子10の断面形状が凸型になっていてもよい。
尚、図8(a)及び(b)に示すように、固定層11は、強磁性層11a/非磁性層11b/強磁性層11cの3層構造でもよい。この場合、強磁性層11a,11cの磁化が強磁性結合していても反強磁性結合していてもよい。同様に、記録層13は、強磁性層13a/非磁性層13b/強磁性層13cの3層構造でもよい。この場合、強磁性層13a,13cの磁化が強磁性結合していても反強磁性結合していてもよい。さらに、固定層11及び記録層13の一方のみが3層構造でもよい。
(d)ダブルジャンクション構造
MTJ素子10は、上述するシングルジャンクション構造に限定されず、ダブルジャンクション構造であってもよい。
MTJ素子10は、上述するシングルジャンクション構造に限定されず、ダブルジャンクション構造であってもよい。
図9は、本発明の第2の実施形態に係るダブルジャンクション構造のMTJ素子の断面図を示す。以下に、MTJ素子のダブルジャンクション構造について説明する。
図9に示すように、MTJ素子10は、第1の固定層11−Aと、第2の固定層11−Bと、記録層13と、第1のトンネルバリア層12−Aと、第2のトンネルバリア層12−Bとを有するダブルジャンクション構造でもよい。ここで、記録層13は第1及び第2の固定層11−A,11−B間に設けられ、第1のトンネルバリア層12−Aは第1の固定層11−A及び記録層13間に設けられ、第2のトンネルバリア層12−Bは第2の固定層11−B及び記録層13間に設けられる。
このようなダブルジャンクション構造は、シングルジャンクション構造と比べて、1つのトンネル接合あたりのバイアス電圧が印加電圧の1/2になるので、バイアス電圧の増大に伴うMR(Magneto Resistive)比の減少を抑制できるという効果が得られる。
(e)材料
固定層11及び記録層13の材料としては、次のような材料があげられる。例えば、Fe,Co,Ni、それらの積層膜、又はそれらの合金、スピン分極率の大きいマグネタイト、CrO2,RXMnO3−Y(R;希土類、X;Ca,Ba,Sr)等の酸化物の他、NiMnSb,PtMnSb等のホイスラー合金等を用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ag,Cu,Au,Al,Mg,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Ir,W,Mo,Nb等の非磁性元素が多少含まれていてもよい。
固定層11及び記録層13の材料としては、次のような材料があげられる。例えば、Fe,Co,Ni、それらの積層膜、又はそれらの合金、スピン分極率の大きいマグネタイト、CrO2,RXMnO3−Y(R;希土類、X;Ca,Ba,Sr)等の酸化物の他、NiMnSb,PtMnSb等のホイスラー合金等を用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ag,Cu,Au,Al,Mg,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Ir,W,Mo,Nb等の非磁性元素が多少含まれていてもよい。
トンネルバリア層12の材料としては、例えば、AlOx(例えばAl2O3),MgOx,SiO2,AlN,Bi2O3,MgF2,CaF2,SrTiO2,AlLaO3等の様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもかまわない。
尚、固定層11及び記録層13が強磁性層/非磁性層/強磁性層の3層構造からなる場合、強磁性層/非磁性層/強磁性層の材料としては、例えば、NiFe/Ru/NiFe、CoFe/Ru/CoFe、CoFe/Cu/NiFe、NiFe/Cu/NiFe、CoFe/Cu/CoFe、CoFe/Cu/NiFe等があげられる。
また、固定層11の磁化を固着させるために、固定層11に隣接して磁化固着層が設けられる。この磁化固着層の材料としては、PtMn,IrMn等があげられる。
[第3の実施形態]
第3の実施形態は、インプリントリソグラフィによるマスクで形成されたMTJ素子を備えた磁気ランダムアクセスメモリについて説明する。
第3の実施形態は、インプリントリソグラフィによるマスクで形成されたMTJ素子を備えた磁気ランダムアクセスメモリについて説明する。
(a)選択トランジスタ型
図10(a)及び(b)は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリの選択トランジスタ型のメモリセルを示す。以下に、選択トランジスタ型におけるセル構造について説明する。
図10(a)及び(b)は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリの選択トランジスタ型のメモリセルを示す。以下に、選択トランジスタ型におけるセル構造について説明する。
図10(a)及び(b)に示すように、選択トランジスタ型の1メモリセルMCは、1つのMTJ素子10と、このMTJ素子10につながるトランジスタ(例えばMOSトランジスタ)Trと、書き込みワード線WWLと、ビット線BLとを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子10の一端は、ベース金属層5c、コンタクト4a,4b,4c及び配線5a,5bを介して、トランジスタTrの電流経路の一端(ドレイン拡散層)3aに接続されている。一方、MTJ素子10の他端は、ビット線BLに接続されている。MTJ素子10の下方には、MTJ素子10と電気的に分離された書き込みワード線WWLが設けられている。トランジスタTrの電流経路の他端(ソース拡散層)3bは、コンタクト4d及び配線5dを介して、例えばグランドに接続されている。トランジスタTrのゲート電極2は、読み出しワード線RWLとして機能する。
上記のような選択トランジスタ型のメモリセルMCにおいて、データの書き込み/読み出しは、以下のように行われる。
まず、書き込み動作は、次のような磁場書き込みが行われる。複数のMTJ素子10のうち選択されたMTJ素子10に対応するビット線BL及び書き込みワード線WWLに書き込み電流Iw1,Iw2をそれぞれ流す。これにより、書き込み電流Iw1,Iw2により発生した磁界の合成磁界が、MTJ素子10に印加される。ここで、固定層11及び記録層13の磁化方向がほぼ反平行となる状態を“1”状態、ほぼ平行となる状態を“0”状態と規定することで、2値のデータの書き込みが実現する。
次に、読み出し動作は、読み出し用スイッチング素子として機能するトランジスタTrを利用して、次のように行われる。選択されたMTJ素子10に対応するビット線BL及び読み出しワード線RWLを選択し、MTJ素子10の膜面垂直方向に読み出し電流Irを流す。ここで、固定層11の磁化(固定層11が多層の場合は、記録層13に最も近い強磁性層の磁化)と記録層13(記録層13が多層の場合は、固定層11に最も近い強磁性層の磁化)の磁化とがほぼ平行状態(例えば“0”状態)の場合は低抵抗となり、ほぼ反平行状態(例えば“1”状態)の場合は高抵抗となる。このようなトンネル磁気抵抗(TMR:Tunneling Magneto Resistive)効果による抵抗値を測定し、別途設けられた参照セルの抵抗値と比較し、MTJ素子10の“1”、“0”状態を判別する。
(b)選択ダイオード型
図11(a)及び(b)は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリの選択ダイオード型のメモリセルを示す。以下に、選択ダイオード型におけるセル構造について説明する。
図11(a)及び(b)は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリの選択ダイオード型のメモリセルを示す。以下に、選択ダイオード型におけるセル構造について説明する。
図11(a)及び(b)に示すように、選択ダイオード型の1メモリセルMCは、1つのMTJ素子10と、このMTJ素子10につながるダイオードDと、ビット線BLと、ワード線WLとを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
ここで、ダイオードDは、例えばPN接合ダイオードであり、P型半導体層とN型半導体層とで構成されている。このダイオードDの一端(例えばP型半導体層)は、MTJ素子10に接続されている。一方、ダイオードDの他端(例えばN型半導体層)は、ワード線WLに接続されている。そして、図示する構造では、ビット線BLからワード線WLへ電流が流れるようになっている。
尚、ダイオードDの配置箇所や向きは、種々に変更することが可能である。例えば、ダイオードDは、ワード線WLからビット線BLへ電流が流れる向きに配置してもよい。また、ダイオードDは、半導体基板1内に形成することも可能である。また、ダイオードDは、半導体層と金属層とからなるショットキー接合ダイオードにすることも可能である。
上記のような選択ダイオード型のメモリセルにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、磁場書き込みが行われる。
一方、データの読み出し動作も、上記選択トランジスタ型とほぼ同じであるが、選択ダイオード型の場合、ダイオードDを読み出し用スイッチング素子として利用する。すなわち、ダイオードDの整流性を利用し、非選択のMTJ素子は逆バイアスとなるようにビット線BL及びワード線WLのバイアスを制御し、選択したMTJ素子10にのみ読み出し電流Irが流れるようにする。
(c)クロスポイント型
図12(a)及び(b)は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのクロスポイント型のメモリセルを示す。以下に、クロスポイント型におけるセル構造について説明する。
図12(a)及び(b)は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのクロスポイント型のメモリセルを示す。以下に、クロスポイント型におけるセル構造について説明する。
図12(a)及び(b)に示すように、クロスポイント型の1メモリセルMCは、1つのMTJ素子10と、ビット線BLと、ワード線WLとを含んで構成されている。そして、このメモリセルMCをアレイ状に複数個配置することで、メモリセルアレイMCAを構成する。
具体的には、MTJ素子10は、ビット線BL及びワード線WLの交点付近に配置され、MTJ素子10の一端はワード線WLに接続され、MTJ素子10の他端はビット線BLに接続されている。
上記のようなクロスポイント型のメモリセルにおいて、データの書き込み動作は、上記選択トランジスタ型と同様で、磁場書き込みが行われる。一方、データの読み出し動作は、選択されたMTJ素子10に接続するビット線BL及びワード線WLに読み出し電流Irを流すことで、MTJ素子10のデータを読み出す。
(d)トグル(Toggle)型
図13は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのトグル型のメモリセルの平面図を示す。以下に、トグル型におけるセル構造について説明する。
図13は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのトグル型のメモリセルの平面図を示す。以下に、トグル型におけるセル構造について説明する。
図13に示すように、トグル型のセルでは、MTJ素子10の磁化容易軸が、ビット線BLの延在方向(X方向)又はワード線WLの延在方向(Y方向)に対して傾くように、MTJ素子10を配置する。換言すると、ビット線BLに流す書き込み電流Iw1の方向又はワード線WLに流す書き込み電流Iw2の方向に対して傾くように、MTJ素子10を配置する。ここで、MTJ素子10の傾きは、例えば30度乃至60度程度であり、45度程度が望ましい。尚、MTJ素子10は、少なくとも記録層13が反強磁性結合構造であるのが望ましい。
上記のようなトグル型のメモリセルにおいて、データの書き込み/読み出しは、以下のように行われる。
まず、書き込み動作は、次のように行われる。トグル書き込みでは、選択セルに任意のデータを書き込む前にその選択セルのデータを読み出す。従って、選択セルのデータを読み出した結果、任意のデータが既に書き込まれていた場合は書き込みを行わず、任意のデータと異なるデータが書き込まれていた場合はデータを書き換えるために書き込みが行われる。
上記のような確認サイクルの後、選択セルにデータを書き込む必要がある場合は、2本の書き込み配線(ビット線BL,ワード線WL)を順にONし、先にONした書き込み配線を先にOFFしてから、後にONした書き込み配線をOFFする。例えば、ワード線WLをONして書き込み電流Iw2を流す→ビット線BLをONして書き込み電流Iw1を流す→ワード線WLをOFFして書き込み電流Iw2を流すのをやめる→ビット線BLをOFFして書き込み電流Iw1を流すのをやめるという4サイクルの手順となる。
一方、データの読み出し動作は、選択されたMTJ素子10に接続するビット線BL及びワード線WLに読み出し電流Irを流すことで、MTJ素子10のデータを読み出せばよい。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
1…半導体基板、2…ゲート電極、3a…ドレイン拡散層、3b…ソース拡散層、4a,4b,4c,4d…コンタクト、5a,5b,5d…配線、5c…ベース金属層、10…MTJ素子、10a…MTJ材料層、11…固定層、12…トンネルバリア層、13…記録層、11a,11c,13a,13c…強磁性層、11b,13b…非磁性層、101…基板、102…マスク材料層、103…型、BL…ビット線、WL…ワード線、WWL…書き込みワード線、Tr…トランジスタ、D…ダイオード、MC…メモリセル、MCA…メモリセルアレイ。
Claims (5)
- 固定層と記録層と前記固定層及び前記記録層に挟まれた第1の非磁性層とを有する材料層を基板上に形成する工程と、
前記材料層上にマスク材を形成する工程と、
インプリントリソグラフィを用いて前記マスク材を加工することにより、所望パターンを有する第1のマスクを形成する工程と、
前記第1のマスクを用いて前記材料層を加工することにより、所望パターンを有する磁気抵抗効果素子を形成する工程と
を具備することを特徴とする磁気抵抗効果素子の製造方法。 - 前記第1のマスクを用いて、前記記録層のみを加工することを特徴とする請求項1に記載の磁気抵抗効果素子の製造方法。
- 前記磁気抵抗効果素子の角の曲率半径は、21nm以下であることを特徴とする請求項1に記載の磁気抵抗効果素子の製造方法。
- 前記磁気抵抗効果素子の平面形状は、十字形状であることを特徴とする請求項1に記載の磁気抵抗効果素子の製造方法。
- 固定層と記録層と前記固定層及び前記記録層に挟まれた非磁性層とを有する材料層を基板上に形成する工程と、
前記材料層上にマスク材を形成する工程と、
インプリントリソグラフィを用いて前記マスク材を加工することにより、所望パターンを有する第1のマスクを形成する工程と、
前記第1のマスクを用いて前記材料層を加工することにより、所望パターンを有する磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子の上方及び下方にビット線及びワード線を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006021278A JP2007207778A (ja) | 2006-01-30 | 2006-01-30 | 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法 |
US11/398,647 US20070178609A1 (en) | 2006-01-30 | 2006-04-06 | Magnetoresistive element manufacturing method and magnetic memory device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006021278A JP2007207778A (ja) | 2006-01-30 | 2006-01-30 | 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007207778A true JP2007207778A (ja) | 2007-08-16 |
Family
ID=38322585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006021278A Pending JP2007207778A (ja) | 2006-01-30 | 2006-01-30 | 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070178609A1 (ja) |
JP (1) | JP2007207778A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
JP2014078722A (ja) * | 2009-01-13 | 2014-05-01 | Qualcomm Inc | 記憶層材料を備えた磁気素子 |
JP2019087688A (ja) * | 2017-11-09 | 2019-06-06 | Tdk株式会社 | 磁気センサ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090201722A1 (en) * | 2008-02-12 | 2009-08-13 | Kamesh Giridhar | Method including magnetic domain patterning using plasma ion implantation for mram fabrication |
US8551578B2 (en) * | 2008-02-12 | 2013-10-08 | Applied Materials, Inc. | Patterning of magnetic thin film using energized ions and thermal excitation |
US20090199768A1 (en) * | 2008-02-12 | 2009-08-13 | Steven Verhaverbeke | Magnetic domain patterning using plasma ion implantation |
US8535766B2 (en) | 2008-10-22 | 2013-09-17 | Applied Materials, Inc. | Patterning of magnetic thin film using energized ions |
US20110089140A1 (en) * | 2009-10-16 | 2011-04-21 | Liubo Hong | Process for fabricating ultra-narrow track width magnetic sensor |
US8216481B2 (en) * | 2009-10-16 | 2012-07-10 | Hitachi Global Storage Technologies Netherlands B.V. | Process for fabricating ultra-narrow dimension magnetic sensor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6004654A (en) * | 1995-02-01 | 1999-12-21 | Tdk Corporation | Magnetic multilayer film, magnetoresistance element, and method for preparing magnetoresistance element |
JP2001068780A (ja) * | 1999-08-30 | 2001-03-16 | Fuji Photo Film Co Ltd | 半導体レーザ素子およびその製造方法 |
KR100350855B1 (ko) * | 2000-12-29 | 2002-09-05 | 주식회사옌트 | 표면 실장용 칩 검사 장치에서의 칩 선별기 |
JP4405103B2 (ja) * | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
US20040209123A1 (en) * | 2003-04-17 | 2004-10-21 | Bajorek Christopher H. | Method of fabricating a discrete track recording disk using a bilayer resist for metal lift-off |
JP3824600B2 (ja) * | 2003-07-30 | 2006-09-20 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
JP2006114762A (ja) * | 2004-10-15 | 2006-04-27 | Toshiba Corp | 磁気ランダムアクセスメモリ |
-
2006
- 2006-01-30 JP JP2006021278A patent/JP2007207778A/ja active Pending
- 2006-04-06 US US11/398,647 patent/US20070178609A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014078722A (ja) * | 2009-01-13 | 2014-05-01 | Qualcomm Inc | 記憶層材料を備えた磁気素子 |
US8823120B2 (en) | 2009-01-13 | 2014-09-02 | Qualcomm Incorporated | Magnetic element with storage layer materials |
JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
US8058080B2 (en) | 2009-02-04 | 2011-11-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a magnetic random access memory, method of manufacturing an embedded memory, and template |
JP2019087688A (ja) * | 2017-11-09 | 2019-06-06 | Tdk株式会社 | 磁気センサ |
US10948316B2 (en) | 2017-11-09 | 2021-03-16 | Tdk Corporation | Magnetic sensor with an elongated element for reducing hysteresis |
US11506514B2 (en) | 2017-11-09 | 2022-11-22 | Tdk Corporation | Magnetic sensor with an elongated element |
US11940300B2 (en) | 2017-11-09 | 2024-03-26 | Tdk Corporation | Magnetic sensor with an elongated element |
Also Published As
Publication number | Publication date |
---|---|
US20070178609A1 (en) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443718B2 (en) | Magnetic memory device | |
US7164599B2 (en) | Data read method of magnetic random access memory | |
JP3959335B2 (ja) | 磁気記憶装置及びその製造方法 | |
JP5537791B2 (ja) | Mtj素子の製造方法 | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
US6963500B2 (en) | Magnetic tunneling junction cell array with shared reference layer for MRAM applications | |
US20080277703A1 (en) | Magnetoresistive random access memory and method of manufacturing the same | |
JP2007207778A (ja) | 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法 | |
US7411263B2 (en) | Magnetic memory device | |
US7572646B2 (en) | Magnetic random access memory with selective toggle memory cells | |
JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
US20060131629A1 (en) | Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer | |
US7366010B2 (en) | Magnetic memory | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
US7522450B2 (en) | Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method | |
US20090218559A1 (en) | Integrated Circuit, Memory Cell Array, Memory Module, and Method of Manufacturing an Integrated Circuit | |
JP3896072B2 (ja) | 磁気記憶装置及びその製造方法 | |
Cockburn | The emergence of high-density semiconductor-compatible spintronic memory | |
JP2006108565A (ja) | 磁気抵抗効果素子及び磁気記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |