DE60032281T2 - Magnetischer dynamischer Direktzugriffspeicher und dessen Herstellungsverfahren - Google Patents

Magnetischer dynamischer Direktzugriffspeicher und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE60032281T2
DE60032281T2 DE60032281T DE60032281T DE60032281T2 DE 60032281 T2 DE60032281 T2 DE 60032281T2 DE 60032281 T DE60032281 T DE 60032281T DE 60032281 T DE60032281 T DE 60032281T DE 60032281 T2 DE60032281 T2 DE 60032281T2
Authority
DE
Germany
Prior art keywords
magnetic
layer
magnetic element
parts
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60032281T
Other languages
English (en)
Other versions
DE60032281D1 (de
Inventor
Eugene Y. Gilbert Chen
Jon M. Tempe Slaughter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Application granted granted Critical
Publication of DE60032281D1 publication Critical patent/DE60032281D1/de
Publication of DE60032281T2 publication Critical patent/DE60032281T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf magnetische Elemente zur Informationsspeicherung und/oder -erfassung und auf deren Herstellungsverfahren und im Besonderen auf ein Verfahren zur Herstellung und somit Definition des magnetischen Elementes eines MRAM-Elementes (MRAM = magnetischer Schreib-/Lesespeicher).
  • Hintergrund der Erfindung
  • Die vorliegende Anmeldung bezieht sich auf eine ebenfalls anhängige Anmeldung, die die Motorola-Prozesslistennummer CR97-133 und die US-Seriennummer 09/144,686 trägt, mit dem Titel MAGNETIC RANDOM ACCESS MEMORY AND FABRICATING METHOD THEREOF", eingereicht am 31. August 1998, die hierin durch diese Referenz einbezogen wird, und auf die ebenfalls anhängige Anmeldung, die die Motorola- Prozesslistennummer CR 97-158 und die US-Seriennummer 08/986,764 trägt, mit dem Titel "PROCESS OF PATTERNING MAGNETIC FILMS", eingereicht am 8. Dezember 1997, die hierin durch Referenz einbezogen wird.
  • Ein magnetisches Speicherelement verfügt über eine Struktur, die ferromagnetische Schichten umfasst, die durch eine nicht-magnetische Schicht getrennt sind. Informationen werden als Ausrichtungen von Magnetisierungsvektoren in magnetischen Schichten gespeichert. Die magnetischen Vektoren in einer magnetischen Schicht sind zum Beispiel magnetisch fest oder verstiftet, während die Magnetisierungsausrichtung der anderen magnetischen Schicht zwischen den selben und entgegengesetzten Ausrichtungen umschalten darf, die "parallele" beziehungsweise "antiparallele" Zustände genannt werden. In Reaktion auf parallele und antiparallele Zustände zeigt das magnetische Speicherelement zwei verschiedene Widerstände. Der Widerstand verfügt über minimale und maximale Werte, wenn die Magnetisierungsvektoren der zwei magnetischen Schichten in im Wesentlichen dieselbe beziehungsweise entgegengesetzte Richtung zeigen. Demgemäss gestattet es eine Erfassung von Widerstandsänderungen einer MRAM-Vorrichtung, in dem magnetischen Speicherelement gespeicherte Informationen zur Verfügung zu stellen.
  • Eine MRAM-Vorrichtung verknüpft magnetische Speicherelemente mit anderen Schaltungen, zum Beispiel einer Steuerschaltung für magnetische Speicherelemente, Komparatoren zum Erfassen von Zuständen in einem magnetischen Speicherelement, Eingangs-/Ausgangsschaltungen, und so weiter. Diese Schaltungen werden in dem Prozess einer CMOS-Technologie hergestellt (CMOS = Komplementär-Metalloxid-Halbleiter), um den Stromverbrauch der MRAM-Vorrichtung zu senken. Der CMOS-Prozess erfordert zum Beispiel Hochtemperaturschritte, die 300°C überschreiten, zum Aufbringen von dielektrischen Schichten und Metallschichten und zum Ausglühen von Dotierungen.
  • Magnetische Schichten setzen ein ferromagnetisches Material ein, wie zum Beispiel Legierungen von Nickel (Ni), Eisen (Fe) und/oder Kobalt (Co), das ein Verarbeiten unter 300°C erfordert, um ein durch hohe Temperaturen verursachtes Vermischen von magnetischen Materialien zu verhindern. Dementsprechend müssen magnetische Speicherelemente bei einer anderen Stufe nach einer CMOS-Verarbeitung hergestellt werden.
  • Magnetische Speicherelemente enthalten Komponenten, die leicht oxidiert werden und außerdem korrosionsanfällig sind. Um magnetische Speicherelemente vor einer zunehmenden Schädigung zu schützen und um die Leistung und Verlässlichkeit der MRAM-Vorrichtung zu erhalten, wird eine Passivierungsschicht über magnetische Speicherelemente gebildet.
  • Zusätzlich umfasst ein magnetisches Speicherelement sehr dünne Schichten, von denen einige mehrere zehn Angström dick sind. Die Leistung des magnetischen Speicherelementes reagiert empfindlich auf die Beschaffenheit der Oberflächen, auf die magnetische Schichten aufgebracht werden. Dementsprechend ist es erforderlich, eine flache Oberfläche herzustellen, um zu verhindern, dass sich die Merkmale einer MRAM-Vorrichtung zunehmend verschlechtern. Das US-Patent 5,861,328 offenbart ein Verfahren zur Herstellung von Vorrichtungen, die einen riesigen magnetischen Widerstand zeigen. Das US-Patent 5,838,608 offenbart ein Verfahren zur Herstellung von magnetischen Mehrschichtvorrichtungen.
  • Metallleitungen werden eingesetzt, um magnetische Felder zum Schreiben von Zuständen in ein magnetisches Speicherelement und/oder Lesen von Zuständen in einem magnetischen Speicherelement zu erzeugen. Eine geringere Menge an Strom ist erforderlich, um einen Stromverbrauch zu minimieren.
  • Während einer typischen MRAM-Element-Herstellung umfasst die Kopfelektrode eine Schicht aus ferromagnetischem Material, wie zum Beispiel Legierungen von Ni, Fe und/oder Co. Obwohl diese Schicht relativ dünn ist, ist sie schwierig zu ätzen. Typischerweise wird die Kopfelektrode unter Verwendung von Standard-Ionenfräs- oder -Trockenätztechniken, wie zum Beispiel reaktive Ionenätztechniken (RIE = reaktives Ionenätzen) definiert, die dadurch, dass es keinen richtigen Ätzstopp gibt, zu Überätz- und Unterätzproblemen führen. Nassätzen ätzt isotropisch und ätzt somit die Elektrode seitlich. Zusätzlich gibt es ein Problem mit einer ungesteuerten Seitenoxidation der Schichten aufgrund der Freilegung der Seiten und des Oberteils der Elektrode nach einem Ätzen. Diese natürliche Oxidation, oder thermische Schädigung, der Seiten der Elektroden hängt, wenn sie der Luft ausgesetzt sind, davon, wie lange der Wafer der Luft ausgesetzt bleibt, und von der Feuchtigkeit und Temperatur der Luft ab. Diese Überätz- und Unterätzprobleme, sowie die ungesteuerte Oxidation der Schichten, führt zu einer Verkürzung innerhalb der Vorrichtung, zu Variationen in dem Schaltfeld und zu einer Verschlechterung der Speicherzellenleistung.
  • Dementsprechend besteht ein Zweck der vorliegenden Erfindung darin, eine verbesserte MRAM-Vorrichtung zur Verfügung zu stellen, die ein magnetisches Speicherelement wäh rend der Herstellung der Vorrichtung vor einer thermischen Schädigung und vor Ätzproblemen bewahrt.
  • Ein anderer Zweck der vorliegenden Erfindung besteht darin, eine verbesserte MRAM-Vorrichtung zur Verfügung zu stellen, die definierte magnetische Speicherelemente umfasst.
  • Noch ein weiterer Zweck der vorliegenden Erfindung besteht darin, ein Verfahren zum Bilden von MRAM-Vorrichtungs-Kopfelektroden durch ein Definieren von Isolierbereichen und nicht magnetischen Bereichen um die gewünschten aktiven Bereiche herum zur Verfügung zu stellen, wodurch individuelle MRAM-Vorrichtungselemente ohne eine Vorrichtungsschädigung gebildet werden.
  • Noch ein weiterer Zweck der vorliegenden Erfindung besteht darin, ein Verfahren zum Bilden eines MRAM-Elementes zur Verfügung zu stellen, das einer Herstellung mit hoher Durchsatzleistung zugänglich ist.
  • Zusammenfassung der Erfindung
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer magnetischen Vorrichtung gemäß Anspruch 1 offenbart.
  • Den Anforderungen des vorherigen Abschnittes und anderen wird im Wesentlichen durch eine Bereitstellung eines Magnetwiderstands-Schreib-/Lesespeichers (MRAM) genüge getan, der magnetische Speicherelemente auf einem Schaltkreis zum Steuern des Betriebes von magnetischen Speicherelementen umfasst. Zuerst wird der Schaltkreis auf einem Substrat unter dem CMOS-Prozess gebildet, der eine Wärmebehandlung von 300°C oder mehr erfordert. Während der Schaltkreis her gestellt wird, werden außerdem leitfähige Leitungen gebildet, die verwendet werden, um magnetische Felder zum Schreiben von Zuständen in das magnetische Speicherelement und/oder Lesen von Zuständen in dem magnetischen Speicherelement zu erzeugen. Die Metallleitungen werden durch ein Material von hoher Permeabilität umhüllt, wie zum Beispiel eine Permalloy-Schicht, die es magnetischen Feldern ermöglicht, sich auf das magnetische Speicherelement zu konzentrieren. Nach einer Fertigstellung des Schaltkreises wird eine Oberfläche der Schicht, die den Schaltkreis umfasst, durch den CMP-Prozess (CMP = chemisches/mechanisches Polieren) poliert, der eine glatte Oberfläche auf der Schicht erzeugt, die den Schaltkreis umfasst, dann wird eine dielektrische Schicht mit gefüllten Bohrungsöffnungen, damit der magnetische Speicher einen Kontakt mit dem CMOS-Schaltkreis aufnehmen kann, auf die Oberfläche aufgebracht.
  • Als nächstes wird eine untere Kontaktmetallschicht aufgebracht und geätzt, gefolgt von einem magnetischen Speicher und einem Aufbringen einer oberen leitfähigen Metallschicht. Alternativ wird eine Deckschicht, die ein unteres leitfähiges Metall, einen magnetischen Speicher und ein oberes leitfähiges Metall bildet, über die dielektrische Schicht aufgebracht. Als nächstes wird, unter Verwendung von Trockenätztechniken, wie zum Beispiel RIE und/oder Ionenfräsen, die gesamte Deckschicht in die Form des unteren Kontaktmetalls geätzt, die gleich der, oder größer als die Form des oberen Kontaktmetalls ist. Die elektrisch leitfähige Schicht, die die Kontaktmetallbeläge definieren, wird unter Verwendung von Standard-RIE-Techniken geätzt, und dient dadurch als eine Maske zum Umwandeln, typischerweise durch eine Oxidation oder Nitridierung, von Teilen der Kopfelektrode oder der obersten Deckschicht in ein Isoliermaterial. Diese Oxidation oder Nitridierung der obersten Deckschicht bewirkt, dass ein maskierter Bereich metallisch und magnetisch und somit aktiv bleibt, und bewirkt, dass der Teil, der Gegenstand der Oxidation und Nitridierung ist, inaktiv wird, als ein Isolator dient und somit ein magnetisches Speicherelement definiert und eine oberste glatte Oberfläche umfasst. In einer alternativen Ausführungsform wird eine Oxidation und Nitridierung des freigelegten Teils durchgeführt, um so die ausgewählten Bereiche der Deckschicht, die alle Schichten umfassen, die die Deckschicht ausmachen, in ein Isoliermaterial umzuwandeln. Nach einem Bilden des magnetischen Speicherelementes wird auf der glatten Oberfläche eine elektrisch leitfähige Leitung gebildet, die durch die Metallkontaktbeläge an das magnetische Speicherelement gekoppelt wird. Eine Herstellung des magnetischen Speicherelementes, oxidierte/nitridierte Teile, die die individuellen Speicherelemente definieren, umfassend, verbessert die Schaltfeldleistung aufgrund einer besseren Größensteuerung, und die Verlässlichkeit der individuellen magnetischen Speicherelemente, aufgrund der Tatsache, dass der resultierende Isolator die Kanten der Speicherelemente schützt, und vermeidet Verkürzungsprobleme über die Tunnelgrenze in dem magnetischen Speicherelement und eine thermische Schädigung der magnetischen Speicherelemente während des Herstellungsprozesses.
  • Kurze Beschreibung der Zeichnungen
  • 113 zeigen Querschnittsansichten sequenzieller Schritte in der Bildung einer MRAM-Vorrichtung gemäß der vorliegenden Erfindung.
  • Beschreibung einer bevorzugten Ausführungsform
  • 113 stellen Querschnittsansichten sequenzieller Schritte zur Herstellung einer MRAM-Vorrichtung dar, die Transistoren zum Schalten von magnetischen Speicherelementen in einen Lesebetrieb umfasst.
  • Es wird im Besonderen auf 1 Bezug genommen, darin wird eine Querschnittsansicht einer teilweise hergestellten magnetischen Vorrichtung 10, im Besonderen einer MRAM-Vorrichtung (MRAM = Magnetwiderstands-Schreib-/Lesespeicher) dargestellt, wobei die Vorrichtung 10 ein p-leitendes Siliziumsubstrat 11 umfasst. Die Vorrichtung 10 verfügt über Schaltkreise, zum Beispiel die NMOS-Schalttransistoren 12a und 12b, die durch den gut bekannten CMOS-Prozess hergestellt werden. Andere Schaltelemente, zum Beispiel eine Eingangs-/Ausgangsschaltung, Daten/Adressen-Decodierer und Komparatoren können in der MRAM-Vorrichtung enthalten sein, sie sind jedoch der Einfachheit halber in den Zeichnungen weggelassen.
  • Als Erstes wird das Substrat 11 zur Verfügung gestellt, um Fenster für die N+ Bereiche 13a, 13b und 13c zu bemustern und die Source/Drain-Bereiche 13a, 13b und 13c zu dotieren. Dann werden die Isolationsbereiche 14a und 14b für eine Trennung gebildet. Als nächstes werden die Poly-Si-Schichten 15a und 15b zur Bildung von Gate-Bereichen auf das Substrat 11 aufgebracht. Die Metallschichten 16a und 16b werden für Source-Elektroden auf die N+ Bereiche 13a und 13b aufgebracht, während die Metallschicht 16c für eine Drain-Elektrode auf den N+ Bereich 13c aufgebracht wird. weiterhin werden die Metallschichten 17a und 17b für Gate-Elektroden auf die Poly-Si-Schichten 15a, beziehungsweise 15b, aufgebracht. Auf der Metallschicht 16c wird eine Leiterbahn 18 gebildet, die den magnetischen Speicherelementen durch die Transistoren 12a und 12b einen Prüfstrom zuführt. Ein magnetisches Speicherelement wird nachstehend erklärt. Die Steckerleiter 19a und 19b, die dafür arbeiten, einen Prüfstrom zu den magnetischen Speicherelementen zu leiten, werden auf den Metallschichten 16a beziehungsweise 16b gebildet und mit diesen jeweils verbunden. Alle Schaltungselemente auf einer MRAM-Vorrichtung, außer magnetische Speicherelemente, Ziffernleitungen und Wortleitungen, werden auf dem Substrat 11 integriert, bevor das dielektrische Material 20 eingefüllt wird. Dann wird die Oberfläche der Vorrichtung 10 unter Verwendung von CMP-Techniken (Chemisches/Mechanisches Polieren) glatt poliert.
  • Nachdem die teilweise hergestellte MRAM-Vorrichtung 10 fertig gestellt worden ist, werden magnetische Speicherelemente zusammen mit Ziffernleitungen und Wortleitungen auf der Vorrichtung 10 gebildet. Wie in 2 gezeigt, wird eine Ätzstoppschicht 21, die Materialien, wie zum Beispiel AlN, AlO und SiN, einsetzt, auf die Oberfläche der Vorrichtung 10 aufgebracht. Anstatt der Ätzstoppschicht 21 können andere Techniken, wie zum Beispiel Endpunktkanten, verwendet werden. Eine Siliziumdioxidschicht 22 wird mit einer Dicke von 4000 bis 6000 Å auf jede Ätzstoppschicht 21 aufgebracht.
  • In dem nächsten Schritt wird eine Maskierschicht auf die Siliziumdioxidschicht 22 aufgebracht und unter Verwendung einer Standard-Lithographietechnik bemustert und als eine Ätzmaske definiert. Wie in 2 gezeigt, wird das Siliziumdioxid 20 bis zu der Ätzstoppschicht 21 weggeätzt, wodurch die Rinnen 23a23d in der Siliziumdioxidschicht 22 gebildet werden, und dann wird die freigelegte Ätzstoppschicht von den Rinnen 23a23d entfernt.
  • Es wird auf 3 Bezug genommen, darin wird eine dünne Feldfokussierschicht 24, die über eine hohe Permeabilität verfügt, wie zum Beispiel Nickel-Eisen, aufgetragen, die über den Rinnen 23a23d und einer dielektrischen Siliziumdioxidschicht 25 liegt. Die hochpermeable Schicht 24 ist 5–500 Å dick. Um die Adhäsion der Feldfokussierschicht 24 zu verbessern und eine Grenze für eine Ni- oder Fe-Diffusion in die dielektrische Schicht zur Verfügung zu stellen, kann eine Schicht aus Ta, oder TaN, oder anderen solchen Materialien, zwischen der Feldfokussierschicht 24 und der dielektrischen Schicht 25 eingefügt werden. Dann wird eine Leitermetallschicht 26 auf die Feldfokussierschicht 24 aufgetragen. Als ein Leitermetall werden Aluminium, Aluminiumlegierungen, Kupfer und Kupferlegierungen eingesetzt. Um die Adhäsion der Feldfokussierschicht 24 zu verbessern und eine Grenze für eine Ni- oder Fe-Diffusion in den Leiter und/oder das Dielektrikum zur Verfügung zu stellen, kann eine Schicht aus Ta, oder TaN, oder solchen Materialien, zwischen der Feldfokussierschicht 24 und der Leiterschicht 26 hinzugefügt werden. Nach einem Aufbringen der Metallschicht 26, wird das Metall, das sich aus den Rinnen 23a23d und der hochpermeablen Schicht 24 auf der Siliziumdioxidschicht 25 vorwölbt, durch den CMP-Prozess von einer Deckoberfläche entfernt, sodass, wie in 4 gezeigt, eine teilweise hergestellte MRAM-Vorrichtung 27 erzeugt wird, die über eine glatte Deckoberfläche 28 verfügt.
  • Die teilweise hergestellte MRAM-Vorrichtung 27 umfasst die Dreh- oder Ziffernleitungen 29 und 30, auf denen magnetische Speicherelemente gebildet werden. Die Ziffernleitungen 29 und 30 tragen einen Strom, um ein Magnetfeld zu erzeugen, das bewirkt, dass magnetische Speicherelemente Zustände speichern. Die Ziffernleitungen 29 und 30 werden durch die hochpermeablen Schichten 31 und 32 umhüllt, wobei ein Teil auf der Deckoberfläche 28 ausgenommen ist. Die Schicht 31 schirmt zum Beispiel das Magnetfeld, das durch einen Strom erzeugt wird, der in der Ziffernleitung 29 fließt, gegen eine Magnetflussableitung ab und ermöglicht dem Magnetfeld, auf ein magnetisches Speicherelement zu fokussieren, das auf der Ziffernleitung 29 durch die Deckoberfläche 28, die nicht durch die Schicht 31 bedeckt ist, angeordnet ist. Zusätzlich schirmt die Schicht 31 magnetische Streufelder ab, die auf benachbarte magnetische Elemente oder externe Quellen, entfernt von dem magnetischen Element, das auf der Ziffernleitung 29 angeordnet ist, zurückzuführen sind, was es somit ermöglicht, einen dicht gepackten Speicher zu bauen, der bis zu einem gewissen Maße gegen externe Magnetfelder immun ist.
  • Es wird auf 5 Bezug genommen, darin wird eine dielektrische Schicht 33 über die Ziffernleitungen 29 und 30 und die dielektrische Schicht 25 aufgebracht und eine Leiterschicht 34 über die dielektrische Schicht 33 aufgebracht. Die dielektrische Schicht 33 wird zwischen den Ziffernleitungen 29 und 30 und der Leiterschicht 34 angeord net, um dazwischen eine elektrische Isolierung zur Verfügung zu stellen. Die dielektrische Schicht 33 wird teilweise geätzt, um die Fenster 35 und 36 auf den Metallleitern 37 und 38 zu bilden, die eingesetzt werden, um die Steckerleiter 19a und 19b an die Leiterschicht 34 elektrisch anzuschließen. Nachdem die Fenster 35 und 36 gebildet worden sind, wird die Leiterschicht 34 mit einer Dicke von ungefähr 500 Å über die dielektrische Schicht 33 und die Metallleiter 37 und 38 aufgebracht. Um magnetische Speicherelemente auf der Leiterschicht 34 zu bilden, muss eine Deckoberfläche der Leiterschicht 34 eben und glatt sein, weil magnetische Speicherelemente über sehr dünne Filme verfügen, wodurch eine gute Bedingung für ein magnetisches Speicherelement erhalten wird. Die Oberfläche 39 wird durch einen Planarisierungsprozess, wie zum Beispiel CMP, poliert und gebildet.
  • Als nächstes wird, wie in 6 gezeigt, eine Mehrzahl von Magnetelementdeckschichten, oder Magnetspeicherdeckschichten, 4042 für magnetische Speicherelemente entweder durch physikalische Aufdampf (PVD)- oder Ionenstrahlaufbring (IBS)-Techniken auf die Oberfläche 39 der Leiterschicht 34 aufgebracht. Die untere und die obere magnetische Schicht 40 beziehungsweise 42 verwenden ein magnetisches Material, wie zum Beispiel Legierungen von Ni, Fe und/oder Co, während die Schicht 41 ein nicht-magnetisches Material, wie zum Beispiel Al2O3, oder Cu, einsetzt. Die untere Schicht 40 dient zum Beispiel als eine harte magnetische Schicht, in der eine Magnetisierung gestiftet oder fest ist, während die Magnetisierungsausrichtungen in der oberen magnetischen Schicht 42 frei sind. Die nichtmagnetische Schicht 41 wird durch die folgenden Verfahren gebildet. Ein Aluminiumfilm wird über die untere magnetische Schicht 40 aufgebracht, dann wird der Aluminiumfilm durch eine Oxidationsquelle, wie zum Beispiel ein RF-erzeugtes Sauerstoffplasma, oxidiert. In einem alternativen Verfahren wird Aluminium zusammen mit einem Oxid auf die Schicht 40 aufgebracht und dann wird eine Oxidation in einer entweder beheizten oder unbeheizten Sauerstoffumgebung ausgeführt. Die Schichten in dem magnetischen Speicherelement sind sehr dünn, wobei magnetische Schichten von 3 bis 200 Å und die nicht-magnetische Schicht 41 von 3 bis 100 Å variieren.
  • Als nächstes, wie in 6 dargestellt, wird eine Maskierschicht 51, im Besonderen eine Schicht eines leitfähigen Materials, über die Schicht 42 aufgebracht. Auf der leitfähigen Schicht 51 wird ein Maskenmuster gebildet und bis zu der dielektrischen Schicht 33 herunter geätzt, um die Leiterbahnen 45 und 46 auf der dielektrischen Schicht 33 zu definieren. Die Leiterbahnen 45 und 46 koppeln das magnetische Speicherelement 43 durch den Steckerleiter 19a elektrisch an den Transistor 12a, beziehungsweise das magnetische Speicherelement 44 durch den Steckerleiter 19b elektrisch an die Transistoren 12b. Die Leiterbahnen 45 und 46 werden gegenüber den Ziffernleitungen 29 beziehungsweise 30 durch die dielektrische Schicht 33 isoliert.
  • Als nächstes wird auf der Schicht 51 ein neues Maskenmuster gebildet. Die Maskierschicht, oder Schicht aus leitfähigem Material, 51 und die Deckschichten 4042 werden unter Verwendung von RIE-Techniken (RIE = reaktives Ionenätzen) geätzt, um die Mehrzahl von magnetischen Elementen elektrisch zu definieren und eine Mehrzahl von Kontaktmetallbelägen, oder leitfähigen Leitungen, 52 zu bilden, wie in 7 dargestellt. Nach der Bildung der Mehrzahl von Kontaktmetallbelägen 52 werden Teile der Schicht 42 unter Verwendung von entweder Oxidations- oder Nitridierungstechniken in ein Material geändert, das über dielektrische Eigenschaften verfügt. Im Besonderen werden ausgewählte Bereiche der obersten Schicht 42 aus magnetischem Material in ein Isoliermaterial umgewandelt und bilden dielektrische Isolatoren. Während des Ablaufes einer Umwandlung der Schicht 42 in ein Isoliermaterial agieren die Kontaktmetallbeläge 52 als eine Maske, sodass, nachdem die Oxidation, oder Nitridierung, stattgefunden hat, eine Mehrzahl von aktiven Bereichen 42a definiert worden sind, die metallisch bleiben, und eine Mehrzahl von inaktiven Bereichen, oder dielektrischen Isolatoren, 42b definiert worden sind, wo die nun isolierenden Teile lokalisiert sind. Oxidationstechniken, die verwendet werden können, umfassen Plasma-Oxidation, Ausglühen in einer Atmosphäre, die Sauerstoff enthält, und Thermo-Oxidation bei Raumtemperaturen, wie zum Beispiel eine Temperatur innerhalb eines Bereiches von 0–50°C, oder bei einer höheren Temperatur, wie zum Beispiel einer Temperatur von mehr als 50°C. Nitridierungstechniken, die verwendet werden können, umfassen Plasma-Nitridierung und Thermo-Nitridierung bei Raumtemperaturen, wie zum Beispiel einer Temperatur innerhalb eines Bereiches von 0–50°C, oder bei einer höheren Temperatur, wie zum Beispiel einer Temperatur von mehr als 50°C, im Besonderen bei einer Temperatur von mehr als 100°C.
  • In einer alternativen Ausführungsform werden Oxidations- oder Nitridierungstechniken verwendet, um freigelegte Teile der Deckschichten 40, 41 und 42 umzuwandeln, um diese Teile somit in ein Isoliermaterial umzuwandeln und sie somit inaktiv zu machen.
  • Es wird auf 8 und 9 Bezug genommen, darin werden eine vergrößerte Querschnittsansicht einer MRAM-Vorrichtung 47 und eine Teilquerschnittsansicht durch die Ziffernleitung 29, das magnetische Speicherelement 43 und eine Bitleitung 48, durch die Pfeile 9-9 in 8 angezeigt, dargestellt. Es ist zu beachten, dass, obwohl der Einfachheit drei Bitleitungen 48 und 49 und drei magnetische Speicherelemente 43 und 50 in 9 gezeigt werden, mehr Bitleitungen und magnetische Speicherelemente für die MRAM-Vorrichtung 47 gebildet werden.
  • Es wird auf 8 Bezug genommen, darin wird, nachdem das Oxidieren oder Nitridieren der Schicht 42 abgeschlossen worden ist, um die magnetischen Speicherelemente, oder Zellen, 43 und 44 zu bilden, wie in 7 gezeigt, die dielektrische Schicht 53 über die magnetischen Speicherelemente 43 und 44 und die inaktiven Teile 42b der Deckschicht 42 aufgebracht. Als nächstes wird eine Ätzstoppschicht 54 auf die dielektrische Schicht 53 aufgebracht und weiterhin wird eine dielektrische Schicht 55 in 9 auf jede obere Schicht 54 aufgebracht. Als nächstes wird eine Maske auf der dielektrischen Schicht 55 bemustert, um Rinnen für die Bitleitungen 48 und 49 zu bilden.
  • Entsprechend der Maske, wie in 9 gezeigt, wird die dielektrische Schicht 55 bis herunter zu der Ätzstoppschicht 54 geätzt, um die Rinnen für die Bitleitungen 48 und 49 zu bilden. Als nächstes wird eine Permalloy-Schicht 56 über die dielektrische Schicht 55 und in die Rinnen aufgebracht. Die Permalloy-Schicht wird durch ein anisotropes Ätzen geätzt, was nur eine Permalloy-Schicht 56 auf den Seitenwänden der Rinnen übrig lässt und die Permalloy-Schicht auf der dielektrischen Schicht 55 und dem Boden der Rinnen entfernt. Nach einem Bilden der Permalloy-Schicht 56 wird eine Schicht 57, die elektrisch leitfähig ist, auf die Oberfläche der leitfähigen Leitungen 52 und 69 aufgebracht und ein Metall, wie zum Beispiel Al, W und Cu, wird in die Rinne gefüllt, um die Bitleitungen 48 und 49 zu bilden. Als nächstes wird unnötiges Material auf der dielektrischen Schicht 55 entfernt und die Oberfläche der dielektrischen Schicht 55 und der Bitleitungen 48 und 49 wird zu einer glatten Oberfläche poliert. Schließlich wird eine Permalloy-Schicht 58 auf die dielektrische Schicht 55 und die Bitleitungen 48 und 49 aufgebracht und bemustert. Die Permalloy-Schichten 56 und 58 umfassen die Bitleitung 48, wodurch ein magnetisches Feld, das durch einen Bitstrom in der Bitleitung 48 erzeugt wird, in Richtung auf das magnetische Speicherelement 43 konzentriert und abgeschirmt wird, um Informationen in anderen magnetischen Speicherelementen zu schützen.
  • Es wird erneut auf 8 Bezug genommen, darin werden nachstehend Lese- und Schreiboperationen der MRAM-Vorrichtung kurz diskutiert. Es wird zum Beispiel angenommen, dass das magnetische Speicherelement 43 ausgewählt wird. In einem Lesebetrieb wird der Gate-Elektrode 17a ein Einschaltsignal zugeführt, um den Transistor 12a einzuschalten, was gestattet, dass ein Prüfstrom von der Drain-Elektrode 18 durch die Metallschicht 16a, den Steckerleiter 19a, die Leiterbahn 45 und das magnetische Speicherelement 43 zu der Bitleitung 48 fließt. Dieser Prüfstrom erzeugt einen Spannungsabfall über dem magnetischen Speicherelement 43, was Zustände bestimmt, die in dem magnetischen Spei cherelement 43 gespeichert sind. Das heißt, der Spannungsabfall wird Spannungskomparatoren (nicht gezeigt) zur Verfügung gestellt, die mit Referenzspannungen vergleichen, um die in dem magnetischen Speicherelement 43 gespeicherten Zustände zu geben.
  • Um zum Beispiel Zustände in das magnetische Speicherelement 43 zu schreiben, erzeugen Bit- und Ziffernströme, die der Bitleitung 48, beziehungsweise der Ziffernleitung 29, zugeführt werden, magnetische Felder. Das durch den Ziffernstrom erzeugte magnetische Feld wird dem durch den Bitstrom erzeugten magnetischen Feld überlagert, so dass das gesamte magnetische Feld Schreibzuständen in dem magnetischen Speicherelement 43 zugeführt wird. Die Ausrichtungen von kombinierten magnetischen Feldern bestimmen die Magnetisierungsrichtungen in der freien magnetischen Schicht 42, dadurch speichert das magnetische Speicherelement 43 Zustände oder Informationen ab. Die Ziffernleitung 29 wird durch die Permalloy-Schicht 31 umhüllt, während die Bitleitung 48 durch die Permalloy-Schichten 56 und 58 umhüllt wird. Die Permalloy-Schichten 31, 56 und 58 ermöglichen es den durch die Ziffern- und Bitströme erzeugten magnetischen Feldern, auf das magnetische Speicherelement 43 zu fokussieren. Dementsprechend wird weniger Strom benötigt, um Zustände in die magnetischen Speicherelemente zu schreiben und in ihnen zu erfassen.
  • Eine andere Ausführungsform zum Bilden einer Bitleitung wird in 10 und 11 dargestellt. 11 ist eine Teilquerschnittsansicht durch die Ziffernleitung 29, das magnetische Speicherelement 43 und eine Bitleitung 59, angezeigt durch die Pfeile 11-11 in 10. Nachdem die in 7 gezeigte Bildung abgeschlossen ist, wie in 10 gezeigt, wird eine dielektrische Schicht 53 über die magnetischen Speicherelemente 43 und 44 aufgebracht und die Deckoberfläche der dielektrischen Schicht 53 wird poliert. Dann werden eine Ätzstoppschicht 60 und eine dielektrische Schicht 61 sequentiell auf die Oberfläche der Ätzstoppschicht 60 aufgetragen. Eine Maske wird auf die dielektrische Schicht 61 aufgetragen und bemustert, um Rinnen für die Bitleitungen 59 und 62 in 11 zu bilden.
  • Als nächstes wird, unter Bezug auf 11, die dielektrische Schicht 61 bis zu der Ätzstoppschicht 60 entsprechend der Maske geätzt, sodass Rinnen für die Bitleitungen 59 und 62 gebildet werden. Dann wird eine Permalloy-Schicht auf die dielektrische Schicht 61 und in die Rinnen aufgebracht. Die Permalloy-Schicht wird bemustert und durch ein anisotropes Ätzen geätzt, was nur eine Permalloy-Schicht 63 an den Seitenwänden der Rinnen übrig lässt. Weiterhin wird der Boden der Rinne herunter bis zu der Deckoberfläche der magnetischen Speicherelemente 43 und 66 geätzt, um die konkaven Teile 64 und 65 zu bilden, die das magnetische Speicherelement 43 an die Bitleitung 60, beziehungsweise die magnetischen Speicherelemente 66 an die Bitleitung 62 anschließen. Auf die Bodenoberfläche der Rinne wird eine Schicht 67, wie zum Beispiel Ta, TaN oder TiN, und so weiter, aufgetragen, die die magnetischen Speicherelemente 43 beziehungsweise 66 an die Bitleitungen 59 beziehungsweise 62 anschließt. Ein leitendes Material, wie zum Beispiel Cu, wird in die konkaven Teile 63 und 64 und die Rinnen aufgebracht beziehungsweise gefüllt, was die Bitleitungen 59 und 62 bildet. Die Deckoberfläche der Bitleitungen 59 und 62 und der dielektrischen Schicht 59 werden dann poliert und eine Permalloy-Schicht 68 wird darauf aufgebracht und bemustert. Die Bitleitung 59 wird zum Beispiel durch die Permalloy-Schichten 63 und 68 umhüllt, was es einem durch einen Bitstrom in der Bitleitung 59 erzeugten magnetischen Feld ermöglicht, auf die magnetischen Speicherelemente 43 zu fokussieren. Die Lese- und Schreiboperationen werden durch die selben Schritte ausgeführt, wie zuvor erwähnt.
  • 12 und 13 stellen weiterhin eine andere Ausführungsform zum Bilden der Bitleitungen 70 und 71 dar. 13 ist eine Teilquerschnittsansicht durch die Ziffernleitung 29, das magnetische Speicherelement 43 und eine Bitleitung 70, angezeigt durch die Pfeile 13-13 in 12. Nachdem die magnetischen Speicherelemente 43 und 44 gebildet worden sind, wie in 7 gezeigt, wird eine dielektrische Schicht 72 über die Elemente 43 und 44 aufgebracht und bemustert und bis zu einer Deckoberfläche der Elemente 43 und 44 geätzt, um die Rinnen 73 und 74 zu bilden. Als nächstes wird ein Metallmaterial, wie zum Beispiel Al und Cu, in die Rinnen 73 und 74 gefüllt, um die Bitleitungen 70 und 71 zu bilden. Die über den Bitleitungen 73 und 74 liegende dielektrische Schicht wird entfernt und eine Feldfokussierschicht 75, wie zum Beispiel NiFe, wird auf die Bitleitungen 73 und 74 und die dielektrische Schicht 72 aufgebracht. Dann wird eine dielektrische Schicht 76 auf die Feldfokussierschicht 75 aufgebracht.
  • Somit werden eine MRAM-Vorrichtung mit einer verbesserten und neuen Konfiguration und ihr Herstellungsverfahren offenbart, in dem ein Schaltkreis zur Steuerung eines magnetischen Speicherelementes zuerst unter dem CMOS-Prozess hergestellt wird und dann die magnetischen Speicherelemente durch Bilden von inaktiven und aktiven Teilen hergestellt und definiert werden. Dementsprechend werden magnetische Speicherelemente unter Verwendung von Oxidation und/oder Nitridierung von Teilen der magnetischen Deckschichten hergestellt und somit vor einer durch hohe Temperaturen verursachten Schädigung einer Metallzusammensetzung bewahrt. Weiterhin werden, weil Ziffern- und Bitleitungen durch eine Permalloy-Schicht umhüllt werden, durch Ziffern- und Bitströme erzeugte magnetische Felder abgeschirmt und auf magnetische Speicherelemente fokussiert und es ist weniger Strom erforderlich. Wie offenbart, kann diese Technik auf andere Vorrichtungen angewendet werden, die bemusterte magnetische Elemente verwenden, wie zum Beispiel magnetische Sensoren, magnetische Aufnahmeköpfe, magnetische Aufnahmemittel, oder dergleichen. Dementsprechend sollen solche Beispiele durch die vorliegende Offenbarung umfasst werden.

Claims (10)

  1. Verfahren zur Herstellung einer magnetischen Vorrichtung, die über ein magnetisches Element und einen Schaltkreis zur Steuerung eines Betriebs des magnetischen Elementes verfügt, wobei das Verfahren durch die folgenden Schritte gekennzeichnet ist: Bereitstellen eines Substrates (11), auf dem das magnetische Element und der Schaltkreis gebildet werden; Bilden des Schaltkreises (12a, 12b) auf dem Substrat; Aufbringen einer dielektrischen Schicht (20) auf den Schaltkreis; Aufbringen einer Mehrzahl von Magnetelementdeckschichten (4042) über die dielektrische Schicht; Aufbringen einer Maskierschicht (51), die über der Mehrzahl von Magnetelementdeckschichten liegt; Entfernen von Teilen der Maskierschicht, die über der Mehrzahl von Magnetelementdeckschichten liegt, um Teile einer obersten Schicht der Mehrzahl von Magnetelementdeckschichten freizulegen; und gekennzeichnet ist durch: Umwandeln der freigelegten Teile der obersten Schicht der Mehrzahl von Magnetelementdeckschichten in ein Isoliermaterial, um so die hinsichtlich einer Isolation inaktiven Teile (42b) und die diesbezüglich aktiven Teile (42a) zu bilden, wobei die aktiven Teile (42a) definieren, dass das magnetische Element an den Schaltkreis angeschlossen ist, und die inaktiven Teile (42b) dielektrische Isolatoren definieren.
  2. Verfahren zur Herstellung einer magnetischen Vorrichtung gemäß Anspruch 1, wobei der Schritt eines Aufbringens der Mehrzahl von Magnetelementdeckschichten die folgenden Schritte umfasst: Aufbringen einer ersten magnetischen Schicht (40); Aufbringen einer nicht-magnetischen Schicht (41) auf die erste magnetische Schicht; und Aufbringen einer zweiten magnetischen Schicht (42) auf die nicht-magnetische Schicht.
  3. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 2, wobei der Schritt eines Aufbringens einer nicht-magnetischen Schicht einen Schritt eines Bildens einer nicht-magnetischen Schicht zwischen der ersten magnetischen Schicht und der zweiten magnetischen Schicht umfasst.
  4. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 2, wobei der Schritt eines Umwandelns der freigelegten Teile der obersten Schicht der Mehrzahl von Magnetelementdeckschichten, um hinsichtlich einer Isolation inaktive Teile und aktive Teile zu bilden, mindestens einen Schritt eines Oxidierens oder Nitridierens der freigelegten Teile umfasst.
  5. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 4, wobei der Schritt eines Oxidierens der freigelegten Teile der obersten Schicht der Mehrzahl von Magnetelementdeckschichten eine Plasma-Oxidation umfasst.
  6. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 5, wobei der Schritt eines Oxidierens der freigelegten Teile einer obersten Schicht der Mehrzahl von Magnetelementdeckschichten ein Oxidieren bei einer Temperatur, die höher als 100°C ist, umfasst.
  7. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 4, wobei der Schritt eines Oxidierens der freigelegten Teile einer obersten Schicht der Mehrzahl von Magnetelementdeckschichten ein Ausglühen in einer Atmosphäre, die Sauerstoff enthält, umfasst.
  8. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 4, wobei der Schritt eines Nitridhärtens der freigelegten Teile einer obersten Schicht der Mehrzahl von Magnetelementdeckschichten ein Plasma-Nitridieren umfasst.
  9. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 8, wobei der Schritt eines Nitridhärtens der freigelegten Teile einer obersten Schicht der Mehrzahl von Magnetelementdeckschichten ein Plasma-Nitridieren bei einer Temperatur, die höher als 100°C ist, umfasst.
  10. Verfahren zur Herstellung der magnetischen Vorrichtung gemäß Anspruch 1, wobei der Schritt eines Umwandelns der freigelegten Teile einer obersten Schicht der Mehrzahl von Magnetelementdeckschichten, um hinsichtlich einer Isolation inaktive Teile und aktive Teile zu bilden, eine Kombination eines Oxidierens und Nitridierens der freigelegten Teile umfasst.
DE60032281T 1999-05-17 2000-05-17 Magnetischer dynamischer Direktzugriffspeicher und dessen Herstellungsverfahren Expired - Lifetime DE60032281T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US312833 1999-05-17
US09/312,833 US6165803A (en) 1999-05-17 1999-05-17 Magnetic random access memory and fabricating method thereof

Publications (2)

Publication Number Publication Date
DE60032281D1 DE60032281D1 (de) 2007-01-25
DE60032281T2 true DE60032281T2 (de) 2007-03-29

Family

ID=23213217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60032281T Expired - Lifetime DE60032281T2 (de) 1999-05-17 2000-05-17 Magnetischer dynamischer Direktzugriffspeicher und dessen Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6165803A (de)
EP (1) EP1054449B1 (de)
JP (1) JP4746731B2 (de)
DE (1) DE60032281T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109019A1 (de) * 2016-05-17 2017-11-23 Infineon Technologies Ag Verfahren und Vorrichtungen zur Herstellung magnetoresistiver Vorrichtungen

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6391658B1 (en) * 1999-10-26 2002-05-21 International Business Machines Corporation Formation of arrays of microelectronic elements
US6453542B1 (en) * 2000-02-28 2002-09-24 Headway Technologies, Inc. Method for fabricating balanced shield connections for noise reduction in MR/GMR read heads
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP2002217382A (ja) * 2001-01-18 2002-08-02 Sharp Corp 磁気メモリおよび磁気メモリの製造方法
TW504713B (en) * 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
TW459374B (en) * 2000-08-30 2001-10-11 Mosel Vitelic Inc Method for forming magnetic layer of magnetic random access memory
DE10043159A1 (de) * 2000-09-01 2002-03-21 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6534406B1 (en) * 2000-09-22 2003-03-18 Newport Fab, Llc Method for increasing inductance of on-chip inductors and related structure
KR100390978B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 마그네틱 램
US20020098705A1 (en) * 2001-01-24 2002-07-25 Infineon Technologies North America Corp. Single step chemical mechanical polish process to improve the surface roughness in MRAM technology
US6709874B2 (en) * 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6490194B2 (en) * 2001-01-24 2002-12-03 Infineon Technologies Ag Serial MRAM device
DE10103313A1 (de) * 2001-01-25 2002-08-22 Infineon Technologies Ag MRAM-Anordnung
JP3677455B2 (ja) 2001-02-13 2005-08-03 Necエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
US6515341B2 (en) * 2001-02-26 2003-02-04 Motorola, Inc. Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier
US6413788B1 (en) 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6780652B2 (en) 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
AU2002306683A1 (en) * 2001-03-15 2002-10-03 Micron Technology, Inc. Self-aligned mram contact and method of fabrication
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP2002314049A (ja) * 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
DE10124366A1 (de) * 2001-05-18 2002-11-28 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
US6462388B1 (en) 2001-07-26 2002-10-08 Hewlett-Packard Company Isolation of memory cells in cross point arrays
US6576480B2 (en) * 2001-07-26 2003-06-10 Micron Technology, Inc. Structure and method for transverse field enhancement
JP2003124445A (ja) * 2001-10-17 2003-04-25 Nec Corp 磁性記憶装置とその製造方法
KR100452618B1 (ko) * 2001-11-20 2004-10-15 한국과학기술연구원 자기 메모리 및 센서에 응용 가능한 워드선 제조방법
TW569442B (en) 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
US6743641B2 (en) * 2001-12-20 2004-06-01 Micron Technology, Inc. Method of improving surface planarity prior to MRAM bit material deposition
US6706639B2 (en) * 2001-12-28 2004-03-16 Union Semiconductor Technology Corp. Method for interconnecting magnetoresistive memory bits
JP2003243630A (ja) 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
US6821907B2 (en) 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6812040B2 (en) * 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
US6893893B2 (en) 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US20030181056A1 (en) * 2002-03-22 2003-09-25 Applied Materials, Inc. Method of etching a magnetic material film stack using a hard mask
JP3596536B2 (ja) * 2002-03-26 2004-12-02 ソニー株式会社 磁気メモリ装置およびその製造方法
US6740588B1 (en) * 2002-03-29 2004-05-25 Silicon Magnetic Systems Smooth metal semiconductor surface and method for making the same
WO2003092076A1 (fr) * 2002-04-23 2003-11-06 Nec Corporation Memoire magnetique et mode operatoire
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US7723827B2 (en) * 2002-05-13 2010-05-25 Nec Corporation Semiconductor storage device and production method therefor
US6927073B2 (en) 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
US6778433B1 (en) 2002-06-06 2004-08-17 Taiwan Semiconductor Manufacturing Company High programming efficiency MRAM cell structure
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US6850433B2 (en) * 2002-07-15 2005-02-01 Hewlett-Packard Development Company, Lp. Magnetic memory device and method
US20040026369A1 (en) * 2002-08-12 2004-02-12 Chentsau Ying Method of etching magnetic materials
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US6914805B2 (en) * 2002-08-21 2005-07-05 Micron Technology, Inc. Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device
US6759263B2 (en) 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US7018937B2 (en) 2002-08-29 2006-03-28 Micron Technology, Inc. Compositions for removal of processing byproducts and method for using same
US6822278B1 (en) 2002-09-11 2004-11-23 Silicon Magnetic Systems Localized field-inducding line and method for making the same
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6660568B1 (en) 2002-11-07 2003-12-09 International Business Machines Corporation BiLevel metallization for embedded back end of the line structures
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor
JP4192075B2 (ja) 2002-11-28 2008-12-03 株式会社東芝 磁気記憶装置の製造方法
JP2004228187A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 薄膜磁性体記憶装置
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
US7199055B2 (en) * 2003-03-03 2007-04-03 Cypress Semiconductor Corp. Magnetic memory cell junction and method for forming a magnetic memory cell junction
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
JP2004363527A (ja) * 2003-04-11 2004-12-24 Toshiba Corp 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法
US6911156B2 (en) * 2003-04-16 2005-06-28 Freescale Semiconductor, Inc. Methods for fabricating MRAM device structures
US6798004B1 (en) * 2003-04-22 2004-09-28 Freescale Semiconductor, Inc. Magnetoresistive random access memory devices and methods for fabricating the same
US6881351B2 (en) * 2003-04-22 2005-04-19 Freescale Semiconductor, Inc. Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
KR100500450B1 (ko) * 2003-05-13 2005-07-12 삼성전자주식회사 분할된 서브 디지트 라인들을 갖는 자기 램 셀들
KR100552682B1 (ko) * 2003-06-02 2006-02-20 삼성전자주식회사 고밀도 자기저항 메모리 및 그 제조방법
US6806096B1 (en) * 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US6713802B1 (en) * 2003-06-20 2004-03-30 Infineon Technologies Ag Magnetic tunnel junction patterning using SiC or SiN
US6865107B2 (en) * 2003-06-23 2005-03-08 Hewlett-Packard Development Company, L.P. Magnetic memory device
CN100541819C (zh) * 2003-06-24 2009-09-16 国际商业机器公司 用于磁性随机存取存储装置的自对准导电线及其形成方法
US7057249B2 (en) * 2003-07-02 2006-06-06 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
KR100500455B1 (ko) * 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
US7078239B2 (en) 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
US7611911B2 (en) * 2003-10-08 2009-11-03 International Business Machines Corporation Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion
US7053429B2 (en) * 2003-11-06 2006-05-30 Honeywell International Inc. Bias-adjusted giant magnetoresistive (GMR) devices for magnetic random access memory (MRAM) applications
US7114240B2 (en) * 2003-11-12 2006-10-03 Honeywell International, Inc. Method for fabricating giant magnetoresistive (GMR) devices
US20050105328A1 (en) * 2003-11-17 2005-05-19 Ho Chiahua Perpendicular MRAM with high magnetic transition and low programming current
US7031183B2 (en) * 2003-12-08 2006-04-18 Freescale Semiconductor, Inc. MRAM device integrated with other types of circuitry
JP2005260082A (ja) * 2004-03-12 2005-09-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7368299B2 (en) * 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
US7557562B2 (en) * 2004-09-17 2009-07-07 Nve Corporation Inverted magnetic isolator
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US7105903B2 (en) 2004-11-18 2006-09-12 Freescale Semiconductor, Inc. Methods and structures for electrical communication with an overlying electrode for a semiconductor element
JPWO2006070803A1 (ja) * 2004-12-28 2008-06-12 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
US7205164B1 (en) 2005-01-19 2007-04-17 Silicon Magnetic Systems Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US20090146131A1 (en) * 2007-12-05 2009-06-11 Thomas Happ Integrated Circuit, and Method for Manufacturing an Integrated Circuit
JP2009252878A (ja) * 2008-04-03 2009-10-29 Renesas Technology Corp 磁気記憶装置
JP5441024B2 (ja) * 2008-12-15 2014-03-12 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
JP5527649B2 (ja) * 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP2011066190A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置およびその製造方法
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
JP2011134976A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置
JP2011210830A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
US8518734B2 (en) 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
CN103354952B (zh) 2010-12-17 2016-09-28 艾沃思宾技术公司 具有改善的尺寸的磁随机存取存储器集成
JP2012209358A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP5535161B2 (ja) 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5476434B2 (ja) * 2012-07-31 2014-04-23 ルネサスエレクトロニクス株式会社 磁気記憶装置の製造方法および磁気記憶装置
RU2532589C2 (ru) * 2012-11-26 2014-11-10 Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" Встраиваемая с сбис технологии кмоп/кни память "mram" и способ ее изготовления (варианты)
CN103022071B (zh) * 2012-12-13 2015-06-17 南京大学 一种柔性存储器及制造方法
KR101713871B1 (ko) * 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102152145B1 (ko) 2013-09-09 2020-09-07 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US10833122B2 (en) 2019-01-07 2020-11-10 International Business Machines Corporation Bottom electrode and dielectric structure for MRAM applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184065A (ja) * 1984-10-01 1986-04-28 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH0618277B2 (ja) * 1987-12-04 1994-03-09 サンケン電気株式会社 シヨツトキバリア半導体装置
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
US5861328A (en) * 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
US5804458A (en) * 1996-12-16 1998-09-08 Motorola, Inc. Method of fabricating spaced apart submicron magnetic memory cells
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
JPH1186528A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 磁気記憶装置
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109019A1 (de) * 2016-05-17 2017-11-23 Infineon Technologies Ag Verfahren und Vorrichtungen zur Herstellung magnetoresistiver Vorrichtungen
US10665778B2 (en) 2016-05-17 2020-05-26 Infineon Technologies Ag Methods and apparatuses for producing magnetoresistive apparatuses

Also Published As

Publication number Publication date
EP1054449A3 (de) 2003-08-13
JP4746731B2 (ja) 2011-08-10
JP2000353791A (ja) 2000-12-19
DE60032281D1 (de) 2007-01-25
EP1054449B1 (de) 2006-12-13
EP1054449A2 (de) 2000-11-22
US6165803A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
DE60032281T2 (de) Magnetischer dynamischer Direktzugriffspeicher und dessen Herstellungsverfahren
DE60201625T2 (de) Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren
DE60301344T2 (de) Materialkombination für tunnelübergangsdeckschicht, hartmaske und stackkeimschicht in der mram-herstellung
DE112018001840B4 (de) Aufrechterhalten eines koerzitivfelds nach hochtemperaturtempern für magnetvorrichtungsanwendungen mit senkrechter magnetischer anisotropie
DE60308568T2 (de) Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren
DE60222985T2 (de) Magnetische Speicheranordnung und deren Herstellungsverfahren
DE60303664T2 (de) Layout für thermisch ausgewählte kreuzpunkt mram zelle
DE60128678T2 (de) Magnetisches element mit isolierenden beuteln und zugehöriges herstellungsverfahren
DE60201203T2 (de) Kaschierter Leseleiter für eine Tunnelübergang-Speicherzelle
DE60201036T2 (de) Verfahren zum Herstellen von Verkleidungsschicht auf einem Top-leiter
DE102005034665B9 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE60314129T2 (de) Verfahren zur bildung von mram-bausteinen
EP1148511B1 (de) MRAM-Speicher
DE112004001017B4 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement
DE112004001023B4 (de) Verfahren zum Herstellen einer magnetischen Speicherzelle und magnetisches Speicherbauelement
DE10362176B4 (de) Magnetische Speichervorrichtung mit wahlfreiem Zugriff (MRAM) mit nicht parallelen Haupt- und Bezugs-Magnetwiderständen
DE102016012588A1 (de) Bottom Pinned SOT-MRAM-BIT-Struktur und Verfahren zur Herstellung
WO2000004555A2 (de) Speicherzellenanordnung, bei der ein elektrischer widerstand eines speicherelements eine information darstellt und durch ein magnetfeld beeinflussbar ist, und verfahren zu deren herstellung
EP1157388B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE19726852A1 (de) Magnetischer Speicher mit wahlfreiem Zugriff mit gestapelten Speicherzellen und Herstellungsverfahren desselben
DE112018004617T5 (de) MgO-Deckschicht mit niedrigem Widerstand für senkrecht magnetisierte magnetische Tunnelübergänge
DE102006016516A1 (de) Speicher mit Abdeckungsstruktur für einen magnetoresistiven Übergang und Verfahren zu dessen Herstellung
DE112018005816T5 (de) Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung
DE102005025209A1 (de) Halbleiterbauelemente mit Phasenänderungsspeicherzellen, diese verwendende elektronische Systeme und Verfahren zur Herstellung derselben
DE60104385T2 (de) Magnetischer Direktzugriffspeicher mit verbesserterDurchbruchspannung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition