JP2023043732A - 磁気記憶装置 - Google Patents

Abstract

【課題】 的確な読み出し動作を行うことが可能な磁気記憶装置を提供する。【解決手段】実施形態に係る磁気記憶装置は、第１の方向に延伸する第１の配線１０と、第２の方向に延伸する第２の配線２０と、第１の配線と第２の配線との間に接続され、低抵抗状態及び高抵抗状態を有する磁気抵抗効果素子３１、スイッチング素子３２及び抵抗素子３３が直列に接続され、磁気抵抗効果素子の抵抗状態に応じたデータを記憶するメモリセル３０とを備え、抵抗素子は、順方向の電圧が印加された場合と逆方向の電圧が印加された場合とで非対称な電流－電圧特性を有し、磁気抵抗効果素子の抵抗状態に応じたデータをメモリセルから読み出すときに抵抗素子には逆方向の第１の電圧が印加され、逆方向の第１の電圧が印加されたときの抵抗素子の抵抗値は、第１の電圧の絶対値と同じ絶対値を有する順方向の第２の電圧が印加されたときの第１の抵抗素子の抵抗値よりも大きい。【選択図】図２

Description

本発明の実施形態は、磁気記憶装置に関する。

半導体基板上に磁気抵抗効果素子及びセレクタ（スイッチング素子）が集積化された磁気記憶装置が提案されている。

特開２０２０－１５５４４１号公報

的確な読み出し動作を行うことが可能な磁気記憶装置を提供する。

実施形態に係る磁気記憶装置は、第１の方向に延伸する第１の配線と、前記第１の方向と交差する第２の方向に延伸する第２の配線と、前記第１の配線と前記第２の配線との間に接続され、低抵抗状態及び高抵抗状態を有する第１の磁気抵抗効果素子、第１のスイッチング素子及び第１の抵抗素子が直列に接続され、前記第１の磁気抵抗効果素子の抵抗状態に応じたデータを記憶する第１のメモリセルと、を備え、前記第１の抵抗素子は、順方向の電圧が印加された場合と逆方向の電圧が印加された場合とで非対称な電流－電圧特性を有し、前記第１の磁気抵抗効果素子の抵抗状態に応じたデータを前記第１のメモリセルから読み出すときに前記第１の抵抗素子には前記逆方向の第１の電圧が印加され、前記逆方向の第１の電圧が印加されたときの前記第１の抵抗素子の抵抗値は、前記第１の電圧の絶対値と同じ絶対値を有する前記順方向の第２の電圧が印加されたときの前記第１の抵抗素子の抵抗値よりも大きい。

第１の実施形態に係り、磁気記憶装置の構成を模式的に示した斜視図である。 第１の実施形態に係り、第１の配線、第２の配線及びメモリセルの構成を模式的に示した断面図である。 第１の実施形態に係り、磁気抵抗効果素子の構成を模式的に示した断面図である。 第１の実施形態に係り、セレクタの構成を模式的に示した断面図である。 第１の実施形態に係り、セレクタの特性を模式的に示した図である。 第１の実施形態に係り、セレクタの電流－電圧特性を模式的に示した図である。 第１の実施形態に係り、抵抗素子の構成を模式的に示した断面図である。 第１の実施形態に係り、抵抗素子の電流－電圧特性を模式的に示した図である。 第１の実施形態に係り、メモリセルの電流－電圧特性を模式的に示した図である。 第１の実施形態に係り、メモリセルに対して読み出し及び書き込みを行うときに抵抗素子に印加される電圧及び抵抗素子に流れる電流を模式的に示した図である。 第１の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第１の実施形態の第１の変形例に係り、第１の配線、第２の配線及びメモリセルの構成を模式的に示した断面図である。 第１の実施形態の第２の変形例に係り、第１の配線、第２の配線及びメモリセルの構成を模式的に示した断面図である。 第２の実施形態に係り、第１の配線、第２の配線及びメモリセルの構成を模式的に示した断面図である。 第２の実施形態に係り、トンネルバリア素子の電流－電圧特性を模式的に示した図である。 第２の実施形態の変形例に係り、第１の配線、第２の配線及びメモリセルの構成を模式的に示した断面図である。 第２の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第２の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第２の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第２の実施形態に係り、磁気記憶装置の製造方法の一部を模式的に示した断面図である。 第３の実施形態に係り、磁気記憶装置の構成を模式的に示した断面図である。 第３の実施形態の変形例に係り、磁気記憶装置の構成を模式的に示した断面図である。

以下、図面を参照して実施形態を説明する。

（第１の実施形態）
図１は、第１の実施形態に係る磁気記憶装置の構成を模式的に示した斜視図である。

図１に示すように、磁気記憶装置は、Ｘ方向（第１の方向）に延伸する第１の配線１０と、Ｙ方向（第２の方向）に延伸する第２の配線２０と、第１の配線１０と第２の配線２０との間に接続されたメモリセル３０とを含んでいる。第１の配線１０及び第２の配線２０の一方はワード線に対応し、他方はビット線に対応する。なお、Ｘ方向、Ｙ方向及びＺ方向は、互いに交差する方向である。具体的には、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する方向である。

図２は、第１の配線１０、第２の配線２０及びメモリセル３０の構成を模式的に示した断面図である。

図２に示すように、第１の配線１０、第２の配線２０及びメモリセル３０は、半導体基板１００の上方に設けられている。

メモリセル３０は、第１の配線１０と第２の配線２０との間に接続され、磁気抵抗効果素子３１、セレクタ（スイッチング素子）３２、抵抗素子３３及び上部電極３４を含んでおり、磁気抵抗効果素子３１の抵抗状態に応じたデータを記憶する。図２からわかるように、磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３は直列に接続されている。図２に示した例では、セレクタ３２と抵抗素子３３とは互いに隣接しており、セレクタ３２が磁気抵抗効果素子３１と抵抗素子３３との間に設けられている。

図３は、磁気抵抗効果素子３１の構成を模式的に示した断面図である。

磁気抵抗効果素子３１は、ＭＴＪ（Magnetic Tunnel Junction）素子であり、記憶層（第１の磁性層）３１ａ、参照層（第２の磁性層）３１ｂ及びトンネルバリア層（非磁性層）３１ｃを含んでいる。

記憶層３１ａは、可変の磁化方向を有する強磁性層である。可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変わることを意味する。参照層３１ｂは、固定された磁化方向を有する強磁性層である。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変わらないことを意味する。トンネルバリア層３１ｃは、記憶層３１ａと参照層３１ｂとの間に設けられた絶縁層である。

磁気抵抗効果素子３１は、ＳＴＴ（Spin Transfer Torque）型の磁気抵抗効果素子であり、垂直磁化を有している。すなわち、記憶層３１ａの磁化方向はその膜面に対して垂直であり、参照層３１ｂの磁化方向はその膜面に対して垂直である。

磁気抵抗効果素子３１は、参照層３１ｂから記憶層３１ａに印加される磁界をキャンセルするシフトキャンセリング層をさらに含んでいてもよい。

記憶層３１ａの磁化方向が参照層３１ｂの磁化方向に対して平行である場合には、磁気抵抗効果素子３１は相対的に低抵抗状態である。記憶層３１ａの磁化方向が参照層３１ｂの磁化方向に対して反平行である場合には、磁気抵抗効果素子３１は相対的に高抵抗状態である。したがって、磁気抵抗効果素子３１は、その抵抗状態に応じて２値データを記憶することが可能である。また、磁気抵抗効果素子３１は、磁気抵抗効果素子３１を流れる電流の方向に応じて抵抗状態を設定することが可能である。

また、本実施形態では、磁気抵抗効果素子３１の抵抗状態に応じたデータをメモリセル３０から読み出すときに磁気抵抗効果素子３１に流れる電流の方向は、磁気抵抗効果素子３１に低抵抗状態を設定するときに磁気抵抗効果素子３１に流れる電流の方向と同じである。

図４Ａは、セレクタ３２の構成を模式的に示した断面図である。

セレクタ３２は、非線形な電流－電圧特性を有する２端子スイッチング素子であり、上部電極３２ａと、下部電極３２ｂと、上部電極３２ａと下部電極３２ｂとの間に設けられたセレクタ材料層３２ｃとを含んでいる。

なお、本実施形態では、セレクタ３２として、図４Ｂに示すように、電圧Ｖ１で抵抗値が急激に下がり、それに伴って印加電圧はＶ２へと急激に下がり電流は増加（スナップバック）する特性を有するスイッチング素子を一例として説明する。このような特性を有するスイッチング素子に使用される材料及び組成は、メモリセルの特性に応じて適宜選択される。

図５は、セレクタ３２の電流掃引による電流－電圧特性を模式的に示した図である。

図５に示すように、セレクタ３２は、２端子間に印加される電流が増加して閾電流Ｉｔｈに達するとオフ状態からオン状態に移行し、２端子間に印加される電圧が減少して閾電圧Ｖｔｈよりも低いホールド電圧Ｖｈｏｌｄに達するとオン状態からオフ状態に移行する特性を有している。すなわち、セレクタ３２は、２端子間に印加される電流が減少してホールド電流Ｉｈｏｌｄに達すると、経路Ｐ１をたどらずに、経路Ｐ２によってオフ状態に移行する。また、図５に示すように、セレクタ３２は、正方向と負方向とで対称的な電流－電圧特性を有している。また、セレクタ３２のホールド電流は、近傍の外部抵抗と相関があり、外部抵抗が高抵抗化するとホールド電流を下げることができる。

図６は、抵抗素子３３の構成を模式的に示した断面図である。

抵抗素子３３には、半導体層３３ａ及び半導体層３３ｂで形成されたｐｎ接合ダイオードが用いられる。半導体層３３ａ及び半導体層３３ｂの一方がｐ型半導体層であり、他方がｎ型半導体層である。半導体層３３ａ及び半導体層３３ｂは、ポリシリコンで形成されている。

図７は、抵抗素子３３の電流－電圧特性を模式的に示した図である。

抵抗素子３３は、ｐｎ接合ダイオードであり、順方向の電圧が印加された場合と逆方向の電圧が印加された場合とで非対称な電流－電圧特性を有している。ただし、本実施形態の抵抗素子（ｐｎ接合ダイオード）３３は、ポリシリコンを用いて形成されており、理想的なｐｎ接合ダイオードに比べて良好な逆方向特性を有していない。すなわち、本実施形態のｐｎ接合ダイオードは、理想的なｐｎ接合ダイオードに比べて逆方向における抵抗値が低い。

また、メモリセル３０からデータを読み出すときに、抵抗素子（ｐｎ接合ダイオード）３３には逆方向電圧が印加され、抵抗素子３３には逆方向電流が流れる。

以上のように、本実施形態のメモリセル３０は、磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３が直列に接続された構成を有している。このような構成により、本実施形態では、リードディスターブの抑制及び消費電力の低減が可能であり、的確な読み出し動作を行うことが可能な磁気記憶装置を得ることができる。以下、説明を加える。

図８は、メモリセル３０が磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３の直列接続で構成されている場合のメモリセル３０の電流－電圧特性（ａ）、並びに、メモリセル３０が磁気抵抗効果素子３１及びセレクタ３２の直列接続で構成されている場合（抵抗素子３３が含まれていない場合）のメモリセル３０の電流－電圧特性（ｂ）を模式的に示した図である。

図９は、メモリセル３０に対して読み出し及び書き込みを行うときに、抵抗素子３３に印加される電圧及び抵抗素子３３に流れる電流を模式的に示した図であり、図７に示した電流－電圧特性と基本的には同じである。

図８及び図９において、Ｉｗ（ＰＡＰ）は、磁気抵抗効果素子３１を平行状態（記憶層３１ａの磁化方向が参照層３１ｂの磁化方向に対して平行な低抵抗状態）から反平行状態（記憶層３１ａの磁化方向が参照層３１ｂの磁化方向に対して反平行な高抵抗状態）に設定するときのメモリセル３０への書き込み電流を示している。Ｉｗ（ＡＰＰ）は、磁気抵抗効果素子３１を反平行状態から平行状態に設定するときのメモリセル３０への書き込み電流を示している。Ｉｒｅａｄは、磁気抵抗効果素子３１に設定されている抵抗状態に基づくデータをメモリセル３０から読み出すときに必要な読み出し電流の最小値を示している。

抵抗素子３３は、ダイオード特性を有している。そのため、メモリセル３０に対して読み出し及び書き込みを行うときの動作範囲では、抵抗素子３３の逆方向抵抗は順方向抵抗よりも大きい。すなわち、図９に示すように、磁気抵抗効果素子３１の抵抗状態に応じたデータをメモリセル３０から読み出すときに抵抗素子３３に印加されている逆方向の電圧を第１の電圧Ｖ１とすると、抵抗素子３３に第１の電圧Ｖ１が印加されているときの抵抗素子３３の抵抗値は、第１の電圧Ｖ１の絶対値と同じ絶対値を有する順方向の第２の電圧Ｖ２が抵抗素子３３に印加されたときの抵抗素子３３の抵抗値よりも大きい。

また、第１の電圧Ｖ１が印加されたときの抵抗素子３３の抵抗値は、磁気抵抗効果素子３３の低抵抗状態の抵抗値よりも低い。また、第１の電圧Ｖ１が印加されたときの抵抗素子３３の抵抗値は、セレクタ３２のオン状態の抵抗値よりも高く、セレクタ３２のオフ状態の抵抗値よりも低い。

図８に示すように、メモリセル３０の電流－電圧特性は、図５に示したセレクタ３２の電流－電圧特性が強く反映された特性を有している。図９からわかるように、抵抗素子３３の順方向抵抗は、逆方向抵抗よりも十分に小さく、磁気抵抗効果素子３１の抵抗（低抵抗状態の抵抗、高抵抗状態の抵抗）及びセレクタ３２のオン抵抗の合計抵抗値に比べても十分に小さい。そのため、図８の正領域、すなわち抵抗素子３３が順方向で動作している領域では、メモリセル３０に抵抗素子３３が含まれている場合の特性（ａ）とメモリセル３０に抵抗素子３３が含まれていない場合の特性（ｂ）とは実質的に同じである。

一方、図８の負領域、すなわち抵抗素子３３が逆方向で動作している領域では、抵抗素子３３の逆方向抵抗は、磁気抵抗効果素子３１の抵抗（低抵抗状態の抵抗、高抵抗状態の抵抗）及びセレクタ３２のオン抵抗の合計抵抗値に比べて無視できない大きさとなっている。そのため、図８の負領域では、メモリセル３０に抵抗素子３３が含まれている場合の特性（ａ）は、メモリセル３０に抵抗素子３３が含まれていない場合の特性（ｂ）とは大きく異なっている。

まず、メモリセル３０に抵抗素子３３が含まれていない場合（図８（ｂ）の場合）について考える。図８において、メモリセル３０に印加されている電圧が減少して電流Ｉｈｏｌｄ’よりも小さくなると、電流－電圧特性は経路Ｐ１をたどらずに経路Ｐ２をたどる。そのため、読み出し電流を最小値Ｉｒｅａｄに設定することはできず、経路Ｐ３の領域に読み出し電流を設定する必要がある。その結果、読み出し電流の増加やリードディスターブの発生を招く。

一方、メモリセル３０に抵抗素子３３が含まれている場合（図８（ａ）の場合）には、読み出し電流を最小値Ｉｒｅａｄに設定することが可能である。したがって、本実施形態では、読み出し電流を低減することができ、リードディスターブの発生を抑制することができる。

また、本実施形態では、抵抗素子３３がダイオード特性を有している。仮に、抵抗素子３３がダイオード特性を有しておらず、正方向と負方向とで同じ電流－電圧特性を有しているとすると、正方向の書き込み動作（磁気抵抗効果素子３１を高抵抗状態に設定するための書き込み動作）及び負方向の書き込み動作（磁気抵抗効果素子３１を低抵抗状態に設定するための書き込み動作）いずれにおいてもメモリセル３０の直列回路の抵抗値が高くなり、消費電力の増加を招く。本実施形態では、正方向の書き込み動作においてメモリセル３０の直列回路の抵抗値を低くすることができるため、消費電力の増加を抑制することが可能である。

以上のように、本実施形態では、リードディスターブの抑制及び消費電力の低減をはかることができ、的確な読み出し動作を行うことが可能となる。

次に、本実施形態に係る磁気記憶装置の製造方法を、図１０Ａ～図１０Ｃに示した断面図を参照して説明する。

まず、図１０Ａに示すように、第１の配線層１０Ｌ、抵抗素子層３３Ｌ、セレクタ層３２Ｌ、磁気抵抗効果素子層３１Ｌ及び上部電極層３４Ｌを形成する。

次に、図１０Ｂに示すように、第１の配線層１０Ｌ、抵抗素子層３３Ｌ、セレクタ層３２Ｌ、磁気抵抗効果素子層３１Ｌ及び上部電極層３４Ｌをパターニングして、第１の配線１０、抵抗素子３３、セレクタ３２、磁気抵抗効果素子３１及び上部電極３４のパターンを形成する。さらに、層間絶縁層４０を形成する。

次に、図１０Ｃに示すように、図１０Ｂの工程で得られた構造上に第２の配線２０のパターンを形成する。

以上のようにして、第１の配線１０、抵抗素子３３、セレクタ３２、磁気抵抗効果素子３１、上部電極３４及び第２の配線２０を含む磁気記憶装置が得られる。

図１１は、本実施形態の第１の変形例に係り、第１の配線１０、第２の配線２０及びメモリセル３０の構成を模式的に示した断面図である。

本変形例でも、磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３が直列に接続されており、セレクタ３２と抵抗素子３３とが互いに隣接している。また、本変形例では、抵抗素子３３が磁気抵抗効果素子３１とセレクタ３２との間に設けられている。

図１２は、本実施形態の第２の変形例に係り、第１の配線１０、第２の配線２０及びメモリセル３０の構成を模式的に示した断面図である。

本変形例でも、磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３が直列に接続されている。ただし、本変形例では、セレクタ３２と抵抗素子３３とは隣接しておらず、磁気抵抗効果素子３１がセレクタ３２と抵抗素子３３の間に設けられている。また、本変形例では、抵抗素子３３が第２の配線２０と上部電極３４との間に設けられている。

第１及び第２の変形例でも、上述した実施形態で述べた効果と同様の効果を得ることが可能である。

（第２の実施形態）
次に、第２の実施形態について説明する。なお、基本的な事項は上述した第１の実施形態と同様であり、第１の実施形態で説明した事項の説明は省略する。

図１３は、第１の配線１０、第２の配線２０及びメモリセル３０の構成を模式的に示した断面図である。

本実施形態では、メモリセル３０がトンネルバリア素子３５をさらに含み、磁気抵抗効果素子３１、セレクタ３２、抵抗素子３３及びトンネルバリア素子３５が直列に接続されている。図１３に示した例では、磁気抵抗効果素子３１と上部電極３４との間にトンネルバリア素子３５が設けられているが、メモリセルの直列接続におけるトンネルバリア素子３５の位置は特に限定されない。

トンネルバリア素子３５は、トンネルバリア層で形成されており、非線形な電流－電圧特性を有している。トンネルバリア層は、シリコン窒化物やシリコン酸化物等の絶縁材料で形成されている。

図１４は、トンネルバリア素子（トンネルバリア層）３５の電流－電圧特性を模式的に示した図である。図１４に示すように、トンネルバリア素子３５は、正方向と負方向とで対称的な電流－電圧特性を有している。また、トンネルバリア素子３５は、印加電圧が増加すると電流が急激に増加する電流－電圧特性を有しており、印加電圧が増加するにしたがって抵抗値が急激に減少する特性を有している。

本実施形態では、上述したようなトンネルバリア素子３５が磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３に対してさらに直列に接続されているため、読み出し時における直列接続の抵抗値をさらに増加させることができる。そのため、読み出し電流をさらに低減させることができ、リードディスターブの発生及び消費電力の増加を抑制することが可能である。

図１５は、本実施形態の変形例に係り、第１の配線１０、第２の配線２０及びメモリセル３０の構成を模式的に示した断面図である。

本変形例でも、磁気抵抗効果素子３１、セレクタ３２、抵抗素子３３及びトンネルバリア素子３５が直列に接続されている。また、本変形例では、抵抗素子３３が第２の配線２０と上部電極３４との間に設けられ、トンネルバリア素子３５が抵抗素子３３と上部電極３４との間に設けられている。

本変形例でも、トンネルバリア素子３５を設けることで、上述した実施形態と同様の効果を得ることが可能である。

次に、本変形例に係る磁気記憶装置の製造方法を、図１６Ａ～図１６Ｄに示した断面図を参照して説明する。

まず、図１６Ａに示すように、第１の配線１０、セレクタ３２、磁気抵抗効果素子３１及び上部電極３４のパターンを形成する。さらに、層間絶縁層４０を形成する。

次に、図１６Ｂに示すように、上部電極３４をリセスし、リセスされた上部電極３４の表面及び層間絶縁層４０の表面に沿ってトンネルバリア層３５Ｌとしてシリコン窒化物層を形成する。

次に、図１６Ｃに示すように、層間絶縁層４０の上面上に形成されたトンネルバリア層３５Ｌの部分を除去し、残ったトンネルバリア層３５Ｌ上にポリシリコン層を形成する。さらに、ポリシリコン層に不純物元素のイオン注入を行ってｐｎ接合ダイオードを形成する。これにより、抵抗素子３３及びトンネルバリア素子３５が得られる。

次に、図１６Ｄに示すように、図１６Ｃの工程で得られた構造上に第２の配線２０のパターンを形成する。

以上のようにして、第１の配線１０、磁気抵抗効果素子３１、セレクタ３２、抵抗素子３３、上部電極３４、トンネルバリア素子３５及び第２の配線２０を含む磁気記憶装置が得られる。

（第３の実施形態）
次に、第３の実施形態について説明する。なお、基本的な事項は上述した第１及び第２
の実施形態と同様であり、第１及び第２の実施形態で説明した事項の説明は省略する。

図１７は、本実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。

本実施形態では、第１の実施形態で説明した第１の配線１０、第２の配線２０及びメモリセル３０に加えてさらに、第３の配線５０及びメモリセル６０が設けられている。

第３の配線５０は、第１の配線１０と同じ方向、すなわちＸ方向に延伸している。第１の配線１０及び第３の配線５０はワード線として機能し、第２の配線２０はビット線として機能する。

メモリセル６０は、第２の配線２０と第３の配線５０との間に接続され、磁気抵抗効果素子６１、セレクタ（スイッチング素子）６２、抵抗素子６３及び上部電極６４を含んでおり、磁気抵抗効果素子６１の抵抗状態に応じたデータを記憶する。磁気抵抗効果素子６１、セレクタ６２及び抵抗素子６３は直列に接続されている。磁気抵抗効果素子６１、セレクタ６２及び抵抗素子６３の基本的な構成は、磁気抵抗効果素子３１、セレクタ３２及び抵抗素子３３の構成と同じである。

ただし、本実施形態では、共通のビット線（第２の配線２０）の両側にワード線（第１の配線１０、第３の配線５０）が設けられている。そのため、抵抗素子（ｐｎ接合ダイオード）３３と抵抗素子（ｐｎ接合ダイオード）６３の方向が互いに逆になっている。すなわち、第１の配線１０から第２の配線２０に向かう方向が抵抗素子３３の順方向に対応する場合には、第３の配線５０から第２の配線２０に向かう方向が抵抗素子６３の順方向に対応し、第１の配線１０から第２の配線２０に向かう方向が抵抗素子３３の逆方向に対応する場合には、第３の配線５０から第２の配線２０に向かう方向が抵抗素子６３の逆方向に対応する。

メモリセル６０の基本的な書き込み動作及び読み出し動作は、メモリセル３０の書き込み動作及び読み出し動作と同じである。

本実施形態でも、第１の実施形態と同様に、読み出し電流を低減させることができ、リードディスターブの発生及び消費電力の増加を抑制することが可能である。

図１８は、本実施形態の変形例に係る磁気記憶装置の構成を模式的に示した断面図である。

本変形例では、第２の実施形態と同様に、メモリセル３０がトンネルバリア素子３５を含み、磁気抵抗効果素子３１、セレクタ３２、抵抗素子３３及びトンネルバリア素子３５が直列に接続されている。また、メモリセル６０がトンネルバリア素子６５を含み、磁気抵抗効果素子６１、セレクタ６２、抵抗素子６３及びトンネルバリア素子６５が直列に接続されている。トンネルバリア素子６５の基本的な構成及び基本的な特性は、第２の実施形態で述べたトンネルバリア素子３５と同様である。

本変形例では、メモリ素子３０及び６０にそれぞれトンネルバリア素子３５及び６５が設けられている。したがって、２の実施形態で述べた効果と同様の効果を得ることが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１の配線 ２０…第２の配線 ３０…メモリセル
３１…磁気抵抗効果素子 ３２…セレクタ（スイッチング素子）
３３…抵抗素子 ３４…上部電極 ３５…トンネルバリア素子
４０…層間絶縁層 ５０…第３の配線 ６０…メモリセル
６１…磁気抵抗効果素子 ６２…セレクタ（スイッチング素子）
６３…抵抗素子 ６４…上部電極 ６５…トンネルバリア素子
１００…半導体基板

Claims (13)

1. 第１の方向に延伸する第１の配線と、
   前記第１の方向と交差する第２の方向に延伸する第２の配線と、
   前記第１の配線と前記第２の配線との間に接続され、低抵抗状態及び高抵抗状態を有する第１の磁気抵抗効果素子、第１のスイッチング素子及び第１の抵抗素子が直列に接続され、前記第１の磁気抵抗効果素子の抵抗状態に応じたデータを記憶する第１のメモリセルと、
   を備え、
   前記第１の抵抗素子は、順方向の電圧が印加された場合と逆方向の電圧が印加された場合とで非対称な電流－電圧特性を有し、
   前記第１の磁気抵抗効果素子の抵抗状態に応じたデータを前記第１のメモリセルから読み出すときに前記第１の抵抗素子には前記逆方向の第１の電圧が印加され、前記逆方向の第１の電圧が印加されたときの前記第１の抵抗素子の抵抗値は、前記第１の電圧の絶対値と同じ絶対値を有する前記順方向の第２の電圧が印加されたときの前記第１の抵抗素子の抵抗値よりも大きい
   ことを特徴とする磁気記憶装置。
2. 前記第１の電圧が印加されたときの前記第１の抵抗素子の抵抗値は、前記第１の磁気抵抗効果素子の低抵抗状態の抵抗値よりも低い
   ことを特徴とする請求項１に記載の磁気記憶装置。
3. 前記第１の電圧が印加されたときの前記第１の抵抗素子の抵抗値は、前記第１のスイッチング素子のオン状態の抵抗値よりも高く且つオフ状態の抵抗値よりも低い
   ことを特徴とする請求項１に記載の磁気記憶装置。
4. 前記第１の抵抗素子は、ダイオードである
   ことを特徴とする請求項１に記載の磁気記憶装置。
5. 前記第１のスイッチング素子は、電流掃引時にその端子間に印加される電圧が増加して閾電圧に達するとオフ状態からオン状態に移行し、その端子間に印加される電圧が減少して前記閾電圧よりも低いホールド電圧に達するとオン状態からオフ状態に移行する特性を有している
   ことを特徴とする請求項１に記載の磁気記憶装置。
6. 前記第１のメモリセルは、前記第１の磁気抵抗効果素子、前記第１のスイッチング素子及び前記第１の抵抗素子に対して直列に接続され、非線形な電流－電圧特性を有する第１のトンネルバリア素子をさらに含む
   ことを特徴とする請求項１に記載の磁気記憶装置。
7. 前記第１の磁気抵抗効果素子は、可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含む
   ことを特徴とする請求項１に記載の磁気記憶装置。
8. 前記第１の磁気抵抗効果素子の抵抗状態は、前記第１の磁気抵抗効果素子に流れる電流の方向に応じて設定され、
   前記第１の磁気抵抗効果素子の抵抗状態に応じたデータを前記第１のメモリセルから読み出すときに前記第１の磁気抵抗効果素子に流れる電流の方向は、前記第１の磁気抵抗効果素子に前記低抵抗状態を設定するときに前記第１の磁気抵抗効果素子に流れる電流の方向と同じである
   ことを特徴とする請求項１に記載の磁気記憶装置。
9. 前記第１のスイッチング素子と前記第１の抵抗素子とは、互いに隣接している
   ことを特徴とする請求項１に記載の磁気記憶装置。
10. 前記第１のスイッチング素子は、前記第１の磁気抵抗効果素子と前記第１の抵抗素子との間に設けられている
    ことを特徴とする請求項１に記載の磁気記憶装置。
11. 前記第１の抵抗素子は、前記第１の磁気抵抗効果素子と前記第１のスイッチング素子との間に設けられている
    ことを特徴とする請求項１に記載の磁気記憶装置。
12. 前記第１の磁気抵抗効果素子は、前記第１のスイッチング素子と前記第１の抵抗素子との間に設けられている
    ことを特徴とする請求項１に記載の磁気記憶装置。
13. 前記第１の方向に延伸する第３の配線と、
    前記第２の配線と前記第３の配線との間に接続され、低抵抗状態及び高抵抗状態を有する第２の磁気抵抗効果素子、第２のスイッチング素子及び第２の抵抗素子が直列に接続され、前記第２の磁気抵抗効果素子の抵抗状態に応じたデータを記憶する第２のメモリセルと、
    をさらに備え、
    前記第２の抵抗素子は、順方向の電圧が印加された場合と逆方向の電圧が印加された場合とで非対称な電流－電圧特性を有し、
    前記第２の磁気抵抗効果素子の抵抗状態に応じたデータを前記第２のメモリセルから読み出すときに前記第２の抵抗素子には前記逆方向の第３の電圧が印加され、前記逆方向の第３の電圧が印加されたときの前記第２の抵抗素子の抵抗値は、前記第３の電圧の絶対値と同じ絶対値を有する前記順方向の第４の電圧が印加されたときの前記第２の抵抗素子の抵抗値よりも大きい
    ことを特徴とする請求項１に記載の磁気記憶装置。

Images