JP2023132683A - 磁気記憶装置 - Google Patents

Abstract

【課題】 特性や信頼性に優れた磁気記憶装置を提供する。【解決手段】実施形態に係る磁気記憶装置は、それぞれが、磁気抵抗効果素子４０と、磁気抵抗効果素子の下層側に設けられ且つ磁気抵抗効果素子に対して直列に接続されたスイッチング素子５０とを含む複数のメモリセル３０を備え、スイッチング素子は、下部電極５１と、上部電極５２と、下部電極と上部電極との間に設けられたスイッチング材料層５３とを含み、上部電極は、第１の材料で形成された第１の部分５２ａと、第１の部分の下層側に設けられ且つ第１の材料とは異なる第２の材料で形成された第２の部分５２ｂとを含む。【選択図】図２

Description

本発明の実施形態は、磁気記憶装置に関する。

半導体基板上に磁気抵抗効果素子及びセレクタ（スイッチング素子）を含むメモリセルが集積化された磁気記憶装置が提案されている。

特開２０１８－１５２４３２号公報

特性や信頼性に優れた磁気記憶装置を提供する。

実施形態に係る磁気記憶装置は、それぞれが、磁気抵抗効果素子と、前記磁気抵抗効果素子の下層側に設けられ且つ前記磁気抵抗効果素子に対して直列に接続されたスイッチング素子とを含む複数のメモリセルを備えた磁気記憶装置であって、前記スイッチング素子は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられたスイッチング材料層とを含み、前記上部電極は、第１の材料で形成された第１の部分と、前記第１の部分の下層側に設けられ且つ前記第１の材料とは異なる第２の材料で形成された第２の部分とを含む。

実施形態に係る磁気記憶装置の構成を模式的に示した斜視図である。 実施形態に係る磁気記憶装置のメモリセルの構成を模式的に示した断面図である。 実施形態に係る磁気記憶装置の磁気抵抗効果素子の基本的な構成を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置のメモリセルの変形例の構成を模式的に示した断面図である。

以下、図面を参照して実施形態を説明する。

図１は、実施形態に係る磁気記憶装置の構成を模式的に示した斜視図である。

図１に示した磁気記憶装置は、それぞれがＸ方向に延伸する複数の第１の配線１０と、それぞれがＹ方向に延伸する複数の第２の配線２０と、複数の第１の配線１０と複数の第２の配線２０との間に接続された複数のメモリセル３０とを含んでいる。なお、Ｘ方向、Ｙ方向及びＺ方向は、互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交する方向である。

各メモリセル３０は、磁気抵抗効果素子４０と、磁気抵抗効果素子４０の下層側に設けられ且つ磁気抵抗効果素子４０に対して直列に接続されたセレクタ（スイッチング素子）５０とを含んでいる。

第１の配線１０は、セレクタ５０の下層側に設けられ、セレクタ５０に電気的に接続されている。第２の配線２０は、磁気抵抗効果素子４０の上層側に設けられ、磁気抵抗効果素子４０に電気的に接続されている。第１の配線１０及び第２の配線２０の一方はワード線に対応し、第１の配線１０及び第２の配線２０の他方はビット線に対応する。

図２は、メモリセル３０の詳細な構成を模式的に示した断面図である。

図２に示すように、メモリセル３０は、磁気抵抗効果素子４０、セレクタ（スイッチング素子）５０、ハードマスク層６０及び保護絶縁層７０を含んでいる。

図３は、磁気抵抗効果素子４０の基本的な構成を模式的に示した断面図である。

磁気抵抗効果素子４０は、ＭＴＪ（Magnetic Tunnel Junction）素子であり、記憶層（第１の磁性層）４１、参照層（第２の磁性層）４２、トンネルバリア層（非磁性層）４３、下部電極４４及び上部電極４５を含んでいる。

記憶層４１は、可変の磁化方向を有する強磁性層である。可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変わることを意味する。参照層４２は、固定された磁化方向を有する強磁性層である。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変わらないことを意味する。トンネルバリア層４３は、記憶層４１と参照層４２との間に設けられた絶縁層である。

記憶層４１の磁化方向と参照層４２の磁化方向とが平行である場合には、磁気抵抗効果素子４０は相対的に抵抗が低い低抵抗状態である。記憶層４１の磁化方向と参照層４２の磁化方向とが反平行である場合には、磁気抵抗効果素子４０は相対的に抵抗が高い高抵抗状態である。したがって、磁気抵抗効果素子４０は、抵抗状態に応じて２値データを記憶することが可能である。

また、磁気抵抗効果素子４０は、ＳＴＴ（Spin Transfer Torque）型の磁気抵抗効果素子であり、垂直磁化を有している。すなわち、記憶層４１の磁化方向はその膜面に対して垂直であり、参照層４２の磁化方向はその膜面に対して垂直である。

なお、図３の例では、記憶層４１が参照層４２の下層側に位置するボトムフリー型の磁気抵抗効果素子を用いているが、記憶層４１が参照層４２の上層側に位置するトップフリー型の磁気抵抗効果素子を用いてもよい。

図２に示すように、セレクタ５０は、下部電極５１と、上部電極５２と、下部電極５１と上部電極５２との間に設けられたセレクタ材料層（スイッチング材料層）５３とを含んでいる。下部電極５１は図１に示した第１の配線１０に電気的に接続され、上部電極５２は磁気抵抗効果素子４０に電気的に接続されている。

セレクタ５０は、２端子スイッチング素子であり、２端子間（下部電極５１と上部電極５２との間）に印加される電圧が閾値電圧以上になると、オフ状態からオン状態に移行する。すなわち、２端子間に印加される電圧が閾値電圧以上になると、電気的に非導通状態から電気的に導通状態に移行する。

したがって、第１の配線１０及び第２の配線２０からメモリセル３０に電圧を印加し、セレクタ５０に印加される電圧が閾値電圧以上になるとメモリセル３０に電流が流れ、磁気抵抗効果素子４０に対して書き込み或いは読み出しを行うことが可能となる。

セレクタ５０の上部電極５２は、第１の材料で形成された第１の部分５２ａと、第１の部分５２ａの下層側に設けられ且つ第１の材料とは異なる第２の材料で形成された第２の部分５２ｂと、第２の部分５２ｂの下層側に設けられ且つ第２の材料とは異なる第３の材料で形成された第３の部分５２ｃとを含んでいる。すなわち、第１の部分５２ａと第３の部分５２ｃとの間に第２の部分５２ｂが設けられている。なお、セレクタ５０の上部電極５２を磁気抵抗効果素子の下部電極４４として共用してもよい。

第２の部分５２ｂのＩＢＥ（Ion Beam Etching）に対するエッチングレートは、第１の部分５２ａのＩＢＥに対するエッチングレートよりも低い。具体的には、磁気抵抗効果素子４０のパターンを形成するときに用いるＩＢＥにおいて、第２の部分５２ｂに対するエッチングレートの方が第１の部分５２ａに対するエッチングレートよりも低い。ＩＢＥは物理的なエッチングであるため、通常は、第２の部分５２ｂに用いられる第２の材料の硬度の方が第１の部分５２ａに用いられる第１の材料の硬度よりも高い。

第１の材料には、シリコン（Ｓｉ）を含有する材料或いはハフニウム（Ｈｆ）を含有する材料等が用いられる。すなわち、第１の部分５２ａは、Ｓｉ層（ポリＳｉ層）或いはＨｆ層等で形成される。

第２の材料には、ハフニウム（Ｈｆ）及びボロン（Ｂ）を含有する材料、タングステン（Ｗ）を含有する材料、炭素（Ｃ）を含有する材料或いはチタン（Ｔｉ）及び窒素（Ｎ）を含有する材料等が用いられる。すなわち、第２の部分５２ｂは、ＨｆＢ層、Ｗ層、Ｃ層或いはＴｉＮ層等で形成される。

第３の材料には、チタン（Ｔｉ）及び窒素（Ｎ）を含有する材料、炭素（Ｃ）を含有する材料或いはアルミニウム（Ａｌ）を含有する材料が用いられる。すなわち、第３の部分５２ｃは、ＴｉＮ層、Ｃ層或いはＡｌ層等で形成される。

セレクタ材料層５３には、シリコン（Ｓｉ）、酸素（Ｏ）及びヒ素（Ａｓ）を含有する材料が用いられる。具体的には、セレクタ材料層５３には、Ａｓが含有されたシリコン酸化物（ＳｉＯ₂ ）等が用いられる。

セレクタ５０の下部電極５１には、チタン（Ｔｉ）及び窒素（Ｎ）を含有するＴｉＮ層等が用いられる。

ハードマスク層６０は、磁気抵抗効果素子４０上に設けられ、ＩＢＥによって磁気抵抗効果素子４０を形成する際のエッチング用マスクとして機能するものである。ハードマスク層６０は、図１に示した第２の配線２０に電気的に接続されている。

保護絶縁層７０は、例えば、シリコン（Ｓｉ）及び窒素（Ｎ）を含有するシリコン窒化物で形成されている。保護絶縁層７０は、磁気抵抗効果素子４０の側面、セレクタ５０の上部電極５２の第１の部分５２ａの側面及びハードマスク層６０の側面に沿って設けられており、磁気抵抗効果素子４０の側面、セレクタ５０の上部電極５２の第１の部分５２ａの側面及びハードマスク層６０の側面を覆っている。

保護絶縁層７０は、セレクタ５０の上部電極５２の第２の部分５２ｂの上層側に設けられているため、上部電極５２の第２の部分５２ｂ及び第３の部分５２ｃ等の側面は覆っていない。

また、保護絶縁層７０の下端の位置は、上部電極５２の第２の部分５２ｂの上面の位置と一致している。したがって、複数のメモリセル３０に含まれる複数の保護絶縁層７０の下端の高さ方向の位置は揃っている。

次に、本実施形態に係る磁気記憶装置の製造方法を、図４～図７及び図２に示した断面図を参照して説明する。

まず、図４に示すように、半導体基板（図示せず）等を含む下部領域（図示せず）上に積層膜を形成する。具体的には、下部電極層５１ｐ、セレクタ材料層５３ｐ、上部電極層５２ｐ及び磁気抵抗効果素子層４０ｐを形成する。上部電極層５２ｐは、第１の部分層５２ａｐ、第２の部分層５２ｂｐ及び第３の部分層５２ｃｐを含んでいる。続いて、磁気抵抗効果素子層４０ｐ上にハードマスク層６０のパターンを形成する。

次に、図５に示すように、ハードマスク層６０をマスクとして用いて、磁気抵抗効果素子層４０ｐ及び第１の部分層５２ａｐをＩＢＥによってエッチングする。磁気抵抗効果素子には鉄（Ｆｅ）やコバルト（Ｃｏ）等の磁性元素が含有されており、通常のエッチング方法では的確なエッチングを行うことが難しい。そのため、物理的なエッチングであるＩＢＥが用いられる。ＩＢＥを行う際には、基板を回転させながら、斜め方向からアルゴン（Ａｒ）イオンビームを照射する。その結果、磁気抵抗効果素子４０の側面及び第１の部分５２ａの側面はテーパー状に傾斜する。

すでに述べたように、第２の部分５２ｂのＩＢＥに対するエッチングレートは、第１の部分５２ａのＩＢＥに対するエッチングレートよりも低い。そのため、第２の部分層５２ｂｐがＩＢＥのエッチングストッパーとして機能し、磁気抵抗効果素子層４０ｐ及び第１の部分層５２ａｐを選択的にエッチングすることが可能である。

次に、図６に示すように、図５の工程で得られた構造の表面に、保護絶縁層７０としてシリコン窒化物層を堆積する。

次に、図７に示すように、保護絶縁層７０、第２の部分層５２ｂｐ及び第３の部分層５２ｃｐをＲＩＥ（Reactive Ion Etching）によってエッチングする。これにより、第２の部分５２ｂのパターン及び第３の部分５２ｃのパターンが得られる。

さらに、図２に示すように、セレクタ材料層５３ｐ及び下部電極層５１ｐをＲＩＥによってエッチングする。これにより、セレクタ材料層５３のパターン及び下部電極５１のパターンが得られる。

図７及び図２の工程では、垂直方向からＲＩＥが行われる。そのため、第２の部分５２ｂの側面、第３の部分５２ｃの側面、セレクタ材料層５３の側面及び下部電極５１の側面は垂直になる。

上述した製造方法により、図２に示すようなメモリセル３０が形成される。

以上のように、本実施形態では、セレクタ５０の上部電極５２がＩＢＥに対するエッチングレートの低い第２の部分５２ｂを含んでいるため、以下に述べるように、優れた磁気記憶装置を得ることが可能である。

仮に上部電極５２が第２の部分５２ｂを含んでいないとすると、磁気抵抗効果素子４０のパターンをＩＢＥによって形成するときに、上部電極５２に加えてセレクタ材料層５３もエッチングされるおそれがある。そのため、セレクタ材料層５３がＩＢＥダメージを受け、セレクタ５０の特性や信頼性を低下させるおそれがある。

本実施形態では、第２の部分５２ｂのＩＢＥに対するエッチングレートが、第１の部分５２ａのＩＢＥに対するエッチングレートよりも低い。そのため、磁気抵抗効果素子４０のパターンをＩＢＥによって形成するときに、第２の部分５２ｂがＩＢＥのエッチングストッパーとして機能する。その結果、ＩＢＥによってセレクタ材料層５３がエッチングされることを防止することができる。したがって、セレクタ材料層５３に対するＩＢＥダメージを抑制することができ、特性及び信頼性に優れた磁気記憶装置を得ることが可能である。

また、一般に、リソグラフィプロセスのばらつきに起因して、隣接するメモリセル３０間のスペース幅にばらつきが生じる場合がある。スペース幅にばらつきがあると、メモリセル３０のパターンを形成する際にもばらつきが生じる。例えば、スペース幅が小さい箇所では、スペース幅が大きい箇所に比べてエッチング深さが小さくなる。そのため、スペース幅が小さい箇所では、隣接するメモリセル３０間でセレクタ５０の下部電極５１を分離することができないといった問題が生じる。

セレクタ５０の下部電極５１を確実に分離するためには、ＩＢＥによるエッチング量を増やしてスペース幅を大きくすればよいが、エッチング量を増やすと、セレクタ材料層５３に対するＩＢＥダメージが生じる。

本実施形態では、セレクタ５０の上部電極５２の第２の部分５２ｂをエッチングストッパーとして用いて、ＩＢＥによって磁気抵抗効果素子４０のパターン及びセレクタ５０の上部電極５２の第１の部分５２ａのパターンを形成する。第２の部分５２ｂをエッチングストッパーとして用いることで、セレクタ材料層５３にＩＢＥダメージを与えずに、ＩＢＥを行う時間を長くすることができる。そのため、隣接するメモリセル３０間のスペース幅を大きくすることができる。したがって、セレクタ５０の下部電極５１を確実に分離することができ、特性及び信頼性に優れた磁気記憶装置を得ることが可能である。

次に、実施形態の変形例について、図８に示した断面図を参照して説明する。

図８に示すように、本変形例では、セレクタ５０の上部電極５２が第１の部分５２ａ及び第１の部分５２ａの下層側に設けられた第２の部分５２ｂで形成されており、第２の部分５２ｂの下層側に第３の部分５２ｃは設けられていない。その他の基本的な構成は、上述した実施形態と同様である。

本変形例でも、上述した実施形態と同様に、ＩＢＥによって磁気抵抗効果素子４０のパターンを形成する際に、第２の部分５２ｂがエッチングストッパーとして機能する。したがって、上述した実施形態と同様の効果を得ることができ、優れた磁気記憶装置を得ることが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１の配線 ２０…第２の配線 ３０…メモリセル
４０…磁気抵抗効果素子 ４１…記憶層（第１の磁性層）
４２…参照層（第２の磁性層） ４３…トンネルバリア層（非磁性層）
４４…下部電極 ４５…上部電極
５０…セレクタ（スイッチング素子） ５１…下部電極 ５２…上部電極
５２ａ…第１の部分 ５２ｂ…第２の部分 ５２ｃ…第３の部分
５３…セレクタ材料層（スイッチング材料層）
６０…ハードマスク層 ７０…保護絶縁層

Claims (12)

1. それぞれが、磁気抵抗効果素子と、前記磁気抵抗効果素子の下層側に設けられ且つ前記磁気抵抗効果素子に対して直列に接続されたスイッチング素子とを含む複数のメモリセルを備えた磁気記憶装置であって、
   前記スイッチング素子は、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられたスイッチング材料層とを含み、
   前記上部電極は、第１の材料で形成された第１の部分と、前記第１の部分の下層側に設けられ且つ前記第１の材料とは異なる第２の材料で形成された第２の部分とを含む
   ことを特徴とする磁気記憶装置。
2. 前記第２の部分のＩＢＥ（Ion Beam Etching）に対するエッチングレートは、前記第１の部分のＩＢＥに対するエッチングレートよりも低い
   ことを特徴とする請求項１に記載の磁気記憶装置。
3. 前記第２の材料の硬度は、前記第１の材料の硬度よりも高い
   ことを特徴とする請求項１に記載の磁気記憶装置。
4. 前記第２の材料は、ハフニウム（Ｈｆ）及びボロン（Ｂ）を含有する材料、タングステン（Ｗ）を含有する材料、炭素（Ｃ）を含有する材料又はチタン（Ｔｉ）及び窒素（Ｎ）を含有する材料である
   ことを特徴とする請求項１に記載の磁気記憶装置。
5. 前記第１の材料は、シリコン（Ｓｉ）を含有する材料又はハフニウム（Ｈｆ）を含有する材料である
   ことを特徴とする請求項１に記載の磁気記憶装置。
6. 前記上部電極は、前記第２の部分の下層側に設けられ且つ前記第２の材料とは異なる第３の材料で形成された第３の部分をさらに含む
   ことを特徴とする請求項１に記載の磁気記憶装置。
7. 前記複数のメモリセルのそれぞれは、前記磁気抵抗効果素子の側面及び前記第１の部分の側面を覆う保護絶縁層をさらに含む
   ことを特徴とする請求項１に記載の磁気記憶装置。
8. 前記保護絶縁層は、前記第２の部分の側面を覆っていない
   ことを特徴とする請求項７に記載の磁気記憶装置。
9. 前記複数のメモリセルに含まれる前記保護絶縁層の下端の高さ方向の位置は揃っている
   ことを特徴とする請求項７に記載の磁気記憶装置。
10. 前記第１の部分の側面は傾斜し、前記第２の部分の側面は垂直である
    ことを特徴とする請求項１に記載の磁気記憶装置。
11. 前記磁気抵抗効果素子は、第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含む
    ことを特徴とする請求項１に記載の磁気記憶装置。
12. 前記スイッチング素子の下層側に設けられ、第１の方向に延伸し、前記スイッチング素子に電気的に接続された第１の配線と、
    前記磁気抵抗効果素子の上層側に設けられ、前記第１の方向と交差する第２の方向に延伸し、前記磁気抵抗効果素子に電気的に接続された第２の配線と、
    をさらに備える
    ことを特徴とする請求項１に記載の磁気記憶装置。

Images