DE102019114280A1 - Integrierter systemchip mit magnetischem modul - Google Patents

Integrierter systemchip mit magnetischem modul Download PDF

Info

Publication number
DE102019114280A1
DE102019114280A1 DE102019114280.6A DE102019114280A DE102019114280A1 DE 102019114280 A1 DE102019114280 A1 DE 102019114280A1 DE 102019114280 A DE102019114280 A DE 102019114280A DE 102019114280 A1 DE102019114280 A1 DE 102019114280A1
Authority
DE
Germany
Prior art keywords
layer
magnetic
integrated system
system chip
magnetic storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019114280.6A
Other languages
English (en)
Inventor
Katherine H. Chiang
Chung-Te Lin
Min Cao
Han-Ting Tsai
Pin-Cheng HSU
Yen-Chung Ho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019114280A1 publication Critical patent/DE102019114280A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Offenbarung bezieht sich auf eine magnetische Speichervorrichtung. Die magnetische Speichervorrichtung enthält eine untere Elektrode, eine Auswahlschicht, die über der unteren Elektrode angeordnet ist, und einen MTJ-Stapel, der über der Auswahlschicht angeordnet ist und eine Referenzschicht und eine freie Schicht, die über der Referenzschicht angeordnet ist, und die durch eine Tunnelbarriereschicht von der Referenzschicht getrennt ist, umfasst. Die magnetische Speichervorrichtung enthält ferner eine Modulierungsschicht, die über dem MTJ-Stapel angeordnet ist, und eine obere Elektrode, die über der Schaltgrenzenmodulierungsschicht angeordnet ist. Die Auswahlschicht ist konfiguriert, Strom basierend auf einer angelegten Vorspannung ein- und auszuschalten.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der provisorischen U.S.-Anmeldung Nr. 62/738,095 , eingereicht am 28. September 2018, deren Inhalt hierin durch Bezugnahme vollständig aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele moderne elektronische Vorrichtungen enthalten elektronischen Speicher. Der elektronische Speicher umfasst Festplattenlaufwerke und Direktzugriffsspeicher (RAMs). Ein Direktzugriffsspeicher kann ein flüchtiger Speicher sein, in dem gespeicherte Daten in Abwesenheit von Spannung verloren gehen, oder ein nichtflüchtiger Speicher, der Daten in Abwesenheit von Spannung speichert. Dynamischer Direktzugriffsspeicher (DRAM) und statischer Direktzugriffsspeicher (SRAM) sind zwei typische Arten von flüchtigem Speicher. Flashspeicher wurde weithin als nichtflüchtiger Speicher verwendet. Resistive oder magnetische Speichervorrichtungen mit Tunnelverbindungen (MTJs) können in Festplattenlaufwerken und/oder RAM verwendet werden und sind durch relativ einfache Strukturen und deren Kompatibilität mit komplementären Metalloxidhalbleiter-(CMOS) Logikherstellungsverfahren vielversprechende Kandidaten für Speicherlösungen der nächsten Generation. Aktuell werden diese verschiedenen Arten von Speichern in verschiedenen Chips vorbereitet und in einem einzigen Modul durch fortschrittliche Packaging-Verfahren wie System in Package (SiP) oder Multichipmodultechniken umgesetzt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1 illustriert eine Querschnittsansicht einer magnetischen Speichervorrichtung mit einem magnetischen Tunnelverbindungs- (MTJ) Stapel mit einer Modulierungsschicht nach einigen Ausführungsformen.
    • 2A und 2B illustrieren schematische Diagramme der magnetischen Speichervorrichtung aus 1, die eine Magnetwirkung der Modulierungsschicht nach einigen Ausführungsformen darstellen.
    • 3A illustriert eine Querschnittsansicht einer integrierten Schaltung mit einem MTJ-Stapel mit einer Modulierungsschicht nach einigen alternativen Ausführungsformen.
    • 3B illustriert eine Querschnittsansicht einer integrierten Schaltung mit einem MTJ-Stapel mit einer Modulierungsschicht nach einigen alternativen Ausführungsformen.
    • 4 illustriert eine Querschnittsansicht einer integrierten Schaltung mit mehreren magnetischen Speichervorrichtungen mit verschiedenen Zusammensetzungen oder Abmessungen nach einigen Ausführungsformen.
    • 5 illustriert eine Querschnittsansicht einer integrierten Schaltung mit mehreren magnetischen Speichervorrichtungen, die zwischen verschiedene Metallschichten der Verbindungsstruktur eingesetzt werden.
    • 6 illustriert ein schematisches Diagramm eines integrierten Schaltungspackages mit einem integrierten Systemchip mit magnetischen Speichervorrichtungen nach einigen Ausführungsformen.
    • 7 illustriert ein schematisches Diagramm eines integrierten Schaltungspackages mit einem integrierten Systemchip mit magnetischen Speichervorrichtungen nach einigen alternativen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Diese Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen dieser Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Beispielsweise kann die Formung eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt geformt sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal geformt werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • In einer elektronischen Vorrichtung werden verschiedene Speichertechnologien für Datenspeicher auf verschiedenen Ebenen einer Speicherhierarchie benötigt. Jede Technologie ist für eine bestimmte Leistungsmatrix optimiert. Beispielsweise kann in einem Computerspeicher SRAM für eine Core-Cache und eine geteilte Cache verwendet werden und optimiert sein, um eine hohe Geschwindigkeit zu erreichen; DRAM kann für On-Package-Speicher verwendet werden und optimiert sein, eine hohe Dichte zu erreichen; und ein Flashspeicher kann für Onlinespeicher verwendet werden und kann optimiert sein, zuverlässige Aufbewahrung zu erreichen. Solche Speicher werden durch verschiedene Technologien umgesetzt und auf getrennten Chips hergestellt. Speicherchips werden auch von Logikschaltungschips getrennt, da die Abläufe für Speicher- und Logikschaltungskomponenten üblicherweise nicht kompatibel sind. Speicherchips und Logikschaltungschips werden in einem einzelnen Modul (oder Package) durch System-in-Package (SiP), 3D-Packaging oder Multi-Chip-Modul- (MCM) Techniken umgesetzt. In einem Modul oder Package belegen mehrere Chips mit verschiedenen Funktionen (vor allem Speicher) einen großen Bereich und verbrauchen Leistung. Es entstehen Kosten- und Leistungseinbußen durch Zwischenverbindungen und Packaging.
  • Mit Blick auf die obigen Nachteile sieht die vorliegende Offenbarung einen integrierten Systemchip vor, der kompatible einstellbare magnetische Module für verschiedene Speicher- und Schaltungsbedürfnisse verwendet. Nach einigen Ausführungsformen werden mehrere magnetische Module in eine „Back-End-of-Line“ (BEOL) eines integrierten Systemchips eingesetzt. Die mehreren magnetischen Module können verschiedene Abmessungen und/oder verschiedene Zusammensetzungen aufweisen, um für verschiedene Matrizen optimiert zu sein oder verschiedene Funktionen umzusetzen. Beispielsweise können einige magnetische Module eine Modulierungsschicht umfassen, die auf einer Seite eines MTJ-Stapels angeordnet ist. Die Modulierungsschicht ist für die Optimierung der Umschaltgeschwindigkeit oder Aufbewahrungsfähigkeit eines MTJ-Stapels unterschiedlich eingestellt. Einige magnetische Module können auch eine Auswahlschicht auf derselben oder der anderen Seite des MTJ-Stapels enthalten. Die Auswahlschicht kann den Ein-/Ausschalter des MTJ-Stapels steuern. Die Auswahlschicht kann auch die Funktion der magnetischen Module als Header/Footerschalter aktivieren, indem die Auswahlschicht auf einen wünschenswerten Schaltgrenze eingestellt wird. So können durch Einsetzen und Einstellung magnetischer Module in die Verbindungsstrukturen der BEOL eines integrierten Systemchips verschiedene Speichervorrichtungen und Schaltkreisvorrichtungen zusammen in der BEOL umgesetzt sein. Dadurch kann der Leistungsverbrauch wesentlich verringert werden.
  • 1 zeigt eine Querschnittsansicht einer magnetischen Speichervorrichtung 100 mit einem eingestellten magnetischen Modul 130. Das eingestellte magnetische Modul 130 umfasst eine Modulierungsschicht 160 auf einer Seite eines magnetischen Tunnelverbindungs-(MTJ) Stapels 134 nach einigen Ausführungsformen. Der MTJ-Stapel 134 kann zwischen einer unteren Elektrode 132 und einer oberen Elektrode 136 angeordnet sein. In einigen Ausführungsformen können die untere Elektrode 132 und die obere Elektrode 136 etwa aus Tantal (Ta), Tantalnitrid (TaN) oder Ruthenium (Ru) bestehen. In einigen Ausführungsformen umfasst der MTJ-Stapel 134 eine Referenzschicht 170, die über der unteren Elektrode 132 angeordnet ist, und eine freie Schicht 166, die über der Referenzschicht 170 angeordnet ist und von der Referenzschicht 170 durch eine Tunnelbarriereschicht 168 getrennt ist. Die Referenzschicht 170 ist eine ferromagnetische Schicht, die eine Magnetisierungsrichtung aufweist, die „feststeht“. Beispielsweise kann die Magnetisierungsrichtung der Referenzschicht 170 „aufwärts“ sein, d. h. rechtwinklig zur Ebene der Referenzschicht, die auf die obere Elektrode 136 weist, wie durch den Pfeil in 1 dargestellt. Die Tunnelbarriereschicht 116, die sich in einigen Fällen als dünne dielektrische Schicht oder nichtmagnetische Metallschicht manifestieren kann, trennt die Referenzschicht 170 von der freien Schicht 166. Die Tunnelbarriereschicht 116 kann eine Tunnelbarriere sein, die dünn genug ist, quantenmechanisches Tunneln von Strom zwischen der Referenzschicht 170 und der freien Schicht 166 zu erlauben. In einigen Ausführungsformen kann die Tunnelbarriereschicht 168 eine amorphe Barriere umfassen, wie etwa Aluminiumoxid (AlOx) oder Titanoxid (TiOx), oder eine kristalline Barriere, wie etwa Manganoxid (MgO) oder ein Spinell (z. B. MgAl2O4). Die freie Schicht 166 und die Referenzschicht 170 können Eisen, Kobalt, Nickel, Eisenkobalt, Nickelkobalt, Kobalteisenborid, Eisenborid, Eisenplatin, Eisenpalladium oder dergleichen umfassen. Als ein Beispiel können die freie Schicht 166 und die Referenzschicht 170 jeweils Kobalteisenbor- (CoFeB) Schicht umfassen. Die freie Schicht 166 ist in der Lage, ihre Magnetisierungsrichtung zwischen einem von zwei Magnetisierungszuständen wechseln, die binären Datenzuständen entsprechen, die in der magnetischen Speichervorrichtung 100 gespeichert sind. Beispielsweise kann in einem ersten Zustand die freie Schicht 166 eine „Aufwärts“-Magnetisierungsrichtung aufweisen, in der die Magnetisierung der freien Schicht 166 parallel zu der Magnetisierungsrichtung der Referenzschicht 170 liegen kann, wodurch der MTJ-Stapel 134 einen relativ geringen Widerstand aufweist. In einem zweiten Zustand kann die freie Schicht 166 eine „Abwärts“-Magnetisierungsrichtung aufweisen, an der Magnetisierungsrichtung der Referenzschicht 170 ausgerichtet und in entgegengesetzter Richtung verläuft, wodurch der MTJ-Stapel 134 einen relativ hohen Widerstand aufweist. In einigen Ausführungsformen kann die freie Schicht 166 magnetisches Metall umfassen, wie etwa Eisen, Nickel, Kobalt, Bor und Legierungen davon, wie etwa beispielsweise eine ferromagnetische freie Schicht aus CoFeB.
  • Eine synthetische antiferromagnetische (SyAF) Schicht 172 ist unter der Referenzschicht 170 oder an einer Seite der Referenzschicht der freien Schicht 166 gegenüber angeordnet. Die SyAF-Schicht 172 besteht aus ferromagnetischen Materialien, die eingeschränkte oder „feste“ Magnetisierungsrichtungen aufweisen. Diese „feste“ Magnetisierungsrichtung kann in einigen Fällen durch einen Initialisierungskontakt mit einem starken Magnetfeld erreicht werden, nachdem der gesamte Chip hergestellt wird. Beispielsweise kann die SyAF-Schicht 172 ein erstes Paar Pinningschichten umfassen, die eine erste Pinningschicht 172a und eine zweite Pinningschicht 172b enthalten, die entgegengesetzte Magnetisierungsrichtungen aufweisen, die an der Magnetisierungsrichtung der Referenzschicht 170 ausgerichtet sind. Unter Verwendung desselben Beispiels wie oben kann die erste Pinningschicht 172a eine „Aufwärts“-Magnetisierungsrichtung aufweisen, die zu der Referenzschicht 170 parallel ist, und die zweite Pinningschicht 172b kann eine „Abwärts“-Magnetisierungsrichtung aufweisen, die der Magnetisierungsrichtung der Referenzschicht 170 entgegengesetzt ist. Beispielsweise kann die erste Pinningschicht 172a Kobaltschichten und Nickelschichten übereinandergestapelt (Co/Ni)m umfassen. Die erste Pinningschicht 172a kann ein Kobaltpalladiumstapel (Co/Pd)m oder ein Kobaltplatinstapel (Co/Pt)m sein, wobei m eine positive ganze Zahl sein kann. Die zweite Pinningschicht 172b kann dieselben Zusammensetzungen der ersten Pinningschicht 172a mit selben der unterschiedlichen Lagenanzahlen umfassen. Beispielsweise kann die zweite Pinningschicht 172b Nickelschichten und Kobaltschichten übereinandergestapelt (Ni/Co)n, oder einen Palladiumkobaltstapel ((Pd/Co)n oder einen Platinkobaltstapel (Pt/Co)n umfassen, wobei n eine positive ganze Zahl sein kann.
  • Auf der anderen Seite der Referenzschicht 170 der SyAF-Schicht 172 gegenüber kann eine Abdeckschicht 164 über der freien Schicht 166 angeordnet sein. Die Abdeckschicht 164 verbessert die Anisotropie der freien Schicht 166. Beispielsweise kann die Abdeckschicht 164 Magnesiumoxid (MgO) umfassen.
  • Eine Modulierungsschicht 160 ist über der freien Schicht 166 und gegenüber der Referenzschicht 170 angeordnet. Die Modulierungsschicht 160 kann direkt auf der freien Schicht 166 angeordnet sein (nicht in der Figur dargestellt) oder von der freien Schicht 166 durch die Abdeckschicht 164 getrennt sein (wie in 1 dargestellt). Die Modulierungsschicht 160 ist konfiguriert, die Schaltgrenze des MTJ-Stapels 134 durch magnetische oder elektrische Interaktionen zu modulieren. In einigen Ausführungsformen kann die Modulierungsschicht 160 eine oder mehr magnetische Schichten umfassen, die den Schaltstrom des MTJ-Stapels 134 modulieren. Die Modulierungsschicht 160 kann aus ferromagnetischem Material bestehen, das eine Magnetisierungsrichtung aufweist, die eingeschränkt oder „fest“ ist. Die Modulierungsschicht 160 kann das Streufeld einstellen, das an dem MTJ-Stapel 134 erzeugt wird, um die Schaltgrenze zu beeinflussen. Die Modulierungsschicht 160 kann durch Dicke und Zusammensetzungen Anwendungen entsprechend eingestellt werden. In einer Ausführungsform kann die Modulierungsschicht 160 einen Nickelkobaltstapel, in dem Nickelschichten und Kobaltschichten übereinandergestapelt sind, oder einen Palladiumkobaltstapel oder einen Platinkobaltstapel umfassen. In einigen alternativen Ausführungsformen kann die Modulierungsschicht 160 ein zweites Paar Pinningschichten umfassen, die eine dritte Pinningschicht 160a und eine vierte Pinningschicht 160b enthalten. Das zweite Paar Pinningschichten enthält eine dritte Pinningschicht 160a und eine vierte Pinningschicht 160b, die entgegengesetzte Magnetisierungsrichtungen aufwiesen, wobei eine davon eine Magnetisierungsrichtung aufweist, die an der Magnetisierungsrichtung der Referenzschicht 170 ausgerichtet ist und parallel dazu läuft, und die andere eine Magnetisierungsrichtung aufweist, die an der Magnetisierungsrichtung der Referenzschicht 170 ausgerichtet ist und in entgegengesetzter Richtung dazu läuft. Unter Verwendung desselben Beispiels wie oben kann die dritte Pinningschicht 160a eine „Abwärts“-Magnetisierungsrichtung aufweisen. Die vierte Pinningschicht 160b kann die „Aufwärts“-Magnetisierungsrichtung aufweisen. Beispielsweise kann die dritte Pinningschicht 160a Nickelschichten und Kobaltschichten übereinandergestapelt (Ni/Co)q, oder Palladiumkobaltstapel ((Pd/Co)q, oder Platinkobaltstapel (Pt/Co)q umfassen, wobei q eine positive ganze Zahl sein kann. Die vierte Pinningschicht 160b kann (Co/Ni)s, (Co/Pd)s, oder Kobaltplatinstapel (Co/Pt)s, umfassen, wobei s eine positive ganze Zahl sein kann und q größer als s sein kann.
  • Die Modulierungsschicht 160 kann auch konfiguriert sein, magnetisch mit der freien Schicht 166 gekoppelt zu sein und die Stabilität der freien Schicht 166 zu verstärken. Ein Nettostreufeld wird auf die freie Schicht 166 durch die Magnetisierungen der Referenzschicht 170, der SyAF-Schicht 172 und der Modulierungsschicht 160 aufgebracht. Die Referenzschicht 170, die SyAF-Schicht 172 und die Modulierungsschicht 160 sind durch einstellbares Material, Dicke und Abscheidungen entworfen, sodass das Nettostreufeld, das auf die freie Schicht 166 aufgebracht wird, null oder vernachlässigbar ist. Dadurch sind der P (Parallel)-Zustand und der AP (Antiparallel)-Zustand der magnetischen Speichervorrichtung 100 ausgeglichen und beide stabilisiert. Ein Nettostreufeld wird auf die Referenzschicht 170 auch durch die Magnetisierungen der freien Schicht 166, der SyAF-Schicht 172 und der Modulierungsschicht 160 aufgebracht. Die freie Schicht 166, die SyAF-Schicht 172 und die Modulierungsschicht 160 sind durch einstellbares Material, Dicke und Abscheidungen entworfen, sodass das Nettostreufeld, das auf die Referenzschicht 170 aufgebracht wird, null oder in derselben Richtung wie die intrinsische Magnetisierungsrichtung der Referenzschicht 170 ist. Dadurch kann ein „Backstitching“-Problem eliminiert oder zumindest verringert werden.
  • In einigen weiteren alternativen Ausführungsformen umfasst die Modulierungsschicht 160 möglicherweise eine oder mehr freier schaltende magnetische Schichten, die lose mit der freien Schicht 166 gekoppelt sind. 2A und 2B illustrieren schematische Diagramme der magnetischen Speichervorrichtung 100 von 1, die eine Magnetwirkung der Modulierungsschicht 160 nach einigen Ausführungsformen zeigen. Der MTJ-Stapel befindet sich in 2A im P-Zustand mit niedrigerem Widerstand und in 2B im AP-Zustand mit höherem Widerstand. Die Modulierungsschicht 160 verringert die Inkubationszeit durch Bereitstellen eines Ausgangswinkels und verbessert die Stabilität durch magnetische Koppelung mit der freien Schicht 166 und der Referenzschicht 170. Die Modulierungsschicht 160 ist ohne klare leichte Achse entworfen, wie durch die Pfeile 202 und 204 dargestellt, und magnetisch mit der freien Schicht 166 gekoppelt, wie durch die gestrichelten Pfeile 206 dargestellt. So muss die Magnetisierungsrichtung der Modulierungsschicht 160 nicht an einer leichten Achse der freien Schicht 166 ausgerichtet sein (die in diesem Beispiel rechtwinklig ist), was den Nichtnull-Ausgangswinkel in der freien Schicht 166 einleitet, der durch die Pfeile 206 und 208 dargestellt ist. Dadurch werden die Inkubationszeit und die Impulsbreite zum Umschalten verringert. So verstärkt die magnetische Koppelung zwischen der freien Schicht 166 und der Modulierungsschicht 160 die Stabilität der freien Schicht 166. Beispielsweise kann die Modulierungsschicht 160 Co80Ir20 oder NiFe2O4 umfassen.
  • Mit Verweis zurück auf 1 kann die Modulierungsschicht 160 in einigen weiteren alternativen Ausführungsformen eine oder mehr Metall- oder Dielektrikumsschichten umfassen, um den Gesamtwiderstand der magnetischen Speichervorrichtung 100 einzustellen und die Spannung oder den Strom über den MTJ-Stapel 134 zu steuern.
  • Weiterhin kann eine Auswahlschicht 174 zwischen der unteren Elektrode 132 und der SyAF-Schicht 172 angeordnet sein. Die Auswahlschicht 174 ist konfiguriert, den Strom basierend auf einer angelegten Vorspannung ein- und auszuschalten. In einigen Ausführungsformen umfasst die Auswahlschicht 174 Materialien wie Nickelchrom (NiCr), Kobalteisenbor (CoFeB), Magnesium (Mg), und/oder Tantal (Ta). Die Auswahlschicht selbst kann aus mehreren Schichten bestehen, aus Materialien wie Oxidhalbleiter, Mo, Ag, TiN und Schwermetallen wie Pt, Pd, Ir, Ru.
  • In einer alternativen Umsetzung kann der MTJ-Stapel 134 vertikal „umgedreht“ werden, sodass die SyAF-Schicht 172 und die Referenzschicht 170 in der angegebenen Reihenfolge von oben nach unten über der freien Schicht 166 und der Modulierungsschicht 160 angeordnet sind.
  • In einigen Ausführungsformen ist ein Zugangstransistor 234 mit dem MTJ-Stapel 134 durch eine untere Metallschicht 128 gekoppelt, die unter einer unteren Elektrode 132 angebracht ist. Eine Bitleitung (BL) ist mit einem Ende des MTJ-Stapels 134 durch eine obere Elektrode 136 gekoppelt, die unter einer oberen Metallschicht 152 angeordnet ist, und eine Sourceleitung (SL) ist an dem gegenüberliegenden Ende des MTJ-Stapels 134 durch den Zugangstransistor 234 angeordnet. So koppelt das Anlegen einer geeigneten Wortleitungs- (WL) Spannung an eine Gate-Elektrode des Zugangstransistors 234 den MTJ-Stapel 134 zwischen der BL und der SL. Infolgedessen kann der MTJ-Stapel 134 durch Bereitstellen von geeigneten Vorspannungsbedingungen zwischen dem ersten Zustand mit einem niedrigen Widerstand und dem zweiten Zustand mit einem hohen Widerstand umgeschaltet werden, um Daten zu speichern.
  • 3A und 3B zeigen jeweils Querschnittsansichten integrierte Schaltungen (ICs) 300a und 300b, die nach einigen Ausführungsformen über einem Substrat 101 angeordnet sind. Wie in 3A und 3B dargestellt, ist eine Verbindungsstruktur 105 über dem Substrat 101 angeordnet. In einigen Ausführungsformen umfasst die Verbindungsstruktur 105 eine untere Metallschicht 128, die durch eine untere Zwischenlagendielektrikums- (ILD) Schicht 104 umgeben ist, und eine obere Metallschicht 152, die durch eine obere ILD-Schicht umgeben ist 146. Die untere Metallschicht 128 und die obere Metallschicht 152 können Kupfer umfassen. Die untere Metallschicht 128 umfasst mehrere untere Metallleitungen, die lateral aneinander ausgerichtet sind, wie etwa eine erste untere Metallleitung 102a und eine zweite untere Metallleitung 102b at. Die untere Metallschicht 128 umfasst ferner mehreren untere Metallvias, die über den unteren Metallleitungen angeordnet sind, wie etwa ein erstes unteres Metallvia 112a, das mit der ersten unteren Metallleitung 102a gekoppelt ist, und ein zweites unteres Metallvia 112b, das mit der zweiten unteren Metallleitung 102b gekoppelt ist. In einigen Ausführungsformen sind eine untere Ätzstoppschicht 106 und/oder eine Schutzauskleidung 108 direkt entlang oberer Flächen der unteren Metallleitungen 102a, 102b und der unteren ILD-Schicht 104 angeordnet. Eine untere Dielektrikumsschicht mit niedrigem k-Wert 110 ist über der Schutzauskleidung 108 angeordnet, deren obere Fläche oberen Flächen der unteren untere Metallvias 112a, 112b ausgerichtet ist. Die untere Ätzstoppschicht 106 kann Siliziumkarbid, Siliziumnitrid oder Kombination daraus umfassen. Die Schutzauskleidung 108 kann ein Dielektrikum wie TEOS (Tetraethyl-Orthosilikat) umfassen. Die obere Metallschicht 152 überlagert die untere Metallschicht 128 und die untere ILD-Schicht 104. Die obere Metallschicht 152 kann mehrere obere Metallleitungen umfassen, die lateral aneinander ausgerichtet sind, wie etwa eine erste obere Metallleitung 150a und eine zweite obere Metallleitung 150b. Mehrere obere Metallvias sind jeweils mit den mehreren oberen Metallleitungen gekoppelt, darunter ein erstes oberes Metallvia 148a das mit der ersten oberen Metallleitung 150a gekoppelt ist, und ein zweites oberes Metallvia 148b, das mit der zweiten unteren Metallleitung 150b gekoppelt ist. In einigen Ausführungsformen sind eine obere Ätzstoppschicht 142 und/oder eine Schutzauskleidung 144 einen unteren Abschnitt der oberen Metallvias 148a, 148b umgebend angeordnet. Ein eingestelltes magnetisches Modul 130 ist zwischen dem ersten unteren Metallvia 112a und dem ersten oberen Metallvia 148a angeordnet. In einigen Ausführungsformen kann das eingestellte magnetische Modul 130 eine Struktur aufweisen, die ähnlich oder gleich ist wie das eingestellte magnetische Modul 130 aus 1. Wie bereits mit Verweis auf 1 illustriert, ist das eingestellte magnetische Modul 130 nach spezifischen Anwendungen von einem einstellbaren magnetischen Modul unter Verwendung der Modulierungsschicht 160 und/oder der Auswahlschicht 174 entworfen, um elektrische Eigenschaften des MTJ-Stapels 134 wie Widerstand, Schaltgrenze, Schaltimpulsbreite usw. einzustellen.
  • In einigen Ausführungsformen ist mit Verweis auf 3A eine Zwischenmetallschicht 140 zwischen der oberen Metallschicht 152 und der unteren Metallschicht 128 angeordnet. Die Zwischenmetallschicht 140 umfasst an Zwischenmetallleitung 137, die an das zweite obere Metallvia 148b und das zweite untere Metallvia 112b anstößt und eine Höhe aufweist, die im Wesentlichen gleich einer Höhe des eingestellten magnetischen Moduls 130 ist. In einigen alternativen Ausführungsformen sind mit Verweis auf 1B mehrere Zwischenmetallschichten 140' zwischen der oberen Metallschicht 152 und der unteren Metallschicht 128 angeordnet. Beispielsweise sind eine erste Zwischenmetallleitung 139 und eine zweite Zwischenmetallleitung 143 zwischen dem zweiten oberen Metallvia 148b und dem zweiten unteren Metallvia 112b angeordnet und durch ein Zwischenmetallvia 141 verbunden. Durch Einbeziehen des eingestellten magnetischen Moduls 130 zum Überqueren einer oder mehrerer Zwischenmetallschichten können Abmessungen der Speicherzellen, Metallschichten und ILD-Schichten flexibel entworfen werden und müssen sich nicht gegenseitig eingeschränkten.
  • 4 zeigt eine Querschnittsansicht einer integrierten Schaltung 400 mit mehreren magnetischen Speichervorrichtungen (z. B. 124a, 124b, 124c) mit verschiedenen Zusammensetzungen oder Abmessungen nach einigen Ausführungsformen. Ähnlich wie in 3A und 3B dargestellt, werden die mehreren magnetischen Speichervorrichtungen (e.g. 124a, 124b, 124c) in die Verbindungsstruktur 105 zwischen der oberen Metallschicht 152 und der unteren Metallschicht 128 innerhalb einer oder mehr Zwischenmetallschichten eingesetzt. Auch wenn die magnetischen Speichervorrichtungen 124a, 124b, 124c als in derselben Zwischenmetallschicht 140 eingesetzt dargestellt sind, versteht es sich, dass die mehreren magnetischen Speichervorrichtungen in einer oder mehr verschiedenen Metallschichtn angeordnet sein können. Ein Beispiel von zwei magnetischen Speichervorrichtungen, die in zwei separaten Metallschichten angeordnet sind, ist später in 5 dargestellt. Die mehreren magnetischen Speichervorrichtungen sind eingestellt, um verschiedene Zusammensetzungen oder Abmessungen für verschiedene funktionale Optimierungen aufzuweisen. Beispielsweise kann eine erste magnetische Speichervorrichtung 124a ein Array erster eingestellter magnetischer Module 130a für niedrigen Strom und hohe Geschwindigkeit umfassen, indem sie eine relativ kleine laterale Abmessung und eine relativ dicke, gut kristallisierte Tunnelbarriereschicht aufweist, um die Spintransferdrehmomenteffizienz zu erhöhen. Die erste magnetische Speichervorrichtung 124 kann für ein Kerncache oder ein geteiltes Cache für ein Computersystem verwendet werden, das aktuell einen SRAM-Speicher verwendet. Ein zweite magnetische Speichervorrichtung 124b kann ein Array zweiter eingestellter magnetische Module 130b umfassen, um Funktionen des aktuellen DRAM-Speichers zu ersetzen, die beispielsweise als On-Package-Speicher für das Computersystem verwendet werden sollen. Die laterale Abmessung ist größer als die erste magnetische Speichervorrichtung 124a, und der Strom wird entsprechend erhöht und die Geschwindigkeit im Vergleich mit der ersten magnetischen Speichervorrichtung 124a verringert. Die oben offenbarte Modulierungsschicht kann in der ersten magnetischen Speichervorrichtung 124a und der zweiten magnetischen Speichervorrichtung 124b zum Drehen der elektrischen Eigenschaften der Vorrichtungen verwendet werden. Eine dritte magnetische Speichervorrichtung 124c kann ein Array dritter eingestellter magnetischer Module 130c umfassen, um Funktionen des aktuellen Flashspeichers zu ersetzen und eine verbesserte Aufbewahrung zu erreichen. Die dritte magnetische Speichervorrichtung 124c kann einen lateralen Durchmesser aufweisen, der größer als die erste magnetische Speichervorrichtung 124a und die zweite magnetische Speichervorrichtung 124b ist. Eine freie Schicht eines MTJ-Stapels der dritten magnetischen Speichervorrichtung 124c ist eingestellt, die Gesamtmagnetisierung zu erhöhen, beispielsweise durch Verwendung eines Materials, das eine große gesättigte Magnetisierung aufweist, und/oder das Volumen der freien Schicht zu erhöhen. Die dritte magnetische Speichervorrichtung 124c kann aus der Schaltgrenzenmodulierungsschicht fehlen.
  • 5 zeigt eine Querschnittsansicht einer integrierten Schaltung 500 mit mehreren magnetischen Speichervorrichtungen (z. B. 126a, 126b), die zwischen verschiedene Metallschichten einer Verbindungsstruktur 105 eingesetzt werden. Ähnlich wie in 3A und 3B dargestellt, werden die mehreren magnetischen Speichervorrichtungen (e.g. 126a, 126b) in die Verbindungsstruktur 105 zwischen der oberen Metallschicht 152 und der unteren Metallschicht 128 innerhalb einer oder mehr Zwischenmetallschichten eingesetzt. Die magnetischen Speichervorrichtungen 126a, 126b sind als in verschiedene Zwischenmetallschichten 140, 152 eingesetzt dargestellt. Eine erste magnetische Speichervorrichtung 126a ist in eine erste Zwischenmetallschicht 140 zwischen einer Metallleitung 158 einer zweiten Zwischenmetallschicht 154 und einer ersten unteren Metallleitung 102a der unteren Metallschicht 128 eingesetzt und elektrisch durch die Metallvias 112a und 156a gekoppelt. Eine zweite magnetische Speichervorrichtung 126b ist in die zweite Zwischenmetallschicht 154 zwischen einer Metallleitung 150b der oberen Metallschicht 152 und einer Metallleitung 137 der ersten Zwischenmetallschicht 140 eingesetzt und elektrisch durch die Metallvias 156b und 148b gekoppelt. Jede der mehreren magnetischen Speichervorrichtungen 126a, 126b kann auch über mehrere Zwischenmetallschichten angeordnet sein, wie in 3B dargestellt. Die mehreren magnetischen Speichervorrichtungen 126a, 126b können eingestellt werden, um verschiedene Zusammensetzungen oder Abmessungen für verschiedene funktionale Optimierungen aufzuweisen. Neben dem Ersetzen von SRAM, DRAM oder Flashspeicher wie oben mit Verweis auf 4 beschrieben kann das einstellbare magnetische Module auch eingestellt werden, um als andere Schaltungskomponenten verwendet zu werden. 5 zeigt zwei weitere Beispiele eingestellter magnetischer Module 130d, 130e. Ein viertes eingestelltes magnetisches Modul 130d kann als Hochwiderstandskomponente dienen, indem es eine kleinere laterale Abmessung und/oder eine dickere Tunnelbarriereschicht als die oben beschriebenen eingestellten magnetischen Module 130a bis c aufweist. Außerdem kann die Auswahlschicht 174 angeordnet sein, einen niedrigen und stabilen Ein-Strom aufzuweisen. Ein fünftes eingestelltes magnetisches Modul 130e kann als Header-/Footerschaltungskomponente dienen und einen kleinen Ein-Widerstand und einen kleinen Magnetwiderstand aufweisen. Das fünfte eingestellte magnetische Modul 130e kann im Vergleich mit den oben beschriebenen eingestellten magnetischen Modulen 130a bis c eine kleine Abmessung und eine fehlende Tunnelbarriereschicht aufweisen. Außerdem kann die Auswahlschicht 174 für Modul 130e mit einer gewünschten Schaltgrenze gewählt werden.
  • 6 zeigt ein schematisches Diagramm eines integrierten Schaltungspackages 600, das einen Prozessorchip 602 und einen integrierten Systemchip 604 enthält, die nach einigen Ausführungsformen zusammengepackt sind. Der integrierte Systemchip 604 enthält magnetische Speichervorrichtungen 124a, 124b, 124c, 126a und 126b, die in ein Substrat integriert sind. CMOS-Logikvorrichtungen können in das Substrat integriert sein. Die magnetischen Speichervorrichtungen 124a, 124b, 124c, 126a bzw. 126b umfassen mehrere eingestellte magnetische Module 130a, 130b, 130c, 130d und 130e. Die eingestellten magnetischen Module 130a, 130b, 130c, 130d und 130e bestehen aus einem einstellbaren magnetischen Modul durch Einstellung von Abmessungen und Zusammensetzungen. Beispiele der eingestellten magnetischen Module 130a, 130b, 130c, 130d und 130e sind mit 4 und 5 assoziiert dargestellt. Eine erste magnetische Speichervorrichtung 124a kann ein Array erster eingestellter magnetischer Module 130a für niedrigen Strom und hohe Geschwindigkeit umfassen, indem sie eine relativ kleine laterale Abmessung und eine relativ dicke, gut kristallisierte Tunnelbarriereschicht aufweist. Die erste magnetische Speichervorrichtung 124 kann für ein Kerncache oder ein geteiltes Cache für ein Computersystem verwendet werden, das aktuell einen SRAM-Speicher verwendet. Ein zweite magnetische Speichervorrichtung 124b kann ein Array zweiter eingestellter magnetische Module 130b umfassen, um Funktionen des aktuellen DRAM-Speichers zu ersetzen, die beispielsweise als On-Package-Speicher für das Computersystem verwendet werden sollen. Die laterale Abmessung der zweiten eingestellten magnetischen Module 130b ist größer als die der ersten eingestellten magnetischen Module 130a und der Strom wird entsprechend erhöht und die Geschwindigkeit im Vergleich mit der ersten magnetischen Speichervorrichtung 124a verringert. Die Modulierungsschicht kann in der ersten magnetischen Speichervorrichtung 124a und der zweiten magnetischen Speichervorrichtung 124b zum Drehen der elektrischen Eigenschaften der Vorrichtungen verwendet werden. Eine dritte magnetische Speichervorrichtung 124c kann ein Array dritter eingestellter magnetischer Module 130c umfassen, um Funktionen des aktuellen Flashspeichers zu ersetzen und eine verbesserte Aufbewahrung zu erreichen. Die dritten eingestellten magnetischen Module 130c können einen lateralen Durchmesser aufweisen, der größer als die ersten eingestellten magnetischen Module 130a und die zweiten eingestellten magnetischen Module 130b ist. Eine freie Schicht eines MTJ-Stapels der dritten eingestellten magnetischen Module 130c ist eingestellt, die Gesamtmagnetisierung zu erhöhen, beispielsweise durch Verwendung eines Materials, das eine große gesättigte Magnetisierung aufweist, und/oder das Volumen der freien Schicht zu erhöhen. Die dritten eingestellten magnetischen Module 130c können aus der Schaltgrenzenmodulierungsschicht fehlen. Eine vierte magnetische Speichervorrichtung 126a enthält mehrere vierte magnetische Module 130d. Das vierte eingestellte magnetische Modul 130d kann als Hochwiderstandskomponente dienen, indem es eine kleinere laterale Abmessung und/oder eine dickere Tunnelbarriereschicht als die oben beschriebenen eingestellten magnetischen Module 130a bis c aufweist. Außerdem kann die Auswahlschicht angeordnet sein, einen niedrigen und stabilen Ein-Strom aufzuweisen. Eine fünfte magnetische Speichervorrichtung 126b enthält mehrere fünfte magnetische Module 130e. Das fünfte eingestellte magnetische Modul 130e kann als Header-/Footerschaltungskomponente dienen und einen kleinen Ein-Widerstand und einen kleinen Magnetwiderstand aufweisen. Das fünfte eingestellte magnetische Modul 130e kann im Vergleich mit den oben beschriebenen eingestellten magnetischen Modulen 130a bis c eine kleine Abmessung und eine fehlende Tunnelbarriereschicht aufweisen. Außerdem kann die Auswahlschicht mit einer gewünschten Schaltgrenze gewählt werden. Die magnetischen Speichervorrichtungen 124a, 124b, 124c, 126a und 126b können in dieselbe Zwischenmetallschicht einer Verbindungsstruktur eingesetzt werden. Alternativ können die magnetischen Speichervorrichtungen 124a, 124b, 124c, 126a, und 126b auch in mehrere verschiedene Zwischenmetallschichten der Verbindungsstruktur eingesetzt werden. Die Verbindungsstruktur kann ein hinteres Ende der Leitungsstruktur des integrierten Systemchips 604 sein.
  • 7 illustriert ein schematisches Diagramm eines integrierten Schaltungspackages mit einem integrierten Systemchip mit mehreren magnetischen Speichervorrichtungen nach einigen alternativen Ausführungsformen. Im Vergleich mit 6 kann der Prozessor 702 in einen Chip 704 mit den magnetischen Speichervorrichtungen 124a, 124b, 124c, 126a und 126b in einem Substrat integriert sein. CMOS-Logikvorrichtungen können in das Substrat integriert sein.
  • Es ist zu verstehen, dass zwar in diesem Dokument auf beispielhafte Strukturen verwiesen wird, um Aspekte der hierin beschriebenen Methoden zu erklären, dass diese Methoden aber nicht notwendigerweise auf die entsprechenden vorgestellten Strukturen begrenzt sind. Stattdessen sind die Methoden (und Strukturen) als voneinander unabhängig und eigenständig und ohne Beachtung eines der bestimmten Aspekte, die in den Figuren dargestellt sind, ausführbar zu betrachten. Weiterhin können hierin beschriebene Schichten in jeder geeigneten Weise geformt sein, wie etwa mit Spin-On-, Sputtering-, Wachstums- und/oder Abscheidungstechniken usw.
  • Außerdem können einem Fachmann beim Lesen und/oder Verstehen der Vorgaben und beiliegenden Zeichnungen entsprechende Änderungen und/oder Modifikationen auffallen. Die Offenbarung hierin enthält solche Modifikationen und Änderungen und ist allgemein nicht als dadurch eingeschränkt zu betrachten. Beispielsweise versteht es sich dass, auch, wenn die hierin bereitgestellten Figuren mit einem bestimmten Dotierungstyp illustriert und beschrieben sind, dass alternative Dotierungstypen eingesetzt werden können, wie durch einen gewöhnlichen Fachmann in dem Gebiet zu erkennen sein wird.
  • In einer Ausführungsform bezieht sich die vorliegende Offenbarung auf eine magnetische Speichervorrichtung. Die magnetische Speichervorrichtung enthält eine untere Elektrode, eine Auswahlschicht, die über der unteren Elektrode angeordnet ist, und einen MTJ-Stapel, der über der Auswahlschicht angeordnet ist, und eine Referenzschicht und eine freie Schicht, die über der Referenzschicht angeordnet ist, und die durch eine Tunnelbarriereschicht von der Referenzschicht getrennt ist, umfasst. Die magnetische Speichervorrichtung enthält ferner eine Modulierungsschicht, die über dem MTJ-Stapel angeordnet ist, und eine obere Elektrode, die über der Schaltgrenzenmodulierungsschicht angeordnet ist. Die Auswahlschicht ist konfiguriert, Strom basierend auf einer angelegten Vorspannung ein- und auszuschalten.
  • In einer anderen Ausführungsform bezieht sich die vorliegende Offenbarung auf einen integrierten Systemchip. Der integrierte Systemchip enthält ein Substrat und eine untere Metallschicht, die über dem Substrat angeordnet ist. Die untere Metallschicht umfasst eine erste untere Metallleitung innerhalb einer ersten Region und eine zweite untere Metallleitung innerhalb einer zweiten Region. Der integrierte Systemchip enthält ferner eine obere Metallschicht, die über der unteren Metallschicht liegt und eine erste obere Metallleitung innerhalb der ersten Region und eine zweite obere Metallleitung innerhalb der zweiten Region umfasst. Der integrierte Systemchip enthält ferner eine erste magnetische Speichervorrichtung, die zwischen der ersten unteren Metallleitung und der ersten oberen Metallleitung angeordnet ist, und eine zweite magnetische Speichervorrichtung, die zwischen der zweiten unteren Metallleitung und der zweiten oberen Metallleitung angeordnet ist. Die erste magnetische Vorrichtung und die zweite magnetische Vorrichtung weisen verschiedene laterale Abmessungen auf.
  • In noch einer anderen Ausführungsform bezieht sich die vorliegende Offenbarung auf einen integrierten Systemchip. Der integrierte Systemchip enthält ein Substrat und eine Zwischenverbindungsstruktur, die über dem Substrat angeordnet ist. Die Verbindungsstruktur umfasst mehrere Metallschichten, die je mehrere eingeebnete horizontale Metallleitungen umfassen. Die Verbindungsstruktur enthält eine untere Metallschicht, die über dem Substrat angeordnet ist, eine Zwischenmetallschicht, die über der unteren Metallschicht angeordnet ist, und eine obere Metallschicht, die über der Zwischenmetallschicht liegt. Der integrierte Systemchip enthält ferner eine erste magnetische Speichervorrichtung, die zwischen der unteren Metallschicht und der Zwischenmetallschicht angeordnet ist, und eine zweite magnetische Speichervorrichtung, die zwischen der Zwischenmetallschicht und der oberen Metallschicht angeordnet ist. Die erste magnetische Vorrichtung und die zweite magnetische Vorrichtung weisen verschiedene vertikale Dicken auf.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen. Fachleuten sollte bekannt sein, dass sie die vorliegende Offenbarung leicht als Grundlage für den Entwurf oder die Modifizierung anderer Verfahren und Strukturen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen zu erreichen. Fachleute sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62738095 [0001]

Claims (21)

  1. BEANSPRUCHT WIRD:
  2. Magnetische Speichervorrichtung, umfassend: eine untere Elektrode; eine Auswahlschicht, die über der unteren Elektrode angeordnet ist; einen MTJ-Stapel, der über der Auswahlschicht angeordnet ist, und eine Referenzschicht und eine freie Schicht umfasst, die über der Referenzschicht angeordnet ist, und die durch eine Tunnelbarriereschicht von der Referenzschicht getrennt ist; eine Modulierungsschicht, die über dem MTJ-Stapel angeordnet ist; und eine obere Elektrode, die über der Modulierungsschicht angeordnet ist; wobei die Auswahlschicht konfiguriert ist, Strom basierend auf einer angelegten Vorspannung ein- und auszuschalten.
  3. Magnetische Speichervorrichtung nach Anspruch 1, wobei die Modulierungsschicht konfiguriert ist, eine Schaltgrenze des MTJ-Stapels durch magnetische oder elektrische Interaktionen zu modulieren.
  4. Magnetische Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Modulierungsschicht konfiguriert ist, die Stabilität der freien Schicht zu verstärken, indem sie an die freie Schicht magnetisch gekoppelt ist.
  5. Magnetische Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Modulierungsschicht einen Stapel Kobaltschichten und Platinschichten, die übereinandergestapelt sind, oder einen Stapel Kobaltschichten und Nickelschichten, die übereinandergestapelt sind, umfasst.
  6. Magnetische Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Modulierungsschicht Co80Ir20 oder NiFe2O4 umfasst.
  7. Magnetische Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Modulierungsschicht die freie Schicht direkt kontaktiert und magnetisch damit gekoppelt ist.
  8. Integrierter Systemchip, umfassend: ein Substrat; eine untere Metallschicht, die über dem Substrat angeordnet ist und eine erste untere Metallleitung innerhalb einer ersten Region und eine zweite untere Metallleitung innerhalb einer zweiten Region umfasst; eine obere Metallschicht, die über der unteren Metallschicht liegt und eine erste obere Metallleitung innerhalb der ersten Region und eine zweite obere Metallleitung innerhalb der zweiten Region umfasst; eine erste magnetische Speichervorrichtung, die zwischen der ersten unteren Metallleitung und der ersten oberen Metallleitung angeordnet ist; und eine zweite magnetische Speichervorrichtung, die zwischen der zweiten unteren Metallleitung und der zweiten oberen Metallleitung angeordnet ist; wobei die erste magnetische Vorrichtung und die zweite magnetische Vorrichtung verschiedene laterale Abmessungen aufweisen.
  9. Integrierter Systemchip nach Anspruch 7, wobei die erste magnetische Speichervorrichtung und die zweite magnetische Speichervorrichtung dieselbe vertikale Dicke aufweisen.
  10. Integrierter Systemchip nach Anspruch 7 oder 8, wobei die erste magnetische Speichervorrichtung eine erste Auswahlschicht, die über der ersten unteren Metallleitung angeordnet ist, einen ersten MTJ-Stapel, der über der ersten Auswahlschicht angeordnet ist, und eine erste Modulierungsschicht, die über dem ersten MTJ-Stapel angeordnet ist, umfasst.
  11. Integrierter Systemchip nach Anspruch 9, wobei die zweite magnetische Speichervorrichtung einen zweiten MTJ-Stapel, der über einer zweiten Auswahlschicht angeordnet ist, und eine zweite Modulierungsschicht, die über dem zweiten MTJ-Stapel angeordnet ist, umfasst; wobei die zweite Modulierungsschicht eine andere Zusammensetzung aufweist als die der ersten Modulierungsschicht.
  12. Integrierter Systemchip nach Anspruch 10, wobei der zweite MTJ-Stapel dieselbe Zusammensetzung und Dicke aufweist wie der erste MTJ-Stapel.
  13. Integrierter Systemchip nach einem der Ansprüche 9 bis 11, wobei in der zweiten magnetischen Speichervorrichtung keine Modulierungsschicht vorhanden ist; wobei ein zweiter MTJ-Stapel der zweiten magnetischen Vorrichtung eine vertikale Dicke aufweist, die größer ist als die des ersten MTJ-Stapels.
  14. Integrierter Systemchip nach einem der Ansprüche 7 bis 12, wobei die erste magnetische Speichervorrichtung eine erste Referenzschicht und eine erste freie Schicht umfasst, die vertikal durch eine erste Tunnelbarriereschicht getrennt sind; wobei die zweite magnetische Speichervorrichtung eine zweite Referenzschicht und eine zweite freie Schicht in direktem Kontakt miteinander umfasst.
  15. Integrierter Systemchip nach einem der Ansprüche 7 bis 13, ferner umfassend: eine Vorrichtung mit hohem Widerstand zwischen einer dritten unteren Metallleitung und einer dritten oberen Metallleitung; wobei die Vorrichtung mit hohem Widerstand eine laterale Abmessung aufweist, die kleiner ist als die erste magnetische Speichervorrichtung und die zweite magnetische Speichervorrichtung.
  16. Integrierter Systemchip nach einem der Ansprüche 7 bis 14, ferner umfassend: eine Zwischenmetallschicht, die zwischen der unteren Metallschicht und einer oberen Metallschicht angeordnet ist.
  17. Integrierter Systemchip, umfassend: ein Substrat; eine Verbindungsstruktur, die über dem Substrat angeordnet ist, und mehrere Metallschichten umfasst, die jeweils mehrere eingeebnete horizontale Metallleitungen umfassen, wobei die Zwischenverbindungsstruktur eine untere Metallschicht, die über dem Substrat angeordnet ist, eine Zwischenmetallschicht, die über der unteren Metallschicht angeordnet ist, und eine obere Metallschicht, die über der Zwischenmetallschicht liegt, umfasst; eine erste magnetische Speichervorrichtung, die zwischen der unteren Metallschicht und der Zwischenmetallschicht angeordnet ist; und eine zweite magnetische Speichervorrichtung, die zwischen der Zwischenmetallschicht und der oberen Metallschicht angeordnet ist; wobei die erste magnetische Vorrichtung und die zweite magnetische Vorrichtung verschiedene vertikale Dicken aufweisen.
  18. Integrierter Systemchip nach Anspruch 16, wobei die erste magnetische Speichervorrichtung und die zweite magnetische Speichervorrichtung verschiedene laterale Abmessungen aufweisen.
  19. Integrierter Systemchip nach Anspruch 16 oder 17, wobei der integrierte Systemchip ferner eine Header-/Footerschaltvorrichtung umfasst, die in die Verbindungsstruktur eingesetzt ist.
  20. Integrierter Systemchip nach einem der Ansprüche 16 bis 18, wobei der integrierte Systemchip ferner eine Vorrichtung mit hohem Widerstand umfasst, die in die Verbindungsstruktur eingesetzt ist.
  21. Integrierter Systemchip nach einem der Ansprüche 16 bis 19, wobei der integrierte Systemchip ferner eine CMOS-Logikschaltung umfasst, die in dem Substrat angeordnet ist.
DE102019114280.6A 2018-09-28 2019-05-28 Integrierter systemchip mit magnetischem modul Pending DE102019114280A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738095P 2018-09-28 2018-09-28
US62/738,095 2018-09-28
US16/416,529 2019-05-20
US16/416,529 US10700125B2 (en) 2018-09-28 2019-05-20 Integrated system chip with magnetic module

Publications (1)

Publication Number Publication Date
DE102019114280A1 true DE102019114280A1 (de) 2020-04-02

Family

ID=69945212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019114280.6A Pending DE102019114280A1 (de) 2018-09-28 2019-05-28 Integrierter systemchip mit magnetischem modul

Country Status (5)

Country Link
US (2) US10700125B2 (de)
KR (2) KR102401855B1 (de)
CN (1) CN110970552B (de)
DE (1) DE102019114280A1 (de)
TW (1) TWI720633B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2810503A1 (en) 2010-09-08 2012-03-15 United Video Properties, Inc. Systems and methods for providing advertisements to user devices using an advertisement gateway
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10700125B2 (en) * 2018-09-28 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated system chip with magnetic module
US11410714B2 (en) 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
US11997855B2 (en) * 2020-05-28 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Back-end-of-line selector for memory device
JP2022049883A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置
US11411125B2 (en) 2020-10-06 2022-08-09 Applied Materials, Inc. Ferroelectric-assisted tunneling selector device
CN116250388A (zh) * 2020-11-30 2023-06-09 华为技术有限公司 一种存储器及电子设备
US20220406992A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Memory Device And Method Of Forming The Same
JP2023039160A (ja) * 2021-09-08 2023-03-20 キオクシア株式会社 磁気メモリデバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9196825B2 (en) * 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
US10297745B2 (en) * 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9397287B1 (en) * 2015-12-29 2016-07-19 International Business Machines Corporation Magnetic tunnel junction with post-deposition hydrogenation
US10559624B2 (en) * 2017-02-21 2020-02-11 Avalanche Technology, Inc. Selector device having asymmetric conductance for memory applications
US10177308B2 (en) * 2017-06-09 2019-01-08 Avalanche Technology, Inc. Method for manufacturing magnetic memory cells
US10032978B1 (en) * 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US11189658B2 (en) * 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10700125B2 (en) * 2018-09-28 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated system chip with magnetic module

Also Published As

Publication number Publication date
CN110970552A (zh) 2020-04-07
US20200303456A1 (en) 2020-09-24
US20200105830A1 (en) 2020-04-02
US10700125B2 (en) 2020-06-30
CN110970552B (zh) 2023-12-22
TWI720633B (zh) 2021-03-01
KR102596642B1 (ko) 2023-10-31
KR20220075276A (ko) 2022-06-08
KR102401855B1 (ko) 2022-05-25
US11049903B2 (en) 2021-06-29
TW202032782A (zh) 2020-09-01
KR20200037074A (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
DE102019114280A1 (de) Integrierter systemchip mit magnetischem modul
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102019116738B4 (de) Magnetisches tunnelverbindungs- (mtj) element mit amorpher pufferschicht und deren herstellungsverfahren
DE102005034665B4 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE112013006657T5 (de) Hochstabiler spintronischer Speicher
DE102019125887A1 (de) Magnetdirektzugriffspeicher-gestützte bauelemente und verfahren zur herstellung
DE112018005816T5 (de) Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung
DE102019115512B4 (de) Magnetisches bauelement und magnetischer direktzugriffsspeicher
DE102019126969A1 (de) Magnetische vorrichtung und magnetischer direktzugriffsspeicher
DE102006001108A1 (de) Magnetoresistives Speicherelement mit Stapelstruktur
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE102019127079B4 (de) Tunnelkontaktselektor-MRAM und Verfahren zu dessen Herstellung
DE102021100470A1 (de) Magnetischer tunnelübergang mit synthetischer freier schicht für sot-mram
DE102021100773A1 (de) Verspannte ferromagnetische hall-metall-sot-schicht
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE102019118470A1 (de) Leseschaltung für magnettunnelübergangs-(magnetic tunneling junction - mtj)-speicher
DE102019115922B4 (de) Magnetische vorrichtung und magnetischer speicher mit wahlfreiem zugriff
DE102019124068A1 (de) Halbleitervorrichtung mit magnetischen tunnelübergängen
DE102021110427A1 (de) Multigate-Auswahlschalter für Speicherzellen und deren Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0043080000

Ipc: H10N0050100000

R016 Response to examination communication