CN106688118B - 用于提高磁性隧道结的界面各向异性的配置和技术 - Google Patents

用于提高磁性隧道结的界面各向异性的配置和技术 Download PDF

Info

Publication number
CN106688118B
CN106688118B CN201480080460.8A CN201480080460A CN106688118B CN 106688118 B CN106688118 B CN 106688118B CN 201480080460 A CN201480080460 A CN 201480080460A CN 106688118 B CN106688118 B CN 106688118B
Authority
CN
China
Prior art keywords
sublayer
magnetosphere
layer
magnetic
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480080460.8A
Other languages
English (en)
Other versions
CN106688118A (zh
Inventor
K·奥乌兹
M·L·多齐
B·S·多伊尔
C·C·郭
A·乔杜里
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106688118A publication Critical patent/CN106688118A/zh
Application granted granted Critical
Publication of CN106688118B publication Critical patent/CN106688118B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本公开内容的实施例描述了用于提高磁性隧道结的界面各向异性的配置和技术。在实施例中，磁性隧道结可以包括盖帽层、隧道阻挡部、以及被设置在盖帽层与隧道阻挡部之间的磁性层。在一些实施例中，缓冲层可以被设置在磁性层与盖帽层或隧道阻挡部中所选择的其中之一之间。在这样的实施例中，缓冲层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性可以大于磁性层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性。可以描述和/或要求保护其它实施例。

Description

用于提高磁性隧道结的界面各向异性的配置和技术
技术领域
本公开内容的实施例总体上涉及集成电路的领域，并且更具体而言涉及用于提高磁性隧道结的界面各向异性的配置和技术。
背景技术
一些磁性存储器(例如自旋转移力矩存储器(STTM))利用磁性隧道结(MTJ)以用于切换并且检测存储器的磁性状态。这些存储器的热稳定性是关注点；然而，用于提高MTJ中的热稳定性的当前技术可以增大MTJ中的电阻。
附图说明
通过结合附图的以下具体实施方式将使得实施例易于理解。为了便于描述，类似的附图标记标示类似的结构元件。在附图的图中，通过示例的方式而不是通过限制的方式示出了实施例。除非另外明确指示，否则附图并不按照比例绘制。
图1示意性地示出了根据本公开内容的各个实施例的集成电路(IC)组件的截面侧视图。
图2-6示意性地示出了根据本公开内容的各个实施例的具有缓冲层的不同MTJ叠置体配置。
图7是与各种材料之间的界面相关联的界面各向异性常数(Ki)的图形描绘。
图8示出了根据本公开内容的各个实施例的用于制造MTJ的方法的流程图。
图9示意性地示出了可以包括具有根据本公开内容的各个实施例配置的MTJ的存储器单元的示例性系统。
具体实施方式
磁性隧道结可以由也被称为隧道阻挡部的绝缘层分隔开的两个铁磁层形成。两个铁磁层中的一层可以是具有固定极性的强磁体，其也被称为固定磁性层。另一个铁磁层可以被配置为在向其施加自旋极化电流时经历极性变化，并且也被称为自由磁性层。
自由磁性层的极性变化可以用于增大或减小跨MTJ的电阻。如果自由磁性层的极性与固定磁性层的极性相同(例如与其平行)，则MTJ可以处于低电阻状态。在另一方面，如果自由磁性层的极性与固定磁性层的极性相反(例如与其反平行)，则MTJ可以处于高电阻状态。在这种磁性存储器中，磁性状态可以使得数据存留在存储器中，并且可以通过测量跨MTJ的电阻来读取数据。结果，在不施加自旋极化电流时自由磁性层维持极性的稳定性对于维持MTJ的状态是必要的。
具体地关于STTM，STTM的一种形式包括垂直STTM(pSTTM)。其中，传统的MTJ或非垂直MTJ产生“平面内”磁化(由此设置“高”和“低”存储器状态)，垂直MTJ(pMTJ)产生“平面外”磁化。这减小了在高电阻状态与低电阻状态之间切换所需的切换电流。这也允许更好地缩放(例如更小尺寸的存储器单元)。例如通过在存在界面磁性各向异性时减薄自由层来将传统的MTJ转换为pMTJ，由此使得隧道阻挡部/自由层界面在磁场影响中更占优势(界面促进了各向异性的平面外磁化)。
本公开内容的实施例描述了用于提高磁性隧道结的界面各向异性的配置和技术。在以下说明书中，将使用由本领域技术人员通常所采用以向本领域其他技术人员传达它们的工作实质的术语来描述说明性实施方式的各个方面。然而，对于本领域技术人员显而易见的是，可以仅利用所述特征方面中的一些来实践本公开内容的实施例。为了解释的目的，阐述了具体的数字、材料和配置以便于提供对说明性实施方式的全面理解。然而，对于本领域技术人员显而易见的是可以在没有具体细节的情况下实践本公开内容的实施例。在其它实例中，省略或简化了公知的特征以便于不使说明性实施方式难以理解。
在以下具体实施方式中，参考形成了本说明书的一部分的附图，在整个附图中，类似的附图标记标示类似的部分，并且其中，通过说明性实施例的方式示出，在说明性实施例中可以实践本公开内容的主题。要理解的是，可以利用其它实施例，并且可以在不脱离本公开内容的范围的情况下作出结构或逻辑变化。因此，不应以限制性意义考虑以下具体实施方式，并且实施例的范围由所附权利要求及其等同物限定。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或者(A、B、和C)。
本说明书可以使用基于视角的描述，例如顶部/底部、中/外、之上/之下等等。这样的描述仅用于便于讨论并且不旨在在将本文中所述的实施例的应用限制为任何特定的取向。
本说明书可以使用短语“在一实施例中”或“在实施例中”，这些短语均可以指的是相同或不同实施例中的一个或多个实施例。此外，如针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
在本文中可以使用术语“与……耦合”连同其派生词。“耦合”可以意指以下中的一个或多个。“耦合”可以意指两个或更多个元件直接物理或电接触。然而，“耦合”也可以意指两个或更多个元件相互间接接触，但是仍然相互协作或交互作用，并且可以意指一个或多个其它元件耦合或连接在被认为相互耦合的元件之间。术语“直接地耦合”可以意指两个或更多个元件直接接触。
在各个实施例中，短语“第一特征形成、沉积或以其它方式设置在第二特征上”可以意指第一特征形成、沉积或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如直接物理和/或电接触)或者间接接触(例如在第一特征和第二特征之间具有一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代以下项、以下项的部分、或包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享的、专用的、或组)、和/或执行一个或多个软件或固件程序的存储器(共享的、专用的、或组)、组合逻辑电路、和/或提供所述功能的其它适合的部件。
图1示意性地示出了根据本公开内容的各个实施例的示例性集成电路(IC)组件100的截面侧视图。在一些实施例中，如可以看到的，IC组件100可以包括与封装衬底104电耦合和/或物理地耦合的一个或多个管芯(例如IC管芯102)。如可以看到的，封装衬底104可以进一步与电路板116电耦合。
管芯102可以根据各种适合的配置附接到封装衬底104，所述配置包括如所描绘的倒装芯片配置，或者诸如嵌入在封装衬底104中或者以引线接合布置而配置的其它配置。在倒装芯片配置中，管芯102可以经由管芯互连结构106(例如凸块、柱状物、或可以将管芯102与封装衬底104电耦合的其它适合的结构)附接到封装衬底104的表面。
管芯102可以包括嵌入式存储器单元(例如自旋转移力矩随机存取存储器(STT-RAM)118)。STT-RAM 118可以包括磁性隧道结(MTJ)128。在一些实施例中，MTJ 128可以包括第一盖帽层130、缓冲层132、铁磁层134和138、将铁磁层134和138分隔开的隧道阻挡部136、以及第二盖帽层140。在实施例中，可以选择缓冲层132以通过在与不具有缓冲层132的实施例相比较时增加MTJ 128的界面各向异性来提高热稳定性(在下文中仅称作“稳定性”)。界面各向异性是由两种材料之间界面或接触区域产生的定向能量。界面各向异性可以由界面的单位面积所产生的能量的量(例如毫焦每平方米(mJ/m2))来测量。两种材料之间的界面各向异性基于所选择材料而变化。界面各向异性是导致将平面内MTJ转换为平面外MTJ或垂直MTJ(pMTJ)的能量。另外，界面各向异性是累积的，因此MTJ的界面各向异性将是对于MTJ的每个界面的单个界面各向异性的总和。更大的MTJ的总界面各向异性对应于自由磁性层中更大的极性稳定性。
MTJ可以将位线(BL)120耦合到选择开关126(例如晶体管)、字线(WL)122、以及感测线(SL)124。可以通过对于铁磁层134和138的不同相对磁化评估电阻的变化(例如隧穿磁阻(TMR))来读取STT-RAM 118。更具体地，可以由层134和138的相对极化来确定MTJ电阻。当层134和138的极化相反或反平行时，MTJ可以处于高电阻状态。当层134和138的极化相同或平行时，MTJ可以处于低电阻状态。在实施例中，层138可以是固定磁性层，因为其极化可以是固定的。结果，磁性层134可以是自由磁性层。如以上所讨论的，自由磁性层是可以被配置用于通过施加由固定层极化的驱动电流而经历极性变化的磁性层(例如，施加到层138的正电压将层134的磁化方向旋转为与层138的磁化方向相反，并且施加到层138的负电压将层134的磁化方向旋转为与层138的方向相同)。
如上所述，STT-RAM 118仅是“超越CMOS的”技术(或“非基于CMOS的”技术)的一个示例，其涉及并未完全用互补型金属氧化物半导体(CMOS)技术实施的器件和工艺。超越CMOS的技术可以依赖于自旋极化(其关注基本粒子的自旋或内禀角动量与给定方向的对准程度)，并且更通常地依赖于自旋电子学(关注电子的内禀自旋、其相关联的磁矩、以及电子的基本电子电荷的电子学分支)。自旋电子器件可以关注TMR，其使用穿过薄绝缘体的电子的量子-机械隧穿来分离铁磁层；以及STT，其中自旋极化电子的电流可以用于控制铁磁电极的磁化方向。
超越CMOS的器件包括例如在存储器(例如3端子STT-RAM)、自旋逻辑器件(例如逻辑门)、隧道场效应晶体管(TFET)、撞击离子化MOS(IMOS)器件、纳米电子机械开关(NEMS)、负共栅极FET、谐振隧穿二极管(RTD)、单电子晶体管(SET)、自旋FET、纳米磁逻辑(NML)、磁畴壁(domain wall)逻辑、磁畴壁存储器等中实施的自旋电子器件。
管芯102可以表示由半导体材料制成的分立芯片，并且在一些实施例中可以是以下项、包括以下项、或是以下项的部分：处理器、存储器或ASIC。在一些实施例中，电绝缘材料(例如模塑化合物或底部填充材料(未示出)可以部分地封装管芯102和/或互连结构106的一部分。管芯互连结构106可以被配置为在管芯102与封装衬底104之间传送电信号。
封装衬底104可以包括被配置为传送电信号到管芯102或者从管芯102传送电信号的电布线特征。电布线特征可以包括例如设置在封装衬底104的一个或多个表面上的迹线和/或内部布线特征(例如沟槽、过孔或用于穿过封装衬底104传送电信号的其它互连结构)。例如，在一些实施例中，封装衬底104可以包括被配置为容纳管芯互连结构106并且在管芯102与封装衬底104之间传送电信号的电布线特征(例如管芯接合焊盘108)。
在一些实施例中，封装衬底104是具有核心和/或内建层(例如Ajinomoto内建膜(ABF)衬底)的基于环氧树脂的层压衬底。在其它实施例中，封装衬底104可以包括其它适合类型的衬底，衬底包括例如由玻璃、陶瓷或半导体材料形成的衬底。
电路板116可以是由诸如环氧树脂层压件之类的电绝缘材料组成的印刷电路板(PCB)。例如，电路板116可以包括由诸如聚四氟乙烯的材料、诸如阻燃剂4(RF-4)、FR1、棉纸之类的酚醛棉纸材料以及诸如CEM-1或CEM-3之类的环氧树脂材料、或者使用环氧树脂预浸材料层压在一起的玻璃织物所组成的电绝缘材料。例如过孔之类的结构(未示出)可以被形成为穿过电绝缘材料层以穿过电路板116传送管芯102的电信号。在其它实施例中，电路板116可以由其它适合的材料组成。在一些实施例中，电路板116是母板(例如图9的母板902)。
封装级互连件(例如焊球112或连接盘栅格阵列(LGA)结构)可以耦合到封装衬底104上的一个或多个连接盘(下文中为“连接盘110”)以及电路板116上的一个或多个焊盘114以形成被配置为进一步在封装衬底104与电路板116之间传送电信号的对应的焊接接头。可以在其它实施例中使用用于将封装衬底104与电路板116物理地和/或电耦合的其它适合的技术。
图2-6示意性地示出了根据本公开内容的各个实施例的具有缓冲层的不同MTJ配置。图2示意性地描绘了MTJ 200，其为图1的MTJ 128的实施例。如所描绘的，MTJ 200可以包括第一盖帽层202、缓冲层204、铁磁层206和210、将铁磁层206和210分隔开的隧道阻挡部208、以及第二盖帽层212。
在一些实施例中，如所描绘的，第一盖帽层202和第二盖帽层212可以由钽(Ta)组成。在其它实施例中，第一盖帽层202和第二盖帽层212可以分别由其它材料(例如，铪(Hf)、钌(Ru)、钛(Ti)、锆(Zr)、钼(Mo)、钨(W)、钒(V)、铬(Cr)、铌(Nb)以及这些材料的合金)组成。在实施例中，铁磁层206可以是自由磁性层，并且铁磁层210可以是固定磁性层，在下文中分别被称为自由磁性层206和固定磁性层210。自由磁性层206和固定磁性层210可以由钴(Co)、铁(Fe)、和硼(B)的组合组成。在一些实施例中，CoFeB可以是富含Fe的，例如CoFeB可以由20％的Co、60％的Fe以及20％的B组成。在一些实施例中，CoFeB可以是富含Co的，例如CoFeB可以由60％的Co、20％的Fe和20％的B组成。如上所述，自由磁性层206和固定磁性层210可以由隧道阻挡部208分隔开。在一些实施例中，如所描绘的，隧道阻挡部208可以由氧化镁(MgO)组成。在其它实施例中，隧道阻挡部208可以由其它材料(例如氧化铪(HfO2))组成。
在一些实施例中，缓冲层204可以设置在第一盖帽层202与自由磁性层206之间。在实施例中，可以选择或设计缓冲层204以使得在缓冲层204与第一盖帽层202之间的界面具有比自由磁性层206和第一盖帽层202的界面各向异性更大的界面各向异性(被描绘为Ki)。例如，如所描绘的，缓冲层204可以由Co组成，如以下参考图7进一步讨论的，缓冲层204具有比自由磁性层206所具有的更大的与Ta的界面各向异性。结果，通过添加缓冲层204提高了MTJ 200的总体或合计界面各向异性。在另外的实施例中，例如如上所讨论的，缓冲层204可以是由富含Co的CoFeB组成的另一磁性层。因为富含Co的CoFeB具有更高的Co浓度，其将比富含Fe的CoFeB具有与盖帽层202的Ta的更高的界面各向异性，例如如上所讨论的。在这种实施例中，自由磁性层206可以是富含Fe的CoFeB，以增大与隧道阻挡部208的界面各向异性，并且自由磁性层206和缓冲层204可以磁性地耦合。在其它实施例中，缓冲层204可以设置在自由磁性层206与隧道阻挡部208之间。在这样的实施例中，可以选择或设计缓冲层204以使得在缓冲层204与隧道阻挡部208之间的界面具有比自由磁性层206和隧道阻挡部208的界面各向异性更大的界面各向异性。例如，参考图7的示图700，可以利用Fe或Co的缓冲层，其中隧道阻挡部208是MgO；然而，如示图700中所描绘的，Fe的缓冲层将对MTJ 200的总体界面各向异性具有大得多的影响。
图3示意性地描绘了MTJ 300。MTJ 300描绘了类似于图2的MTJ 200的配置。类似MTJ 200，MTJ 300分别包括第一盖帽层302和第二盖帽层302、由隧道阻挡部310分隔开的自由磁性层306和固定磁性层312。MTJ300也可以具有布置在第一盖帽层302与自由磁性层306之间的第一缓冲层304，如参考图2如上所讨论的，其可以具有比自由磁性层306和第一盖帽层302的界面各向异性更大的各向异性(被描绘为Ki1)。这些部件中的每一个可以由参考图2如上所讨论的相应材料组成。
MTJ 300与图2的MTJ 200的不同之处在于，MTJ 300具有设置在自由磁性层306与隧道阻挡部310之间的第二缓冲层308。在实施例中，可以选择或设计第二缓冲层308以使得第二缓冲层308与隧道阻挡部310之间的界面具有比自由磁性层306和隧道阻挡部310的界面各向异性更大的界面各向异性(被描绘为Ki2)。例如，如所描绘的，第二缓冲层308可以由Fe组成，如参考图7以下进一步讨论的，其具有与MgO的高界面各向异性。结果，不仅通过添加第一缓冲层304，而且还通过添加第二缓冲层308提高了MTJ 300的界面各向异性，因此MTJ 300的总体界面各向异性可以由Ki1和Ki2的总和而增大。
图4示意性地描绘了MTJ 400。MTJ 400可以由第一盖帽层402、第一缓冲层408、自由磁性层410、第二缓冲层412、隧道阻挡部414、固定磁性层416以及第二盖帽层418组成。第二盖帽层418可以由如所描绘的Ta、Hf、或任何其它适合的材料组成。在实施例中，自由磁性层410和固定磁性层416可以由钴(Co)、铁(Fe)、和硼(B)的组合组成。如上所讨论的，在一些实施例中，CoFeB可以是富含Fe的，例如，CoFeB可以由20％的Co、60％的Fe、和20％的B、或者任何其它适合的组合组成。隧道阻挡部414可以由如所描绘的MgO、HfO2、或任何其它适合的材料组成。
在一些实施例中，第一盖帽层402可以由接触子层404和氧化物子层406组成。在实施例中，氧化物子层406可以由MgO组成。在这样的实施例中，第一缓冲层408可以由如所描绘的Fe、或Co组成；然而，如从图7的示图700可见，MgO/Fe界面将具有对MTJ 400的界面各向异性的更大影响。在其它实施例中，氧化物子层406可以由HfO2组成。在这样的实施例中，第一缓冲层408可以由如所描绘的Fe、或Co组成；然而，如从图7的示图700可见，HfO2/Co界面将具有对MTJ 400的界面各向异性更大的影响。在还有其它实施例中，氧化物子层406可以由导电氧化物(例如氧化钨(WO2)、氧化钒(VO和/或V2O2)、氧化铟(InOx)、氧化铝(Al2O3)、氧化钌(RuOx)、和/或氧化钽(TaOx))组成。在以上所讨论的任一实施例中，可以由Ki1和Ki2的总和来提高MTJ 400的总体界面各向异性。在利用氧化物子层(例如氧化物子层406)的实施例中，当选择用于氧化物子层的材料时也可以考虑所产生的MTJ的电阻面积(RA)乘积。
图5示意性地描绘了MTJ 500。MTJ 500描绘了类似于图4的MTJ 400的配置。类似于MTJ 400，MTJ 500包括具有接触子层502和氧化物子层504的第一盖帽层、第一缓冲层506、第二缓冲层516、隧道阻挡部518、固定磁性层520、以及第二盖帽层522。这些部件中的每一个可以由如上所讨论的相应材料组成。MTJ 500与MTJ 400的不同之处在于自由磁性层508可以由可以磁性地耦合的许多子层510-514组成。如所描绘的，子层510-514可以包括但不限于第一CoFeB层510、Ta中间层512以及另一CoFeB层514。
图6示意性地描绘了MTJ 600。MTJ 600描绘了类似于图5的MTJ 500的配置。类似于MTJ 500，MTJ 600包括具有接触子层602和氧化物子层604的第一盖帽层、第一缓冲层606、第二缓冲层620、隧道阻挡部622、固定磁性层624、以及第二盖帽层626。这些部件中的每一个可以由如上所讨论相应材料组成。MTJ 600也可以包括自由磁性层608，自由磁性层608可以由可以磁性地耦合的许多子层610-618组成。
MTJ 600与MTJ 500的不同之处在于子层610-618可以包括缓冲子层612和616。可以选择或设计缓冲子层612和616以使得缓冲子层612或616与相邻子层614之间的界面具有比不具有缓冲子层612和616的MTJ的界面各向异性更大的界面各向异性(被描绘为Ki3和Ki4)。结果，可以由Ki1-Ki4的总和来提高MTJ 600的总体界面各向异性。在一些实施例中，可以仅利用单个缓冲子层612或616，而非利用612和616两者。如所描绘的，在一些实施例中，缓冲子层612和616可以由Co组成，并且相邻的子层614可以由Ta组成。在替代的实施例中，如在方框标注的替代608实施例中所描绘的，缓冲子层612和616可以由Fe组成，并且相邻的子层614可以由Hf组成。将意识到的是这些仅是说明性实施例并且可以在不脱离本公开内容的范围的情况下利用任何其它适合的材料或材料的组合，例如参考图7所讨论的那些材料。在其它实施例中，在不脱离本公开内容的范围的情况下，自由磁性层608可以包括任何数量的附加子层和/或缓冲子层。
图7是与各种材料之间的界面相关联的界面各向异性常数(Ki)的图形描绘。如上所讨论的，界面各向异性是由两种材料之间界面或接触区域产生的定向能量。两种材料之间的界面各向异性基于所选择的材料而变化。界面各向异性是累积的，因此MTJ的界面各向异性将是针对MTJ的每个界面的个体界面各向异性的总和。MTJ的总体界面各向异性越大，自由磁性层的极性越稳定。Ki的正数值指示磁化的极性沿相反的垂直方向，负数值指示极性在平面内。X轴线描绘各种材料，而Y轴线描绘单位为mJ/m2的、针对相应材料与铁(Fe)或钴(Co)的其中之一的界面的对应的Ki，如由图例702所指示的。将意识到的是示图700仅示出了可能的材料的子集，并且不应仅基于从示图700省略材料而从本公开内容的范围中排除未描绘的材料。
从左边开始，描绘的第一种材料是铪(Hf)。如在条柱704和条柱706处可见，当与Fe或Co界面接合时Hf具有正Ki。结果，可以利用Fe或Co的缓冲层来与Hf界面接合；然而，Hf和Fe的界面明显地产生更大的Ki，如由条柱704所描绘的。
所描绘的下一种材料是铬(Cr)。如在条柱708和条柱710处可见，当与Fe或Co界面接合时Cr具有负Ki。结果，可以不需要Fe或Co的缓冲层与Cr界面接合，其目的是提高总Ki。
转至右边，下一种描绘的材料是钽(Ta)。如在条柱712处可见，Ta和Fe的界面具有相当小的正Ki，而具有Ta和Co的界面具有大得多的正Ki，如由条柱714所描绘的。结果，可以利用Fe或Co的缓冲层来与Ta界面接合；然而，当与Ta界面接合时Co明显地具有比Fe对总体Ki更大的影响。
下一种描绘的材料是铜(Cu)。如在条柱716处可见，Cu和Fe的界面具有正Ki，而Cu和Co的界面具有小得多的正Ki，如由条柱718所描绘的。结果，可以利用Fe或Co的缓冲层来与Cu界面接合；然而，当与Cu界面接合时Fe明显地具有比Co更大的对总体Ki的影响。
下一种描绘的材料是氧化镁(MgO)。如在条柱720和条柱722处可见，当与Fe或Co界面接合时MgO具有正Ki。结果，可以利用Fe或Co的缓冲层来与MgO界面接合；然而，MgO和Fe的界面明显地产生更大的Ki，如由720所描绘的。
进一步转至右边，下一种描绘的材料是氧化铪(HfO2)。如在条柱724和条柱726处可见，当与Fe或Co界面接合时HfO2具有正Ki。结果，可以利用Fe或Co的缓冲层来与HfO2界面接合；然而，HfO2和Co的界面明显地产生更大的Ki，如由726所描绘的。
最后的两种材料(条柱728-734)均包含钌(Ru)。如在条柱728和条柱730处可见，当与Fe或Co的薄(例如0.4nm-0.5nm)层界面接合时Ru具有正Ki。结果，可以利用Fe或Co的薄缓冲层来与Ru界面接合；然而，Ru和Fe薄层的界面明显地产生更大的Ki，如由728所描绘的。这与当利用Ru层与Fe或Co的厚(例如＞4nm)层接触时所描绘的结果相反。如由条柱732和734所描绘的，当与Fe或Co界面接合时Ru层具有负Ki。结果，可以不需要Fe或Co的厚缓冲层以与Ru层界面接合，其目的在于提高总体Ki。
图8示出了根据本公开内容的各个实施例的制造磁性隧道结(MTJ)的方法800的流程图。方法可以开始于802，其中可以提供衬底。在方框804，可以在衬底之上形成第一磁性层。在方框806，可以在第一磁性层之上形成隧道阻挡部。在方框808可以在隧道阻挡部之上形成缓冲层，例如本文中所讨论的缓冲层。在方框810，可以在缓冲层之上形成第二磁性层。最后，在812，可以形成盖帽层。
这些层中的每一层可以由本文中所讨论的任何材料或者任何其它适合的材料组成。另外，层可以以本领域中已知的任何方式(例如溅射和/或气相沉积)形成。在一些实施例中，第一磁性层可以是固定磁性层，而第二磁性层可以是自由磁性层。在一些实施例中，可以在方框812形成盖帽层之前在第二磁性层之上形成附加的缓冲层。替代在方框808所形成的缓冲层或者除了在方框808所形成的缓冲层以外，可以形成附加的缓冲层。
在一些实施例中，附加的子层可以被形成为单独程序的部分。例如，为了在方框812形成盖帽层，可以在第二磁性层之上形成氧化物子层，并且可以在氧化物子层之上形成接触子层。在一些实施例中，在形成第一或第二磁性层中，可以形成可以磁性地耦合的许多磁性子层。在这些实施例中，缓冲子层也可以形成在磁性子层之间。
图9示意性地示出了根据一些实施例的可以包括如本文中所述的磁性隧道结(MTJ)(例如图1的MTJ 128，图2的MTJ 200，图3的MTJ 300，图4的MTJ 400，图5的MTJ 500，以及图6的MTJ 600)的示例性计算设备900。母板902可以包括许多部件，包括但不限于处理器904和至少一个通信芯片906。处理器904可以物理地和电气地耦合至母板902。在一些实施方式中，至少一个通信芯片906也可以物理地和电气地耦合至母板902。在另外的实施方式中，通信芯片906可以是处理器904的部分。
根据其应用，计算设备900可以包括可以或可以不物理地和电气地耦合至母板902的其它部件。这些其它部件可以包括但不限于：易失性存储器(例如动态随机存取存储器(DRAM)908)、非易失性存储器(例如只读存储器(ROM)910)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、相机、以及大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等等)。
通信芯片906可以使能无线通信以用于将数据转移到计算设备900以及从计算设备900转移数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来经由非固体介质传送数据的电路、设备、系统、方法、技术、通信信道等。术语并不暗示相关联的设备并不包含任何导线，尽管在一些实施例中，它们可以不包含导线。通信芯片906可以实施多种无线标准或协议中的任一种，其包括但不限于：电气与电子工程师(IEEE)协会标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修订)、长期演进(LTE)计划连同任何修订、更新、和/或修正(例如，高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。与IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，即代表微波接入的全球互操作性的首字母缩略词，其为通过IEEE 802.16标准的一致性和互操作性测试的产品的证明标志。通信芯片906可以根据全球移动通信(GSM)系统、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片906可以根据增强数据的GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)、或演进的UTRAN(E-UTRAN)来进行操作。通信芯片906可以根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其派生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片906可以根据其它无线协议来进行操作。
计算设备900可以包括多个通信芯片906。例如，第一通信芯片906可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片906可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等。
计算设备900的处理器904可以包括具有如本文中所述的MTJ(例如图1的MTJ 128、图2的MTJ 200、图3的MTJ 300、图4的MTJ 400、图5的MTJ 500、以及图6的MTJ 600)的管芯(例如图1的管芯102)。例如，图1的管芯102可以安装在封装组件中，所述封装组件安装在母板902上。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换为可以存储在寄存器和/或存储器中的其它电子数据的任何设备或者设备的部分。
通信芯片906也可以包括具有如本文中所述的MTJ(例如图1的MTJ128、图2的MTJ200、图3的MTJ 300、图4的MTJ 400、图5的MTJ 500、以及图6的MTJ 600)的管芯(例如图1的管芯102)。在另外的实施方式中，容纳在计算设备900内的另一部件(例如存储器器件或其它集成电路器件)可以包含具有如本文中所述的晶体管电极结构(例如图1的MTJ 128、图2的MTJ 200、图3的MTJ 300、图4的MTJ 400、图5的MTJ 500、以及图6的MTJ 600)的管芯(例如图1的管芯102)。
在各个实施方式中，计算设备900可以是移动计算设备、膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机，便携式音乐播放器、或数字视频记录器。在另外的实施方式中，计算设备900可以是处理数据的任何其它电子设备。
示例
根据各个实施例，本公开内容描述了一种方法。示例1是磁性隧道结，其包括：盖帽层；隧道阻挡部；被设置在盖帽层与隧道阻挡部之间的磁性层；以及被设置在磁性层与盖帽层或隧道阻挡部中所选择的其中之一之间的缓冲层，其中，缓冲层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性大于磁性层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性。
示例2可以包括示例1的主题，其中，盖帽层还包括接触子层以及被设置在接触子层与磁性层之间的氧化物子层，其中，氧化物子层与磁性层的界面各向异性大于磁性层与接触子层的界面各向异性。
示例3可以包括示例2的主题，其中，氧化物子层包括导电氧化物。
示例4可以包括示例1的主题，其中，缓冲层是被设置在磁性层与盖帽层之间的第一缓冲层，磁性隧道结还包括：被设置在磁性层与隧道阻挡部之间的第二缓冲层，其中，第二缓冲层与隧道阻挡部的界面各向异性大于磁性层与隧道阻挡部的界面各向异性。
示例5可以包括示例1的主题，其中，磁性层由磁性地耦合以形成单个磁体的多个磁性子层组成。
示例6可以包括示例5的主题，其中，多个磁性子层包括被设计为提高磁性层的界面各向异性的一个或多个缓冲子层。
示例7可以包括示例6的主题，其中，多个磁性子层包括被设置在第一外侧磁性子层与第二外侧磁性子层之间的中间子层，其中，中间子层包括钽(Ta)或铪(Hf)中的一种或多种，并且其中，第一和第二外侧磁性子层包括钴(Co)、铁(Fe)和硼(B)。
示例8可以包括示例7的主题，还包括被设置在中间子层与第一或第二外侧磁性子层中所选择的其中之一之间的缓冲子层，其中缓冲子层包括Co或Fe。
示例9可以包括示例7的主题，还包括被设置在中间子层与第一外侧磁性子层之间的第一缓冲子层以及被设置在中间子层与第二外侧磁性子层之间的第二缓冲子层，其中第一和第二缓冲子层包括Co或Fe。
示例10可以包括示例1的主题，其中，盖帽层包括钽(Ta)或铪(Hf)。
示例11可以包括示例1的主题，其中，隧道阻挡部包括氧化镁(MgO)或氧化铪(HfO2)。
示例12可以包括示例1的主题，其中，磁性层包括钴(Co)、铁(Fe)和硼(B)。
示例13可以包括示例1的主题，其中，缓冲层包括铁(Fe)或钴(Co)。
示例14可以包括示例1的主题，其中，缓冲层包括富含钴(Co)的钴(Co)、铁(Fe)和硼(B)，CoFeB，并且其中，磁性层包括富含Fe的CoFeB。
示例15可以包括示例1-14中的任一项的主题，其中，磁性层是自由磁性层。
示例16是一种形成磁性隧道结的方法，包括：提供衬底；在衬底之上形成第一磁性层；在第一磁性层之上形成隧道阻挡部；在隧道阻挡部之上形成第二磁性层；在第二磁性层之上形成盖帽层；以及形成缓冲层，缓冲层被设置在第二磁性层与盖帽层或隧道阻挡部中所选择的其中之一之间，其中，缓冲层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性大于第二磁性层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性。
示例17可以包括示例16的主题，其中，形成盖帽层还包括：在第二磁性层之上形成氧化物子层，以及在氧化物子层之上形成接触子层。
示例18可以包括示例17的主题，其中，氧化物子层包括导电氧化物。
示例19可以包括示例16的主题，其中，缓冲层是被设置在第二磁性层与盖帽层之间的第一缓冲层，该方法还包括：形成第二缓冲层，其中第二缓冲层被设置在第二磁性层与隧道阻挡部之间，其中第二缓冲层与隧道阻挡部的界面各向异性大于第二磁性层与隧道阻挡部的界面各向异性。
示例20可以包括示例16的主题，其中，形成第二磁性层还包括形成磁性地耦合的多个磁性子层。
示例21可以包括示例20的主题，其中，形成第二磁性层还包括形成被设置在多个磁性子层的两个磁性子层之间的缓冲子层，其中，缓冲子层被设计为提高第二磁性层的界面各向异性。
示例22可以包括示例20的主题，其中，多个磁性子层包括形成在第一外侧磁性子层与第二外侧磁性子层之间的中间子层，其中，中间子层包括钽(Ta)或铪(Hf)中的一种或多种，并且其中，第一和第二外侧磁性子层包括钴(Co)、铁(Fe)和硼(B)。
示例23可以包括示例22的主题，还包括形成被布置在中间子层与第一或第二外侧磁性子层中所选择的其中之一之间的缓冲子层，其中缓冲子层包括Co或Fe。
示例24可以包括示例22的主题，还包括在中间子层与第一外侧磁性子层之间形成第一缓冲子层以及在中间子层与第二外侧磁性子层之间形成第二缓冲子层，其中第一和第二缓冲子层包括Co或Fe。
示例25可以包括示例16的主题，其中，盖帽层包括钽(Ta)或铪(Hf)。
示例26可以包括示例16的主题，其中，隧道阻挡部包括氧化镁(MgO)或氧化铪(HfO2)。
示例27可以包括示例16的主题，其中，第一磁性层和第二磁性层包括钴(Co)、铁(Fe)和硼(B)。
示例28可以包括示例16的主题，其中，缓冲层包括铁(Fe)或钴(Co)。
示例29可以包括示例15的主题，其中，缓冲层包括富含钴(Co)的钴(Co)、铁(Fe)和硼(B)，CoFeB，并且其中，磁性层包括富含Fe的CoFeB。
示例30可以包括示例15-27的主题，其中，第二磁性层是自由磁性层并且第一磁性层是固定磁性层。
示例31是一种自旋转移力矩存储器(STTM)，其包括：位线；感测线；将位线与感测线耦合的磁性隧道结，其中，磁性隧道结包括：盖帽层，隧道阻挡部，以及被设置在盖帽层与隧道阻挡部之间的磁性层；以及被设置在磁性层与盖帽层或隧道阻挡部中所选择的其中之一之间的缓冲层，其中，缓冲层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性大于磁性层与盖帽层或隧道阻挡部中所选择的其中之一的界面各向异性。
示例32可以包括示例31的主题，其中，盖帽层还包括接触子层以及被设置在接触子层与磁性层之间的氧化物子层，其中，氧化物子层与磁性层的界面各向异性大于磁性层与接触子层的界面各向异性。
示例33可以包括示例32的主题，其中，氧化物子层包括导电氧化物。
示例34可以包括示例31的主题，其中，缓冲层是被设置在磁性层与盖帽层之间的第一缓冲层，磁性隧道结还包括：被设置在磁性层与隧道阻挡部之间的第二缓冲层，其中第二缓冲层与隧道阻挡部的界面各向异性大于磁性层与隧道阻挡部的界面各向异性。
示例35可以包括示例31的主题，其中，磁性层由磁性地耦合以形成单个磁体的多个磁性子层组成。
示例36可以包括示例35的主题，其中，多个磁性子层包括被设计为提高磁性层的界面各向异性的一个或多个缓冲子层。
示例37可以包括示例36的主题，其中，多个磁性子层包括被设置在第一外侧磁性子层与第二外侧磁性子层之间的中间子层，其中，中间子层包括钽(Ta)或铪(Hf)中的一种或多种，并且其中第一和第二外侧磁性子层包括钴(Co)、铁(Fe)和硼(B)。
示例38可以包括示例37的主题，还包括被设置在中间子层与第一或第二外侧磁性子层中所选择的其中之一之间的缓冲子层，其中，缓冲子层包括Co或Fe。
示例39可以包括示例37的主题，还包括被设置在中间子层与第一外侧磁性子层之间的第一缓冲子层以及被设置在中间子层与第二外侧磁性子层之间的第二缓冲子层，其中，第一和第二缓冲子层包括Co或Fe。
示例40可以包括示例31的主题，其中，盖帽层包括钽(Ta)或铪(Hf)。
示例41可以包括示例31的主题，其中，隧道阻挡部包括氧化镁(MgO)或氧化铪(HfO2)。
示例42可以包括示例31的主题，其中，磁性层包括钴(Co)、铁(Fe)和硼(B)。
示例43可以包括示例31的主题，其中，缓冲层包括铁(Fe)或钴(Co)。
示例44可以包括示例29的主题，其中，缓冲层包括富含钴(Co)的钴(Co)、铁(Fe)和硼(B)，CoFeB，并且其中，磁性层包括富含Fe的CoFeB。
示例45可以包括示例31-43的主题，其中，磁性层是自由磁性层。
示例46可以包括示例45的主题，其中，STTM是垂直STTM，其中磁性层具有平面外极化(pSTTM)。
示例47可以包括示例46的主题，其中，STTM是随机存取存储器(RAM)模块的部分。

Claims (21)

1.一种磁性隧道结，包括：
盖帽层；
隧道阻挡部；
磁性层，其被设置在所述盖帽层与所述隧道阻挡部之间；以及
缓冲层，其被设置在所述盖帽层或所述隧道阻挡部中所选择的其中之一与所述磁性层之间，其中，所述盖帽层或所述隧道阻挡部中所选择的其中之一与所述缓冲层的界面各向异性大于所述盖帽层或所述隧道阻挡部中所选择的其中之一与所述磁性层的界面各向异性，
其中，所述磁性层由磁性地耦合以形成单个磁体的多个磁性子层组成，
其中，所述多个磁性子层包括被设计为提高所述磁性层的界面各向异性的一个或多个缓冲子层，并且，
其中，所述多个磁性子层包括被设置在第一外侧磁性子层与第二外侧磁性子层之间的中间子层。
2.根据权利要求1所述的磁性隧道结，其中，所述盖帽层还包括接触子层以及被设置在所述接触子层与所述磁性层之间的氧化物子层，其中，所述氧化物子层与所述磁性层的界面各向异性大于所述磁性层与所述接触子层的界面各向异性。
3.根据权利要求2所述的磁性隧道结，其中，所述氧化物子层包括导电氧化物。
4.根据权利要求1所述的磁性隧道结，其中，所述缓冲层是被设置在所述磁性层与所述盖帽层之间的第一缓冲层，所述磁性隧道结还包括：
第二缓冲层，其被设置在所述磁性层与所述隧道阻挡部之间，其中，所述第二缓冲层与所述隧道阻挡部的界面各向异性大于所述磁性层与所述隧道阻挡部的界面各向异性。
5.根据权利要求1所述的磁性隧道结，其中，所述中间子层包括钽(Ta)或铪(Hf)中的一种或多种，并且其中，所述第一外侧磁性子层和所述第二外侧磁性子层包括钴(Co)、铁(Fe)和硼(B)。
6.根据权利要求5所述的磁性隧道结，还包括被设置在所述第一外侧磁性子层或所述第二外侧磁性子层中所选择的其中之一与所述中间子层之间的缓冲子层，其中，所述缓冲子层包括Co或Fe。
7.根据权利要求5所述的磁性隧道结，还包括被设置在所述中间子层与所述第一外侧磁性子层之间的第一缓冲子层以及被设置在所述中间子层与所述第二外侧磁性子层之间的第二缓冲子层，其中，所述第一缓冲子层和所述第二缓冲子层包括Co或Fe。
8.根据权利要求1所述的磁性隧道结，其中，所述盖帽层包括钽(Ta)或铪(Hf)。
9.根据权利要求1所述的磁性隧道结，其中，所述隧道阻挡部包括氧化镁(MgO)或氧化铪(HfO2)。
10.根据权利要求1所述的磁性隧道结，其中，所述磁性层包括钴(Co)、铁(Fe)和硼(B)。
11.根据权利要求1所述的磁性隧道结，其中，所述缓冲层包括铁(Fe)或钴(Co)。
12.根据权利要求1所述的磁性隧道结，其中，所述缓冲层包括富含钴(Co)的钴(Co)、铁(Fe)和硼(B)，CoFeB，并且其中，所述磁性层包括富含Fe的CoFeB。
13.根据权利要求1所述的磁性隧道结，其中，所述磁性层是自由磁性层。
14.一种自旋转移力矩存储器(STTM)，包括：
位线；
感测线；
根据权利要求1-13中的任一项所述磁性隧道结，其将所述位线与所述感测线耦合。
15.一种形成磁性隧道结的方法，包括：
提供衬底；
在所述衬底之上形成第一磁性层；
在所述第一磁性层之上形成隧道阻挡部；
在所述隧道阻挡部之上形成第二磁性层；
在所述第二磁性层之上形成盖帽层；以及
形成缓冲层，所述缓冲层被设置在所述盖帽层或所述隧道阻挡部中所选择的其中之一与所述第二磁性层之间，其中，所述盖帽层或所述隧道阻挡部中所选择的其中之一与所述缓冲层的界面各向异性大于所述盖帽层或所述隧道阻挡部中所选择的其中之一与所述第二磁性层的界面各向异性，
其中，所述第二磁性层由磁性地耦合以形成单个磁体的多个磁性子层组成，
其中，所述多个磁性子层包括被设计为提高所述第二磁性层的界面各向异性的一个或多个缓冲子层，并且，
其中，所述多个磁性子层包括被设置在第一外侧磁性子层与第二外侧磁性子层之间的中间子层。
16.根据权利要求15所述的方法，其中，形成所述盖帽层还包括：
在所述第二磁性层之上形成氧化物子层；以及
在所述氧化物子层之上形成接触子层，并且其中，所述氧化物子层包括氧化物。
17.根据权利要求15所述的方法，其中，所述缓冲层是被设置在所述第二磁性层与所述盖帽层之间的第一缓冲层，所述方法还包括：
形成第二缓冲层，其中，所述第二缓冲层被设置在所述第二磁性层与所述隧道阻挡部之间，其中，所述第二缓冲层与所述隧道阻挡部的界面各向异性大于所述第二磁性层与所述隧道阻挡部的界面各向异性。
18.根据权利要求15所述的方法，所述方法还包括形成被设置在所述第一外侧磁性子层或所述第二外侧磁性子层中所选择的其中之一与所述中间子层之间的缓冲子层，其中，所述中间子层包括钽(Ta)或铪(Hf)中的一种或多种，并且其中，所述第一外侧磁性子层和所述第二外侧磁性子层包括钴(Co)、铁(Fe)和硼(B)，并且其中，所述缓冲子层包括Co或Fe。
19.根据权利要求18所述的方法，还包括：在所述中间子层与所述第一外侧磁性子层之间形成第一缓冲子层以及在所述中间子层与所述第二外侧磁性子层之间形成第二缓冲子层，其中，所述第一缓冲子层和所述第二缓冲子层包括Co或Fe。
20.根据权利要求15所述的方法，其中，所述盖帽层包括钽(Ta)或铪(Hf)；所述隧道阻挡部包括氧化镁(MgO)或氧化铪(HfO2)；所述第一磁性层和所述第二磁性层包括钴(Co)、铁(Fe)和硼(B)；或者所述缓冲层包括铁(Fe)或钴(Co)。
21.根据权利要求15-20中的任一项所述的方法，其中，所述第二磁性层是自由磁性层并且所述第一磁性层是固定磁性层。
CN201480080460.8A 2014-08-05 2014-08-05 用于提高磁性隧道结的界面各向异性的配置和技术 Expired - Fee Related CN106688118B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/049794 WO2016022107A1 (en) 2014-08-05 2014-08-05 Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions

Publications (2)

Publication Number Publication Date
CN106688118A CN106688118A (zh) 2017-05-17
CN106688118B true CN106688118B (zh) 2019-10-25

Family

ID=55264242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480080460.8A Expired - Fee Related CN106688118B (zh) 2014-08-05 2014-08-05 用于提高磁性隧道结的界面各向异性的配置和技术

Country Status (6)

Country Link
US (1) US20170200884A1 (zh)
EP (1) EP3178120A4 (zh)
KR (1) KR20170039127A (zh)
CN (1) CN106688118B (zh)
TW (1) TW201614882A (zh)
WO (1) WO2016022107A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179660A1 (ja) * 2017-03-31 2018-10-04 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US10229723B1 (en) * 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
CN111162005A (zh) * 2018-11-08 2020-05-15 江苏鲁汶仪器有限公司 多层磁性隧道结刻蚀方法和mram器件
KR20220014143A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 자기 메모리 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083934A (ko) * 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP2006196612A (ja) * 2005-01-12 2006-07-27 Sony Corp 記憶素子及びメモリ
KR20070066118A (ko) * 2005-12-21 2007-06-27 삼성전자주식회사 자기터널접합 셀 및 이를 구비하는 자기램
WO2012151098A1 (en) * 2011-05-04 2012-11-08 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
CN103907156A (zh) * 2011-09-22 2014-07-02 高通股份有限公司 用于自旋转移扭矩切换设备的耐热垂直磁各向异性耦合元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20100148167A1 (en) * 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8248840B2 (en) * 2010-03-26 2012-08-21 Qualcomm Incorporated Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
US8758909B2 (en) * 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083934A (ko) * 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP2006196612A (ja) * 2005-01-12 2006-07-27 Sony Corp 記憶素子及びメモリ
KR20070066118A (ko) * 2005-12-21 2007-06-27 삼성전자주식회사 자기터널접합 셀 및 이를 구비하는 자기램
WO2012151098A1 (en) * 2011-05-04 2012-11-08 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
CN103907156A (zh) * 2011-09-22 2014-07-02 高通股份有限公司 用于自旋转移扭矩切换设备的耐热垂直磁各向异性耦合元件

Also Published As

Publication number Publication date
US20170200884A1 (en) 2017-07-13
EP3178120A4 (en) 2018-04-04
KR20170039127A (ko) 2017-04-10
CN106688118A (zh) 2017-05-17
EP3178120A1 (en) 2017-06-14
TW201614882A (en) 2016-04-16
WO2016022107A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
JP6195974B2 (ja) 高安定スピントロニクスメモリ
CN105280214B (zh) 电流驱动型磁随机存取存储器和自旋逻辑器件
TWI602331B (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
TWI590242B (zh) 具有耦合的自由磁性層之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置
US9437808B2 (en) Electric field enhanced spin transfer torque memory (STTM) device
US10263036B2 (en) Strain assisted spin torque switching spin transfer torque memory
US9312474B2 (en) Electronic devices having semiconductor memory units having magnetic tunnel junction element
CN106688118B (zh) 用于提高磁性隧道结的界面各向异性的配置和技术
TWI274345B (en) Memory
CN107275479A (zh) 平衡垂直磁隧道结中的状态之间的能垒
TWI473088B (zh) Memory elements and memory devices
KR102297275B1 (ko) Psttm mtj 구성에서 자기 확산 배리어들 및 필터
US20140301135A1 (en) Mram having novelself-referenced read method
CN107924992A (zh) 应变垂直磁隧道结器件
US10878871B2 (en) Spin transfer torque memory (STTM) devices with decreased critical current and computing device comprising the same
US20150221862A1 (en) Magnetoresistive element
US10256399B2 (en) Fabricating a cap layer for a magnetic random access memory (MRAM) device
JP6449392B2 (ja) 装置、方法およびメモリ
Mishra et al. Voltage-controlled magnetic anisotropy-based spintronic devices for magnetic memory applications: Challenges and perspectives

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191025

Termination date: 20210805