JP2006196612A - 記憶素子及びメモリ - Google Patents
記憶素子及びメモリ Download PDFInfo
- Publication number
- JP2006196612A JP2006196612A JP2005005513A JP2005005513A JP2006196612A JP 2006196612 A JP2006196612 A JP 2006196612A JP 2005005513 A JP2005005513 A JP 2005005513A JP 2005005513 A JP2005005513 A JP 2005005513A JP 2006196612 A JP2006196612 A JP 2006196612A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory
- memory element
- magnetization
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】 スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７に対して中間層１６を介して磁化固定層１９が設けられ、中間層１６が酸化マグネシウムから成り、中間層１６の下側に接する強磁性層１５がＣｏＦｅＢを主成分とする磁性材料から成り、積層方向に電流を流すことにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われる記憶素子３を構成する。
【選択図】 図２
【解決手段】 情報を磁性体の磁化状態により保持する記憶層１７に対して中間層１６を介して磁化固定層１９が設けられ、中間層１６が酸化マグネシウムから成り、中間層１６の下側に接する強磁性層１５がＣｏＦｅＢを主成分とする磁性材料から成り、積層方向に電流を流すことにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われる記憶素子３を構成する。
【選択図】 図２
Description
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、ハードディスクや光ディスクのように可動部分が存在しないので、本質的に小型化を図る上で有利である特徴を有している。
特に、不揮発性メモリは、ハードディスクや光ディスクのように可動部分が存在しないので、本質的に小型化を図る上で有利である特徴を有している。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）である（例えば、非特許文献１参照）。
このＭＲＡＭは、磁気モーメントの回転により記憶を行うため、書き換え可能回数が大きい。
また、アクセス時間についても非常に高速である。
このＭＲＡＭは、磁気モーメントの回転により記憶を行うため、書き換え可能回数が大きい。
また、アクセス時間についても非常に高速である。
ここで、一般的なＭＲＡＭの模式図（斜視図）を、図７に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成の磁気メモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、少ない電流で磁化反転を実現することができる利点を有している。
また、上述したスピン注入による磁化反転を利用する構成の磁気メモリの模式図を図５及び図６に示す。図５は斜視図、図６は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図５中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、磁気記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図５中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、磁気記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図７に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができるため、大容量化に適している、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
日経エレクトロニクス ２００１．２．１２号（第１６４頁−１７１頁）
特開２００３−１７７８２号公報
従来、ＭＲＡＭを構成する磁気トンネル接合素子（ＭＴＪ素子）のトンネルバリアを構成する絶縁層の材料として、主にアルミニウムを酸化して生成されるＡｌＯｘ層が広く用いられてきた。
これに対して、近年、ＡｌＯｘに代えてＭｇＯをトンネルバリアの絶縁層に用いた場合に、より高い抵抗変化率を得ることが可能であることが報告されている（Japanese Journal of Applied Physics, Part 2: Letters -- April 15, 2004 -- Volume 43, Issue 4B, pp. L588-L590参照）。この報告では、結晶面が（１００）方向に配向しているＦｅの強磁性電極と（１００）方向にＭｇＯをエピタキシャル成長させて形成していて、室温で８８％の抵抗変化率が得られている。
一方、ＭＲＡＭに用いられる記憶素子は、抵抗変化率が大きいほど、記録された情報を読み出す際に読み出しエラーが少なくなることから、記憶素子の抵抗変化率をさらに大きくすることが望まれる。
また、ＭｇＯやＡｌＯｘ等を用いたトンネルバリアは、酸化物の組成や形成条件にもよるが、記憶素子として用いられる範囲である、面積抵抗値が１０〜１ｋΩμｍ２の範囲においては、一般的に、１．０〜１．５Ｖのバイアス電圧で絶縁破壊する。
従って、スピン注入による磁化反転に必要となる電流（反転電流）が大き過ぎると、スピン注入による磁化反転が起こるバイアス電圧よりも低いバイアス電圧で、トンネルバリアが絶縁破壊してしまう。
このため、トンネルバリアが絶縁破壊しないように、記憶素子のスピン注入効率を向上して、反転電流を低減する必要がある。
従って、スピン注入による磁化反転に必要となる電流（反転電流）が大き過ぎると、スピン注入による磁化反転が起こるバイアス電圧よりも低いバイアス電圧で、トンネルバリアが絶縁破壊してしまう。
このため、トンネルバリアが絶縁破壊しないように、記憶素子のスピン注入効率を向上して、反転電流を低減する必要がある。
そして、記憶層の磁性体の体積Ｖと、記憶層の磁気異方性とから決まる、ＫｕＶ／ｋＢＴ（Ｋｕは異方性エネルギー、ｋはボルツマン定数、Ｔは温度である）の値の大きさが小さいほど、記憶層の磁化が反転しやすくなるため、反転電流が少なくてすむ。
しかしながら、ＫｕＶ／ｋＢＴの値が小さ過ぎる場合には、熱揺らぎの影響によって、磁化が熱擾乱することにより、磁化の向きを規定することが困難となってくる。
即ち、記憶素子のサイズが小さいほど、記憶層の磁性体の体積Ｖが小さくなるため、反転電流が少なくてすむが、記憶素子のサイズが小さくなり過ぎると、熱揺らぎの影響によって記憶素子に記録を保持することが困難になる。
また、記憶素子を小さくしていくと、リソグラフィによる記憶素子のパターニングが、難しくなっていく。
しかしながら、ＫｕＶ／ｋＢＴの値が小さ過ぎる場合には、熱揺らぎの影響によって、磁化が熱擾乱することにより、磁化の向きを規定することが困難となってくる。
即ち、記憶素子のサイズが小さいほど、記憶層の磁性体の体積Ｖが小さくなるため、反転電流が少なくてすむが、記憶素子のサイズが小さくなり過ぎると、熱揺らぎの影響によって記憶素子に記録を保持することが困難になる。
また、記憶素子を小さくしていくと、リソグラフィによる記憶素子のパターニングが、難しくなっていく。
従って、反転電流を小さくするために、記憶素子のサイズを小さくしていくことには、限界があり、この観点からも、記憶素子のスピン注入効率を向上する必要がある。
上述した問題の解決のために、本発明においては、スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、中間層が酸化マグネシウムから成り、中間層の下側に接する強磁性層がＣｏＦｅＢを主成分とする磁性材料から成り、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は、記憶層に対して中間層を介して磁化固定層が設けられ、中間層が酸化マグネシウムから成り、中間層の下側に接する強磁性層がＣｏＦｅＢを主成分とする磁性材料から成り、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
そして、中間層が酸化マグネシウムから成ることにより、中間層として、酸化マグネシウムによりトンネル絶縁層が構成され、トンネル絶縁層を流れるトンネル電流によって、記憶層に記録された情報（記憶層の磁化状態）を読み出すことができる。また、酸化マグネシウムから成るトンネル絶縁層により、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
そして、中間層が酸化マグネシウムから成ることにより、中間層として、酸化マグネシウムによりトンネル絶縁層が構成され、トンネル絶縁層を流れるトンネル電流によって、記憶層に記録された情報（記憶層の磁化状態）を読み出すことができる。また、酸化マグネシウムから成るトンネル絶縁層により、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
さらに、中間層の下側に接する強磁性層がＣｏＦｅＢを主成分とする磁性材料から成ることにより、ＣｏＦｅＢがＣｏＦｅ等の結晶質磁性材料と比較して、スピン分極率が大きいため、スピン注入の効率を高くすることができる。これにより、記憶層の磁化の向きを反転させるために必要な電流量を低減することが可能になる。
しかも、ＣｏＦｅＢを主成分とする磁性材料から成る強磁性層の上に、酸化マグネシウム（ＭｇＯ）から成る中間層を形成していることにより、強磁性層と中間層とが強く結晶配合すると考えられる。これにより、ＣｏＦｅ等の結晶質磁性材料を用いた場合と比較して、記憶素子の磁気抵抗変化率（ＭＲ比）を大きくすることが可能になる。
しかも、ＣｏＦｅＢを主成分とする磁性材料から成る強磁性層の上に、酸化マグネシウム（ＭｇＯ）から成る中間層を形成していることにより、強磁性層と中間層とが強く結晶配合すると考えられる。これにより、ＣｏＦｅ等の結晶質磁性材料を用いた場合と比較して、記憶素子の磁気抵抗変化率（ＭＲ比）を大きくすることが可能になる。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（反転電流、閾値電流）を低減することができる。
さらに、記憶素子の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子の記憶層に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（反転電流、閾値電流）を低減することができる。
さらに、記憶素子の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子の記憶層に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
上記本発明の記憶素子及びメモリにおいて、記憶素子の中間層の下側に接する強磁性層に用いられる、ＣｏＦｅＢを主成分とする磁性材料は、ボロン（Ｂ）の含有量が１５〜３０原子％である構成とすることも可能である。
このような構成としたときには、記憶素子の磁気抵抗変化率を充分に大きくすることができる。また、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができる。
このような構成としたときには、記憶素子の磁気抵抗変化率を充分に大きくすることができる。また、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができる。
上記本発明の記憶素子及びメモリにおいて、記憶素子の中間層の上側に接する強磁性層が、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の元素とボロン（Ｂ）とを主成分とする磁性材料から成り、かつボロン（Ｂ）の含有量が１５〜３０原子％である構成とすることも可能である。
このような構成としたときには、中間層の上側に接する強磁性層に、ボロンを含まない材料や、ボロンの含有量が上記範囲外である材料を用いた場合と比較して、記憶素子の磁気抵抗変化率を高めることができる。
このような構成としたときには、中間層の上側に接する強磁性層に、ボロンを含まない材料や、ボロンの含有量が上記範囲外である材料を用いた場合と比較して、記憶素子の磁気抵抗変化率を高めることができる。
上記本発明の記憶素子及びメモリにおいて、磁化固定層の記憶層とは反対の側に反強磁性層が設けられている構成とすることも可能である。
このような構成としたときには、記憶層とは反対の側に反強磁性層が設けられたことにより、反強磁性層により磁化固定層の強磁性層の磁化の向きが固定される。
このような構成としたときには、記憶層とは反対の側に反強磁性層が設けられたことにより、反強磁性層により磁化固定層の強磁性層の磁化の向きが固定される。
そして、上記本発明の記憶素子及びメモリにおいて、さらに、磁化固定層において、反強磁性層に接する強磁性層がＣｏＦｅ層であり、かつＣｏＦｅ層のＦｅ含有量が２０原子％よりも少ない構成とすることも可能である。
ここで、反強磁性層に接する強磁性層を例えばＣｏＦｅＢ層とすると、おそらくは反強磁性層との結晶配向が充分に得られない等の理由により、ＣｏＦｅ層と比較して、反強磁性結合強度が弱くなる。従って、反強磁性層に接する強磁性層をＣｏＦｅ層とすることが好ましい。
また、ＣｏＦｅ層のＦｅ含有量を２０原子％よりも少なくすることにより、反強磁性層との反強磁性結合を充分な磁界強度とすることができる。これにより、記憶素子の磁気抵抗変化率を充分な大きさとすることも可能になる。
ここで、反強磁性層に接する強磁性層を例えばＣｏＦｅＢ層とすると、おそらくは反強磁性層との結晶配向が充分に得られない等の理由により、ＣｏＦｅ層と比較して、反強磁性結合強度が弱くなる。従って、反強磁性層に接する強磁性層をＣｏＦｅ層とすることが好ましい。
また、ＣｏＦｅ層のＦｅ含有量を２０原子％よりも少なくすることにより、反強磁性層との反強磁性結合を充分な磁界強度とすることができる。これにより、記憶素子の磁気抵抗変化率を充分な大きさとすることも可能になる。
上述の本発明によれば、スピン注入効率を改善することにより、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することが可能になる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
これにより、メモリ全体の消費電力を低減することが可能になる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
また、本発明によれば、記録された情報を読み出す際に、高い出力を得て、容易に情報の読み出しを行うことが可能になる。
これにより、記憶素子を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
これにより、記憶素子を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
また、特に、中間層の下側に接する強磁性層に用いるＣｏＦｅＢを主成分とした材料において、ボロン（Ｂ）の含有量が１５〜３０原子％の範囲である構成としたときには、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができ、情報の記録や読み出しを安定して行うことができ、高温でも特性劣化が少ない記憶素子を構成することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
スピン注入により記憶層の磁化を反転させて情報の記録を行う場合に、スピン注入の効率、即ち電流による磁化反転の効率は、一般に、下記数１で示される（Journal of Magnetism and Magnetic Materials Volume 159, Issues 1-2,June 1996,Pages L1-L7参照）。
この式からわかるように、抵抗変化率が大きく、スピン分極率Ｐが大きいほど、磁化反転の効率が上昇して、書き込み電流を低減することが可能である。
前述した課題を解決するために、種々の検討を行った結果、トンネルバリアとなる絶縁層（バリア層）の材料としてＭｇＯを用いた場合に、さらにＭｇＯから成るバリア層の下に接する強磁性層にＣｏＦｅＢ等の非晶質磁性材料を用いることにより、前記文献に報告されている、結晶配向したＦｅを用いた場合と比較して、磁気抵抗変化率（ＭＲ比）を向上できることを見出した。
そこで、本発明では、記憶層に対して中間層を介して磁化固定層を設けた構成の記憶素子において、中間層をＭｇＯから成る絶縁層（トンネルバリアとなるトンネル絶縁層）により構成すると共に、中間層の下側に接する強磁性層の材料を、ＣｏＦｅＢを主成分とする磁性材料とする。
中間層を、ＭｇＯから成る絶縁層（トンネルバリアとなるトンネル絶縁層）により構成することにより、記憶素子の磁気抵抗変化率を大きくすることができる。
また、中間層（ＭｇＯ層）の下側に接する強磁性層の材料を、ＣｏＦｅＢを主成分とした磁性材料とすることにより、記憶素子の磁気抵抗変化率をさらに大きくすることができると共に、スピン注入の効率を高くすることができる。
これにより、記憶素子の磁気抵抗変化率を大きくすることによって、読み出し特性を向上して、読み出しエラーを低減することができる。また、スピン注入の効率を高めて、記憶層の磁化の向きを反転させるために必要な電流量を低減することが可能になる。
中間層を、ＭｇＯから成る絶縁層（トンネルバリアとなるトンネル絶縁層）により構成することにより、記憶素子の磁気抵抗変化率を大きくすることができる。
また、中間層（ＭｇＯ層）の下側に接する強磁性層の材料を、ＣｏＦｅＢを主成分とした磁性材料とすることにより、記憶素子の磁気抵抗変化率をさらに大きくすることができると共に、スピン注入の効率を高くすることができる。
これにより、記憶素子の磁気抵抗変化率を大きくすることによって、読み出し特性を向上して、読み出しエラーを低減することができる。また、スピン注入の効率を高めて、記憶層の磁化の向きを反転させるために必要な電流量を低減することが可能になる。
即ち、本発明に係る記憶素子は、基本的に、基板側（下層側）から、下地層／反強磁性層／磁化固定層／トンネル絶縁層（ＭｇＯ層）／記憶層／保護層（キャップ層）の積層膜、或いは、下地層／記憶層／トンネル絶縁層（ＭｇＯ層）／磁化固定層／保護層（キャップ層）の積層膜、のいずれかの積層膜から構成し、トンネル絶縁層（ＭｇＯ層）の下側に接する強磁性層（磁化固定層又は記憶層を構成する強磁性層のうち、トンネル絶縁層の下側に接する強磁性層）の材料を、ＣｏＦｅＢを主成分とした磁性材料とする。
磁化固定層は強磁性層のみ、あるいは反強磁性層と強磁性層との反強磁性結合を利用することにより、強磁性層の磁化の向きを固定した構成とする。
磁化固定層は、単層の強磁性層、或いは複数層の強磁性層により構成し、複数層の強磁性層を非磁性層を介して積層したいわゆる積層フェリ構造とすることも可能である。
磁化固定層は、単層の強磁性層、或いは複数層の強磁性層により構成し、複数層の強磁性層を非磁性層を介して積層したいわゆる積層フェリ構造とすることも可能である。
なお、記憶素子を構成する各層の材料としては、例えば、以下の材料が挙げられる。
反強磁性層として用いられる材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
非磁性層として用いられる材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。膜厚は材料によって変動するが、ほぼ０．４ｎｍ〜２．５ｎｍの範囲で使用する。
磁化固定層を構成する強磁性層の材料としては、ＣｏもしくはＣｏ−Ｆｅ系強磁性材料を用いて、そのＦｅ含有量を０〜２０％とするのがよい。Ｆｅ含有量が２０％をこえて多くなり過ぎると、高温の熱処理によって劣化しやすくなる。
反強磁性層として用いられる材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
非磁性層として用いられる材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。膜厚は材料によって変動するが、ほぼ０．４ｎｍ〜２．５ｎｍの範囲で使用する。
磁化固定層を構成する強磁性層の材料としては、ＣｏもしくはＣｏ−Ｆｅ系強磁性材料を用いて、そのＦｅ含有量を０〜２０％とするのがよい。Ｆｅ含有量が２０％をこえて多くなり過ぎると、高温の熱処理によって劣化しやすくなる。
ただし、反強磁性層（例えばＰｔＭｎ膜）に接していて、なおかつ磁化の向きが固定される強磁性層は、ボロンＢの含有量が１５％以上であるＣｏＦｅＢ層は好適でなく、ＣｏＦｅ層であることが望ましい。これは、ボロンＢの含有量が１５％以上であるＣｏＦｅＢ層を、反強磁性層に接する強磁性層に用いると、充分な反強磁性結合磁界が得られないため、この強磁性層の磁化の向きを安定して固定させることができなくなるためである。
また、この強磁性層のＣｏＦｅ層の組成は、鉄Ｆｅの含有量が２０原子％よりも少ないことが望ましい。これは、鉄Ｆｅの含有量を２０原子％よりも少なくすることにより、反強磁性層との反強磁性結合を充分な磁界強度とすることができるからである。
また、この強磁性層のＣｏＦｅ層の組成は、鉄Ｆｅの含有量が２０原子％よりも少ないことが望ましい。これは、鉄Ｆｅの含有量を２０原子％よりも少なくすることにより、反強磁性層との反強磁性結合を充分な磁界強度とすることができるからである。
また、複数層の強磁性層が非磁性層を介して積層された、いわゆる積層フェリ構造において、非磁性層（例えばＲｕ膜）の下側に接する強磁性層も、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢの積層膜で積層フェリ構造を構成した場合には、反強磁性結合が充分に得られなくなることから、ＣｏＦｅＢ層よりもＣｏＦｅ層が望ましい。
これらのことから、例えば、トンネルバリアとなる絶縁層と接する側をＣｏＦｅＢ層として、反強磁性層や積層フェリ構造の非磁性層と接する側はＣｏＦｅ層というように、ＣｏＦｅＢ／ＣｏＦｅの積層膜とすることもできる。
記憶層に用いる強磁性層の材料としては、Ｃｏ，Ｆｅ，Ｎｉを主成分とする強磁性材料を用いることができる。
飽和磁化量が少なくでき、なおかつ抵抗変化率が大きく、優れた軟磁気特性を有することから、ＣｏＦｅＢ等の組成の非晶質磁性材料を記憶層に用いることが望ましく、さらに望ましくは、ボロンＢの含有量が１０〜３０％であり、かつＣｏとＦｅとの組成比がＣｏ：Ｆｅ＝９：１〜５：５であることが好ましい。
これにより、飽和磁化量を低減し、なおかつ、大きな抵抗変化率を得ることができる。
飽和磁化量が少なくでき、なおかつ抵抗変化率が大きく、優れた軟磁気特性を有することから、ＣｏＦｅＢ等の組成の非晶質磁性材料を記憶層に用いることが望ましく、さらに望ましくは、ボロンＢの含有量が１０〜３０％であり、かつＣｏとＦｅとの組成比がＣｏ：Ｆｅ＝９：１〜５：５であることが好ましい。
これにより、飽和磁化量を低減し、なおかつ、大きな抵抗変化率を得ることができる。
中間層の材料としては、前述したように、酸化マグネシウム（ＭｇＯ）を用いて、ＭｇＯから成るトンネル絶縁層（バリア層）を構成する。
電流磁界による磁化反転方式を用いる場合は、５００〜２ｋΩμｍ２の範囲の面積抵抗値であることが望ましいが、スピン注入による磁化反転を行うためには、もっと面積抵抗値を小さくすることが望ましい。
例えば、ＡｌＯｘから成るバリア層を構成した記憶素子において、スピン注入による磁化反転を可能とするためには、およそ３〜８×１０６（Ａ／ｃｍ２）の電流密度を必要とする。
バリア層内のピンホール密度等の信頼性にもよるが、スピン注入による磁化反転が可能であり、かつ比較的低抵抗のバリア層の絶縁耐電圧は、およそ１Ｖ程度である。
従って、記憶素子の面積を仮に０．０６×０．１６７μｍ＝０．０１μｍ２であるとした場合に、３〜８×１０６（Ａ／ｃｍ２）の電流密度を得るためには、それぞれ３３．３〜１２．５(Ωμｍ２)よりも面積抵抗値が小さい必要がある。
なお、磁化反転に必要な電流密度が小さいほど、記憶素子の面積抵抗値が大きくてもよくなる。
従って、バリア層の面積抵抗値は、スピン注入に必要な電流密度を得る観点から、少なくとも３０Ωμｍ２以下であることが好ましく、１５Ωμｍ２以下であることがさらに好ましい。
例えば、ＡｌＯｘから成るバリア層を構成した記憶素子において、スピン注入による磁化反転を可能とするためには、およそ３〜８×１０６（Ａ／ｃｍ２）の電流密度を必要とする。
バリア層内のピンホール密度等の信頼性にもよるが、スピン注入による磁化反転が可能であり、かつ比較的低抵抗のバリア層の絶縁耐電圧は、およそ１Ｖ程度である。
従って、記憶素子の面積を仮に０．０６×０．１６７μｍ＝０．０１μｍ２であるとした場合に、３〜８×１０６（Ａ／ｃｍ２）の電流密度を得るためには、それぞれ３３．３〜１２．５(Ωμｍ２)よりも面積抵抗値が小さい必要がある。
なお、磁化反転に必要な電流密度が小さいほど、記憶素子の面積抵抗値が大きくてもよくなる。
従って、バリア層の面積抵抗値は、スピン注入に必要な電流密度を得る観点から、少なくとも３０Ωμｍ２以下であることが好ましく、１５Ωμｍ２以下であることがさらに好ましい。
これに対して、バリア層の材料にＭｇＯを用いた場合には、スピン注入の効率が向上して、電流密度が０．５〜４×１０６（Ａ／ｃｍ２）で済むので、上述の３０Ωμｍ２よりも高い面積抵抗値を有する場合でも磁化反転が可能になる。
なお、信頼性を確保する観点から、絶縁破壊電圧と磁化反転のためのバイアス電圧の間にはマージンが存在していた方が好ましいため、バリア層の材料にＭｇＯを用いた場合でも、３０Ωμｍ２以下であることが望ましい。
なお、信頼性を確保する観点から、絶縁破壊電圧と磁化反転のためのバイアス電圧の間にはマージンが存在していた方が好ましいため、バリア層の材料にＭｇＯを用いた場合でも、３０Ωμｍ２以下であることが望ましい。
本発明の記憶素子では、ＭｇＯから成るバリア層の下側に接する強磁性層の材料を、ＣｏＦｅＢを主成分とした磁性材料とする。
即ち、この強磁性層の材料として、ＣｏＦｅＢ、並びに、ＣｏとＦｅとＢとを主成分として有し、さらに例えば、磁性元素であるＮｉや、Ｂ，Ｓｉ，Ｚｒ，Ｎｂ，Ｃｕ，Ｔａ等の非磁性元素を添加したものを用いる。
これにより、前述したように、記憶素子のスピン注入の効率を高めることができると共に、記憶素子の磁気抵抗変化率を高めることができる。
即ち、この強磁性層の材料として、ＣｏＦｅＢ、並びに、ＣｏとＦｅとＢとを主成分として有し、さらに例えば、磁性元素であるＮｉや、Ｂ，Ｓｉ，Ｚｒ，Ｎｂ，Ｃｕ，Ｔａ等の非磁性元素を添加したものを用いる。
これにより、前述したように、記憶素子のスピン注入の効率を高めることができると共に、記憶素子の磁気抵抗変化率を高めることができる。
より好ましくは、このＭｇＯから成るバリア層の下側に接する強磁性層において、強磁性層の組成を、Ｂ（ボロン）の含有量が１５〜３０原子％の範囲内である構成とする。
Ｂ（ボロン）の含有量を上記範囲内とすることにより、記憶素子の磁気抵抗変化率を充分に大きくすることができる。また、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができる。
Ｂ（ボロン）の含有量を上記範囲内とすることにより、記憶素子の磁気抵抗変化率を充分に大きくすることができる。また、記憶素子に熱が加わったときの記憶素子の特性の劣化を抑制することができる。
一方、ＭｇＯから成るバリア層の上側に接する強磁性層においては、バリア層の下側に接する強磁性層と比較して、材料の範囲を広くすることができる。
即ち、前述した、磁化固定層を構成する強磁性層の材料や、記憶層を構成する強磁性層の材料を、使用することが可能である。
即ち、前述した、磁化固定層を構成する強磁性層の材料や、記憶層を構成する強磁性層の材料を、使用することが可能である。
より好ましくは、このＭｇＯから成るバリア層の上側に接する強磁性層において、特に、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の元素（磁性元素）とボロン（Ｂ）とを主成分とする磁性材料から成り、かつボロン（Ｂ）の含有量が１５〜３０原子％である構成とする。このように、バリア層の上側に接する強磁性層を磁性元素とボロンとを主成分とする材料として、ボロンの含有量を上記範囲内とすることにより、記憶素子の磁気抵抗変化率を高めることができる。
続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向（記憶素子３の積層方向）の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向（記憶素子３の積層方向）の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層１９を設けている。
磁化固定層１９の下に反強磁性層１２が設けられ、この反強磁性層１２により、磁化固定層１９の磁化の向きが固定される。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層１９を設けている。
磁化固定層１９の下に反強磁性層１２が設けられ、この反強磁性層１２により、磁化固定層１９の磁化の向きが固定される。
記憶層１７と磁化固定層１９との間には、トンネルバリアとなる絶縁層（バリア層）１６が設けられ、記憶層１７と絶縁層１６と磁化固定層１９とにより、トンネル磁気接合素子（ＭＴＪ素子）が構成されている。
そして、磁化固定層１９は、積層フェリ構造となっている。
具体的には、磁化固定層１９は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
磁化固定層１９の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、磁化固定層１９の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
なお、磁化固定層１９の２層の強磁性層１３，１５のうち、記憶層１７の側にある強磁性層１５は、その磁化Ｍ１５の向きが、記憶層１７に記録された情報を読み出す際に、記憶層１７の磁化Ｍ１の向きの基準となるので、参照層とも称される。
具体的には、磁化固定層１９は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
磁化固定層１９の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、磁化固定層１９の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
なお、磁化固定層１９の２層の強磁性層１３，１５のうち、記憶層１７の側にある強磁性層１５は、その磁化Ｍ１５の向きが、記憶層１７に記録された情報を読み出す際に、記憶層１７の磁化Ｍ１の向きの基準となるので、参照層とも称される。
また、反強磁性層１２の下には下地層１１が形成され、記憶素子３の最上層にキャップ層１８が形成されている。
記憶層１７の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、記憶層１７を構成してもよい。
そして、特に、記憶層１７をＣｏＦｅＢ層とした場合には、飽和磁化量を少なくすることができ、なおかつ抵抗変化率を大きくすることができるため、記憶層をＣｏＦｅＢ層とすることが望ましい。さらに望ましくは、ＣｏＦｅＢのボロンＢの含有量が１５〜３０％であり、かつＣｏとＦｅとの組成比がＣｏ：Ｆｅ＝９：１〜５：５であることが好ましい。
そして、特に、記憶層１７をＣｏＦｅＢ層とした場合には、飽和磁化量を少なくすることができ、なおかつ抵抗変化率を大きくすることができるため、記憶層をＣｏＦｅＢ層とすることが望ましい。さらに望ましくは、ＣｏＦｅＢのボロンＢの含有量が１５〜３０％であり、かつＣｏとＦｅとの組成比がＣｏ：Ｆｅ＝９：１〜５：５であることが好ましい。
磁化固定層１９の強磁性層１３，１５の材料としては、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料、例えばＣｏＦｅ合金を用いることが可能である。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることも可能である。
例えば、ＣｏＦｅ合金にボロンＢが２０〜３０原子％添加されたアモルファス（非晶質）のＣｏＦｅＢを用いることも可能である。
なお、これら磁化固定層１９の強磁性層１３，１５の材料は、記憶素子３の特性を良好にするために、それぞれ後述するように限定される。
例えば、ＣｏＦｅ合金にボロンＢが２０〜３０原子％添加されたアモルファス（非晶質）のＣｏＦｅＢを用いることも可能である。
なお、これら磁化固定層１９の強磁性層１３，１５の材料は、記憶素子３の特性を良好にするために、それぞれ後述するように限定される。
本実施の形態の記憶素子３では、トンネルバリアとなる絶縁層１６を、酸化マグネシウム（ＭｇＯ）層としている。
これにより、絶縁層１６を酸化アルミニウム層とした場合と比較して、記憶素子３の磁気抵抗変化率（ＭＲ比）を大きくすることができる。
これにより、絶縁層１６を酸化アルミニウム層とした場合と比較して、記憶素子３の磁気抵抗変化率（ＭＲ比）を大きくすることができる。
また、本実施の形態の記憶素子３では、特に、磁化固定層１９のトンネルバリアとなる絶縁層１６の下側に接する強磁性層（参照層）１５に、ＣｏＦｅＢ層を用いている。
これにより、スピン分極率を大きくして、スピン注入効率を向上することができるため、記憶層１７の磁化Ｍ１の向きを反転させるための電流をさらに低減することができる。
そして、特にＣｏＦｅＢ層のＢ含有率を１０〜３０％とすることにより、抵抗変化率を大きくして、かつ必要な耐熱性を確保することができる。
これにより、スピン分極率を大きくして、スピン注入効率を向上することができるため、記憶層１７の磁化Ｍ１の向きを反転させるための電流をさらに低減することができる。
そして、特にＣｏＦｅＢ層のＢ含有率を１０〜３０％とすることにより、抵抗変化率を大きくして、かつ必要な耐熱性を確保することができる。
ただし、反強磁性層１２に接する強磁性層１３には、ボロンＢの含有量が１５％以上のＣｏＦｅＢ層を用いることは望ましくなく、ＣｏＦｅ層を用いる方が望ましい。そして、より好ましくは、このＣｏＦｅ層のＦｅ含有量を、２０原子％よりも小さくする。
また、磁化固定層１９の積層フェリを構成する非磁性層１４の下の強磁性層１３には、ＣｏＦｅＢ層よりもＣｏＦｅ層を用いた方が望ましい。
これらのことから、例えば、トンネルバリアとなる絶縁層１６と接する側の磁性層をＣｏＦｅＢ層として、非磁性層１４側の磁性層はＣｏＦｅ層とした、ＣｏＦｅＢ／ＣｏＦｅの積層膜により強磁性層１５を構成してもよい。
磁化固定層１９の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．４ｎｍから２．５ｎｍの範囲で使用する。
反強磁性層１２の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
反強磁性層１２の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
本実施の形態の記憶素子３は、下地層１１からキャップ層１８までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態の記憶素子３の構成によれば、記憶層１７と磁化固定層１９との間の中間層が絶縁層１６であり、この絶縁層１６を酸化マグネシウム（ＭｇＯ）層としていることにより、絶縁層１６を酸化アルミニウム層とした場合と比較して、記憶素子３の磁気抵抗変化率（ＭＲ比）を大きくすることができる。
記憶素子３の磁気抵抗変化率を大きくすることができることにより、情報を読み出す際に高い出力を得て、読み出しエラーを低減することや、容易に情報の読み出しを行うことが可能になる。
これにより、記憶素子３を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子３に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
また、読み出しエラーを低減することができることから、記憶素子３の数を増やして、メモリの大容量化を図ることも可能になる。
記憶素子３の磁気抵抗変化率を大きくすることができることにより、情報を読み出す際に高い出力を得て、読み出しエラーを低減することや、容易に情報の読み出しを行うことが可能になる。
これにより、記憶素子３を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子３に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
また、読み出しエラーを低減することができることから、記憶素子３の数を増やして、メモリの大容量化を図ることも可能になる。
また、本実施の形態の記憶素子３の構成によれば、絶縁層１６のＭｇＯ層の下側に接する強磁性層１５にＣｏＦｅＢ層を用いていることにより、スピン分極率を大きくして、スピン注入効率を向上することができる。
これにより、記憶層１７の磁化Ｍ１の向きを反転させるための電流をさらに低減することができる。
即ち、記憶素子３に情報の記録を行うために必要な電流量を低減することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
これにより、記憶層１７の磁化Ｍ１の向きを反転させるための電流をさらに低減することができる。
即ち、記憶素子３に情報の記録を行うために必要な電流量を低減することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
そして、特に強磁性層（ＣｏＦｅＢ層）１５のＢ含有率を１０〜３０％とすることにより、記憶素子３の磁気抵抗変化率（ＭＲ比）を充分に大きくすることが可能になると共に、熱が加わったときの記憶素子３の特性の劣化を抑制することができるため、情報の記録や読み出しを安定して行うことができ、高温でも特性劣化が少ない記憶素子３を構成することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
次に、本発明の他の実施の形態として、メモリを構成する記憶素子の断面図を図３に示す。
この記憶素子３０は、図２に示した先の実施の形態の記憶素子３の構成に対して、下地層１１とキャップ層１８の間にある各層１２〜１７を、上下逆に積層した構成となっている。
即ち、記憶層１７がトンネルバリアとなる絶縁層１６の下に接して設けられている。
この記憶素子３０は、図２に示した先の実施の形態の記憶素子３の構成に対して、下地層１１とキャップ層１８の間にある各層１２〜１７を、上下逆に積層した構成となっている。
即ち、記憶層１７がトンネルバリアとなる絶縁層１６の下に接して設けられている。
本実施の形態の記憶素子３０では、特に、トンネルバリアとなる絶縁層１６の下に接する記憶層１７を、ＣｏＦｅＢ層により形成する。
また、より好ましくは、記憶層１７のＣｏＦｅＢ層の組成を、Ｂ含有量が１５〜３０原子％の範囲になるようにする。
その他の構成は、図２に示した記憶素子３と同様であるので、同一符号を付して重複説明を省略する。即ち、トンネルバリアとなる絶縁層１６には酸化マグネシウム（ＭｇＯ）層を用いる。
また、本実施の形態の記憶素子３０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
上述の本実施の形態の記憶素子３０の構成によれば、先の実施の形態の記憶素子１０と同様に、絶縁層１６を酸化マグネシウム（ＭｇＯ）層としていることにより、記憶素子３０の磁気抵抗変化率（ＭＲ比）を大きくすることができることから、情報を読み出す際に高い出力を得て、読み出しエラーを低減することや、容易に情報の読み出しを行うことが可能になる。
これにより、記憶素子３０を備えたメモリにおいて、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
また、読み出しエラーを低減することができることから、記憶素子３０の数を増やして、メモリの大容量化を図ることも可能になる。
これにより、記憶素子３０を備えたメモリにおいて、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
また、読み出しエラーを低減することができることから、記憶素子３０の数を増やして、メモリの大容量化を図ることも可能になる。
また、本実施の形態の記憶素子３０の構成によれば、絶縁層１６の下側に接する強磁性層である記憶層１７にＣｏＦｅＢ層を用いていることにより、先の実施の形態の記憶素子１０と同様に、スピン分極率を大きくして、スピン注入効率を向上することにより、記憶素子３０に情報の記録を行うために必要な電流量を低減することができ、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
そして、特に記憶層（ＣｏＦｅＢ層）１７のＢ含有率を１０〜３０％とすることにより、記憶素子３０の磁気抵抗変化率（ＭＲ比）を充分に大きくすることが可能になると共に、熱が加わったときの記憶素子３０の特性の劣化を抑制することができるため、情報の記録や読み出しを安定して行うことができ、高温でも特性劣化が少ない記憶素子３０を構成することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
これにより、耐熱性を有し、信頼性の高いメモリを実現することができる。
（実施例）
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図５に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図５に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
（膜構成１：サンプル１）
まず、厚さ０．５７５ｍｍのシリコン基板上に厚さ３００ｎｍの熱酸化膜を形成し、その上に下部電極層として、Ｔａ（３ｎｍ）／Ａｌ(６０ｎｍ)の積層膜を予め形成した後に、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、磁化固定層１９を構成する強磁性層１３を膜厚２ｎｍのＣｏ９０Ｆｅ１０膜（添え字は原子％）、積層フェリ構造の磁化固定層１９を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、磁化固定層１９を構成する強磁性層１５を膜厚２ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）、トンネル絶縁層となる絶縁層１６を膜厚１．６ｎｍの酸化マグネシウム（ＭｇＯ）膜、記憶層１７を膜厚３ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）、キャップ層１８を膜厚５ｎｍのＴａ膜と選定して、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１）として、記憶素子３を作製した。
膜構成１：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないＰｔＭｎの組成はＰｔ５０Ｍｎ５０（原子％）とした。
酸化マグネシウム膜から成る絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム膜から成る絶縁層１６は、ＭｇＯターゲットを用いて、ＲＦスパッタ法によって、直接酸化物を所定の膜厚分だけ堆積させた。
記憶素子３の各層を成膜した後に、磁場中熱処理炉で、所定の条件で熱処理（磁場中熱処理）を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理及び高温耐久熱処理を行った。
まず、厚さ０．５７５ｍｍのシリコン基板上に厚さ３００ｎｍの熱酸化膜を形成し、その上に下部電極層として、Ｔａ（３ｎｍ）／Ａｌ(６０ｎｍ)の積層膜を予め形成した後に、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、磁化固定層１９を構成する強磁性層１３を膜厚２ｎｍのＣｏ９０Ｆｅ１０膜（添え字は原子％）、積層フェリ構造の磁化固定層１９を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、磁化固定層１９を構成する強磁性層１５を膜厚２ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）、トンネル絶縁層となる絶縁層１６を膜厚１．６ｎｍの酸化マグネシウム（ＭｇＯ）膜、記憶層１７を膜厚３ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）、キャップ層１８を膜厚５ｎｍのＴａ膜と選定して、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１）として、記憶素子３を作製した。
膜構成１：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないＰｔＭｎの組成はＰｔ５０Ｍｎ５０（原子％）とした。
酸化マグネシウム膜から成る絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム膜から成る絶縁層１６は、ＭｇＯターゲットを用いて、ＲＦスパッタ法によって、直接酸化物を所定の膜厚分だけ堆積させた。
記憶素子３の各層を成膜した後に、磁場中熱処理炉で、所定の条件で熱処理（磁場中熱処理）を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理及び高温耐久熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、下部電極層のＡｌ層直上までエッチングした。このとき、記憶素子３のパターンは、１００ｎｍ×１５０ｎｍの楕円形状とした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、リフトオフにより記憶素子３の上面のコンタクトを形成した。
次に、Ｃｒ（２０ｎｍ）／Ｃｕ（１００ｎｍ）／Ａｕ（１００ｎｍ）の充分に抵抗が低い上部電極層を形成して、フォトリソグラフィを用いて上部電極となるビット線及び測定用のパッド部分を形成して、記憶素子の試料を作製し、サンプル１の試料とした。
その後、リフトオフにより記憶素子３の上面のコンタクトを形成した。
次に、Ｃｒ（２０ｎｍ）／Ｃｕ（１００ｎｍ）／Ａｕ（１００ｎｍ）の充分に抵抗が低い上部電極層を形成して、フォトリソグラフィを用いて上部電極となるビット線及び測定用のパッド部分を形成して、記憶素子の試料を作製し、サンプル１の試料とした。
（膜構成２：サンプル２）
記憶層１７としてＣｏ９０Ｆｅ１０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル２の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２）として、記憶素子を作製した。
膜構成２：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co90Fe10(3nm)/Ta(5nm)
記憶層１７としてＣｏ９０Ｆｅ１０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル２の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２）として、記憶素子を作製した。
膜構成２：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co90Fe10(3nm)/Ta(5nm)
（膜構成３：サンプル３）
図２に示した記憶素子３を作製する代わりに、図３に示した記憶素子３０を作製した。
具体的には、図３に示した記憶素子３０において、下地層１１を膜厚３ｎｍのＴａ膜、記憶層１７を膜厚３ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）、トンネル絶縁層となる絶縁層１６を膜厚０．８ｎｍの酸化マグネシウム膜、磁化固定層１９を構成する強磁性層１５を膜厚２ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）と膜厚１ｎｍのＣｏ９０Ｆｅ１０膜（添え字は原子％）との積層膜、積層フェリ構造の磁化固定層１９を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、磁化固定層１９を構成する強磁性層１３を膜厚２．５ｎｍのＣｏ９０Ｆｅ１０膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定して、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成３）として、記憶素子３０を作製して、サンプル３の試料とした。
膜構成３：
Ta(3nm)/Co48Fe32B20(3nm)/MgO(0.8nm)/Co48Fe32B20(2nm)/Co90Fe10(1nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
図２に示した記憶素子３を作製する代わりに、図３に示した記憶素子３０を作製した。
具体的には、図３に示した記憶素子３０において、下地層１１を膜厚３ｎｍのＴａ膜、記憶層１７を膜厚３ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）、トンネル絶縁層となる絶縁層１６を膜厚０．８ｎｍの酸化マグネシウム膜、磁化固定層１９を構成する強磁性層１５を膜厚２ｎｍのＣｏ４８Ｆｅ３２Ｂ２０膜（添え字は原子％）と膜厚１ｎｍのＣｏ９０Ｆｅ１０膜（添え字は原子％）との積層膜、積層フェリ構造の磁化固定層１９を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、磁化固定層１９を構成する強磁性層１３を膜厚２．５ｎｍのＣｏ９０Ｆｅ１０膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定して、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成３）として、記憶素子３０を作製して、サンプル３の試料とした。
膜構成３：
Ta(3nm)/Co48Fe32B20(3nm)/MgO(0.8nm)/Co48Fe32B20(2nm)/Co90Fe10(1nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
（膜構成４：サンプル４）
磁化固定層１９を構成する強磁性層１５として、膜厚２．５ｎｍのＣｏ９０Ｆｅ１０膜を形成し、その他の構成は膜構成３と同様にして、記憶素子３０を作製し、サンプル４の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成４）として、記憶素子を作製した。
膜構成４：
Ta(3nm)/Co48Fe32B20(3nm)/MgO(0.8nm)/Co90Fe10(2.5nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
磁化固定層１９を構成する強磁性層１５として、膜厚２．５ｎｍのＣｏ９０Ｆｅ１０膜を形成し、その他の構成は膜構成３と同様にして、記憶素子３０を作製し、サンプル４の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成４）として、記憶素子を作製した。
膜構成４：
Ta(3nm)/Co48Fe32B20(3nm)/MgO(0.8nm)/Co90Fe10(2.5nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
（膜構成５：サンプル５）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７として、Ｃｏ４２Ｆｅ２８Ｂ３０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル５の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成５）として、記憶素子を作製した。
膜構成５：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co42Fe28B30(2nm)/MgO(1.6nm)/Co42Fe28B30(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７として、Ｃｏ４２Ｆｅ２８Ｂ３０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル５の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成５）として、記憶素子を作製した。
膜構成５：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co42Fe28B30(2nm)/MgO(1.6nm)/Co42Fe28B30(3nm)/Ta(5nm)
（膜構成６：サンプル６）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７として、Ｃｏ５１Ｆｅ３４Ｂ１５膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル６の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成６）として、記憶素子を作製した。
膜構成６：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co51Fe34B15(2nm)/MgO(1.6nm)/Co51Fe34B15(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７として、Ｃｏ５１Ｆｅ３４Ｂ１５膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル６の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成６）として、記憶素子を作製した。
膜構成６：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co51Fe34B15(2nm)/MgO(1.6nm)/Co51Fe34B15(3nm)/Ta(5nm)
（膜構成７：サンプル７）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７として、Ｃｏ３２Ｆｅ３２Ｎｉ１６Ｂ２０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル７の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成７）として、記憶素子を作製した。
膜構成７：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co32Fe32Ni16B20(2nm)/MgO(1.6nm)/Co32Fe32Ni16B20(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７として、Ｃｏ３２Ｆｅ３２Ｎｉ１６Ｂ２０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル７の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成７）として、記憶素子を作製した。
膜構成７：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co32Fe32Ni16B20(2nm)/MgO(1.6nm)/Co32Fe32Ni16B20(3nm)/Ta(5nm)
（膜構成８：サンプル８）
記憶層１７として、Ｃｏ３２Ｆｅ３２Ｎｉ１６Ｂ２０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル８の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成８）として、記憶素子を作製した。
膜構成８：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co32Fe32Ni16B20(3nm)/Ta(5nm)
記憶層１７として、Ｃｏ３２Ｆｅ３２Ｎｉ１６Ｂ２０膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル８の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成８）として、記憶素子を作製した。
膜構成８：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co32Fe32Ni16B20(3nm)/Ta(5nm)
（膜構成９：サンプル９）
磁化固定層１９を構成する強磁性層１３として、Ｃｏ膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル９の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成９）として、記憶素子を作製した。
膜構成９：
Ta(3nm)/PtMn(30nm)/Co(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/ Ta(5nm)
磁化固定層１９を構成する強磁性層１３として、Ｃｏ膜を形成し、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル９の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成９）として、記憶素子を作製した。
膜構成９：
Ta(3nm)/PtMn(30nm)/Co(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/ Ta(5nm)
（膜構成１０：サンプル１０）
絶縁層１６のＭｇＯ膜の膜厚を０．８ｎｍとして、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１０の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１０）として、記憶素子を作製した。
膜構成１０：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(0.8nm)/Co48Fe32B20(3nm)/Ta(5nm)
絶縁層１６のＭｇＯ膜の膜厚を０．８ｎｍとして、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１０の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１０）として、記憶素子を作製した。
膜構成１０：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(0.8nm)/Co48Fe32B20(3nm)/Ta(5nm)
（膜構成１１：サンプル１１）
強磁性層（参照層）１５をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１１の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１１）として、記憶素子を作製した。
膜構成１１：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/Ta(5nm)
強磁性層（参照層）１５をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１１の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１１）として、記憶素子を作製した。
膜構成１１：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/Ta(5nm)
（膜構成１２：サンプル１２）
強磁性層（参照層）１５及び記憶層１７をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１２の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１２）として、記憶素子を作製した。
膜構成１２：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1.6nm)/Co90Fe10(3nm)/Ta(5nm)
強磁性層（参照層）１５及び記憶層１７をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１２の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１２）として、記憶素子を作製した。
膜構成１２：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co90Fe10(2nm)/MgO(1.6nm)/Co90Fe10(3nm)/Ta(5nm)
（膜構成１３：サンプル１３）
記憶層１７をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成３と同様にして、記憶素子３０を作製し、サンプル１３の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１３）として、記憶素子を作製した。
膜構成１３：
Ta(3nm)/Co90Fe10(3nm)/MgO(0.8nm)/Co48Fe32B20(2nm)/Co90Fe10(1nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
記憶層１７をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成３と同様にして、記憶素子３０を作製し、サンプル１３の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１３）として、記憶素子を作製した。
膜構成１３：
Ta(3nm)/Co90Fe10(3nm)/MgO(0.8nm)/Co48Fe32B20(2nm)/Co90Fe10(1nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
（膜構成１４：サンプル１４）
記憶層１７及び磁化固定層１９の強磁性層（参照層）１５をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成４と同様にして、記憶素子３０を作製し、サンプル１４の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１４）として、記憶素子を作製した。
膜構成１４：
Ta(3nm)/Co90Fe10(3nm)/MgO(0.8nm)/Co90Fe10(2.5nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
記憶層１７及び磁化固定層１９の強磁性層（参照層）１５をＣｏ９０Ｆｅ１０膜として、その他の構成は膜構成４と同様にして、記憶素子３０を作製し、サンプル１４の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１４）として、記憶素子を作製した。
膜構成１４：
Ta(3nm)/Co90Fe10(3nm)/MgO(0.8nm)/Co90Fe10(2.5nm)/Ru(0.8nm)/Co90Fe10(2.5nm)/PtMn(30nm)/Ta(5nm)
（膜構成１５：サンプル１５）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＢ膜の組成をＣｏ３９Ｆｅ２６Ｂ３５（添え字は原子％）として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１５の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１５）として、記憶素子を作製した。
膜構成１５：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co39Fe26B35(2nm)/MgO(1.6nm)/Co39Fe26B35(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＢ膜の組成をＣｏ３９Ｆｅ２６Ｂ３５（添え字は原子％）として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１５の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１５）として、記憶素子を作製した。
膜構成１５：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co39Fe26B35(2nm)/MgO(1.6nm)/Co39Fe26B35(3nm)/Ta(5nm)
（膜構成１６：サンプル１６）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＢ膜の組成をＣｏ５４Ｆｅ３６Ｂ１０（添え字は原子％）として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１６の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１６）として、記憶素子を作製した。
膜構成１６：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co54Fe36B10(2nm)/MgO(1.6nm)/Co54Fe36B10(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＢ膜の組成をＣｏ５４Ｆｅ３６Ｂ１０（添え字は原子％）として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１６の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１６）として、記憶素子を作製した。
膜構成１６：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co54Fe36B10(2nm)/MgO(1.6nm)/Co54Fe36B10(3nm)/Ta(5nm)
（膜構成１７：サンプル１７）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＮｉＢ膜の組成をＣｏ３６Ｆｅ３６Ｎｉ１８Ｂ１０（添え字は原子％）として、その他の構成は膜構成７と同様にして、記憶素子３を作製し、サンプル１７の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１７）として、記憶素子を作製した。
膜構成１７：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co36Fe36Ni18B10(2nm)/MgO(1.6nm)/Co36Fe36Ni18B10(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＮｉＢ膜の組成をＣｏ３６Ｆｅ３６Ｎｉ１８Ｂ１０（添え字は原子％）として、その他の構成は膜構成７と同様にして、記憶素子３を作製し、サンプル１７の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１７）として、記憶素子を作製した。
膜構成１７：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co36Fe36Ni18B10(2nm)/MgO(1.6nm)/Co36Fe36Ni18B10(3nm)/Ta(5nm)
（膜構成１８：サンプル１８）
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＮｉＢ膜の組成をＣｏ２６Ｆｅ２６Ｎｉ１３Ｂ３５（添え字は原子％）として、その他の構成は膜構成７と同様にして、記憶素子３を作製し、サンプル１８の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１８）として、記憶素子を作製した。
膜構成１８：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co26Fe26Ni13B35(2nm)/MgO(1.6nm)/Co26Fe26Ni13B35(3nm)/Ta(5nm)
磁化固定層１９の強磁性層（参照層）１５及び記憶層１７のＣｏＦｅＮｉＢ膜の組成をＣｏ２６Ｆｅ２６Ｎｉ１３Ｂ３５（添え字は原子％）として、その他の構成は膜構成７と同様にして、記憶素子３を作製し、サンプル１８の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１８）として、記憶素子を作製した。
膜構成１８：
Ta(3nm)/PtMn(30nm)/Co90Fe10(2nm)/Ru(0.8nm)/Co26Fe26Ni13B35(2nm)/MgO(1.6nm)/Co26Fe26Ni13B35(3nm)/Ta(5nm)
（膜構成１９：サンプル１９）
磁化固定層１９の強磁性層１３のＣｏＦｅ膜の組成をＣｏ８０Ｆｅ２０（添え字は原子％）として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１９の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１９）として、記憶素子を作製した。
膜構成１９：
Ta(3nm)/PtMn(30nm)/Co80Fe20(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/Ta(5nm)
磁化固定層１９の強磁性層１３のＣｏＦｅ膜の組成をＣｏ８０Ｆｅ２０（添え字は原子％）として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル１９の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１９）として、記憶素子を作製した。
膜構成１９：
Ta(3nm)/PtMn(30nm)/Co80Fe20(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/MgO(1.6nm)/Co48Fe32B20(3nm)/Ta(5nm)
（膜構成２０：サンプル２０）
トンネル絶縁層１６を酸化アルミニウム膜として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル２０の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２０）として、記憶素子を作製した。
Ta(3nm)/PtMn(30nm)/Co80Fe20(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/Al(0.5nm)-Ox/Co48Fe32B20(3nm)/Ta(5nm)
トンネル絶縁層１６の酸化アルミニウム膜は、ＤＣマグネトロンスパッタ法によって金属Ａｌ膜を膜厚０．５ｎｍで成膜した後に、１０Ｔｏｒｒの圧力の酸素に６００秒間曝して酸化させることによって、酸化アルミニウム膜を形成した。酸化アルミニウム膜を形成した後に、再び１×１０−７〜１×１０−８Ｔｏｒｒの高真空に排気して、それに続く各層の成膜を行った。
トンネル絶縁層１６を酸化アルミニウム膜として、その他の構成は膜構成１と同様にして、記憶素子３を作製し、サンプル２０の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２０）として、記憶素子を作製した。
Ta(3nm)/PtMn(30nm)/Co80Fe20(2nm)/Ru(0.8nm)/Co48Fe32B20(2nm)/Al(0.5nm)-Ox/Co48Fe32B20(3nm)/Ta(5nm)
トンネル絶縁層１６の酸化アルミニウム膜は、ＤＣマグネトロンスパッタ法によって金属Ａｌ膜を膜厚０．５ｎｍで成膜した後に、１０Ｔｏｒｒの圧力の酸素に６００秒間曝して酸化させることによって、酸化アルミニウム膜を形成した。酸化アルミニウム膜を形成した後に、再び１×１０−７〜１×１０−８Ｔｏｒｒの高真空に排気して、それに続く各層の成膜を行った。
上述の各サンプルの記憶素子に対して、特性の評価を行った。
なお、測定に先立ち、記憶素子に対して、外部から磁界を与えることができるように構成した。
なお、測定に先立ち、記憶素子に対して、外部から磁界を与えることができるように構成した。
＜実験１＞
まず、図２に示した記憶素子３の構成において、トンネルバリアとなる絶縁層１６の下に接している、磁化固定層１９を構成する強磁性層（参照層）１５の材料による特性の違いを調べた。
本発明の実施例であるサンプル１及びサンプル２と、比較例であるサンプル１１及びサンプル１２とについて、磁場中熱処理の条件を３００℃・２時間として各サンプルの試料を作製した。
まず、図２に示した記憶素子３の構成において、トンネルバリアとなる絶縁層１６の下に接している、磁化固定層１９を構成する強磁性層（参照層）１５の材料による特性の違いを調べた。
本発明の実施例であるサンプル１及びサンプル２と、比較例であるサンプル１１及びサンプル１２とについて、磁場中熱処理の条件を３００℃・２時間として各サンプルの試料を作製した。
そして、これら各試料について、以下のようにして、面積抵抗値及び抵抗変化率を測定した。
ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節し、外部磁界により記憶層の磁化の向きを反転させて、記憶素子全体の面積抵抗値を測定し、抵抗−外部磁界の関係を調べた。
その後、抵抗が高い状態での抵抗値（高抵抗）と、抵抗が低い状態での抵抗値（低抵抗）とから、（高抵抗−低抵抗）／低抵抗の式により、抵抗変化率を算出した。
ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節し、外部磁界により記憶層の磁化の向きを反転させて、記憶素子全体の面積抵抗値を測定し、抵抗−外部磁界の関係を調べた。
その後、抵抗が高い状態での抵抗値（高抵抗）と、抵抗が低い状態での抵抗値（低抵抗）とから、（高抵抗−低抵抗）／低抵抗の式により、抵抗変化率を算出した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を表１に示す。表１の各測定値は、それぞれのサンプルのウエハ上に作製された２００個の記憶素子を測定した値の平均値である。
本発明の実施例であるサンプル１では、ＭｇＯから成るバリア層の下側及び上側にそれぞれＣｏＦｅＢ層（ＣｏＦｅＢ膜）が接している。また、本発明の実施例であるサンプル２では、ＭｇＯから成るバリア層の下側のみにＣｏＦｅＢ層（ＣｏＦｅＢ膜）が接していて、バリア層の上側にはＣｏＦｅ層（ＣｏＦｅ膜）が接している。
一方、比較例であるサンプル１１では、ＭｇＯから成るバリア層の下側にＣｏＦｅ層（ＣｏＦｅ膜）が接していて、バリア層の上側にはＣｏＦｅＢ膜が接している。また、比較例であるサンプル１２では、バリア層の下側及び上側にそれぞれ結晶質のＣｏＦｅ層（ＣｏＦｅ膜）が接している。
一方、比較例であるサンプル１１では、ＭｇＯから成るバリア層の下側にＣｏＦｅ層（ＣｏＦｅ膜）が接していて、バリア層の上側にはＣｏＦｅＢ膜が接している。また、比較例であるサンプル１２では、バリア層の下側及び上側にそれぞれ結晶質のＣｏＦｅ層（ＣｏＦｅ膜）が接している。
表１の結果に示すように、ＭｇＯから成るバリア層の下側に接している強磁性層をＣｏＦｅＢ層としている、サンプル１及びサンプル２では、各々１５５．１％及び１３５．６％と高い抵抗変化率が観測されている。
一方、ＭｇＯから成るバリア層の下側に接している強磁性層をＣｏＦｅ層としている、サンプル１１及びサンプル１２では、各々３％程度の抵抗変化率しか得られない。さらに、ＭｇＯから成るバリア層の形成条件がサンプル１と同じであるにもかかわらず、面積抵抗値が大きく増大している。
これらのことから、酸化マグネシウムから成るバリア層の下層に磁化固定層を形成した、いわゆるボトムピン型のトンネル接合素子において、高い抵抗変化率を得るには、バリア層の下にＣｏＦｅＢ層が接するように形成することが、必要であることがわかる。
一方、ＭｇＯから成るバリア層の下側に接している強磁性層をＣｏＦｅ層としている、サンプル１１及びサンプル１２では、各々３％程度の抵抗変化率しか得られない。さらに、ＭｇＯから成るバリア層の形成条件がサンプル１と同じであるにもかかわらず、面積抵抗値が大きく増大している。
これらのことから、酸化マグネシウムから成るバリア層の下層に磁化固定層を形成した、いわゆるボトムピン型のトンネル接合素子において、高い抵抗変化率を得るには、バリア層の下にＣｏＦｅＢ層が接するように形成することが、必要であることがわかる。
なお、表１の結果から、バリア層の上に接する強磁性層（図１の記憶素子１０では記憶層１７）は、サンプル１のようにＣｏＦｅＢ層としても、サンプル２のようにＣｏＦｅ層としても、どちらでも構わないことがわかる。
即ち、少なくとも、酸化マグネシウムから成るバリア層の下側に接する強磁性層をＣｏＦｅＢ層としていればよい。
即ち、少なくとも、酸化マグネシウムから成るバリア層の下側に接する強磁性層をＣｏＦｅＢ層としていればよい。
このように、酸化マグネシウムから成るバリア層の下側に接するようにＣｏＦｅＢ層を形成することにより、抵抗変化率が向上する原因は、必ずしも明らかではない。
そこで、透過型電子顕微鏡（ＴＥＭ）による観察を行った。その結果、ＭｇＯ層とその下のＣｏＦｅＢ層とが、強く結晶配向していることが明らかになった。また、その一方で、ＭｇＯ層は成膜直後でも結晶層を有している、という特徴がある。
従って、おそらくは、成膜直後は非晶質であったＣｏＦｅＢ層が、成膜後に熱処理を行うことにより、ＭｇＯ層の結晶方位の影響を大きく受けて結晶化することにより、ＭｇＯ層の結晶方位に沿って自己整合的に結晶化するので、良好な配向が得られるものと考えられる。
そこで、透過型電子顕微鏡（ＴＥＭ）による観察を行った。その結果、ＭｇＯ層とその下のＣｏＦｅＢ層とが、強く結晶配向していることが明らかになった。また、その一方で、ＭｇＯ層は成膜直後でも結晶層を有している、という特徴がある。
従って、おそらくは、成膜直後は非晶質であったＣｏＦｅＢ層が、成膜後に熱処理を行うことにより、ＭｇＯ層の結晶方位の影響を大きく受けて結晶化することにより、ＭｇＯ層の結晶方位に沿って自己整合的に結晶化するので、良好な配向が得られるものと考えられる。
＜実験２＞
次に、トンネルバリアとなる絶縁層（バリア層）１６の上層に磁化固定層１９を形成した、図３に示した記憶素子３０の構成において、絶縁層（バリア層）１６の下に接している強磁性層の材料、即ち記憶層１７の材料による特性の違いを調べた。
本発明の実施例であるサンプル３及びサンプル４と、比較例であるサンプル１３及びサンプル１４とについて、実験１と同様の磁場中熱処理を行った各サンプルの試料を作製した。
そして、これら各試料について、前述した測定方法により、面積抵抗値及び抵抗変化率を測定した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を表２に示す。表２の各測定値は、それぞれのサンプルのウエハ上に作製された２００個の記憶素子を測定した値の平均値である。
次に、トンネルバリアとなる絶縁層（バリア層）１６の上層に磁化固定層１９を形成した、図３に示した記憶素子３０の構成において、絶縁層（バリア層）１６の下に接している強磁性層の材料、即ち記憶層１７の材料による特性の違いを調べた。
本発明の実施例であるサンプル３及びサンプル４と、比較例であるサンプル１３及びサンプル１４とについて、実験１と同様の磁場中熱処理を行った各サンプルの試料を作製した。
そして、これら各試料について、前述した測定方法により、面積抵抗値及び抵抗変化率を測定した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を表２に示す。表２の各測定値は、それぞれのサンプルのウエハ上に作製された２００個の記憶素子を測定した値の平均値である。
本発明の実施例であるサンプル３では、ＭｇＯから成るバリア層の下側及び上側にそれぞれＣｏＦｅＢ層（ＣｏＦｅＢ膜）が接している。また、本発明の実施例であるサンプル４では、ＭｇＯから成るバリア層の下側のみにＣｏＦｅＢ層（ＣｏＦｅＢ膜）が接していて、バリア層の上側にはＣｏＦｅ層（ＣｏＦｅ膜）が接している。
一方、比較例であるサンプル１３では、ＭｇＯから成るバリア層の下側にＣｏＦｅ層（ＣｏＦｅ膜）が接していて、バリア層の上側にはＣｏＦｅＢ膜が接している。また、比較例であるサンプル１４では、バリア層の下側及び上側にそれぞれ結晶質のＣｏＦｅ層（ＣｏＦｅ膜）が接している。
一方、比較例であるサンプル１３では、ＭｇＯから成るバリア層の下側にＣｏＦｅ層（ＣｏＦｅ膜）が接していて、バリア層の上側にはＣｏＦｅＢ膜が接している。また、比較例であるサンプル１４では、バリア層の下側及び上側にそれぞれ結晶質のＣｏＦｅ層（ＣｏＦｅ膜）が接している。
表２の結果に示すように、ＭｇＯから成るバリア層の下側に接している強磁性層をＣｏＦｅＢ層としている、サンプル３及びサンプル４では、各々１３５．１％及び６５．６％と高い抵抗変化率が観測されている。
一方、ＭｇＯから成るバリア層の下側に接している強磁性層をＣｏＦｅ層としている、サンプル１３及びサンプル１４では、各々３％程度の抵抗変化率しか得られない。さらに、ＭｇＯから成るバリア層の形成条件がサンプル３と同じであるにもかかわらず、面積抵抗値が大きく増大している。
これらのことから、酸化マグネシウムから成るバリア層の上層に磁化固定層を形成した、いわゆるトップピン型のトンネル接合素子においても、高い抵抗変化率を得るには、バリア層の下にＣｏＦｅＢ層が接するように形成することが、必要であることがわかる。
一方、ＭｇＯから成るバリア層の下側に接している強磁性層をＣｏＦｅ層としている、サンプル１３及びサンプル１４では、各々３％程度の抵抗変化率しか得られない。さらに、ＭｇＯから成るバリア層の形成条件がサンプル３と同じであるにもかかわらず、面積抵抗値が大きく増大している。
これらのことから、酸化マグネシウムから成るバリア層の上層に磁化固定層を形成した、いわゆるトップピン型のトンネル接合素子においても、高い抵抗変化率を得るには、バリア層の下にＣｏＦｅＢ層が接するように形成することが、必要であることがわかる。
なお、サンプル３及びサンプル４は、バリア層の膜厚が０．８ｎｍであり、サンプル１及びサンプル２のバリア層の膜厚（１．６ｎｍ）よりも薄いため、面積抵抗値も小さい値になっている。
＜実験３＞
次に、本発明においてバリア層の下側に接して形成するＣｏＦｅＢ層において、特に良好な特性が得られる、ＣｏＦｅＢの組成の範囲について調べた。
具体的には、サンプル１、サンプル５、サンプル６、サンプル１５、サンプル１６の各サンプルについて、磁場中熱処理の条件を、２６０℃・２時間とした試料と、３００℃・２時間とした試料とを、それぞれ作製した。
そして、これら各試料について、前述した測定方法により、面積抵抗値及び抵抗変化率を測定した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を、ＣｏＦｅＢ層の組成比と合わせて、表３に示す。表３の各測定値は、それぞれのサンプルのウエハ上に作製された２００個の記憶素子を測定した値の平均値である。なお、面積抵抗値は、磁場中熱処理の温度が２６０℃でも３００℃でも大きな差は見られないが、表３では３００℃・２時間の磁場中熱処理を行った試料の面積抵抗値の測定値を示している。
次に、本発明においてバリア層の下側に接して形成するＣｏＦｅＢ層において、特に良好な特性が得られる、ＣｏＦｅＢの組成の範囲について調べた。
具体的には、サンプル１、サンプル５、サンプル６、サンプル１５、サンプル１６の各サンプルについて、磁場中熱処理の条件を、２６０℃・２時間とした試料と、３００℃・２時間とした試料とを、それぞれ作製した。
そして、これら各試料について、前述した測定方法により、面積抵抗値及び抵抗変化率を測定した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を、ＣｏＦｅＢ層の組成比と合わせて、表３に示す。表３の各測定値は、それぞれのサンプルのウエハ上に作製された２００個の記憶素子を測定した値の平均値である。なお、面積抵抗値は、磁場中熱処理の温度が２６０℃でも３００℃でも大きな差は見られないが、表３では３００℃・２時間の磁場中熱処理を行った試料の面積抵抗値の測定値を示している。
表３の結果に示すように、サンプル１、サンプル５、サンプル６については、それぞれ充分に良好な抵抗変化率を示している。
これに対して、Ｂの含有量が３５原子％と多いサンプル１５では、２６０℃と３００℃それぞれの熱処理条件において抵抗変化率が低くなっている。
また、Ｂの含有量が１０原子％と少ないサンプル１６では、２６０℃の熱処理条件では良好な抵抗変化率を示しているものの、３００℃の熱処理条件では抵抗変化率が大きく低下している。
従って、バリア層の下に接するＣｏＦｅＢ層の組成を、Ｂの含有量が１５原子％〜３０原子％の範囲にあるように設定することが望ましい。
これに対して、Ｂの含有量が３５原子％と多いサンプル１５では、２６０℃と３００℃それぞれの熱処理条件において抵抗変化率が低くなっている。
また、Ｂの含有量が１０原子％と少ないサンプル１６では、２６０℃の熱処理条件では良好な抵抗変化率を示しているものの、３００℃の熱処理条件では抵抗変化率が大きく低下している。
従って、バリア層の下に接するＣｏＦｅＢ層の組成を、Ｂの含有量が１５原子％〜３０原子％の範囲にあるように設定することが望ましい。
なお、必ずしも、ここで示している本発明の実施例のサンプル１、サンプル５、サンプル６のように、ＭｇＯから成るバリア層の上側と下側にそれぞれ接するＣｏＦｅＢ層の組成を同一にしなくても構わない。
即ち、ＭｇＯから成るバリア層の上側に接するＣｏＦｅＢ層と下側に接するＣｏＦｅＢ層の組成が異なっていてもよく、それぞれのＣｏＦｅＢ層において、Ｂの含有量が１５原子％〜３０原子％の範囲にあればよい。
即ち、ＭｇＯから成るバリア層の上側に接するＣｏＦｅＢ層と下側に接するＣｏＦｅＢ層の組成が異なっていてもよく、それぞれのＣｏＦｅＢ層において、Ｂの含有量が１５原子％〜３０原子％の範囲にあればよい。
＜実験４＞
次に、ＭｇＯから成るバリア層１６を挟む強磁性層に、Ｃｏ，Ｆｅ，Ｂ以外にＮｉが含まれているＣｏＦｅＮｉＢを用いた場合において、特に良好な特性が得られるＣｏＦｅＮｉＢの組成の範囲について調べた。
具体的には、サンプル７、サンプル８、サンプル１７、サンプル１８の各サンプルについて、実験３と同様に、磁場中熱処理の条件を２６０℃・２時間とした試料及び３００℃・２時間とした試料を作製した。
そして、これら各試料について、前述した測定方法により、面積抵抗値及び抵抗変化率を測定した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を、ＣｏＦｅＮｉＢ層の組成比（Ｎｉ含有量及びＢ含有量）と合わせて、表４に示す。なお、面積抵抗値は、磁場中熱処理の温度が２６０℃でも３００℃でも大きな差は見られないが、表４では３００℃・２時間の磁場中熱処理を行った試料の面積抵抗値の測定値を示している。
次に、ＭｇＯから成るバリア層１６を挟む強磁性層に、Ｃｏ，Ｆｅ，Ｂ以外にＮｉが含まれているＣｏＦｅＮｉＢを用いた場合において、特に良好な特性が得られるＣｏＦｅＮｉＢの組成の範囲について調べた。
具体的には、サンプル７、サンプル８、サンプル１７、サンプル１８の各サンプルについて、実験３と同様に、磁場中熱処理の条件を２６０℃・２時間とした試料及び３００℃・２時間とした試料を作製した。
そして、これら各試料について、前述した測定方法により、面積抵抗値及び抵抗変化率を測定した。
測定結果として、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を、ＣｏＦｅＮｉＢ層の組成比（Ｎｉ含有量及びＢ含有量）と合わせて、表４に示す。なお、面積抵抗値は、磁場中熱処理の温度が２６０℃でも３００℃でも大きな差は見られないが、表４では３００℃・２時間の磁場中熱処理を行った試料の面積抵抗値の測定値を示している。
サンプル７、サンプル１７、サンプル１８においては、表４の組成比に示すように、Ｃｏ，Ｆｅ，Ｎｉの強磁性元素のうちでＮｉの含有量が略一定になるように調整していて、Ｂの含有量を変化させている。
表４の結果に示すように、これらのサンプルのうち、Ｂの含有量が２０％であるサンプル７の抵抗変化率が最も良好であり、Ｎｉを非晶質磁性層に用いる場合においても、実験３の結果と同様に、Ｂ量が１５原子％〜３０原子％の範囲にあることが望ましいことがわかる。
表４の結果に示すように、これらのサンプルのうち、Ｂの含有量が２０％であるサンプル７の抵抗変化率が最も良好であり、Ｎｉを非晶質磁性層に用いる場合においても、実験３の結果と同様に、Ｂ量が１５原子％〜３０原子％の範囲にあることが望ましいことがわかる。
また、サンプル８では、ＭｇＯから成るバリア層の下側にＣｏＦｅＢ層が接しており、バリア層の上側にＣｏＦｅＮｉＢ層（ＣｏＦｅＮｉＢ膜）が接しているが、同様に優れた抵抗変化率が得られている。
このように、Ｂ含有量が１５原子％〜３０原子％である範囲内であれば、バリア層の下側に接する強磁性層とバリア層の上側に接する強磁性層とにおいて、組成が異なっていてもよい。
このように、Ｂ含有量が１５原子％〜３０原子％である範囲内であれば、バリア層の下側に接する強磁性層とバリア層の上側に接する強磁性層とにおいて、組成が異なっていてもよい。
従って、ＭｇＯから成るバリア層の下側に接する強磁性層は、ＣｏＦｅＢ層に限定されるものではなく、この強磁性層の材料に、ＣｏＦｅＮｉＢを使用することも可能であることがわかる。
さらに、この結果から類推できるような、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の磁性元素を含み、Ｂ，Ｓｉ，Ｚｒ，Ｎｂ，Ｃｕ，Ｔａ等の公知の非磁性添加物を添加している磁性材料を用いることも可能である。
さらに、この結果から類推できるような、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の磁性元素を含み、Ｂ，Ｓｉ，Ｚｒ，Ｎｂ，Ｃｕ，Ｔａ等の公知の非磁性添加物を添加している磁性材料を用いることも可能である。
また、実験４で用いたボトムピン型の構造のみならず、トップピン型の構造においても、同様に、ＭｇＯから成るバリア層の下側に接する強磁性層（図３の記憶素子３０では記憶層１７）の材料として、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の磁性元素を含み、Ｂ，Ｓｉ，Ｚｒ，Ｎｂ，Ｃｕ，Ｔａ等の公知の非磁性添加物を添加している磁性材料を用いることも可能である。
＜実験５＞
次に、反強磁性層による反強磁性結合を用いて磁化固定層の磁化の向きを固定する場合に、磁化固定層を構成する強磁性層のうち、反強磁性層側にある強磁性層の組成と、記憶素子の特性との関係を調べた。
具体的には、サンプル１、サンプル９、サンプル１９の各サンプルについて、実験１と同様にして、磁場中熱処理の条件を３００℃・２時間とした試料を作製した。
そして、これら各試料について、前述した測定方法により抵抗変化率を測定すると共に、ピン磁界強度Ｈｐｉｎ、即ち反強磁性層によって磁化固定層に対して加わる磁界の強度を測定した。
測定結果として、各サンプルの記憶素子の抵抗変化率とピン磁界強度Ｈｐｉｎとを、磁化固定層１９のうちの反強磁性層１２側の強磁性層１３の材料組成と合わせて、表５に示す。
次に、反強磁性層による反強磁性結合を用いて磁化固定層の磁化の向きを固定する場合に、磁化固定層を構成する強磁性層のうち、反強磁性層側にある強磁性層の組成と、記憶素子の特性との関係を調べた。
具体的には、サンプル１、サンプル９、サンプル１９の各サンプルについて、実験１と同様にして、磁場中熱処理の条件を３００℃・２時間とした試料を作製した。
そして、これら各試料について、前述した測定方法により抵抗変化率を測定すると共に、ピン磁界強度Ｈｐｉｎ、即ち反強磁性層によって磁化固定層に対して加わる磁界の強度を測定した。
測定結果として、各サンプルの記憶素子の抵抗変化率とピン磁界強度Ｈｐｉｎとを、磁化固定層１９のうちの反強磁性層１２側の強磁性層１３の材料組成と合わせて、表５に示す。
表５の結果に示すように、強磁性層１３の材料組成のＦｅ含有量が１０原子％以下であるサンプル１及びサンプル９では、３００℃・２時間の熱処理を行っても充分なピン磁界強度が得られている。
これに対して、強磁性層１３のＦｅ含有量が２０原子％であるサンプル１５では、３００℃・２時間の熱処理によって、ピン磁界強度が９５０（Ｏｅ）まで減少している。また、ピン磁界強度の減少によると思われる原因によって、抵抗変化率もサンプル１やサンプル９よりも低くなっている。
従って、磁化固定層のうちの反強磁性層側の強磁性層は、Ｆｅ含有量が２０％よりも少ないことが望ましく、より好ましくは１０％以下であることが望ましい。
これに対して、強磁性層１３のＦｅ含有量が２０原子％であるサンプル１５では、３００℃・２時間の熱処理によって、ピン磁界強度が９５０（Ｏｅ）まで減少している。また、ピン磁界強度の減少によると思われる原因によって、抵抗変化率もサンプル１やサンプル９よりも低くなっている。
従って、磁化固定層のうちの反強磁性層側の強磁性層は、Ｆｅ含有量が２０％よりも少ないことが望ましく、より好ましくは１０％以下であることが望ましい。
＜実験６＞
次に、バリア層の材料と、反転電流との関係を調べた。
本発明の実施例であるサンプル１０と、比較例であるサンプル２０とについて、磁場中熱処理の条件を３００℃・２時間として、実験１と同様にして、各サンプルの試料を作製した。
サンプル１０の試料について、前述した測定方法により面積抵抗値及び抵抗変化率を測定したところ、ＭｇＯから成るバリア層１６の膜厚を０．８ｎｍ（サンプル３及びサンプル４と同じ膜厚）としているので、面積抵抗値は約１６Ωμｍ２であり、抵抗変化率は約５０％であった。なお、抵抗変化率の大きさは、バイアス電圧の大きさによって変化する。
次に、バリア層の材料と、反転電流との関係を調べた。
本発明の実施例であるサンプル１０と、比較例であるサンプル２０とについて、磁場中熱処理の条件を３００℃・２時間として、実験１と同様にして、各サンプルの試料を作製した。
サンプル１０の試料について、前述した測定方法により面積抵抗値及び抵抗変化率を測定したところ、ＭｇＯから成るバリア層１６の膜厚を０．８ｎｍ（サンプル３及びサンプル４と同じ膜厚）としているので、面積抵抗値は約１６Ωμｍ２であり、抵抗変化率は約５０％であった。なお、抵抗変化率の大きさは、バイアス電圧の大きさによって変化する。
ここで、スピン注入により磁化反転を行う記憶素子における、抵抗−電流曲線の典型的な測定結果を図４に示す。
図４に示すように、ある一定以上の電流が印加されると、高抵抗状態から低抵抗状態へもしくはその逆へと変化し、磁化反転していることが確認できる。
また、図４に示すように、＋側と−側とで反転電流の絶対値が異なる、オフセットを生じている。
図４に示すように、ある一定以上の電流が印加されると、高抵抗状態から低抵抗状態へもしくはその逆へと変化し、磁化反転していることが確認できる。
また、図４に示すように、＋側と−側とで反転電流の絶対値が異なる、オフセットを生じている。
このオフセットをなくすためには、（１）上述の抵抗変化率の測定において、予め抵抗−外部磁界の関係からＲＨループのオフセット磁界を求めておき、外部からオフセット分の磁界を印加しながら、反転電流を測定する、（２）外部からの印加磁界を変化させながら、反転電流の外部磁界依存性を測定する、の２つの方法が考えられる。ここでは、（１）の方法を採用して、測定を行った。
そして、抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。
また、記憶素子の抵抗値によっても異なるが、およそ１．０〜１．２Ｖのバイアス電圧で、トンネル絶縁層が絶縁破壊することがわかっているため、印加電流の上限は０．８Ｖのバイアス電圧がかかる電流値までとした。
そして、＋と−の両極性の反転電流値（絶対値）の平均値から、反転電流密度を算出した。
そして、抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。
また、記憶素子の抵抗値によっても異なるが、およそ１．０〜１．２Ｖのバイアス電圧で、トンネル絶縁層が絶縁破壊することがわかっているため、印加電流の上限は０．８Ｖのバイアス電圧がかかる電流値までとした。
そして、＋と−の両極性の反転電流値（絶対値）の平均値から、反転電流密度を算出した。
測定結果として、サンプル１０及びサンプル２０の、反転電流値及び反転電流密度を表６に示す。表６の各測定値は、１０個の記憶素子を測定した値の平均値である。
表６の結果が示すように、バリア層の材料をＭｇＯとした、本発明の実施例であるサンプル１０を、バリア層の材料をＡｌＯｘとした、比較例であるサンプル２０と比較すると、スピン注入の反転電流密度がおよそ半分になることがわかる。
これは、おそらくは、バリア層の材料をＭｇＯとしたことによって抵抗変化率が向上しているために、スピン注入効率が向上して、反転電流密度が小さくなったものと推測される。
これは、おそらくは、バリア層の材料をＭｇＯとしたことによって抵抗変化率が向上しているために、スピン注入効率が向上して、反転電流密度が小さくなったものと推測される。
上述したように、ＭｇＯから成るバリア層の下側に接する強磁性層の材料を、本発明の非晶質磁性材料とすることによって、ＣｏＦｅ等の結晶質磁性材料を用いた場合に比較して、抵抗変化率をさらに大きくして、なおかつ３００℃の高温で特性劣化が少ない記憶素子を実現することができる。
また、スピン注入の効率を向上して、スピン注入により磁化反転を行う反転電流を低減することが可能である。
また、スピン注入の効率を向上して、スピン注入により磁化反転を行う反転電流を低減することが可能である。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
３，３０ 記憶素子、１１ 下地層、１２ 反強磁性層、１３，１５ 強磁性層、１４ 非磁性層、１６ 絶縁層、１７ 記憶層、１８ キャップ層、１９ 磁化固定層
Claims (10)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記中間層が酸化マグネシウムから成り、
前記中間層の下側に接する強磁性層が、ＣｏＦｅＢを主成分とする磁性材料から成り、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
ことを特徴とする記憶素子。 - 前記ＣｏＦｅＢを主成分とする磁性材料は、ボロン（Ｂ）の含有量が１５〜３０原子％であることを特徴とする請求項１に記載の記憶素子。
- 前記中間層の上側に接する強磁性層が、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の元素とボロン（Ｂ）とを主成分とする磁性材料から成り、かつボロン（Ｂ）の含有量が１５〜３０原子％であることを特徴とする請求項２に記載の記憶素子。
- 前記磁化固定層の前記記憶層とは反対の側に反強磁性層が設けられていることを特徴とする請求項１に記載の記憶素子。
- 前記磁化固定層において、前記反強磁性層に接する強磁性層がＣｏＦｅ層であり、かつ前記ＣｏＦｅ層のＦｅ含有量が２０原子％よりも少ないことを特徴とする請求項４に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記中間層が酸化マグネシウムから成り、前記中間層の下側に接する強磁性層が、ＣｏＦｅＢを主成分とする磁性材料から成り、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、
前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。 - 前記記憶素子において、前記ＣｏＦｅＢを主成分とする磁性材料は、ボロン（Ｂ）の含有量が１５〜３０原子％であることを特徴とする請求項６に記載のメモリ。
- 前記中間層の上側に接する強磁性層が、Ｃｏ，Ｆｅ，Ｎｉのうちいずれか１種もしくは２種以上の元素とボロン（Ｂ）とを主成分とする磁性材料から成り、かつボロン（Ｂ）の含有量が１５〜３０原子％であることを特徴とする請求項７に記載のメモリ。
- 前記記憶素子において、前記磁化固定層の前記記憶層とは反対の側に反強磁性層が設けられていることを特徴とする請求項６に記載のメモリ。
- 前記磁化固定層において、前記反強磁性層に接する強磁性層がＣｏＦｅ層であり、かつ前記ＣｏＦｅ層のＦｅ含有量が２０原子％よりも少ないことを特徴とする請求項９に記載のメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005005513A JP4951858B2 (ja) | 2005-01-12 | 2005-01-12 | メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005005513A JP4951858B2 (ja) | 2005-01-12 | 2005-01-12 | メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006196612A true JP2006196612A (ja) | 2006-07-27 |
| JP4951858B2 JP4951858B2 (ja) | 2012-06-13 |
Family
ID=36802457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005005513A Active JP4951858B2 (ja) | 2005-01-12 | 2005-01-12 | メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4951858B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078379A (ja) * | 2006-09-21 | 2008-04-03 | Alps Electric Co Ltd | トンネル型磁気検出素子の製造方法 |
| JP2008091484A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 磁気抵抗効果素子の製造方法および磁気抵抗効果素子の製造装置 |
| JP2008103661A (ja) * | 2006-09-21 | 2008-05-01 | Alps Electric Co Ltd | トンネル型磁気検出素子及びその製造方法 |
| JP2008218735A (ja) * | 2007-03-05 | 2008-09-18 | Alps Electric Co Ltd | トンネル型磁気検出素子 |
| JP2008244482A (ja) * | 2007-03-26 | 2008-10-09 | Magic Technologies Inc | Ｍｒａｍデバイスおよびその形成方法 |
| WO2010026704A1 (ja) * | 2008-09-04 | 2010-03-11 | キヤノンアネルバ株式会社 | 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体 |
| JP2011061204A (ja) * | 2009-09-11 | 2011-03-24 | Samsung Electronics Co Ltd | 磁気メモリ素子 |
| US7916556B2 (en) | 2007-01-09 | 2011-03-29 | Sony Corporation | Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry |
| JP2012080058A (ja) * | 2010-09-06 | 2012-04-19 | Sony Corp | 記憶素子、メモリ装置 |
| JP2013058522A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 記憶装置及びその製造方法 |
| WO2016022107A1 (en) * | 2014-08-05 | 2016-02-11 | Intel Corporation | Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions |
| US10680167B2 (en) | 2004-03-12 | 2020-06-09 | Japan Science And Technology Agency | Magnetic tunnel junction device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168834A (ja) * | 2001-11-30 | 2003-06-13 | Sony Corp | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 |
| WO2004021372A1 (en) * | 2002-08-30 | 2004-03-11 | Freescale Semiconductor, Inc. | Amorphous alloys for magnetic devices |
| JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
| JP2006114868A (ja) * | 2004-09-17 | 2006-04-27 | Toshiba Corp | 磁気記録素子及びそれを用いた磁気記録装置 |
| JP2006165265A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 記憶素子及びメモリ |
-
2005
- 2005-01-12 JP JP2005005513A patent/JP4951858B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168834A (ja) * | 2001-11-30 | 2003-06-13 | Sony Corp | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 |
| WO2004021372A1 (en) * | 2002-08-30 | 2004-03-11 | Freescale Semiconductor, Inc. | Amorphous alloys for magnetic devices |
| JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
| JP2006114868A (ja) * | 2004-09-17 | 2006-04-27 | Toshiba Corp | 磁気記録素子及びそれを用いた磁気記録装置 |
| JP2006165265A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 記憶素子及びメモリ |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10680167B2 (en) | 2004-03-12 | 2020-06-09 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US11233193B2 (en) | 2004-03-12 | 2022-01-25 | Japan Science And Technology Agency | Method of manufacturing a magnetorestive random access memeory (MRAM) |
| US11737372B2 (en) | 2004-03-12 | 2023-08-22 | Godo Kaisha Ip Bridge 1 | Method of manufacturing a magnetoresistive random access memory (MRAM) |
| US11968909B2 (en) | 2004-03-12 | 2024-04-23 | Godo Kaisha Ip Bridge 1 | Method of manufacturing a magnetoresistive random access memory (MRAM) |
| JP2008078379A (ja) * | 2006-09-21 | 2008-04-03 | Alps Electric Co Ltd | トンネル型磁気検出素子の製造方法 |
| JP2008103661A (ja) * | 2006-09-21 | 2008-05-01 | Alps Electric Co Ltd | トンネル型磁気検出素子及びその製造方法 |
| JP4630856B2 (ja) * | 2006-09-29 | 2011-02-09 | 株式会社東芝 | 磁気抵抗効果素子の製造方法 |
| JP2008091484A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 磁気抵抗効果素子の製造方法および磁気抵抗効果素子の製造装置 |
| US7916556B2 (en) | 2007-01-09 | 2011-03-29 | Sony Corporation | Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry |
| JP2008218735A (ja) * | 2007-03-05 | 2008-09-18 | Alps Electric Co Ltd | トンネル型磁気検出素子 |
| JP2008244482A (ja) * | 2007-03-26 | 2008-10-09 | Magic Technologies Inc | Ｍｒａｍデバイスおよびその形成方法 |
| WO2010026704A1 (ja) * | 2008-09-04 | 2010-03-11 | キヤノンアネルバ株式会社 | 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体 |
| JP2011061204A (ja) * | 2009-09-11 | 2011-03-24 | Samsung Electronics Co Ltd | 磁気メモリ素子 |
| US9048412B2 (en) | 2009-09-11 | 2015-06-02 | Samsung Electronics Co., Ltd. | Magnetic memory devices including magnetic layers separated by tunnel barriers |
| US10128435B2 (en) | 2010-09-06 | 2018-11-13 | Sony Corporation | Memory element and memory device |
| US10665775B2 (en) | 2010-09-06 | 2020-05-26 | Sony Corporation | Memory element and memory device |
| US9293693B2 (en) | 2010-09-06 | 2016-03-22 | Sony Corporation | Memory element and memory device |
| US10937955B2 (en) | 2010-09-06 | 2021-03-02 | Sony Corporation | Memory element and memory device |
| JP2012080058A (ja) * | 2010-09-06 | 2012-04-19 | Sony Corp | 記憶素子、メモリ装置 |
| JP2013058522A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 記憶装置及びその製造方法 |
| CN106688118A (zh) * | 2014-08-05 | 2017-05-17 | 英特尔公司 | 用于提高磁性隧道结的界面各向异性的配置和技术 |
| CN106688118B (zh) * | 2014-08-05 | 2019-10-25 | 英特尔公司 | 用于提高磁性隧道结的界面各向异性的配置和技术 |
| WO2016022107A1 (en) * | 2014-08-05 | 2016-02-11 | Intel Corporation | Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4951858B2 (ja) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6374452B2 (ja) | 磁気メモリ | |
| JP4951858B2 (ja) | メモリ | |
| JP4682998B2 (ja) | 記憶素子及びメモリ | |
| JP4380693B2 (ja) | 記憶素子、メモリ | |
| JP5104090B2 (ja) | 記憶素子及びメモリ | |
| JP5040105B2 (ja) | 記憶素子、メモリ | |
| JP4277870B2 (ja) | 記憶素子及びメモリ | |
| JP4661230B2 (ja) | 記憶素子及びメモリ | |
| JP2007103471A (ja) | 記憶素子及びメモリ | |
| JP2006093432A (ja) | 記憶素子及びメモリ | |
| JP2006190838A (ja) | 記憶素子及びメモリ | |
| JP2006269530A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2007048790A (ja) | 記憶素子及びメモリ | |
| JP2007305882A (ja) | 記憶素子及びメモリ | |
| JP5504704B2 (ja) | 記憶素子及びメモリ | |
| JP2015088520A (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| JP2006165059A (ja) | 記憶素子及びメモリ | |
| JP2008153527A (ja) | 記憶素子及びメモリ | |
| JP2006295000A (ja) | 記憶素子及びメモリ | |
| JP2006295001A (ja) | 記憶素子及びメモリ | |
| JP5034317B2 (ja) | 記憶素子及びメモリ | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP2012074716A (ja) | 記憶素子及びメモリ | |
| JP2006165265A (ja) | 記憶素子及びメモリ | |
| JP2006049436A (ja) | 記憶素子及びメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4951858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |