CN112951302B

CN112951302B - 非易失性存储单元、存储器及设备

Info

Publication number: CN112951302B
Application number: CN202110134691.4A
Authority: CN
Inventors: 王碧; 王昭昊; 赵巍胜; 赵元富; 陈雷; 王亮
Original assignee: Beihang University; Beijing Microelectronic Technology Institute
Current assignee: Beihang University; Beijing Microelectronic Technology Institute
Priority date: 2021-02-01
Filing date: 2021-02-01
Publication date: 2022-12-02
Anticipated expiration: 2041-02-01
Also published as: CN112951302A

Abstract

本发明提供了一种非易失性存储单元、存储器及设备，包括数据写入模块、第一节点、第二节点、上拉网络、下拉网络和暂存模块；所述数据写入模块分别与所述第一节点和所述第二节点连接，用于分别向所述第一节点和所述第二节点写入第一电平和第二电平；所述上拉网络和所述下拉网络用于保持所述第一节点和所述第二节点的电平；所述暂存模块包括第一磁性存储单元、第二磁性存储单元和加固电路，本发明可以有效避免非易失存储在数据存储和数据备份过程受到SEU干扰，从而提高非易失性存储单元的抗辐射性能及可靠性。

Description

非易失性存储单元、存储器及设备

技术领域

本发明涉及半导体技术领域，尤其涉及一种非易失性存储单元、存储器及设备。

背景技术

利用电荷充/放电的静态随机存储器(Static Random Access Memory，SRAM)掉电后数据丢失，并且容易受到空间高能粒子的影响，发生单粒子翻转(Single Event Upset，SEU)现象，严重威胁飞行器正常运行。此外，SRAM存在功耗大、数据易丢失等问题，难以满足航天领域的需求。近年来，一些新型非易失性SRAM(non-volatile SRAM，NVSRAM)不断涌现。其中，协同写入磁隧道结(Magnetic Tunnel Junction，MTJ)利用自旋轨道矩效应和自旋转移矩效应共同实现数据存储，被认为是最有潜力的非易失性电子器件之一，具有非易失、低功耗、快速访问、固有的抗辐照等特性，在未来航空航天领域具有巨大的应用潜力。工作模式下，通过SRAM存储数据。在电源掉电前，把数据信息存储到协同写入的MTJ中，形成数据备份。上电后，再将MTJ中的数据存储到SRAM中，完成数据恢复，有效解决传统易失性存储单元掉电数据丢失的问题，降低静态功耗。

但是，当数据存储在SRAM时，两个首尾相连的反相器间存在敏感节点。此外，数据备份过程中，控制晶体管为关闭状态，被一个能量足够大的辐射粒子撞击时，产生的瞬态电流脉冲导致写入MTJ的数据信息错误。因此，现有的NVSRAM容易受到SEU影响，发生软错误，影响存储数据的可靠性，无法在空间辐射环境中应用。

发明内容

本发明的一个目的在于提供一种非易失性存储单元，可以有效避免NVSRAM存储和数据备份过程受到SEU干扰，从而提高NVSRAM的抗辐射性能及可靠性。本发明的另一个目的在于提供一种非易失性存储器。本发明的再一个目的在于提供一种计算机设备。

为了达到以上目的，本发明一方面公开了一种非易失性存储单元，包括数据写入模块、第一节点、第二节点、上拉网络、下拉网络和暂存模块；

所述数据写入模块分别与所述第一节点和所述第二节点连接，用于分别向所述第一节点和所述第二节点写入第一电平和第二电平；所述上拉网络和所述下拉网络用于保持所述第一节点和所述第二节点的电平；

所述暂存模块包括第一磁性存储单元、第二磁性存储单元和加固电路，所述第一磁性存储单元的电流输入端和电流输出端分别与所述第一节点和第三节点连接，所述第二磁性存储单元的电流输入端和电流输出端分别与所述第三节点和所述第二节点连接，响应于暂存信号基于所述第一节点和所述第二节点的电势差使所述第一磁性存储单元和所述第二磁性存储单元的阻态分别与所述第一电平和所述第二电平对应，所述加固电路用于保持所述第三节点的电平。

优选的，所述数据写入模块包括第一写入开关元件和第二写入开关元件；

所述第一写入开关元件的控制端用于接收写入信号，第一端与提供第一电平的第一信号输入端连接，第二端与所述第一节点连接；

所述第二写入开关元件的控制端用于接收所述写入信号，第一端与提供第二电平的第二信号输入端连接，第二端与所述第二节点连接；

所述第一写入开关元件响应于所述写入信号导通所述第一信号输入端和所述第一节点，向所述第一节点写入所述第一电平；所述第二写入开关元件响应于所述写入信号导通所述第二信号输入端和所述第二节点，向所述第二节点写入所述第二电平。

优选的，所述上拉网络包括第一上拉开关元件、第二上拉开关元件、第三上拉开关元件、第四上拉开关元件、第一冗余节点和第二冗余节点；

所述第一上拉开关元件的控制端与所述第二冗余节点连接，第一端与第一电源端连接，第二端与所述第一冗余节点连接；

所述第二上拉开关元件的控制端与所述第一冗余节点连接，第一端与第一电源端连接，第二端与所述第二冗余节点连接；

所述第三上拉开关元件的控制端与第二电源端连接，第一端与所述第一冗余节点连接，第二端与所述第一节点连接；

所述第四上拉开关元件的控制端与第二电源端连接，第一端与第二冗余节点连接，第二端与所述第二节点连接。

优选的，所述下拉网络包括第一下拉开关元件、第二下拉开关元件、第三下拉开关元件、第四下拉开关元件、第三冗余节点和第四冗余节点；

所述第一下拉开关元件的控制端与第三电源端连接，第一端与第一节点连接，第二端与所述第三冗余节点连接；

所述第二下拉开关元件的控制端与所述第三电源端连接，第一端与第二节点连接，第二端与所述第四冗余节点连接；

所述第三下拉开关元件的控制端与所述第四冗余节点连接，第一端与所述第三冗余节点连接，第二端与接地端连接；

所述第四下拉开关元件的控制端与所述第三冗余节点连接，第一端与所述第四冗余节点连接，第二端与接地端连接。

优选的，所述暂存模块进一步包括暂存控制电路，用于响应于所述暂存信号导通所述第一节点和所述第一磁性存储单元的电流输入端，响应于所述暂存信号导通所述第二节点和所述第二磁性存储单元的电流输出端。

优选的，所述第一磁性存储单元包括第一自旋轨道矩层以及设于所述第一自旋轨道矩层上的第一磁隧道结；所述第二磁性存储单元包括第二自旋轨道矩层以及设于所述第二自旋轨道矩层上的第一磁隧道结。

优选的，所述暂存控制电路包括第一暂存开关元件、第二暂存开关元件、第三暂存开关元件和第四暂存开关元件；

所述第一暂存开关元件的控制端用于接收所述暂存信号，第一端与所述第一节点连接，第二端与所述第一磁性存储单元的电流输入端连接；

所述第二暂存开关元件的控制端与第四电源端连接，第一端与所述第一节点连接，第二端与所述第一磁隧道结的顶端连接；

所述第三暂存开关元件的控制端与所述第四电源端连接，第一端与所述第二节点连接，第二端与所述第二磁隧道结的顶端连接；

所述第四暂存开关元件的控制端用于接收所述暂存信号，第一端与所述第二节点连接，第二端与所述第二磁隧道结的电流输出端连接。

优选的，所述加固电路用于响应于使能信号，当所述第三节点发生单粒子翻转时，向所述第三节点充电以保持所述第三节点的电平。

优选的，所述加固电路包括第一加固开关元件和第二加固开关元件；

所述第一加固开关元件的第一端与第五电源端连接，控制端与第二端和所述第三节点分别连接；

所述第二加固开关元件的控制端用于接收使能信号，第一端与所述第三节点连接，第二端与接地端连接。

优选的，所述暂存模块进一步包括预充电路，用于当数据恢复时，响应于预充信号向所述第一节点和所述第二节点写入高电平，在不同阻态的第一磁性存储单元和第二磁性存储单元的作用下，所述第一节点变为第一电平，所述第二节点变为第二电平。

本发明还公开了一种非易失性存储器，包括阵列排布的多个如上所述的非易失性存储单元。

本发明还公开了一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，

所述处理器和/或所述存储器包括如上所述的非易失性存储单元。

本发明针对非易失性存储单元中的敏感节点，采用上拉网络和下拉网络避免非易失性存储单元中敏感节点SEU效应的传播，使当非易失性存储单元中的敏感节点由于SEU导致电平翻转时，能够快速通过上拉网络和下拉网络恢复初始状态，保持第一节点和第二节点写入的第一电平和第二电平。同时，通过在暂存模块中设置加固电路，保持第一磁性存储单元和第二磁性存储单元间的敏感节点的电平稳定，当第三节点由于SEU发生电平翻转时，加固电路可以及时对第三节点进行充电，保证数据存储和备份的准确性。本发明可以有效避免NVSRAM存储和数据备份过程受到SEU干扰，从而提高非易失性存储单元的抗辐射性能及可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本发明非易失性存储单元一个具体实施例的结构图；

图2示出适于用来实现本发明实施例的计算机设备的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的一个方面，本实施例公开了一种非易失性存储单元。如图1所示，所述非易失性存储单元包括数据写入模块、第一节点Q、第二节点QB、上拉网络、下拉网络和暂存模块。

其中，所述数据写入模块分别与所述第一节点Q和所述第二节点QB连接，用于分别向所述第一节点Q和所述第二节点QB写入第一电平和第二电平；所述上拉网络和所述下拉网络用于保持所述第一节点Q和所述第二节点QB的电平。

所述暂存模块包括第一磁性存储单元、第二磁性存储单元和加固电路，所述第一磁性存储单元的电流输入端和电流输出端分别与所述第一节点Q和第三节点P连接，所述第二磁性存储单元的电流输入端和电流输出端分别与所述第三节点P和所述第二节点QB连接，响应于暂存信号W_EN基于所述第一节点Q和所述第二节点QB的电势差使所述第一磁性存储单元和所述第二磁性存储单元的阻态分别与所述第一电平和所述第二电平对应，所述加固电路用于保持所述第三节点P的电平。

本发明针对非易失性存储单元中的敏感节点，采用上拉网络和下拉网络避免非易失性存储单元中敏感节点SEU效应的传播，使当非易失性存储单元中的敏感节点由于SEU导致电平翻转时，能够快速通过上拉网络和下拉网络恢复初始状态，保持第一节点Q和第二节点QB写入的第一电平和第二电平。同时，通过在暂存模块中设置加固电路，保持第一磁性存储单元和第二磁性存储单元间的敏感节点的电平稳定，当第三节点P由于SEU发生电平翻转时，加固电路可以及时对第三节点P进行充电，保证数据存储和备份的准确性。本发明可以有效避免NVSRAM存储和数据备份过程受到SEU干扰，从而提高非易失性存储单元的抗辐射性能及可靠性。

在优选的实施方式中，如图1所示，所述数据写入模块包括第一写入开关元件N11和第二写入开关元件N12。其中，所述第一写入开关元件N11的控制端用于接收所述写入信号WL，第一端与提供第一电平的第一信号输入端连接，第二端与所述第一节点Q连接。所述第二写入开关元件N12的控制端用于接收所述写入信号WL，第一端与提供第二电平的第二信号输入端连接，第二端与所述第二节点QB连接。所述第一写入开关元件N11响应于所述写入信号WL导通所述第一信号输入端和所述第一节点Q，向所述第一节点Q写入所述第一电平；所述第二写入开关元件N12响应于所述写入信号WL导通所述第二信号输入端和所述第二节点QB，向所述第二节点QB写入所述第二电平。需要说明的是，在该优选的实施方式中，通过控制第一写入开关元件N11的导通而使第一信号输入端的第一电平能够写入第一节点Q，通过控制第二写入开关元件N12的导通而使第二信号输入端的第二电平能够写入第二节点QB。其中，第一电平和第二电平可分别对应于不同的逻辑数字，例如第一电平相当于逻辑数字“1”，第二电平相当于逻辑数字“0”，即相当于通过将写入信号WL分别输入第一写入开关元件N11和第二写入开关元件N12的控制端即可实现将逻辑数字“1”和逻辑数字“0”分别暂时存储在第一节点Q和第二节点QB。在其他实施方式中，也可以通过其他电路结构实现第一电平和第二电平的写入，本领域技术人员可根据实际需求确定数据写入模块的具体结构，本发明对此并不作限定。

在优选的实施方式中，如图1所示，所述上拉网络包括第一上拉开关元件P21、第二上拉开关元件P22、第三上拉开关元件P23、第四上拉开关元件P24、第一冗余节点S1和第二冗余节点S2。其中，所述第一上拉开关元件P21的控制端与所述第二冗余节点S2连接，第一端与第一电源端Vdd1连接，第二端与所述第一冗余节点S1连接；所述第二上拉开关元件P22的控制端与所述第一冗余节点S1连接，第一端与第一电源端Vdd1连接，第二端与所述第二冗余节点S2连接；所述第三上拉开关元件P23的控制端与第二电源端Vdd2连接，第一端与所述第一冗余节点S1连接，第二端与所述第一节点Q连接；所述第四上拉开关元件P24的控制端与第二电源端Vdd2连接，第一端与第二冗余节点S2连接，第二端与所述第二节点QB连接。

在优选的实施方式中，如图1所示，所述下拉网络包括第一下拉开关元件N21、第二下拉开关元件N22、第三下拉开关元件N23、第四下拉开关元件N24、第三冗余节点S3和第四冗余节点S4。其中，所述第一下拉开关元件N21的控制端与所述第三电源端Vdd3连接，第一端与第一节点Q连接，第二端与所述第三冗余节点S3连接；所述第二下拉开关元件N22的控制端与所述第三电源端Vdd3连接，第一端与第二节点QB连接，第二端与所述第四冗余节点S4连接；所述第三下拉开关元件N23的控制端与所述第四冗余节点S4连接，第一端与所述第三冗余节点S3连接，第二端与接地端GND连接；所述第四下拉开关元件N24的控制端与所述第三冗余节点S3连接，第一端与所述第四冗余节点S4连接，第二端与接地端GND连接。

可以理解的是，非易失性存储单元在数据写入和正常运行状态下，暂存模块没有接收到暂存信号W_EN而不进行数据存储。此时，在写入信号WL的作用下，第一节点Q为第一电平，第二节点QB为第二电平，第一节点Q和第二节点QB的电平状态为暂时的，属于易失结构。在此期间，在数据写入和正常运行时，作为非易失结构的暂存模块不进行数据暂存，实现了易失结构和非易失结构的相互隔离。

在正常运行状态下，第三上拉开关元件P23和第四上拉开关元件P24在第二电源端Vdd2的作用下处于开启状态，第一下拉开关元件N21和第二下拉开关元件N22在第三电源端Vdd3的作用下也处于开启状态，从而使第一节点Q和第二节点QB为不敏感节点，能够保持第一节点Q和第二节点QB的电平稳定。

此外，上拉网络和下拉网络中存在第一冗余节点S1、第二冗余节点S2、第三冗余节点S3和第四冗余节点S4四个冗余节点，上拉网络和下拉网络在四个冗余节点发生SEU效应导致电平翻转时，也能够使发生SEU的冗余节点的电平快速恢复，保证第一节点Q和第二节点QB电平的稳定，保证数据的正确写入。具体的，例如，当写入信号WL输入第一写入开关元件N11和第二写入开关元件N12的控制端时，第一写入开关元件N11和第二写入开关元件N12开启，第一输入端BL和第二输入端BLB的第一电平写入第一节点Q，第二输入端BLB的第二电平写入第二节点QB，假设第一电平和第二电平分别对应逻辑数字“1”和“0”。此时，第一冗余节点S1和第三冗余节点S3的电平为第一电平，即数字“1”，第二冗余节点S2和第四冗余节点S4的电平为第二电平，即数字“0”。第二上拉开关元件P22和第三下拉开关元件N23关断，所以第二冗余节点S2和第三冗余节点S3为敏感节点。假如第二冗余节点S2发生SEU导致电平拉高，第一上拉开关元件P21被关断，此时其他节点仍保持初始状态，未受影响，SEU带来的瞬态电流能够通过第四上拉开关元件P24、第二下拉开关元件N22和第四下拉开关元件N24释放，使得已翻转的第二冗余节点S2快速恢复，保证第一节点Q和第二节点QB两个节点数据的正确写入。

在优选的实施方式中，所述暂存模块进一步包括暂存控制电路，用于响应于所述暂存信号W_EN导通所述第一节点Q和所述第一磁性存储单元的电流输入端，响应于所述暂存信号W_EN导通所述第二节点QB和所述第二磁性存储单元的电流输出端。非易失性存储单元可应用于计算机等设备中，在计算机等设备进入待机状态之前，需要将第一节点Q和第二节点QB写入的数据保存，此时，可通过向暂存模块输入暂存信号W_EN，使暂存模块中的第一磁性存储单元和所述第二磁性存储单元的阻态与第一节点Q和第二节点QB的数据对应。由于第一磁性存储单元和所述第二磁性存储单元为非易失性存储器件，可在设备待机断电后仍保存有第一节点Q和第二节点QB写入的逻辑数据。

在优选的实施方式中，所述第一磁性存储单元包括第一自旋轨道矩层以及设于所述第一自旋轨道矩层上的第一磁隧道结MTJ1MTJ1；所述第二磁性存储单元包括第二自旋轨道矩层以及设于所述第二自旋轨道矩层上的第一磁隧道结MTJ1MTJ1。可以理解的是，磁隧道结是磁随机存储器(Magnetic Random Access Memory，MRAM)的基本存储单元。自旋转移矩MTJ(Spin-transfer torque,STT-MTJ)存在孵化时间较长、读写干扰等缺点，限制了其进一步发展。自旋轨道矩MTJ(Spin-orbit torque，SOT-MTJ)由于具有写入速度快、读写路径分离和功耗较低等优点，受到工业界和学术界的广泛重视。基于该优选的实施方式中，第一磁性存储单元和第二磁性存储单元采用SOT的数据写入方式，提高写入速度和可靠性。更优选的，STT是一种可以使得磁隧道结器件的磁矩实现翻转的技术，SOT是在磁隧道结下设置一层重金属层，电流流过重金属层使得磁隧道结的磁矩翻转的技术。但是，SOT-MTJ由于对称结构导致磁化翻转方向的有不确定性，SOT写入时需要增加额外磁场实现确定性翻转，增加工艺难度，限制了SOT-MTJ的发展。为了解决上述问题，可采用STT与SOT协同的数据写入方式，通过改变STT写入电流方向，实现磁化方向确定性翻转，完成“0”、“1”存储，其写入速度可以达到亚纳秒级。

在优选的实施方式中，所述暂存控制电路包括第一暂存开关元件N31、第二暂存开关元件N32、第三暂存开关元件N33和第四暂存开关元件N34。

其中，所述第一暂存开关元件N31的控制端用于接收所述暂存信号W_EN，第一端与所述第一节点Q连接，第二端与所述第一磁性存储单元的电流输入端连接；所述第二暂存开关元件N32的控制端与第四电源端Vdd4连接，第一端与所述第一节点Q连接，第二端与所述第一磁隧道结MTJ1MTJ1的顶端连接；所述第三暂存开关元件N33的控制端与所述第四电源端Vdd4连接，第一端与所述第二节点QB连接，第二端与所述第二磁隧道结MTJ2MTJ2的顶端连接；所述第四暂存开关元件N34的控制端用于接收所述暂存信号W_EN，第一端与所述第二节点QB连接，第二端与所述第二磁隧道结MTJ2MTJ2的电流输出端连接。

可以理解的是，在该优选的实施方式中，采用STT和SOT协同写入方式，将第一节点Q和第二节点QB的电平对应的数据存储至第一磁性存储单元和第二磁性存储单元中，即使第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2的阻态与所述第一节点Q和所述第二节点QB的电平对应。在正常运行状态时，在第四电源端Vdd4的作用下第二暂存开关元件N32和第三暂存开关元件N33为断开状态。第一暂存开关元件N31和第二暂存开关元件N32在没有暂存信号W_EN或者暂存信号W_EN的电平的作用下也处于断开状态，从而暂存模块不发生数据存储操作。在数据暂存阶段，通过控制第四电源端Vdd4以及暂存信号W_EN的电平，使第一暂存开关元件N31～第四暂存开关元件N34导通，第一电平的第一节点Q和第二电平的第二节点QB间存在电势差，第一节点Q、第一磁性存储单元、第二磁性存储单元和第二节点QB形成通路，并在该电势差的作用下形成电流，电流流经第一自旋轨道矩层和第二自旋轨道矩层后，使第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2自由层的磁矩方向发生改变，从而改变第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2的阻态，使第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2的阻态与第一电平和第二电平分别对应，实现数据的写入操作。

在优选的实施方式中，所述加固电路用于响应于使能信号R_EN，当所述第三节点P发生单粒子翻转时，向所述第三节点P充电以保持所述第三节点P的电平。

可以理解的是，对于未加固的暂存模块来说，第一磁性存储单元和第二磁性存储单元间形成敏感节点的第三节点P。当第三节点P发生SEU时，第三节点P会被拉到低电位，会改变流经第一磁性存储单元或第二磁性存储单元的电流方向，进而使第一磁隧道结MTJ1MTJ1或第二磁隧道结MTJ2MTJ2的阻态发生改变，数据存储出现错误。由此，在该优选的实施方式中，通过设置加固电路，在第三节点P发生SEU时能够及时向第三节点P充电，将第三节点P的电平拉高，保证流经第一磁性存储单元或第二磁性存储单元的电流的方向的准确性，使第一磁隧道结MTJ1MTJ1或第二磁隧道结MTJ2MTJ2的阻态准确或快速恢复。

在优选的实施方式中，所述加固电路包括第一加固开关元件P35和第二加固开关元件N36。其中，所述第一加固开关元件P35的第一端与第五电源端Vdd5连接，控制端与第二端和所述第三节点P分别连接；所述第二加固开关元件N36的控制端用于接收使能信号R_EN，第一端与所述第三节点P连接，第二端与接地端GND连接。

可以理解的是，当数据暂存时，向第二加固开关元件N36的控制端输入使能信号R_EN，使第二加固开关元件N36关断，控制端与第二端连接的第一加固开关元件P35能够保持第三节点P的电平。当第三节点P由于SEU而导致电平被拉低时，第五电源端Vdd5可向第三节点P充电，使第三节点P的电平能够尽快拉高，恢复第一磁隧道结MTJ1MTJ1或第二磁隧道结MTJ2MTJ2的阻态。

在优选的实施方式中，所述暂存模块进一步包括预充电路，用于当数据恢复时，响应于预充信号PRE向所述第一节点Q和所述第二节点QB写入高电平，在不同阻态的第一磁性存储单元和第二磁性存储单元的作用下，所述第一节点Q变为第一电平，所述第二节点QB变为第二电平。

可以理解的是，在该优选的实施方式中，在设备待机结果需要恢复数据时，可先通过预充电路将第一节点Q和第二节点QB写为高电平。然后，第一节点Q和第二节点QB的高电平与第一磁性存储单元和第二磁性存储单元分别具有电势差，形成电流。第一节点Q和第二节点QB的高电平形成的电流分别从第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2的顶端输入，第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2的阻态不同，从而第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2具有不同的电阻。因此，流经第一磁隧道结MTJ1MTJ1和第二磁隧道结MTJ2MTJ2的电流变化速度不同，高电阻的磁隧道结对应的节点(第一节点Q或第二节点QB)的电压首先放电至低电平，则通过上拉网络和下拉网络可将放电至低电平的节点保持为低电平，将另一个节点(第二节点QB或第一节点Q)保持为高电平，从而实现数据恢复。

在优选的实施方式中，预充电路可包括第一预充开关元件P41和第二预充开关元件P42。所述第一预充开关元件P41的控制端用于接收所述预充信号PRE，第一端与所述第一电源端Vdd1连接，第二端与所述第一节点Q连接。所述第二预充开关元件P42的控制端用于接收所述预充信号PRE，第一端与所述第一电源端Vdd1连接，第二端与所述第二节点QB连接。在该优选的实施方式中，第一预充开关元件P41和第二预充开关元件P42响应于预充信号PRE而导通，从而第一电源端Vdd1可分别对第一节点Q和第二节点QB进行充电，以便于对暂存模块中存储的数据进行快速读取。

下面通过一个具体例子来对本发明作进一步的说明。如图1所示，第一写入开关元件N11、第二写入开关元件N12、第一下拉开关元件N21、第二下拉开关元件N22、第三下拉开关元件N23、第四下拉开关元件N24、第一暂存开关元件N31、第二暂存开关元件N32、第三暂存开关元件N33、第四暂存开关元件N34和第二加固开关元件N36为NMOS晶体管。第一预充开关元件P41、第二预充开关元件P42、第一上拉开关元件P21、第二上拉开关元件P22、第三上拉开关元件P23、第四上拉开关元件P24和第一加固开关元件P35为PMOS晶体管。第一电源端Vdd1和第五电源端Vdd5为高电平，第二电源端Vdd2为低电平，第三电源端Vdd3为高电平。

当正常运行时，预充信号PRE为高电平，写入信号WL为高电平，暂存信号W_EN为低电平，使能信号R_EN为低电平，第四电源端Vdd4为低电平。晶体管P41、P42、N31、N32、N33、N34和N36为断开状态。晶体管N11、N12、P23、P24、N21和N22为导通状态，非易失结构与易失结构相互隔离，第一节点Q和第二节点QB为不敏感节点。如果SEU发生在外加冗余节点(S1-S4)，第一节点Q和第二节点QB的电平仍能保持初始状态。假设第一输入端BL输入高电平，相当于“1”，第二输入端BLB输入低电平，相当于“0”。节点S1和S3为高电平，节点S2和S4为低电平，则P22和N23关断，P21和N24导通，则节点S2和S3为敏感节点。当S2发生SEU导致电平拉高，P21被关断，但是其他节点仍保持初始状态，未受影响，瞬态电流能够通过P24、N22、N24释放，使得已翻转的S2节点快速恢复，保证存储节点Q和QB的正确写入。

当数据暂存时，即当进入待机状态前，需要将第一节点Q和第二节点QB的数据写入暂存模块，完成数据备份。在数据暂存时，预充信号PRE为高电平，写入信号WL为低电平，暂存信号W_EN为低电平，使能信号R_EN为低电平，第四电源端Vdd4变为高电平。晶体管N11和N12变为断开状态，N31、N32、N33、N34变为导通状态。由于节点Q和QB之间存在电势差，在节点Q、MTJ1、MTJ2和QB上有电流流过。如果Q为高电平，QB为低电平，电流方向为Q到P，再到QB。能够保证流过两个MTJ方向上的电流方向相反，实现“1”和“0”的备份操作。当节点P发生SEU时，P被拉到低电位，改变了流经MTJ2的电流方向，MTJ2的存储状态发生存储错误。对于存在加固电路的存储单元来说，增加晶体管P35，可以对敏感节点快速充电，使得MTJ2的存储状态快速恢复，并且增加的冗余结构没有引入新的敏感节点。

在数据暂存完成后，电源关闭，包括该存储单元的设备进入待机模式，数据不会丢失。设备待机结果后，需要先进入恢复模式对数据进行恢复。

当恢复模式时，设备重新上电后，预充信号PRE变为低电平，先对节点Q和QB进行充电。然后，使能信号R_EN和第四电源端Vdd4变为高电平，N32、N33及N36开启。由于MTJ1和MTJ2的存储状态不同，分别呈现高阻态和低阻态，流过N32和N33的漏极电流不同。QB节点先下降到低电平，使得P21开启，将Q节点拉至高电位，完成数据恢复。

本发明利用上拉网络和下拉网络将敏感节点隔离，避免发生SEU传播，可以实现SEU快速恢复，并没有增加冗余存储节点及控制信号，电路结构简单。并且，本发明针对STT和SOT协同写入的特点，MTJ在数据备份时易发生软错误，在暂存模块增加包括第一加固开关元件P35的加固电路，将其栅端和漏端相连，可以有效提高非易失性存储单元的抗辐射性能。此外，本发明在数据恢复时，增加预充信号PRE，可以实现数据快速恢复，并且预充过程并没有电流通路，未产生额外的功耗。

本领域技术人员能够明了，本实施例中的三极管可采用N型三极管，也可以采用P型三极管，各种信号的高低电平是与三极管的型号配合才能实现对应的功能。本领域技术人员能够知晓使得P型三极管导通需要配合低电平信号，使得N型三极管导通需要配合高电平信号，从而采用N型三极管或P型三极管并设置三极管栅极(控制端)的电平以实现相应的导通或断开功能，从而实现本发明的数据读取目的。本发明实施例提供的三极管的控制端为栅极，第一端可以为源极，则第二端为漏极，或者反之，第一端可以是漏极，则第二端为源极，本发明对此不作限定，可根据三极管的类型合理选择即可。

此外，本发明实施例提供的三极管可以为场效应三极管，其中可以为增强型场效应三极管，也可以为耗尽型场效应三极管。三极管可以采用低温多晶硅TFT，能够降低制造成本和产品功耗，具有更快的电子迁移率，还可以采用氧化物半导体TFT。

作为优选的实施方式，磁隧道结可选用圆形、长方形或正方形等常见形状，以降低成本并有利于尺寸持续小型化，同时适用于双界面结构和多界面结构等多种存储器结构。在其他实施方式中，也可选用椭圆形，本发明对此并不作限定。

优选的，自旋轨道矩层可选用长方形，使自旋轨道矩层的顶面面积大于设置在自旋轨道矩层上的磁隧道结所占的面积，即使磁隧道结可以设于所述自旋轨道矩层上，并使磁隧道结的外边缘位于所述自旋轨道矩层的外边缘的内侧。其中，自旋轨道矩层优选的可选用重金属条状薄膜或反铁磁条状薄膜。

需要说明的是，自旋轨道矩层上的磁隧道结可以是一个也可以是多个，优选的可将多个磁隧道结设于同一条自旋轨道矩层之上，能够实现对多个磁隧道结的一次性数据写入操作，可减少输入自旋轨道矩电流I的控制晶体管的数量，进而提高集成度和降低电路功耗。

在优选的实施方式中，可在磁隧道结顶部设置顶电极，在自旋轨道矩层相对的两侧分别设置电流输入电极和输出电极，用于检测电流(I1，I2)和自旋轨道矩电流I的输入。其中，优选的，电极的材料可采用钽Ta、铝Al、金Au或铜Cu中的任意一种。

优选的，所述自由层和固定层的材料可为铁磁金属，所述势垒层的材料可为氧化物。所述磁隧道结具有垂直磁各向异性，则表示形成磁隧道结的自由层和固定层的磁化方向沿垂直方向。其中，铁磁金属可为钴铁CoFe、钴铁硼CoFeB或镍铁NiFe等材料中的至少一种形成的混合金属材料，混合的金属材料的比例可以相同也可以不同。所述氧化物可为氧化镁MgO或氧化铝Al2O3等氧化物中的一种，用于产生隧穿磁阻效应。在实际应用中，铁磁金属和氧化物还可以采用其他可行的材料，本发明对此并不作限定。

磁隧道结的自由层与自旋轨道矩层接触固定，可通过传统的离子束外延、原子层沉积或磁控溅射等方法将磁隧道结的各层和自旋轨道矩层按照从下到上的顺序依次镀在衬底上，然后通过光刻、刻蚀等传统纳米器件加工工艺来制备形成一个或多个磁隧道结。

在优选的实施方式中，所述自旋轨道矩层为重金属薄膜、反铁磁薄膜或其他材料构成的自旋轨道矩层。重金属薄膜或反铁磁薄膜可制成长方形，其顶面积优选的大于所有磁隧道结形成的轮廓的底面积，以能够设置一个或多个磁隧道结，磁隧道结的底面形状完全内嵌于重金属薄膜或反铁磁薄膜的顶面形状。优选的，所述自旋轨道矩层的材料可以选用铂Pt、钽Ta或钨W等材料中的一种。在实际应用中，自旋轨道矩层还可以采用其他可行的材料形成，本发明对此并不作限定。

在本实施例中，第一磁隧道结MTJ1MTJ1和/或第二磁隧道结MTJ2MTJ2包括顶部的固定层、与自旋轨道矩层接触的自由层以及设于所述固定层和所述自由层间的势垒层，磁隧道结为三层结构，只包括一个自由层。在其他实施例中，自由层可设置为多个，即两层以上的自由层。则磁隧道结包括顶部的固定层、多个自由层以及设于每相邻两层间的势垒层，最底层的自由层与所述自旋轨道矩层接触设置。例如，在一个具体例子中，当包括两层自由层时，磁性存储单元结构可包括自旋轨道矩层、依次设于所述自旋轨道矩层上的第二自由层、势垒层、第一自由层、势垒层和固定层。

基于相同原理，本实施例还公开了一种非易失性存储器。所述非易失性存储器包括阵列排布的多个如本实施例所述的磁性随机存储单元。

存储器包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。存储器的应用例子包括，但不限于随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。

由于该非易失性存储器解决问题的原理与以上存储器类似，因此本非易失性存储器的实施可以参见上述存储器的实施，在此不再赘述。

基于相同原理，本实施例还公开了一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序。

所述处理器和/或所述存储器包括如本实施例所述的非易失性存储单元。

上述实施例阐明的非易失性存储单元，具体可以设置在具有某种功能的产品设备中。一种典型的实现设备为计算机设备，具体的，计算机设备例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

在一个典型的实例中计算机设备具体包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器和/或所述存储器包括如本实施例所述的非易失性存储单元。

下面参考图2，其示出了适于用来实现本申请实施例的计算机设备600的结构示意图。

如图2所示，计算机设备600包括中央处理单元(CPU)601，其可以根据存储在只读存储器(ROM)602中的程序或者从存储部分608加载到随机访问存储器(RAM))603中的程序而执行各种适当的工作和处理。在RAM603中，还存储有系统600操作所需的各种程序和数据。CPU601、ROM602、以及RAM603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。

以下部件连接至I/O接口605：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(CRT)、液晶反馈器(LCD)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如LAN卡，调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至I/O接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装如存储部分608。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可应用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims

1.一种非易失性存储单元，其特征在于，包括数据写入模块、第一节点、第二节点、上拉网络、下拉网络和暂存模块；

所述暂存模块包括第一磁性存储单元、第二磁性存储单元和加固电路，所述第一磁性存储单元的电流输入端和电流输出端分别与所述第一节点和第三节点连接，所述第二磁性存储单元的电流输入端和电流输出端分别与所述第三节点和所述第二节点连接，响应于暂存信号基于所述第一节点和所述第二节点的电势差使所述第一磁性存储单元和所述第二磁性存储单元的阻态分别与所述第一电平和所述第二电平对应，所述加固电路用于保持所述第三节点的电平；

所述加固电路用于响应于使能信号，当所述第三节点发生单粒子翻转时，向所述第三节点充电以保持所述第三节点的电平。

2.根据权利要求1所述的非易失性存储单元，其特征在于，所述数据写入模块包括第一写入开关元件和第二写入开关元件；

3.根据权利要求1所述的非易失性存储单元，其特征在于，所述上拉网络包括第一上拉开关元件、第二上拉开关元件、第三上拉开关元件、第四上拉开关元件、第一冗余节点和第二冗余节点；

4.根据权利要求1所述的非易失性存储单元，其特征在于，所述下拉网络包括第一下拉开关元件、第二下拉开关元件、第三下拉开关元件、第四下拉开关元件、第三冗余节点和第四冗余节点；

5.根据权利要求1所述的非易失性存储单元，其特征在于，所述暂存模块进一步包括暂存控制电路，用于响应于所述暂存信号导通所述第一节点和所述第一磁性存储单元的电流输入端，响应于所述暂存信号导通所述第二节点和所述第二磁性存储单元的电流输出端。

6.根据权利要求5所述的非易失性存储单元，其特征在于，所述第一磁性存储单元包括第一自旋轨道矩层以及设于所述第一自旋轨道矩层上的第一磁隧道结；所述第二磁性存储单元包括第二自旋轨道矩层以及设于所述第二自旋轨道矩层上的第二磁隧道结。

7.根据权利要求6所述的非易失性存储单元，其特征在于，所述暂存控制电路包括第一暂存开关元件、第二暂存开关元件、第三暂存开关元件和第四暂存开关元件；

8.根据权利要求6所述的非易失性存储单元，其特征在于，所述加固电路包括第一加固开关元件和第二加固开关元件；

9.根据权利要求1所述的非易失性存储单元，其特征在于，所述暂存模块进一步包括预充电路，用于当数据恢复时，响应于预充信号向所述第一节点和所述第二节点写入高电平，在不同阻态的第一磁性存储单元和第二磁性存储单元的作用下，所述第一节点变为第一电平，所述第二节点变为第二电平。

10.一种非易失性存储器，其特征在于，包括阵列排布的多个如权利要求1-9任一项所述的非易失性存储单元。

11.一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，

所述处理器和/或所述存储器包括如权利要求1-9任一项所述的非易失性存储单元。