CN110945588A - 三端自旋霍尔mram - Google Patents

三端自旋霍尔mram Download PDF

Info

Publication number
CN110945588A
CN110945588A CN201880048474.XA CN201880048474A CN110945588A CN 110945588 A CN110945588 A CN 110945588A CN 201880048474 A CN201880048474 A CN 201880048474A CN 110945588 A CN110945588 A CN 110945588A
Authority
CN
China
Prior art keywords
line
spin hall
memory cell
magnetic memory
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880048474.XA
Other languages
English (en)
Other versions
CN110945588B (zh
Inventor
D·沃尔莱德格
J·K·德伯罗斯
J·Z·孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN110945588A publication Critical patent/CN110945588A/zh
Application granted granted Critical
Publication of CN110945588B publication Critical patent/CN110945588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/82Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供了改进的自旋霍尔MRAM设计,其使得能够使用用于每个MTJ的单独的自旋霍尔线一起写入沿着给定字线的所有位。在一个方面,磁存储器单元包括:自旋霍尔线,其专用于磁存储器单元;MTJ,设置在自旋霍尔线上,其中MTJ包括通过隧道势垒与自由磁性层分离的固定磁性层;以及一对选择晶体管,其连接到自旋霍尔线的相对端。还提供了一种MRAM器件及其操作方法。

Description

三端自旋霍尔MRAM
技术领域
本发明涉及自旋霍尔磁性随机存取存储器(MRAM),并且更具体地,涉及改进的自旋霍尔MRAM设计,其使得能够使用用于每个磁性隧道结的单独的自旋霍尔线一起写入沿着给定字线的所有位。
背景技术
磁性随机存取存储器(MRAM)装置使用磁性存储器单元来存储信息。与磁存储单元中的固定(或参考)层的磁化取向(orientation)相比,信息被存储在磁存储单元中,作为磁存储单元中的自由(或可切换)层的磁化取向。自由层的磁化取向可以平行于或反平行于固定层,表示逻辑"1"或逻辑"0"。当磁存储单元处于零外加磁场中时,磁存储单元的磁化是稳定的。然而,磁场的施加可以切换自由层的磁化以将信息写入磁存储器单元。
每一磁性存储器单元包含充当自由层的至少一个磁性金属层、充当固定层的至少一个其它磁性金属层,以及在磁性隧道结或MTJ堆叠中定向的隧道势垒。存在于自由层与固定层之间的隧道势垒用于使这些磁性金属层去耦,同时准许电子穿过隧道势垒。
在自旋扭矩MRAM中,自旋霍尔效应被用于写入数据,由此自旋极化电流通过自旋霍尔线,这使MTJ中的自由层沿着自旋霍尔线不稳定,使得它们更容易写入。然而,这种设计的问题在于自旋霍尔线具有高电阻率,从而限制了可以放置在同一线上的位数。
因此,将需要改进的自旋力矩MRAM设计。
发明内容
本发明提供了改进的自旋霍尔磁性随机存取存储器(MRAM)设计,其使得能够使用用于每个磁性隧道结(MTJ)的单独的自旋霍尔线一起写入沿着给定字线的所有位。在本发明的一个方面中,提供了一种磁存储器单元。该磁存储单元包括:自旋霍尔线,其专用于磁存储器单元;设置在自旋霍尔线上的MTJ,其中MTJ包括通过隧道势垒与自由磁性层分离的固定磁性层;以及一对选择晶体管,其连接到自旋霍尔线的相对端。
在本发明的另一个方面,提供了一种MRAM器件。MRAM器件包括:位线;取向与位线正交的字线;以及在位线和字线之间的磁存储单元,其中每个磁存储单元包括:i)磁存储器单元专用的自旋霍尔线,ii)设置在自旋霍尔线上的MTJ,具有通过隧道势垒与自由磁性层分离的固定磁性层,以及iii)连接到自旋霍尔线的相对端的一对选择晶体管。
在本发明的又一方面,提供了一种操作MRAM器件的方法。该方法包括以下步骤:将字线电压施加到MRAM器件的给定字线,其中MRAM器件包括:位线、取向与位线正交的字线、以及在位线和字线之间的磁存储器单元,其中每个磁存储器单元包括:i)磁存储器单元专用的自旋霍尔线,ii)设置在自旋霍尔线上的MTJ,其具有通过隧道势垒与自由磁性层分离的固定磁性层,以及iii)连接到自旋霍尔线的相对端的一对选择晶体管;将第一电压Vdd施加到每个磁性存储器单元中的自旋霍尔线,以使每个磁性存储器单元的MTJ中的自由磁性层不稳定;将写入电压施加到与逻辑1或逻辑0对应的每个位线;以及将第二电压Vs施加到每个磁存储器单元中的自旋霍尔线,其中Vs<Vdd,并且其中在将第二电压Vs施加到自旋霍尔线的步骤之前执行将写入电压施加到每个位线的步骤。
通过参考以下详细描述和附图,将获得对本发明的更完整理解以及本发明的进一步特征和优点。
附图说明
图1是示出具有固定层、隧道势垒和自由层的传统磁隧道结(MTJ)的图,其中固定层的磁化指向左侧或右侧;
图2是示出垂直MTJ的图,其中固定层的磁化指向上或向下;
图3是示出具有共享公共自旋霍尔线的多个MTJ的示例性自旋扭矩磁性随机存取存储器(MRAM)设计的图;
图4是示出根据本发明实施例的单个磁性存储单元的图;
图5是示出根据本发明实施例的沿给定字线的多个磁存储器单元(每个按照图4配置)和执行的写操作的图;
图6是示出根据本发明实施例的用于对图5的磁存储器单元行执行写操作的示例性方法的图;
图7是示出根据本发明实施例的对沿给定字线的多个磁存储器单元(每个按照图4配置)执行的读操作的图;
图8是示出根据本发明实施例的用于对图7的磁存储器单元行执行读操作的示例性方法的图;
图9是示出根据本发明实施例的本MRAM器件的示例性配置的自上而下示意图;以及
图10是示出根据本发明实施例的用于实现本MRAM器件的示例性设备的图。
具体实施方式
如上文强调,自旋力矩磁性随机存取存储器(MRAM)使用在例如图1和图2中所示的磁性隧道结(MTJ)堆叠中具有固定磁性层("固定层")、隧道势垒和自由磁性层("自由层")的(二端子)装置。给定层(固定或自由)的磁化取向可以由箭头表示。双向箭头表示磁化可以在自由层中被切换以指向任一方向。参见图1和图2。
图1示出了传统的MTJ,其中固定层的取向在方向上钉扎/固定(在这种情况下如箭头所示指向右侧)。使电流向上通过MTJ使得自由层的磁化平行于固定层的磁化,即固定层和自由层两者的磁化的取向将指向右侧。使电流向下通过MTJ使得自由层的磁化反平行于固定层的磁化,即,固定层的磁化取向将指向右侧,而自由层的磁化取向将指向左侧。值得注意的是,固定层指向右侧的图示仅是一个示例,并且固定层可以替代地指向左侧,其中自由层可在平行于固定层(通过指向左侧)或反平行于固定层(通过指向右侧)之间切换。
最近,已经研究了垂直MTJ设计以减小切换电流、改善热稳定性、切换可靠性/准确性等。参见下文。对于垂直MTJ,不是指向左边或右边,而是固定层和自由层的磁化取向指向上方或下方。图2中示出了垂直MTJ设计。
在图2所示的示例中,固定层的取向在方向上被钉扎/固定(在这种情况下如箭头所指示的那样指向上)。以与上述相同的方式,使电流向上通过MTJ使得自由层的磁化平行于固定层的磁化,即固定层和自由层两者的磁化的取向将指向上方。使电流向下流过MTJ使得自由层的磁化与固定层的磁化反平行,即固定层的磁化取向将指向上,而自由层的磁化取向将指向下。值得注意的是,固定层指向上的图示仅是示例,并且固定层可以替代地指向下,其中自由层可在平行于固定层(通过指向上)或反平行于固定层(通过指向下)之间切换。
使用较小的电流(任一极性)来读取器件的电阻,这取决于自由层和固定层的相对取向。早期的自旋扭矩MRAM设计采用固定层和自由层,它们的磁化位于如图1所示的层的平面中,然而,这种平面内磁各向异性导致高的切换电流。相反,磁化垂直于层平面的材料(如图2所示)具有所谓的垂直磁各向异性或PMA。例如,参见授予Hu等人的美国专利9,391,266,题为"垂直磁各向异性BCC多层",其内容通过引用结合于此,就像在此完全阐述一样。然而,即使具有垂直各向异性,切换电流仍然高于期望。
自旋霍尔效应最近已经显示出在磁性层上施加大的扭矩。例如,参见图3,其示出了沿公共自旋霍尔线布置的MTJ位,例如MTJ1、MTJ2等。PMA MTJ(即,图2所示的设计)形成在自旋霍尔线上,自旋霍尔线本身具有大的自旋霍尔角。每个MTJ的顶部连接到相应的晶体管。当电流通过自旋霍尔线时,极化进入或离开页面的自旋向上扩散。这些自旋将使垂直磁化的自由层不稳定(参见上文),使其磁矩进入平面(进入或离开页面)。
同一自旋霍尔线上的所有这些位将同时被写入。自旋霍尔线的目的仅在于选择位或使位不稳定,从而使它们更容易写入。在图3中沿着自旋霍尔线示出了四位,但是可以使用其他数目的位。
为了写入,使电流通过自旋霍尔线。这将所有自由层旋转到平面中(根据自旋霍尔角的符号,旋转到页面中或页面外)。接着,小电流向上或向下通过每个晶体管,以将每个单独的位写入到期望的状态。通过自旋霍尔线的自旋霍尔电流在该点被关闭。则通过每个晶体管的小电流被关断。
该方法具有消除写入错误的显著优点,写入错误是标准自旋扭矩MRAM的关键问题。在标准自旋力矩MRAM中,当首先施加电流时不存在扭矩,除非自由层远离平衡而热波动。利用本技术,自旋霍尔线提供与初始自由层磁化方向成90度的自旋,从而确保自由层可靠地响应。
图3中提供的自旋扭矩设计的挑战在于,需要设计系统,使得通过晶体管的所有小电流的总和不会使自旋霍尔线的末端处的结不稳定(即,在写入的第二阶段期间,此时电流不(有意地)通过自旋霍尔线以使其不稳定(其是第一阶段),而是仅通过每个结以向上或向下写入它)。此外,自旋霍尔线具有高电阻率。这两种效应都将自旋霍尔线上的位数限制为较小的数,例如2或4位。
有利地,本文提供了改进的三端子自旋扭矩MRAM设计及其使用技术,其保持如刚刚描述的自旋霍尔写入的可靠写入,但是不具有对于沿着给定字线(WL)的所有MTJ公共的自旋霍尔线。具体地,单个单独的自旋霍尔(SH)线用于每个MTJ。因此,可以写入每个位而不用考虑引入自旋霍尔线的电流对相邻位的影响。三个端子是MTJ的顶部以及自旋霍尔线的左端和右端。
图4中示出根据本技术的单个磁性存储器单元的示例性配置,在图4中,且在全文中,用X图案表示沿着平面延伸进入和离开页面的结构。因此,例如,位线、源极线和源极线条(bar)延伸到页中。相反,自旋霍尔线和字线在页面上向左和向右延伸,并且因此垂直于位线、源极线和源极线条。值得注意的是,术语"源极线"和"源极线条"在本文中可互换使用,因为其执行相同功能。术语"条"简单地指从源极线连接到自旋霍尔线另一侧的源极线。
如上所述,每个磁性存储单元包括MTJ,该MTJ具有自由层、固定层和将固定层和自由层分离的隧道势垒。PMA MTJS用于本设计中。如上所述,PMA MTJ采用磁性金属用于固定层和自由层,其具有垂直于层的平面的磁化。参见图2,如上所述。例如,如图4所示,在这种情况下MTJ具有磁化指向上的固定层(其可以可替换地在指向下的固定方向上)和磁化可以在指向上(平行于固定层)或指向下(反平行于固定层)之间切换的自由层。如上所述,箭头用于指示磁性金属层的磁化取向。
例如,在Hu等人的美国专利申请公开第2013/0005052号中描述了合适的PMA MTJ设计,其标题为"在自由层和隧道势垒之间具有铁粉尘层的磁性隧道结"(下文中称为"美国专利申请公开第2013/0005052号")。例如,根据示例性实施例,每个MTJ生长在相应的自旋霍尔线的顶部。为此,首先在自旋霍尔线上或者如图4所示在可选的磁绝缘层(参见下文)上形成可选的种子层,并且在种子层上生长自由层。用于种子层的合适材料包括但不限于钽(Ta)和/或钽镁(TaMg),或者,作为选择,可以不使用种子层。用于自由层的合适材料包括但不限于钴-铁-硼(CoFeB)。
接着,在自由层上形成隧道势垒。用于隧道势垒的合适材料包括但不限于非磁绝缘材料,例如氧化镁(MgO)。然后在隧道势垒的顶部上形成固定层。值得注意的是,MTJ的任何组件可以包括多个层。例如,固定层可以是多层结构,包括CoFeB层与一个或多个界面层或间隔物以及多层或混合的钴-铂(Co|Pt)或钴-钯(Co|Pd)的组合。参见例如美国专利申请公开2013/0005052。
MTJ形成在单元特定自旋霍尔线的顶部,意味着自旋霍尔线专用于该特定磁存储器单元并且不在多个MTJ之间共享。可选地,MTJ的自由层可以通过磁性绝缘层与自旋霍尔线分离。参见图4,磁绝缘层防止自旋霍尔电流(通过自旋霍尔线)由于流入自由层本身而被稀释。用于磁绝缘层的合适材料包括但不限于铁磁、亚铁磁或反铁磁绝缘体,例如作为反铁磁绝缘体的氧化镍(NiOx)或钴-铁氧化物(CoFeOx)。根据示例性实施例,磁绝缘层具有从约1纳米(nm)到约3nm的厚度,并且在其间变化。然而,磁绝缘层的使用是可选的,并且本文预期MTJ直接设置在自旋霍尔线上的实施例。
如图4所示,实现单元特定自旋霍尔线需要用于每个MTJ的两个晶体管(即,晶体管1和晶体管2的对)。虽然这增加了每个磁性存储单元的面积,但是优点在于,现在自旋霍尔线可以具有更高的电阻率(ρ),因此在产生自旋电流方面更有效。自旋霍尔线可以由具有大自旋霍尔角,例如大于给定阈值的自旋霍尔角的元件、化合物或合金形成。仅作为示例,用于自旋霍尔线的合适的元件包括但不限于钨(W)、钽(Ta)、铂(Pt)、铋(Bi)、硒(Se)及其组合/合金,例如铋-硒(BiSe)。例如,参见授予De Brosse等人的美国专利8,896,041,题为"自旋霍尔效应辅助自旋转移扭矩磁性随机存取存储器"。
一般而言,每个晶体管包括通过沟道区互连的源极区和漏极区,以及调节通过沟道区的电荷流的栅极。在本设计中,这些晶体管在本文中也可被称为选择晶体管,因为它们用于选择磁存储器单元中的特定一个。每个磁存储器单元需要两个选择晶体管,以便激励自旋霍尔线(见下文)。每个晶体管的栅极连接到字线(WL)(同一磁存储器单元的晶体管的栅极连接到同一字线)。每个晶体管的源极区连接到源极线。每个晶体管的漏极连接到自旋霍尔线。
图5是示出沿公共字线(WL)的多个磁存储器单元(每个如图4所示配置)的图。如图5所示,每个自旋霍尔线仅专用于一个磁存储单元,即,自旋霍尔线不被相邻的磁存储单元共享。然而,相邻单元的源极线被连接,这节省了面积。
现在参考图5和图6的方法600描述对该行磁存储器单元的写操作,在该示例中,沿着给定字线(WL)的所有磁存储器单元被一起写入。根据示例性实施例,给定字线具有大约16位。例如,与共享公共自旋霍尔线的上述配置相比,该公共自旋霍尔线将自旋霍尔线上的位数限制为小的数,如2或4位。有两个写入阶段,写入阶段1和写入阶段2。如下面将详细描述的,两个阶段的定时是重要的。更具体地说,写入阶段1和写入阶段2应该重叠,这意味着写入阶段2应该在完成写入阶段1之前开始。
参考方法600的步骤602,写入阶段开始于首先向给定字线施加字线电压,以便沿着给定字线选择磁性存储器单元。即,如图5所示,每个选择晶体管的栅极连接到字线。因此,向图5所示的给定字线施加电压将用于选择沿该字线的所有磁存储器单元,使得所有磁存储器单元可以一起写入。
两阶段写入处理的第一阶段(写入阶段1)开始于步骤604,接下来向每个自旋霍尔线施加第一电压(Vdd),从而沿给定字线激励每个磁存储器单元中的自旋霍尔线。这用于使沿给定字线的每个相应磁存储器单元中的自由层不稳定以指向平面(并且基本擦除所有预先存在的数据)。即,如上所述,PMA MTJ中的自由层的磁化垂直于该层的平面(并且平行于或反平行于固定层)。例如,参见图4,然而,当去稳定时,自由层的磁化将旋转90°,使得其沿着层的平面(这里也称为"面内")指向左边或右边。因此,一旦去稳定,自由层的磁化仅需要以任一方式旋转另一90°来寄存逻辑1或0。
根据示例性实施例,通过以交替的方式分别向连接到每个磁性存储单元的第一和第二源极线施加0伏(V)和Vdd来实现对每个磁性存储单元中的自旋霍尔线的激励。参见图5,例如,参考图5,更具体地,参考括号中所示的四个磁存储器单元,零(0)伏将被施加到最左边的源极线,Vdd将被施加到右边的下一个相邻源极线(或源极线条),零(0)伏将被施加到右边的下一个相邻源极线(或源极线条),等等。结果是每个自旋霍尔线将在其相对端看到零(0)伏和Vdd二者。
在该第一阶段(写入阶段1)期间,位线保持浮置(即,在没有施加电压的情况下,位线保持断开)。参见图5,或者,位线可被设置为第二电压(即,源极电压(Vs)),其中第二电压小于第一电压-参见下文。即,最好是弄清楚位线将浮置到什么电压,且有意地将Vs设置到所述电压。然而,这比仅使位线浮置复杂一点。另一方面,使位线浮置的不利方面在于其可能较慢,因为位线浮置到所述电压需要时间。
在步骤606中,通过将写入电压施加到位线来执行两阶段写入处理的第二阶段(写入阶段2),该写电压是零(0)V或Vdd,这取决于相应的位是被写入逻辑零(0)还是逻辑1,并且在步骤608中,通过将自旋霍尔线的电压降低到第二电压,例如相对于,可以执行步骤608,将源极线带到相对于,也参见图5,即,每个MTJ的自由层(在第一阶段失稳的)现在将被取向为指向垂直于层平面,相对于固定层平行或反平行。根据示例性实施例,Vs小于或等于Vdd/2。仅作为示例,Vs可以从大约0.3Vdd到大约0.5Vdd,以及其间的范围,其中Vdd=0.8V。因此,将给定位线带到0V将致使电流向上传递通过相应MTJ,而将给定位线带到Vdd将致使电流向下传递通过相应MTJ,从而寄存逻辑1或逻辑0。如下面将进一步详细描述的,磁存储器单元是具有多个字线和位线的阵列的一部分,其中每个磁存储器单元位于给定字线和位线的交叉处。因此,使用各个位线(在步骤606中)来沿着所选字线写入各个磁存储器单元(按照上述步骤602)。
如上所述,两个写入阶段(即,写入阶段1和写入阶段2)的定时是重要的。更具体地说,如图5和6所示,两个写入阶段必须在时间上彼此重叠(即,时间重叠)。因此,步骤606(写入阶段2)必须在步骤604(写入阶段1)完成之前开始。事实上,优选地,写入阶段1与写入阶段2重叠小于约5纳秒(ns)的持续时间d,例如,从约0.1ns到约5ns,以及其间的范围。
因此,为了使用简单的例子来说明这个概念,按照步骤602选择字线。接下来,按照步骤604,将0V和Vdd施加到交替的源极线以激励自旋霍尔线,从而使自由层不稳定,同时允许位线浮置(或保持在Vs)。然后,按照步骤606将位线带到0V或Vdd,然而,在按照步骤608将源极线带到Vs之前,允许经过一些时间(例如,持续时间d)。方法600的步骤可通过将电压脉冲施加到相应字线、位线、源极线等来执行。这些脉冲的定时可以被协调,使得每个阶段的步骤以包括阶段之间的重叠的正确顺序被执行。
现在通过参考图7和图8的方法800来描述读取操作。与上述两阶段写入相比,读取操作相对简单。例如,参考方法800的步骤802,将读取电压(Vread)施加到每个位线,同时将源极线接地。此操作在图7中说明,根据示范性实施例,Vread从约50毫伏(mV)到约300mV,且在其间的范围(例如,约100mV)。
接着,在步骤804中,将流经每一位线的电流与参考电流进行比较以确定每一给定位存储逻辑1还是逻辑0。即,当MTJ位中的固定层和自由层的磁化彼此平行定向时,电阻通常低于当其彼此反平行定向时的电阻。这样,当与恒定参考电流比较时,可以容易地辨别两个逻辑状态。
图9示出了本MRAM器件的示例性配置,其提供了示意性的俯视图。在图9所示的例子中,采用鳍式场效应晶体管(FinFET)作为选择晶体管。如上所述,每个晶体管包括由沟道区连接的源区和漏区,以及调节通过沟道区的电荷流的栅极。在这种情况下,沟道区是鳍形的。参见图9,其中翅片在页面上垂直延伸。虚线用于表示"虚拟"鳍。通过虚拟鳍,意味着形成不作为晶体管的基础的鳍,因此不在器件中使用。然而,从工艺的角度来看,更容易产生规则的鳍图案,并且仅简单地使用器件中所需的那些鳍来形成选择晶体管。
在该示例性实施例中,分别向每个finFET的源极和漏极区提供源极线(SL)接触和自旋霍尔(SH)线鳍接触。每个finFET的栅极直接存在于字线之下(并且连接到字线)。
如图9所示,MRAM器件包括多条字线(WL)(在页面上水平延伸)和多条位线(BL)(在页面上垂直延伸),其中字线与位线正交取向。如上所述,MTJ存在于位线和字线之间,每个磁性存储单元的MTJ仅位于一条位线和字线的交叉处。仅举例来说,位线和字线可分别在MTJ上方和下方延伸。然而,本文预期其中字线和位线分别在MTJ上方和下方延伸的配置。
与鳍一样,为了易于处理,可以产生字线、位线和/或源极线(SL)的规则图案,其中仅一些线用于有源装置中。例如,参见设计中存在的虚拟字线(虚拟WL)。
对于本MRAM设计,单个自旋霍尔(SH)线用于每个磁性存储单元。参见图9,采用了多条源极线(SL)(在页面上垂直延伸),在本设计中,这些源极线平行于位线。
在图9中,MTJ用圆圈表示。如图案化的,MTJ通常具有圆柱形形状,当从顶部向下看时,其呈现为圆形。为了描述的方便和清楚,图9中仅示出了两个MTJ,然而,应当理解,MRAM阵列包括比所示出的更多的MTJ,例如,在位线和字线的每个交叉处有一个MTJ。
图10是示出了其中可以实现本MRAM设备以执行本技术的示例性装置1000的图。装置1000包括计算机系统1010和可移动介质1050。计算机系统1010包括处理器装置1020、网络接口1025、存储器1030、媒体接口1035和可选的显示器1040。网络接口1025允许计算机系统1010连接到网络,而介质接口1035允许计算机系统1010与诸如硬盘驱动器或可移动介质1050之类的介质交互。
处理器装置1020可经配置以实施本文所揭示的方法、步骤和功能。存储器1030可以是分布式的或本地的,而处理器装置1020可以是分布式的或单个的。存储器1030可以被实现为电、磁或光存储器,或者这些或其它类型的存储设备的任何组合。此外,术语"存储器"应被足够广泛地解释为包含能够从处理器装置1020访问的可寻址空间中的地址读取或向其写入的任何信息。利用该定义,通过网络接口1025可访问的网络上的信息仍然在存储器1030内,因为处理器装置1020可以从网络检索信息。应当注意,构成处理器装置1020的每个分布式处理器通常包含其自己的可寻址存储器空间。还应当注意,计算机系统1010的一些或全部可以被并入专用或通用集成电路中。
可选显示器1040是适于与装置1000的人类用户交互的任何类型的显示器。通常,显示器1040是计算机监视器或其它类似的显示器。
尽管在此已经描述了本发明的说明性实施例,但是应当理解,本发明不限于这些精确的实施例,并且本领域技术人员可以在不脱离本发明的范围的情况下进行各种其他改变和修改。

Claims (18)

1.一种磁存储器单元,包括:
自旋霍尔线,其专用于磁存储器单元;
磁性隧道结(MTJ),其设置在自旋霍尔线上,其中MTJ包括通过隧道势垒与自由磁性层分离的固定磁性层;以及
一对选择晶体管,其连接到自旋霍尔线的相对端。
2.如权利要求1所述的磁存储器单元,还包括:
在MTJ与自旋霍尔线之间的磁性绝缘层。
3.如权利要求2所述的磁存储器单元,其中磁性绝缘层包括氧化镍。
4.如权利要求1所述的磁存储器单元,其中固定磁性层和自由磁性层各自包括钴-铁-硼。
5.如权利要求1所述的磁存储器单元,其中隧道势垒包括氧化镁。
6.如权利要求1所述的磁存储器单元,其中自旋霍尔线包括从由以下材料组成的组中选择的材料:钨、钽、铂、铋、硒及其组合。
7.一种磁性随机存取存储器(MRAM)器件,包括:
位线;
取向与位线正交的字线;以及
位于位线和字线之间的如前述权利要求中任一项所述的磁存储单元。
8.如权利要求7所述的MRAM器件,其中选择晶体管对中的每个选择晶体管包括由沟道区互连的源极区和漏极区,以及配置成调节通过沟道区的电荷流的栅极,并且其中栅极连接到字线的一个给定字线。
9.如权利要求8所述的MRAM器件,其中选择晶体管的漏极区连接到自旋霍尔线。
10.如权利要求8所述的MRAM器件,还包括:
取向平行于位线的源极线。
11.如权利要求10所述的MRAM装置,其中选择晶体管的源极区域连接到源极线中的一者。
12.一种操作MRAM器件的方法,该方法包括步骤:
将字线电压施加到MRAM器件的给定字线,其中MRAM器件包括:位线、取向与位线正交的字线、以及在位线和字线之间的磁存储器单元,其中每个磁存储器单元包括:i)磁存储器单元专用的自旋霍尔线,ii)设置在自旋霍尔线上的MTJ,包括通过隧道势垒与自由磁性层分离的固定磁性层,以及iii)连接到自旋霍尔线的相对端的一对选择晶体管;
将第一电压Vdd施加到每个磁性存储器单元中的自旋霍尔线,以使每个磁性存储器单元的MTJ中的自由磁性层不稳定;
将写入电压施加到与逻辑1或逻辑0对应的每个位线;以及
将第二电压Vs施加到每个磁存储器单元中的自旋霍尔线,其中Vs<Vdd,
其中在将第二电压Vs施加到自旋霍尔线的步骤之前执行将写入电压施加到每个位线的步骤。
13.如权利要求12所述的方法,其中Vs小于或等于Vdd/2。
14.如权利要求12所述的方法,其中在执行将第二电压Vs施加到自旋霍尔线的步骤之前,在执行将写入电压施加到每个位线的步骤之后,允许经过持续时间d,其中d为从约0.1ns至约5ns,以及其间的范围。
15.如权利要求12所述的方法,其中写入电压为0伏或Vdd。
16.如权利要求12所述的方法,还包括以下步骤:
在将第一电压Vdd施加到每个磁存储单元中的自旋霍尔线的同时使位线浮置,以使每个磁存储单元的MTJ中的自由磁性层不稳定。
17.如权利要求12所述的方法,还包括以下步骤:
在第一电压Vdd被施加到每个磁存储器单元中的自旋霍尔线的同时,将Vs施加到位线,以使每个磁存储器单元的MTJ中的自由磁性层不稳定。
18.如权利要求12所述的方法,还包括以下步骤:
将读取电压施加到每个位线;以及
将流过每个位线的电流与参考电流进行比较,以确定磁存储器单元中的每个磁存储器单元存储逻辑1还是逻辑0。
CN201880048474.XA 2017-08-01 2018-07-20 三端自旋霍尔mram Active CN110945588B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/666,236 US10229722B2 (en) 2017-08-01 2017-08-01 Three terminal spin hall MRAM
US15/666,236 2017-08-01
PCT/IB2018/055419 WO2019025896A1 (en) 2017-08-01 2018-07-20 SPIN HALL EFFECT MRAM WITH THREE TERMINALS

Publications (2)

Publication Number Publication Date
CN110945588A true CN110945588A (zh) 2020-03-31
CN110945588B CN110945588B (zh) 2023-12-15

Family

ID=65230564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048474.XA Active CN110945588B (zh) 2017-08-01 2018-07-20 三端自旋霍尔mram

Country Status (4)

Country Link
US (1) US10229722B2 (zh)
CN (1) CN110945588B (zh)
GB (1) GB2580556B (zh)
WO (1) WO2019025896A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164706A (zh) * 2020-09-21 2021-01-01 上海磁宇信息科技有限公司 磁性存储器及其制作方法
WO2022252099A1 (zh) * 2021-05-31 2022-12-08 华为技术有限公司 磁性随机存储器及其控制方法、电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998268B1 (ko) * 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
US10878985B2 (en) * 2016-12-09 2020-12-29 Regents Of The University Of Minnesota Spin orbit torque generating materials
JP6733822B2 (ja) * 2017-08-07 2020-08-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
KR102657583B1 (ko) 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자
EP4016530A1 (en) * 2020-12-16 2022-06-22 Antaios Magneto resistive memory device with thermally assisted operations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778967A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
US20150200003A1 (en) * 2012-08-06 2015-07-16 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
CN105229741A (zh) * 2013-06-21 2016-01-06 英特尔公司 Mtj自旋霍尔mram位单元以及阵列
US20160225982A1 (en) * 2015-01-30 2016-08-04 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680830B2 (en) * 2001-05-31 2004-01-20 International Business Machines Corporation Tunnel valve sensor and flux guide with improved flux transfer therebetween
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US8889433B2 (en) 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
JP6414754B2 (ja) * 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
US9391262B1 (en) 2013-12-23 2016-07-12 Intel Corporation Nanomagnetic devices switched with a spin hall effect
US9230627B2 (en) 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM
US20150213867A1 (en) 2014-01-28 2015-07-30 Qualcomm Incorporated Multi-level cell designs for high density low power gshe-stt mram
US9552862B2 (en) 2014-07-29 2017-01-24 Raytheon Bbn Technologies Corp. Magnetic ram array architecture
US9269415B1 (en) 2014-09-18 2016-02-23 International Business Machines Corporation Utilization of the anomalous hall effect or polarized spin hall effect for MRAM applications
US9391266B1 (en) 2015-03-26 2016-07-12 International Business Machines Corporation Perpendicular magnetic anisotropy BCC multilayers
US9443905B1 (en) 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing 3D scalable magnetic memory with interlayer dielectric stack and pillar holes having programmable area
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200003A1 (en) * 2012-08-06 2015-07-16 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
CN105229741A (zh) * 2013-06-21 2016-01-06 英特尔公司 Mtj自旋霍尔mram位单元以及阵列
US20160225982A1 (en) * 2015-01-30 2016-08-04 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
CN104778967A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164706A (zh) * 2020-09-21 2021-01-01 上海磁宇信息科技有限公司 磁性存储器及其制作方法
CN112164706B (zh) * 2020-09-21 2022-11-08 上海磁宇信息科技有限公司 磁性存储器及其制作方法
WO2022252099A1 (zh) * 2021-05-31 2022-12-08 华为技术有限公司 磁性随机存储器及其控制方法、电子设备

Also Published As

Publication number Publication date
GB202002960D0 (en) 2020-04-15
WO2019025896A1 (en) 2019-02-07
CN110945588B (zh) 2023-12-15
US10229722B2 (en) 2019-03-12
US20190043547A1 (en) 2019-02-07
GB2580556B (en) 2021-09-08
GB2580556A (en) 2020-07-22

Similar Documents

Publication Publication Date Title
CN110945588B (zh) 三端自旋霍尔mram
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
JP6270934B2 (ja) 磁気メモリ
KR102078850B1 (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
US20170117027A1 (en) Top pinned sot-mram architecture with in-stack selector
JP7272677B2 (ja) スピントロニクス素子及び磁気メモリ装置
US9129692B1 (en) High density magnetic random access memory
JP2007115956A (ja) 半導体記憶装置
EP2656346B1 (en) Memory array having local source lines
US9620189B2 (en) Magnetic memory
US10290338B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US10096351B2 (en) Spin hall effect MRAM with self-reference read
CN113056826B (zh) 垂直sot mram
US8514614B2 (en) Magnetic memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant