CN105229741A - Mtj自旋霍尔mram位单元以及阵列 - Google Patents

Mtj自旋霍尔mram位单元以及阵列 Download PDF

Info

Publication number
CN105229741A
CN105229741A CN201380076782.0A CN201380076782A CN105229741A CN 105229741 A CN105229741 A CN 105229741A CN 201380076782 A CN201380076782 A CN 201380076782A CN 105229741 A CN105229741 A CN 105229741A
Authority
CN
China
Prior art keywords
mtj
bit line
coupled
write
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380076782.0A
Other languages
English (en)
Other versions
CN105229741B (zh
Inventor
S·马尼帕特鲁尼
D·E·尼科诺夫
I·A·扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105229741A publication Critical patent/CN105229741A/zh
Application granted granted Critical
Publication of CN105229741B publication Critical patent/CN105229741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

描述了装置1T-1磁性隧道结(MTJ)自旋霍尔磁性随机存取存储器(MRAM)位单元和阵列，及其形成的方法。该装置包括：选择线；具有自旋霍尔效应(SHE)材料的互连部，该互连部耦合到写入位线；耦合到选择线和互连部的晶体管，该晶体管可以由字线来控制；以及具有耦合到互连部的自由磁性层的MTJ器件。

Description

MTJ自旋霍尔MRAM位单元以及阵列
背景技术
具有非易失性的片上嵌入式存储器可以实现能量效率和计算效率。然而，诸如STT-RAM(自旋转移扭矩磁性随机存取存储器)之类的领先的嵌入式存储器选择受到位单元的编程(即，写)期间的高电压以及高电流密度的困扰。
图1对用于STT-MRAM的两个端子1T-1MTJ(磁性隧道结)位单元100进行了说明。对于位单元100，读取电流路径和写入电流路径相同，导致许多设计折衷。例如，相比于写入操作期间，在读取操作期间期望MTJ器件的更高的电阻。然而，用于传输读取电流和写入电流的相同电流路径阻止了读取操作和写入操作具有不同的电阻。为了向位单元100写入逻辑高电平，相对于源极线(或选择线)来升高位线，而为了向位单元100写入逻辑低电平，则相对于源极线降低位线。为了从位单元100进行读取，将源极线设置为逻辑低电平并且利用弱电流(例如，写入电流的1/8)来感测MTJ电阻。
1T-1MTJ位单元100可以具有基于隧道结的MTJ的大写入电流(例如，大于100μA)和大电压(例如，大于0.7V)的要求。1T-1MTJ位单元100可能在基于MTJ的MRAM中具有高写入错误率或者低速切换(例如，超过20纳秒)。由于磁性隧道结中的隧穿电流，1T-1MTJ位单元100还可能具有可靠性问题。例如，MTJ器件中的绝缘层是抑制大电流流动的势垒(例如，1KΩ到10KΩ)，并且较小的电流会引起较高的写入误差。
附图说明
根据以下所给出的具体实施方式并根据本公开内容的各个实施例的附图，将更加充分地理解本公开内容的实施例，然而，其不应当解释为将本公开内容限制于特定的实施例，而仅用于解释和理解。
图1对用于STT-MRAM的两个端子1T-1MTJ位单元进行了说明。
图2A是根据本公开内容的一个实施例的1T-1MTJ自旋霍尔效应(SHE)MRAM位单元。
图2B根据本公开内容的一个实施例对用于基于巨SHE(GSHE)自旋扭矩切换的1T-1MTJ的典型材料叠置体进行了说明。
图2C是图2B的器件的顶视图。
图2D示出了如金属中的SHE所决定的自旋电流和电荷电流的方向。
图3A-3C是根据本公开内容的一个实施例的1T-1MTJSHEMRAM位单元的布图。
图3D是根据本公开内容的一个实施例两个1T-1MTJSHEMRAM位单元的横截面视图的布图的顶视图。
图4A-4B根据本公开内容的一个实施例对1T-1MTJSHEMRAM的不同的读取操作和写入操作进行了说明。
图5A-5D是根据本公开内容的另一个实施例的1T-1MTJSHEMRAM位单元的布图。
图6是根据本公开内容的一个实施例的1T-1MTJSHEMRAM位单元阵列。
图7是根据一个实施例的与传统MTJ相比的1T-1MTJSHEMRAM位单元的写入能量延迟条件的曲线图。
图8是根据一个实施例的1T-1MTJSHEMRAM位单元和传统MTJ的可靠的写入时间的曲线图。
图9是根据本公开内容的一个实施例的具有1T-1MTJSHEMRAM位单元的智能设备或者计算机系统或者SoC(片上系统)。
具体实施方式
实施例描述了MTJ(磁性隧道结)SHE(自旋霍尔效应)MRAM(磁性随机存取存储器)位单元。在一个实施例中，位单元包括选择线或源极线；具有SHE材料的互连部，该互连部耦合到写入位线；耦合到选择线和互连部的晶体管，该晶体管可以由字线控制；以及具有耦合到互连部的自由磁性层的MTJ器件，其中MTJ器件的一个端耦合到读取位线。在一个实施例中，位单元是1T(一个晶体管)-1MTJSHE位单元。实施例还描述了用于MTJSHEMRAM位单元的布图的技术。
MTJSHEMRAM位单元经由巨自旋霍尔效应(GSHE)提供了高度紧凑的RAM，巨自旋霍尔效应(GSHE)产生高自旋注入效率。实施例的某些非限制性的技术效果是通过GSHE实现了低编程电压(或者对于相同电压的较高电流)；实现了较低的写入错误率以实现较快的MRAM(例如，小于10纳秒)；使写入路径和读取路径去耦以实现较快的读取等待时间；实现了低电阻写入操作，其使得注入电流或较高的电流能够获得MTJ的超快切换行为；与写入电流以及传统MTJ相比，显著地降低了读取电流(例如，相比于对于额定写入操作的100μA，低于10μA的读取电流)；并且提高了隧穿氧化物的可靠性并且实现了MTJ等。
在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释。然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的。在其它实例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。
注意，在实施例的对应附图中，用线来表示信号。一些线较粗，以表示更多构成的信号路径(constituentsignalpath)，和/或一些线的一个或多个末端具有箭头，以表示主要信息流向。这些表示不是想要进行限制。事实上，结合一个或多个示例性实施例使用这些线有助于更容易地理解电路或逻辑单元。任何所代表的信号(由设计需求或偏好所决定)实际上可以包括可以在任意一个方向传送的并且可以以任何适当类型的信号方案实现的一个或多个信号。
贯穿整个说明书，以及在权利要求书中，术语“连接”表示在没有任何中间设备的情况下所连接的物体之间的直接电气连接。术语“耦合”表示所连接的物体之间的直接电气连接或通过一个或多个无源或有源的中间设备的间接连接。术语“电路”表示被设置为彼此配合以提供所期望的功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一个”，“一种”及“所述”的含义包括复数的引用。“在……中”的含义包括“在……内”和“在……上”。
术语“缩放”通常指的是将设计(原理图及布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常也指的是在同一个工艺节点内将布局和设备的尺寸缩小。术语“基本上”、“接近”、“近似”、“附近”、“大约”等通常指的是在目标值的+/-20％以内。
除非另外规定，否则使用序数形容词“第一”、“第二”及“第三”等来描述共同的对象，仅表示指代相同对象的不同实例，而并不是要暗示这样描述的对象必须采用给定的顺序，无论是时间地、空间地、排序地或任何其它方式。
出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极端子、源极端子、栅极端子以及体端子。晶体管也包括三栅级晶体管和鳍式场效应晶体管。源极端子和漏极端子可以是相同的端子并且在本文中互换地进行使用。本领域技术人员将意识到，可以在不脱离本发明范围的情况下使用其它晶体管，例如双极结型晶体管——BJTPNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”表示n型晶体管(如NMOS、NPNBJT等)并且术语“MP”表示p型晶体管(如PMOS、PNPBJT等)。
图2A是根据本公开内容的一个实施例的1T-1MTJSHEMRAM位单元200。应当指出的是，具有与任意其它附图的元件相同的附图标记(或者名称)的图2A的这些元件可以以与其所描述的方式相类似的任意方式来操作或运行，但不限于此。
在一个实施例中，相比于两端子位单元100而言，位单元200是三端子器件。在该实施例中，使读取位线(BL)端子和写入位线端子相互去耦以形成第一两端子，并且源极线(SL)(也称为选择线)形成第三端子。在一个实施例中，位单元200包括具有与GSHE金属直接接触的自由磁性层的MTJ器件，GSHE金属是显示了SHE特性的金属。在一个实施例中，位单元200包括晶体管M1，其漏极/源极端子中的一个耦合到GSHE金属201(也称为由SHE材料所形成的互连部)，并且其源极/漏极端子中的另一个耦合到SL。在一个实施例中，晶体管M1是诸如NMOS之类的n型晶体管。在一个实施例中，晶体管M1是p型晶体管。
材料的广泛组合可以用于MTJ器件的材料堆叠。在该实施例中，材料的堆叠体包括：CoxFeyBz、MgO、CoxFeyBz、Ru、CoxFeyBz、IrMn、Ru、Ta和Ru，其中“x”、“y”和“z”是整数。在其它实施例中，其它材料可以用于形成包括有固定磁性层和自由磁性层的MTJ器件。
在一个实施例中，GSHE金属201专用于MTJ器件，即其不被其它MTJ器件共享。在一个实施例中，GSHE金属201直接耦合到写入BL。在一个实施例中，读取BL耦合到MTJ器件的另一个端子。在一个实施例中，写入线(WL)耦合到晶体管M1的栅极端子。在一个实施例中，选择晶体管M1置于饱和模式，以便克服高度缩放的MRAM阵列上的现有的限制。
在一个实施例中，为了将数据写入到位单元200，将自旋电流注入MTJ器件的自由磁性层(其与由SHE材料所形成的互连部直接接触)中。在一个实施例中，为了从位单元200读出数据，读出放大器对读出BL和读出SL进行感测。
相比于位单元100而言，位单元200具有若干优点。例如，位单元200的写入和读取操作相互去耦，允许高度优化的写入操作，例如在非常低的BER(位错误率)的情况下小于10ns。其它优点例如包括现在可以对读出路径电阻进行优化以读取读出放大器的要求；由于自旋霍尔增强而达到约100％或者更高的自旋注入效率的可行性；与位单元100的密度相比，较小的密度或者相等的密度。
图2B根据本公开内容的一个实施例对用于基于GSHE自旋扭矩切换的1T-1MTJ的典型材料堆叠体220进行了说明。在一个实施例中，MTJ堆叠体由自由磁性层(FM1)、MgO隧穿氧化物、具有基于CoFe/Ru的合成反铁磁体(SAF)以及反铁磁体(AFM)的固定磁性层(FM2)构成。SAF层允许取消自由磁性层周围的偶极子场。材料的广泛组合可以用于材料堆叠。
写入电极包括GSHE金属(与图2A的201相同)，其由β-钽(β-Ta)、β-钨(β-W)、Pt、掺杂有诸如铱、铋之类的元素以及周期表中3d、4d、5d和4f、5f周期族的元素中的任何元素的铜(Cu)构成。在一个实施例中，写入电极转换为普通的高导电性金属(例如，Cu)，以便使写入电极电阻最小。
图2C是图2B的器件的顶视图230。在图2C中，为了适当的自旋注入，磁体沿着GSHE电极的宽度定向。通过经由GSHE电极应用电荷电流来写入磁性单元。所应用的电荷电流的方向决定磁性写入的方向。正电流(沿着+y)产生传输方向(沿着+y)和自旋指向(+x)方向的自旋注入电流。
图2D是GSHE材料的横截面图240，其示出了如金属中的SHE所决定的自旋电流和电荷电流的方向。所注入的自旋电流依次产生自旋扭矩以使磁体沿+x或者-x方向对齐。写入电极中的电荷电流的横向自旋电流(自旋方向)表示为：
其中，是自旋霍尔注入效率，该自旋霍尔注入效率是横向自旋电流的幅值与纵向电荷电流的幅值的比值，“w”是磁体的宽度，“t”是GSHE金属电极的厚度，λλsf是GSHE金属中的自旋反转长度，θGSHE是GSHE金属到FM1界面的自旋霍尔角。所注入的决定自旋扭矩的自旋角动量由以下方程式给出：
S → = h I → s / 2 e - - - ( 2 )
图3A-3C是根据本公开内容的一个实施例的1T-1MTJSHEMRAM位单元的布图。应当指出的是，具有与任意其它附图的元件相同的附图标记(或者名称)的图3A-3C的这些元件可以以类似于其所描述的任意方式来操作或作用，但是不限于此。
图3A是1T-1MTJSHEMRAM位单元的实施例，其中SL由第金属零(M0)形成，写入BL由第二金属层(M2)形成，读取BL由第四金属层(M4)形成，并且MTJ器件在第三金属层(M3)专用的区域中形成。在该实施例中，M0是最靠近晶体管M1(即，最靠近扩散区域)的层，M2在M1上方，M3在M2上方，并且M4在M3上方。
在该实施例中，位单元300包括选择晶体管M1，其中栅极由字线WL所控制。在一个实施例中，经由底部电极来耦合位单元300的写入端子，底部电极被构图为与MTJ的自由磁性层接触。在一个实施例中，由偏置M2和偏置M0来提供写入电流，偏置M2和偏置M0被构图为垂直于位单元300的字线。
在一个实施例中，选择线由M2形成，写入BL由M4形成，读取BL由第六金属层(M6)形成，并且MTJ器件位于第五金属层(M5)专用的区域中，即过孔V5、M5和过孔V6的占用区域。在该实施例中，M5在M4上方，并且M6在M5上方。在另一个实施例中，选择线由M4形成，写入BL由M6形成，读取BL由第八金属层(M8)形成，并且MTJ器件被放置在第七金属层(M7)专用的区域中，即利用过孔V7、M7和过孔V8的区域。在该实施例中，M7在M6上方，并且M8在M7上方。
图3B根据本公开内容的一个实施例是1T-1MTJSHEMRAM位单元300的横截面视图320。在一个实施例中，晶体管M1的源极区域和漏极区域耦合到金属层TCN，并且分别依次耦合到M0C线和M0B线，其中M0C和M0B是M0层中的金属段。在一个实施例中，M0C对于阵列中的一行位单元是连续的线。在一个实施例中，源极线(SL)耦合到M0C。在一个实施例中，M0B通过过孔V1、第一金属层(M1)和过孔V2耦合到M2层。在一个实施例中，过孔V2耦合到M2B(M2层中的段)，并且通过M2C间接地耦合到写入BL。在一个实施例中，M2B通过过孔V2(M1的另一段)耦合到M2C，并且回到M2C其如虚线区域中所示通过另一个过孔V2耦合到M1。在一个实施例中，MTJ器件位于过孔V3、M3和过孔V4的区域中。MTJ器件的一个端通过过孔V3耦合到M2B，而MTJ器件的其它端通过过孔V4耦合到读取BL。在该实施例中，M2B是具有SHE材料的金属。
图3C是根据本公开内容的一个实施例的1T-1MTJSHEMRAM位单元300的横截面视图320的布图的顶视图330。MTJ层位于占据了V3-M3-V4的垂直位置的CMOS堆叠体的后端部中。
图3D是根据本公开内容的一个实施例的两个1T-1MTJSHEMRAM位单元的横截面视图320的布图的顶视图340。在该实施例中，互连性示出了位单元之间共享M2C(M2上)BL写入、M4BL读取以及M0SL。在该实施例中，不在位单元之间共享具有SHE材料的局部互连部(其直接耦合到两个位单元的相应的MTJ器件的自由磁体层)，即SHE互连部不与一行位单元中的相邻单元共享。
图4A-4B根据本公开内容的一个实施例对1T-1MTJSHEMRAM的不同的读取操作和写入操作进行了说明。应当指出的是，具有与任意其它附图的元件相同的附图标记(或者名称)的图4A-4B的这些元件可以以与其所描述的方式相类似的任意方式来操作或运行，但不限于此。在一个实施例中，位单元300实现了不同的(双端的)读取操作和写入操作，以实现写入1和0，也为了改进的读取功能性。
图4A对1T-1MTJSHEMRAM401(与图3A的300相同)的写入操作400进行了说明。布图402对应于图3C的布图330。在此，仅示出了对写入操作路径进行说明的布图的部分。在该实施例中，相邻单元不会被行中的写入电流干扰，由于自旋霍尔材料仅在用于每个位单元的第二M2线上存在。在一个实施例中，写入电流由偏置M2和偏置M0来提供，偏置M2和偏置M0被构图为垂直于位单元300的字线。
图4B对1T-1MTJSHEMRAM421(与图3A的300相同)的读取操作420进行了说明。布图422对应于图3C的布图330。在此，仅示出了对写入操作路径进行说明的布图的部分。在读取操作期间，M4和M0耦合到读出放大器(未示出)。在该实施例中，电流从M4(读取BL)通过MTJ流入晶体管M1至M0SL。MTJ上的双圆环表示流入晶体管M1的漏极/源极区域并且流出至M0SL的读取电流的方向。
图5A-5D是根据本公开内容的另一个实施例的1T-1MTJSHEMRAM位单元的布图。应当指出的是，具有与任意其它附图的元件相同的附图标记(或者名称)的图5A-5D的这些元件可以以与其所描述的方式相类似的任意方式来操作或运行，但不限于此。
图5A是1T-1MTJSHEMRAM位单元500的实施例，其中SL由M0形成，写入BL由M0形成，读取BL由M4形成，并且MTJ器件在M3专用的区域中形成。在该实施例中，位单元500由具有字线WL所控制的栅极的选择晶体管M1构成。在一个实施例中，位单元的写入端子经由底部电极来耦合，底部电极被构图为与MTJ的自由磁性层接触。在该实施例中，MTJ器件位于层V2-M2-V3中。
图5B是1T-1MTJSHEMRAM位单元500的布图520。虚线AA和BB分别在图5C和图5D中示出。在该实施例中，MTJ器件位于层V2-M2-V3中。由于MTJ堆叠体的位置的变化，所以相比于位单元330的面积，位单元520的面积增大了30％。然而，维持了不同的写入操作和读取操作。在一个实施例中，为了减小面积增大的影响，两个相邻的列之间共享M0-BL写入。
图5C根据一个实施例示出了与磁体的长度平行的截面AA的横截面530。在该实施例中，SL在M0-C层上(即，M0上)形成。在该实施例中，SHE材料位于M1区域中，并且直接耦合到MTJ器件的自由磁体层。读取BL在M4上，并且通过过孔V4、M3的段和过孔V3耦合到MTJ器件。连接盘(landingpad)“y”将晶体管M1的源极/漏极端子中的一个耦合到基于SHE材料的M1层。图5D根据一个实施例示出了垂直于磁体的长度的截面BB的横截面540。在该实施例中，写入BL、读取BL和选择线平行，并且在相同方向上流动以实现MTJ的不同写入。
图6是根据本公开内容的一个实施例1T-1MTJSHEMRAM位单元的阵列600。应当指出的是，具有与任意其它附图的元件相同的附图标记(或者名称)的图6的这些元件可以以与其所描述的方式相类似的任意方式来操作或运行，但不限于此。以免使实施例难以理解，MRAM的3×4阵列示为具有三个水平行和四个垂直列。然而，本实施例适用于任意阵列尺寸。
在该实施例中，阵列600包括多个MTJ位单元，即M0上的多个选择线(SL)(即，M0SL1-SL3)、多个写入位线—BL1-BL3写入；多个读取位线—BL1-BL3读取、具有SHE材料的多个互连部，其耦合到多个MTJ器件的相应的自由磁体层以使得SHE互连部不在MTJ器件之间被共享；以及多行晶体管，其中每行中的晶体管耦合到多个选择线的选择线中的一个，并且其中一行晶体管中的多个互连部中的每个互连部耦合到写入位线中的一个。在一个实施例中，多个读取位线中的每个耦合到多行MTJ器件中的一行MTJ器件。可以根据本公开内容的实施例中的任意一个实施例来实施位单元。
图7是根据一个实施例的与传统MTJ相比的1T-1MTJSHEMRAM位单元的写入能量延迟条件的曲线图700。x轴是能量(fJ/写入)，并且y轴是以纳秒为单位的延迟。曲线图700示出了五个波形。曲线图700比较了对于改变所应用的写入电压时面内磁体切换的GSHE和MTJ(GSHE-MTJ)器件的能量延迟轨迹。能量延迟轨迹(对于面内切换)可以写为：
E ( τ ) = R w r i t e I w 2 ( τ + τ σ l n ( π 2 θ β ) ) 2 τ = 4 h 2 R w r i t e P 2 1 τ ( μ 0 eaM s V M s 2 ( τ + τ a l n ( π 2 θ β ) ) ) 2 - - - ( 3 )
其中Rwrite是器件(RGSHE或RMTJ-P、RMTJ-AP)的写入电阻，“P”是自旋电流极化(PGSHE或PMTJ)，μ0是真空磁导率，并且“e”是电子电荷。给定的延迟下的能量直接与Gilbert阻尼成比例。对于各个GSHE金属电极，τ0＝MsVe/IcPμB随着自旋极化的变化而变化。在曲线图700中绘出了自旋霍尔极化、阻尼以及自旋霍尔电极的组合效应。
曲线图700中所考虑的全部情况都假设30×60nm磁体具有40kT的热能势垒以及3.5nm的GSHE电极厚度。在假设根据经缩放的CMOS的电压限制的从0-0.7V的电压扫描的情况下，获得了器件的能量延迟轨迹。GSHE-MTJ器件的能量延迟轨迹清楚地大体上显示了两个操作区域。能量延迟积约为常数的区域1表示为：
(τd<MsVe/IcPμB)(4)
能量与延迟成比例的区域2表示为：
τd>MsVe/IcPμB(5)
两个区域由能量极小值在如下处分隔开：
τopt＝MsVe/IcPμB(6)
其中为自旋扭矩器件获得了最小切换能量。
对于0.7V最大施加电压下的面内器件，STT-MTJ器件的能量延迟轨迹(曲线704和曲线705)以1ns的最小延迟来限制，用于P-AP和AP-P的切换能量在1pJ/写入的范围内。相反，GHSE-MTJ(面内各向异性)器件701、GHSE-MTJ器件702和GHSE-MTJ器件703的能量延迟轨迹可以实现低至20ps(β-W，0.7V、20fJ/比特)的切换时间或者小到2fJ(0.1V，1.5ns的切换时间)的切换能量。曲线图700示出了具有相同能量的1T-1SHEMTJ器件显示了较低的写入操作延迟。
图8是根据一个实施例的1T-1MTJSHEMRAM位单元和传统MTJ的可靠的写入时间的曲线图。曲线图800示出了利用位单元电路仿真(其与Landau-Lifshitz-Gilbert纳米磁体动态特性耦合)的1T-1SHEMTJ器件的写入时间。相比于垂直的MTJ和面内MTJ，自旋霍尔MTJ显示了显著的写入时间的提高。
图9是根据本公开内容的一个实施例具有1T-1MTJSHEMRAM位单元的智能设备或者计算机系统或者SoC(片上系统)。应当指出的是，具有与任意其它附图的元件相同的附图标记(或者名称)的图9的这些元件可以以与其所描述的方式相类似的任意方式来操作或运行，但不限于此。
图9对可以采用平面接口连接器的移动设备的实施例的框图进行了说明。在一个实施例中，计算设备1600表示移动计算设备，例如计算平板、移动电话或者智能电话、支持无线的电子阅读器或者其它无线移动设备。应当理解的是，大体上示出了某些部件，并且并非该设备的全部部件都在计算设备1600中示出。
在一个实施例中，计算设备1600包括具有根据所讨论的实施例的MTJSHEMRAM位单元的第一处理器1610。计算设备1600的其它块也可以包括实施例的MTJSHEMRAM位单元。本公开内容的各个实施例也可以包括诸如无线接口之类的1670内的网络接口，以使得系统实施例可以并入诸如蜂窝电话或者个人数字助理之类的无线设备中。
在一个实施例中，处理器1610(和处理器1690)可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件或者其它处理设备。处理器1610所执行的处理操作包括操作平台或操作系统的执行，在操作平台或操作系统上执行应用和/或设备功能。处理操作包括与具有人类用户或者具有其它设备的I/O(输入/输出)相关的操作、与功率管理相关的操作以及/或者与将计算设备1600连接到另一个设备相关的操作。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编译码器)部件。音频功能可以包括扬声器输出和/或头戴式受话器输出以及麦克风输入。用于该功能的设备可以集成在计算设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并进行处理的音频命令来与计算设备1600互动。
显示子系统1630表示为用户提供视觉显示和/或触觉显示以便与计算设备1600互动的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统1630包括显示界面1632，其包括用于向用户提供显示的特定的屏幕或者硬件设备。在一个实施例中，显示界面1632包括与处理器1610分隔开以便执行与显示有关的至少某些处理的逻辑。在一个实施例中，显示子系统1630包括向用户既提供输出又提供输入的触摸屏(或者触摸板)设备。
I/O控制器1640表示与和用户的互动相关的硬件设备和软件部件。I/O控制器1640用于对音频子系统1620和/或显示子系统1630的一部分的硬件进行管理。此外，I/O控制器1640对用于连接到计算设备1600(通过其用户可以与系统互动)的额外设备的连接点进行了说明。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体音响系统、视频系统或者其它显示设备、键盘设备或微型键盘设备或者用于诸如读卡器或其它设备之类的具体应用的其它I/O设备。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630互动。例如，通过麦克风或者其它音频设备的输入可以为计算设备1600的一个或多个应用或者功能提供输入或者命令。此外，可以提供音频输出而非显示输出，或者除了显示输出之外还可以提供音频输出。在另一个实施例中，如果显示子系统1630包括触摸屏，那么该显示设备也用作输入设备，其可以至少部分地由I/O控制器1640来管理。在计算设备1600上也可以有额外的按钮或者开关，以便提供I/O控制器1640所管理的I/O功能。
在一个实施例中，I/O控制器1640管理诸如加速计、照相机、光传感器或其它环境传感器或者可以包括在计算设备1600中的其它设备之类的设备。输入可以是直接用户互动的部分，并且向系统提供环境输入以影响其操作(例如，对噪声进行过滤、为亮度检测调节显示器、应用闪存或者照相机或者其它特征)。
在一个实施例中，计算设备1600包括对电池电源使用、电池的充电以及与省电操作相关的特征进行管理的功率管理1650。存储器子系统1660包括用于存储计算设备1600中的信息的存储设备。存储器可以包括非易失性(如果中断到存储设备的电源，状态不改变)和/或者易失性(如果中断到存储设备的电源，状态不确定)存储设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文件或者其它数据、以及与计算设备1600的应用和功能的执行相关的系统数据(无论是长期的还是临时的)。
实施例的元件也提供为用于存储计算机可执行的指令(例如，实施本文中所讨论的任意其它过程的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或者适用于存储电子指令或计算机可执行的指令的其它类型的机器可读介质。例如，本公开内容的实施例可以下载为计算机程序(例如，BIOS)，其可以通过数据信号的方式经由通信链路(例如，调制解调器连接或者网络连接)从远程计算机(例如，服务器)传输到请求的计算机(例如，客户)。
连接1670包括硬件设备(例如，无线连接器和/或有线连接器以及通信硬件)和软件部件(例如，驱动器、协议堆栈)，以使计算设备1600能够与外部设备进行通信。计算设备1600可以是独立的设备(例如，其它计算设备、无线接入点或者基站)以及外围设备(例如，头戴式受话器、打印机或者其它设备)。
连接1670可以包括多个不同类型的连接。概括而言，计算设备1600被说明为具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常指由无线载波提供的蜂窝网络连接，例如经由GSM(用于移动通信的全球系统)或变形或衍生、CDMA(码分多址)或变形或衍生、TDM(时分复用)或变形或衍生或者其它蜂窝服务标准来提供提供。无线连接(或者无线接口)1674指非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMax)或者其它无线通信。
外围连接1680包括硬件接口和连接器以及进行外围连接的软件部件(例如，驱动器、协议堆栈)。应当理解的是，计算设备1600既可以是到其它计算设备的外围设备(“到”1682)，也可以具有连接到其的外围设备(“从”1684)。计算设备1600通常具有“对接”连接器，以便例如出于对计算设备1600上的内容进行管理(例如，下载和/或上传、更改、同步)的目的而连接到其它计算设备。此外，对接连接器可以允许计算设备1600连接到允许计算设备1600控制例如到视听系统或其它系统的内容输出的某些外围设备。
除了外围对接连接器或者其它外围连接硬件之外，计算设备1600可以经由普通的或者基于标准的连接器来进行外围连接1680。普通类型可以包括通用串行总线(USB)连接器(其可以包括多个不同硬件接口中的任意一个)、包括有迷你显示端口(MDP)的显示端口、高清晰多媒体接口(HDMI)、火线或者其它类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的提及表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书描述了部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性不是必需被包括的。如果说明书或权利要求提及“一”元件，并非表示仅有一个元件。如果说明书或权利要求提及“一另外的”元件，并不排除存在多于一个的另外的元件。
此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。
另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。
下面的示例是关于进一步的实施例的。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文所描述的装置的所有可选特征。
例如，在一个实施例中，一种装置包括：选择线；具有SHE材料的互连部，该互连部耦合到写入位线；耦合到选择线和互连部的晶体管，该晶体管可以由字线来控制；以及具有耦合到互连部的自由磁性层的MTJ器件。在一个实施例中，MTJ器件的一个端耦合到读取位线。在一个实施例中，选择线在第零金属(M0)层上形成。在一个实施例中，读取位线在第四金属层(M4)上形成，并且其中写入位线在第二金属(M2)层上形成。
在一个实施例中，MTJ器件用于增大其读取操作期间的电阻，并且其中MTJ器件用于减小其写入操作期间的电阻。在一个实施例中，互连部专用于单个MTJ器件。在一个实施例中，晶体管是单个晶体管，MTJ器件是单个MTJ器件。在一个实施例中，单个晶体管由多个扩散部或者共享扩散部形成，以使得晶体管的沟道区充当平行的两个或更多个晶体管。在一个实施例中，MTJ器件物理上位于读取位线与写入位线之间，并且其中读取位线、写入位线和选择线相互平行并且在相同方向上延伸。
在另一个实施例中，一种方法包括：形成具有源极区域、漏极区域和栅极区域的晶体管；在第金属零(M0)中形成选择线；将选择线耦合到晶体管的源极区域；形成具有SHE材料的互连部；将互连部耦合到第一金属(M1)层并耦合到晶体管的漏极端子，并且将字线耦合到晶体管的栅极区域。
在一个实施例中，该方法还包括：在第二金属(M2)层中形成写入位线；并且将写入位线耦合到互连部，其中MTJ器件物理上位于读取位线与写入位线之间，并且其中读取位线、写入位线和选择线相互平行并且在相同方向上延伸。在一个实施例中，该方法还包括：在第三金属(M3)层专用的区域中形成MTJ器件；并且将MTJ器件的自由磁性层耦合到互连部。
在一个实施例中，该方法还包括：在第四金属(M4)层中形成读取位线；并且将读取位线耦合到MTJ器件，其中MTJ器件物理上位于读取位线与写入位线之间，并且其中读取位线、写入位线和选择线相互平行并且在相同方向上延伸。在一个实施例中，该方法还包括：在第二金属(M2)层专用的区域中形成MTJ器件；并且将MTJ器件的自由磁性层耦合到互连部。在一个实施例中，该方法还包括：在第四金属(M4)层专用的区域中形成读取位线；并且经由第三金属(M3)层将读取位线耦合到MTJ器件。在一个实施例中，互连部专用于单个MTJ器件。
在另一个实例中，在一个实施例中，一种装置包括：多个选择线；多个写入位线；多个具有SHE材料的互连部；以及多行晶体管，其中每行中的晶体管耦合到多个选择线的选择线中的一个，其中一行晶体管中的多个互连部中的每个互连部耦合到写入位线中的一个。在一个实施例中，该装置还包括：多个读取位线；以及每个都具有耦合到互连部中的一个的自由磁性层的多行MTJ器件，其中每个互连部彼此间接地耦合。在一个实施例中，多个读取位线中的每个耦合到多行MTJ器件中的一行MTJ器件。在一个实施例中，MTJ器件中的每个用于增大其读取操作期间的电阻，并且其中MTJ器件中的每个用于减小其写入操作期间的电阻。
提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应当理解，所提交的摘要不是用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到具体实施方式部分中。

Claims (20)

1.一种装置，包括：
选择线；
具有自旋霍尔效应(SHE)材料的互连部，所述互连部耦合到写入位线；
耦合到所述选择线和所述互连部的晶体管，所述晶体管能够由字线控制；以及
具有自由磁性层的磁性隧道结(MTJ)器件，所述自由磁性层耦合到所述互连部。
2.根据权利要求1所述的装置，其中，所述MTJ器件的一个端耦合到读取位线。
3.根据权利要求1所述的装置，其中，所述选择线形成在第零金属(M0)层上。
4.根据权利要求1所述的装置，其中，所述读取位线形成在第四金属(M4)层上，并且其中，所述写入位线形成在第二金属(M2)层上。
5.根据权利要求1所述的装置，其中，所述MTJ器件用于增大其读取操作期间的电阻，并且其中，所述MTJ器件用于减小其写入操作期间的电阻。
6.根据权利要求1所述的装置，其中，所述互连部专用于单个MTJ器件。
7.根据权利要求1所述的装置，其中，所述晶体管是单个晶体管，并且所述MTJ器件是单个MTJ器件。
8.根据权利要求7所述的装置，其中，所述单个晶体管由多个扩散部或者共享扩散部形成，以使得所述晶体管的沟道区充当平行的两个或更多个晶体管。
9.根据权利要求2所述的装置，其中，所述MTJ器件物理上位于所述读取位线与所述写入位线之间，并且其中，所述读取位线、所述写入位线和所述选择线彼此平行并且在相同方向上延伸。
10.一种方法，包括：
形成具有源极区域、漏极区域和栅极区域的晶体管；
在第零金属(M0)中形成选择线；
将所述选择线耦合到所述晶体管的所述源极区域；
形成具有自旋霍尔效应(SHE)材料的互连部；
将所述互连部耦合到第一金属(M1)层和所述晶体管的所述漏极端子；并且
将字线耦合到所述晶体管的所述栅极区域。
11.根据权利要求10所述的方法，还包括：
在第二金属(M2)层中形成写入位线；以及
将所述写入位线耦合到所述互连部，其中，所述MTJ器件物理上位于所述读取位线与所述写入位线之间，并且其中，所述读取位线、所述写入位线和所述选择线彼此平行并且在相同方向上延伸。
12.根据权利要求11所述的方法，还包括：
在专用于第三金属(M3)层的区域中形成磁性隧道结(MTJ)器件；以及
将所述MTJ器件的自由磁性层耦合到所述互连部。
13.根据权利要求12所述的方法，还包括：
在第四金属(M4)层中形成读取位线；以及
将所述读取位线耦合到所述MTJ器件，其中，所述MTJ器件物理上位于所述读取位线与所述写入位线之间，并且其中，所述读取位线、所述写入位线和所述选择线彼此平行并且在相同方向上延伸。
14.根据权利要求10所述的方法，还包括：
在专用于第二金属(M2)层的区域中形成磁性隧道结(MTJ)器件；以及
将所述MTJ器件的自由磁性层耦合到所述互连部。
15.根据权利要求14所述的方法，还包括：
在第四金属(M4)层中形成读取位线；以及
经由第三金属(M3)层将所述读取位线耦合到所述MTJ器件。
16.根据权利要求10所述的方法，其中，所述互连部专用于单个MTJ器件。
17.一种装置，包括：
多个选择线；
多个写入位线；
具有自旋霍尔效应(SHE)材料的多个互连部；以及
多行晶体管，其中，每行中的晶体管耦合到所述多个选择线中的一个选择线，其中，一行晶体管中的所述多个互连部中的每个互连部都耦合到所述写入位线中的一个写入位线。
18.根据权利要求17所述的装置，还包括：
多个读取位线；以及
多行磁性隧道结(MTJ)器件，所述多行磁性隧道结(MTJ)器件中的每个磁性隧道结(MTJ)器件都具有耦合到所述互连部中的一个互连部的自由磁性层，其中，每个互连部彼此间接地耦合。
19.根据权利要求18所述的装置，其中，所述多个读取位线中的每个读取位线都耦合到所述多行MTJ器件中的一行MTJ器件。
20.根据权利要求18所述的装置，其中，所述MTJ器件中的每个MTJ器件用于增大其读取操作期间的电阻，并且其中，所述MTJ器件中的每个MTJ器件用于减小其写入操作期间的电阻。
CN201380076782.0A 2013-06-21 2013-06-21 Mtj自旋霍尔mram位单元以及阵列 Active CN105229741B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/047153 WO2014204492A1 (en) 2013-06-21 2013-06-21 Mtj spin hall mram bit-cell and array

Publications (2)

Publication Number Publication Date
CN105229741A true CN105229741A (zh) 2016-01-06
CN105229741B CN105229741B (zh) 2018-03-30

Family

ID=52105058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380076782.0A Active CN105229741B (zh) 2013-06-21 2013-06-21 Mtj自旋霍尔mram位单元以及阵列

Country Status (7)

Country Link
US (1) US9620188B2 (zh)
KR (1) KR20160022809A (zh)
CN (1) CN105229741B (zh)
DE (1) DE112013007149T5 (zh)
GB (1) GB2529773B (zh)
TW (1) TWI565111B (zh)
WO (1) WO2014204492A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481749A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法
WO2019025896A1 (en) * 2017-08-01 2019-02-07 International Business Machines Corporation SPIN HALL EFFECT MRAM WITH THREE TERMINALS
CN109755269A (zh) * 2017-11-01 2019-05-14 三星电子株式会社 可变电阻存储器件
CN112164706A (zh) * 2020-09-21 2021-01-01 上海磁宇信息科技有限公司 磁性存储器及其制作方法
CN112863575A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150213867A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Multi-level cell designs for high density low power gshe-stt mram
US9864950B2 (en) * 2014-01-29 2018-01-09 Purdue Research Foundation Compact implementation of neuron and synapse with spin switches
CN106463610B (zh) 2014-06-18 2020-07-03 英特尔公司 具有可调强度的耦合自旋霍尔纳米振荡器
CN104778967B (zh) * 2015-04-20 2017-04-26 北京航空航天大学 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
US10483026B2 (en) * 2015-06-24 2019-11-19 Intel Corporation Metallic spin super lattice for logic and memory devices
EP3341324B1 (en) * 2015-08-28 2021-09-29 University Of South Florida Magnetic coprocessor and method of use
US10198402B1 (en) 2015-08-28 2019-02-05 University Of South Florida Magnetic coprocessor and method of use
WO2017052561A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Memory with high overlay tolerance
US9490297B1 (en) * 2015-09-30 2016-11-08 HGST Netherlands B.V. Half select method and structure for gating rashba or spin hall MRAM
EP3382768B1 (en) * 2015-11-27 2020-12-30 TDK Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
CN108713261B (zh) * 2016-03-07 2023-06-02 英特尔公司 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
JP6833810B2 (ja) * 2016-03-14 2021-02-24 Tdk株式会社 磁気メモリ
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
US9858975B1 (en) * 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
US10957844B2 (en) 2016-12-23 2021-03-23 Intel Corporation Magneto-electric spin orbit (MESO) structures having functional oxide vias
KR102631843B1 (ko) 2016-12-27 2024-02-01 인텔 코포레이션 다수의 유형의 임베디드 비휘발성 메모리 디바이스들을 갖는 모놀리식 집적회로
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
US9947383B1 (en) 2017-02-23 2018-04-17 International Business Machines Corporation Spin hall write select for magneto-resistive random access memory
JP6316474B1 (ja) 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
WO2019005147A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PERPENDICULAR MAGNET ANISOTROPIC SPIN HALL EFFECT MEMORY USING THE SPIN ORBIT EFFECT AND THE EXCHANGE FIELD
WO2019005129A1 (en) * 2017-06-30 2019-01-03 Intel Corporation BINARY MEMORY CELL MAGNETIC WITH SPIN HALL EFFECT
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11398596B2 (en) * 2018-06-28 2022-07-26 Intel Corporation Magnetic tunnel junction (MTJ) integration on backside of silicon
US11165012B2 (en) 2018-10-29 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US10971677B2 (en) * 2018-12-27 2021-04-06 Academia Sinica Electrically controlled nanomagnet and spin orbit torque magnetic random access memory including the same
US11276730B2 (en) * 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11062752B2 (en) * 2019-01-11 2021-07-13 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11574666B2 (en) * 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US10762942B1 (en) 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
US11054438B2 (en) 2019-03-29 2021-07-06 Honeywell International Inc. Magnetic spin hall effect spintronic accelerometer
EP3731289B1 (en) * 2019-04-23 2024-06-12 IMEC vzw A magnetic tunnel junction device
KR102657583B1 (ko) * 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자
CN117995235A (zh) 2020-01-07 2024-05-07 联华电子股份有限公司 存储器
US20210313395A1 (en) * 2020-04-03 2021-10-07 Nanya Technology Corporation Semiconductor device with embedded magnetic storage structure and method for fabricating the same
US11869561B2 (en) 2021-09-23 2024-01-09 International Business Machines Corporation Spin orbit-torque magnetic random-access memory (SOT-MRAM) with cross-point spin hall effect (SHE) write lines and remote sensing read magnetic tunnel-junction (MTJ)
KR20230050126A (ko) 2021-10-07 2023-04-14 삼성전자주식회사 가변 저항 메모리 소자
US11948616B2 (en) 2021-11-12 2024-04-02 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN116133438A (zh) * 2021-11-12 2023-05-16 长鑫存储技术有限公司 半导体结构及其制备方法
US12046280B2 (en) 2022-05-18 2024-07-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062044A1 (en) * 2003-09-29 2006-03-23 Won-Cheol Jeong Methods of operating magnetic random access memory devices including heat-generating structures
US20090251949A1 (en) * 2008-04-04 2009-10-08 Qualcomm Incorporated Array Structural Design of Magnetoresistive Random Access Memory (MRAM) Bit Cells
WO2011116746A2 (de) * 2010-03-25 2011-09-29 Schaeffler Technologies Gmbh & Co. Kg Doppelkupplung
WO2013025994A3 (en) * 2011-08-18 2013-04-11 Cornell University Spin hall effect magnetic apparatus, method and applications

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
JP4682367B2 (ja) * 2007-09-28 2011-05-11 キヤノンアネルバ株式会社 磁気抵抗効果を用いた負性抵抗素子
US9368716B2 (en) * 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
JP4745414B2 (ja) * 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8450818B2 (en) 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
GB2469375A (en) 2010-04-01 2010-10-13 David John Bowman Tharp User interface presentation and wagering system
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US8933521B2 (en) 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
KR101853874B1 (ko) 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
EP2831881A4 (en) 2012-03-29 2016-04-20 Intel Corp MAGNETIC STATE AND CIRCUITS
US9281467B2 (en) * 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
US8890120B2 (en) 2012-11-16 2014-11-18 Intel Corporation Tunneling field effect transistors (TFETs) for CMOS approaches to fabricating N-type and P-type TFETs
US9195787B2 (en) 2012-11-20 2015-11-24 Intel Corporation Methods and apparatus for modeling and simulating spintronic integrated circuits
US9711284B2 (en) 2012-12-11 2017-07-18 Intel Corporation Structure to make supercapacitor
US9355242B2 (en) 2012-12-17 2016-05-31 Intel Corporation Method and apparatus for managing and accessing personal data
US9209288B2 (en) 2012-12-21 2015-12-08 Intel Corporation Reduced scale resonant tunneling field effect transistor
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
DE112013006687B4 (de) 2013-03-28 2022-02-17 Intel Corporation Resonanzkanaltransistor mit mehreren gates
US9391262B1 (en) * 2013-12-23 2016-07-12 Intel Corporation Nanomagnetic devices switched with a spin hall effect
US9230627B2 (en) * 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062044A1 (en) * 2003-09-29 2006-03-23 Won-Cheol Jeong Methods of operating magnetic random access memory devices including heat-generating structures
US20090251949A1 (en) * 2008-04-04 2009-10-08 Qualcomm Incorporated Array Structural Design of Magnetoresistive Random Access Memory (MRAM) Bit Cells
WO2011116746A2 (de) * 2010-03-25 2011-09-29 Schaeffler Technologies Gmbh & Co. Kg Doppelkupplung
WO2013025994A3 (en) * 2011-08-18 2013-04-11 Cornell University Spin hall effect magnetic apparatus, method and applications

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481749A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法
WO2019025896A1 (en) * 2017-08-01 2019-02-07 International Business Machines Corporation SPIN HALL EFFECT MRAM WITH THREE TERMINALS
CN110945588A (zh) * 2017-08-01 2020-03-31 国际商业机器公司 三端自旋霍尔mram
GB2580556A (en) * 2017-08-01 2020-07-22 Ibm Three terminal spin hall MRAM
GB2580556B (en) * 2017-08-01 2021-09-08 Ibm Three terminal spin hall MRAM
CN110945588B (zh) * 2017-08-01 2023-12-15 国际商业机器公司 三端自旋霍尔mram
CN109755269A (zh) * 2017-11-01 2019-05-14 三星电子株式会社 可变电阻存储器件
CN112863575A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器
CN112863575B (zh) * 2019-11-12 2023-12-29 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器
CN112164706A (zh) * 2020-09-21 2021-01-01 上海磁宇信息科技有限公司 磁性存储器及其制作方法
CN112164706B (zh) * 2020-09-21 2022-11-08 上海磁宇信息科技有限公司 磁性存储器及其制作方法

Also Published As

Publication number Publication date
GB2529773A (en) 2016-03-02
DE112013007149T5 (de) 2016-02-25
GB2529773B (en) 2020-10-28
KR20160022809A (ko) 2016-03-02
US20160042778A1 (en) 2016-02-11
CN105229741B (zh) 2018-03-30
GB201520164D0 (en) 2015-12-30
US9620188B2 (en) 2017-04-11
TWI565111B (zh) 2017-01-01
TW201517337A (zh) 2015-05-01
WO2014204492A1 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
CN105229741B (zh) Mtj自旋霍尔mram位单元以及阵列
US10170185B2 (en) Hybrid memory and MTJ based MRAM bit-cell and array
US10333523B2 (en) Exclusive-OR logic device with spin orbit torque effect
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
US10897364B2 (en) Physically unclonable function implemented with spin orbit coupling based magnetic memory
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
US9865322B2 (en) Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory
US9711215B2 (en) Apparatus and method to optimize STT-MRAM size and write error rate
WO2017034563A1 (en) Dual pulse spin hall memory with perpendicular magnetic elements
US10636840B2 (en) Quaternary spin hall memory
US10998495B2 (en) Magnetostrictive stack and corresponding bit-cell
WO2017048229A1 (en) Large signal two transistor memory with magneto-electric spin orbit device
US10910556B2 (en) Magnetic and spin logic devices based on Jahn-Teller materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant