JP2013546195A - 記憶抵抗素子およびそのような素子に基づく電子メモリ - Google Patents

記憶抵抗素子およびそのような素子に基づく電子メモリ Download PDF

Info

Publication number
JP2013546195A
JP2013546195A JP2013543953A JP2013543953A JP2013546195A JP 2013546195 A JP2013546195 A JP 2013546195A JP 2013543953 A JP2013543953 A JP 2013543953A JP 2013543953 A JP2013543953 A JP 2013543953A JP 2013546195 A JP2013546195 A JP 2013546195A
Authority
JP
Japan
Prior art keywords
memory
element according
electrode
metal
alkali metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013543953A
Other languages
English (en)
Inventor
アレクサンドル モラドプール
オリヴィエ シュニーガンズ
アレクサンドル ルヴコルヴスキ
ラファエル サロ
シルヴァン フランジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2013546195A publication Critical patent/JP2013546195A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本発明は、第1電極(10)と、第2電極(30)と、前記第1および第2電極と直接、電気的に接触する活性領域(20)と、によって形成される記憶抵抗素子(M)に関し、前記活性領域は、実質的に少なくとも1つのアルカリ金属を含む挿入化合物の薄膜から成り、前記化合物は、少なくとも1つの遷移金属の酸化物またはカルコゲナイドであり、かつ電子およびイオンの両方を伝導させることが可能であることを特徴とする。不揮発性電子メモリは、複数のそのような記憶抵抗素子から形成される。
【選択図】 図2

Description

本発明は記憶抵抗素子、および複数のそのような素子を使用することに基づいた不揮発性電子メモリに関する。
「メモリスタ(memristor)」の概念は、1971年にL.O.Chuaによって、「Memristor − The Missing Circuit Element」と題する非特許文献1で紹介された。
理論的には、メモリスタは、磁束Φが、素子を通過する電荷qに依存する、素子(より正確には、電気双極子)として定義される。「メムリスタンス)」M(q)は、以下のように定義される。
Figure 2013546195
この定義から、次式が成立することが実証される。
Figure 2013546195
ここで、V(t)は双極子の端子間の電圧であり、かつI(t)は双極子を貫いて流れる電流であり、共に時間tの関数として表される。言い換えれば、任意の瞬間で、M(q)は、その値がqの関数として変化する、かつ、それゆえに、電流Iの「履歴」の関数として変化する抵抗と等価である(M(q)=R、すなわち、一定である自明の場合、メモリスタは通常の抵抗器によって置き換えることも可能であろうが、ここでは、それは考慮されない)。
メモリスタのV−I特性がプロットされる場合、図1に例示されるように、一般に二重のヒステリシス・サイクルを示す曲線が得られる。
この特性のために、あるメモリスタは双安定的振舞いを示し、かつ、不揮発性メモリ素子として用いることができる。そのようなデバイスの端子間に電圧を印加すると、その抵抗には大きな変化が引き起こされる。すなわち、例えば、抵抗の変化は、「1」の論理値を表す高値から、「0」の値を表す低値まで変化する。V−I特性がヒステリシスを示すので、電圧がゼロに降下した場合、この抵抗値は維持される。初期の(高い)抵抗値に戻るためには、逆電圧を印加する必要がある。
この双安定的振舞いはまた、メモリスタのマトリックスが、論理演算を実行するために使用されることを可能にする。この点に関しては、J.Borghetti等による、「メモリ抵抗性スイッチは、実質的含意によって、状態を持つ論理演算を可能にする」と題する非特許文献2を参照されたい。
「メモリスタ」の概念が定式化される前であっても、ある材料、そして特にTiOの薄膜は、電気化学者の学界によって、1960年代から、「メモリ抵抗性」として認定可能な振舞いを示すことが既に知られていた。これについては、F.Abgallによる、「酸化チタン薄膜におけるスイッチング現象」と題する非特許文献3を参照されたい。
「メモリスタ」として認定可能な電子素子の製造は、D.B.Strukov等による、「The missing memristor found」と題する非特許文献4で初めて説明された。この素子では、活性材料としてTiO/TiO2−xの二層膜が使用された。さらに特許文献1〜3を参照されたいが、これらはまた、好みに応じて比較的複雑な組成の他の酸化物に対して、可能な一般化を想定するものである。
これらの先行技術素子のメモリ抵抗性の振舞いの基礎である抵抗率変化は、電界によって誘起される、ドーパント種のマイグレーション、そして特に酸素空孔のマイグレーションによって引き起こされ、マイグレーションは、第1伝導性膜(その中では酸素空孔がリッチである)から第2膜(その中では酸素空孔が不足しており、かつ、それゆえに、より伝導的でない)へと起こる。これらのデバイスの欠点は、二層膜(ある場合には、多層膜でさえもある)構造の製造が比較的に複雑なことである。
J.Borghetti等による前述の非特許文献2で記述されたデバイスに関して、そのデバイスは、2つの金属膜の間に挟まれたただ1つのTiO膜を備える。そのような構造においては、ドーパント種(酸素空孔)は、2つの金属電極の間で伝導性フィラメントを形成することが知られている。この点に関しては、R.Waserによる、「ナノイオンを基にした抵抗スイッチング・メモリ」と題した非特許文献5および、「酸化還元を基にした抵抗スイッチング・メモリ−ナノイオン機構、展望および挑戦」と題する非特許文献6を参照されたい。これらの伝導性フィラメントの成長は、格子転位に沿って起こる不規則過程である。それゆえに、ナノスケール・デバイスの中で、これらのフィラメントの少なくとも1つの存在を保証するのは困難であり、これによって、その信頼できる動作が妨げられる。それゆえに、フィラメント状伝導性経路の形成に基づく抵抗−スイッチング機構は、本質的にデバイス小型化を制限する性質のものである。
また、強調されるべきことであるが、これらの伝導性フィラメントの初期形成は、予備膜の「エレクトロ・フォーミング」ステップを必要とするが、これは未だあまり理解されておらず、かつ、それゆえに、制御するのが困難である(J.J.Yang等による非特許文献7を参照)。
特許文献4は、少なくとも2つの移動可能種を備えた材料から製造される単一活性領域を備えるメモリ抵抗性デバイスを報告している。このタイプの材料のいくつかの群が挙げられており、それらの中には、ドーパントとして作用する、格子間欠陥を形成するために、アルカリ金属原子が遷移金属原子を置換する置換化合物がある。エレクトロ・フォーミング・ステップはまた、これらのデバイスが動作するのを保証するために必要であるように見えるであろう(前述のJ.Yang等による非特許文献7を参照)。
特許文献5は、抵抗メモリ素子を記述しており、その活性領域は、金属的であるかまたは金属酸化物で作られた2つの膜を備え、これらの1つが、電荷担体種をドープされ、これら2つの膜は、他の2つの膜の材料以外の材料から製造された中間膜によって分離される。そのようなデバイスの製造は複雑である。
特許文献6は、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる少なくとも1つのアルカリ金属の挿入化合物が使用されることを記述しており、これらの挿入化合物は、本質的に電子性およびイオン性の両方の伝導性を示し、かつ、最もしばしば、マス・メモリを製造するための層状構造を有する。NaCoOおよびLiCoO(0<x≦1)のような、これらの材料のあるものは、電気化学的電池を製造するのに使用される材料として知られている。例えば、特許文献7を参照されたい。
前述の特許文献6に記述されたマス・メモリは、そのような材料で作られるバルク単結晶基板を備え、その上方には、原子間力顕微鏡(AFM)プローブが配置される。水メニスカスが、プローブと基板の表面との間に自発的に発生する。このメニスカスは、これらの2つの素子の間での電気伝導を保証し、かつ電気化学的電池を形成し、この中で、酸化還元反応が起こり得る。マス・メモリの動作の基礎を形成するのは、正確にこのタイプの電気化学的反応であり、AFMプローブと基板との間に電位差を印加することによって誘起される。
具体的には、遷移金属原子の酸化数における変化は、表面に排出されている、挿入された(または「差し込まれた」、2つの用語は等価である)アルカリ金属原子に伴われて、または反対に、基板の中心部へ戻されているアルカリ金属原子に伴われて起こり、これによって、表面伝導度における可逆的な変化が作り出される。この点に関しては、以下の非特許文献8および9を参照されたい。
そのようなメモリは、実施するのが非常に困難であり、かつ高価である。すなわち、単結晶基板は製造するのが困難であり、かつ、それらのいくつかは、NaCoOのように、空気中で不安定である。AFMプローブを使用することは、かなりの複雑さをもたらし、かつ、基板の表面を走査するための移動可能な読み出しヘッドを必要とする。
米国特許出願公開第2008/0079029号明細書 米国特許第7763880号明細書 米国特許第7417271号明細書 国際公開第2010/074689号パンフレット 米国特許出願公開第2010/102289号明細書 国際公開第2008/145864号パンフレット 欧州特許第1860713号明細書
"Memristor − The Missing Circuit Element"、IEEE Transactions on Circuit Theory, Vol. CT−18, 1971, pages 507−519. "'Memristive' switches enable 'stateful' logic operations via material implication", Nature, Vol. 464, pages 873−876, 8 April 2010. "Switching phenomena in titanium oxide thin films", Solid−State Electronics 1968. Vol. 11, pages 535−541. "The missing memristor found", Nature, Vol. 453, pages 80−83, 1st May 2008. "Nanoionics−based resistive switching memories", Nature materials, Vol. 6, pages 833−840,(November 2007). "Redox−Based Resistive Switching Memories − Nanoionic Mechanisms, Prospects and Challenges", Advanced Materials 21, pages 2632−2663, 2009. Nanotechnol., 2009, 20, 215201. O. Schneegans, A. Moradpour, O. Dragos, S. Franger, N. Dragoe, L. Pinsard−Gaudart, P. Chretien, A. Revcolevschi, J. Amer. Chem. Soc, 2007, 129, 7482. O. Schneegans, A. Moradpour, L. Boyer, D. Ballutaud, J. Phys. Chem. B, 2004, 108, 9882.
本発明は、先行技術の前述の欠点を克服することを狙いとする。
本発明者等は、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属のこれらの挿入化合物の薄膜が(単結晶でなくとも)、2つの電極と直接、電気的に接触した状態で配置された場合、非常に著しいメモリ抵抗性の振舞いを有することを実証した。これによって、非常に簡単な構造を有し、かつ可動部がない、抵抗素子の「クロス・バー」マトリックスを製造することが可能になる。そのうえ、多結晶薄膜または非晶質薄膜は、単結晶基板よりも、製造するのがはるかに簡単かつ安価である。先端レベル(ナノスケール・メモリ・セル)への小型化が推進されてもよく、その場合、メモリは非常に短い(ナノ秒)書込み時間を有する。とりわけ、アルカリ金属イオン、そして特にLiイオンまたはNaイオンの場合、それらは小さく、それゆえに、TiO膜のメモリ抵抗性の振舞いの原因である酸素空孔よりもはるかに移動しやすいので、これらの移動は、電気伝導度の変化を引き起こすために用いられる。これらの材料の伝導度の変化は、フィラメントの形成によって引き起こされず、かつ、予備的なエレクトロ・フォーミングは必要ではない。
留意されたいのは、これらのデバイスの動作原理(現在、完全には理解されていない)は、前述の特許文献6のマス・メモリの動作原理と基本的に異なるが、その理由は、活性材料(バルク単結晶基板の代わりに薄膜)の性質が異なること、および水メニスカスが存在しないことによる。
それゆえに、本発明の1つの主題は記憶抵抗素子であり、この記憶抵抗素子は、第1電極と、第2電極と、前記第1および第2電極と直接、電気的に接触する活性領域とによって形成され、前記活性領域は、実質的にまたは排他的に、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の挿入化合物の薄膜から成り、本質的に電子性およびイオン性である両方の伝導性を示すことを特徴とする。
本発明の様々な実施形態によれば、
−前記薄膜は、前記第1電極の表面上に堆積されてもよい。
−前記第1電極は、縮退した半導体基板の表面、および絶縁性基板上に堆積された金属膜から選択されてもよい。
−前記第2電極は、前記薄膜上に堆積された金属膜によって形成されてもよい。
−前記薄膜は、多結晶構造または非晶質構造を有してもよい。「多結晶」という表現は、広い意味を有すると理解されなければならず、これには、結晶サイズがマイクロメートル級の膜およびナノメートル級の膜、または非晶質マトリックスによって一緒に結合された微結晶から形成される膜が含まれる。
−前記薄膜は、厚さが10μm以下であってもよく、厚さが5nmと1μmとの間であるのが好ましい。
−少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が以下の化学式を有してもよい。
Figure 2013546195
ここで、
・Aは、1つ以上のアルカリ金属を表し、
・Mは、AgおよびCuから選択された少なくとも1つの金属を表し、
・Mは、Mg、Ca、Sr、Ba、Ti、Mn、Fe、CuおよびZnから選択された少なくとも1つの金属を表し、
・Mは、Al、Ti、V、Cr、Mn、Fe、Co、Ni、MoおよびTaから選択された少なくとも1つの金属を表し、
・Mは、Ti、V、Mn、Co、Ni、Zr、SnおよびTaから選択された少なくとも1つの金属を表し、
・Bは、O、S、SeおよびTeから選択された少なくとも1つの非金属を表し、
・パラメータx、v、w、y、zおよびβは、以下の不等式を満たし、加えて、xは化合物の安定領域で選択される。
・0<x≦1、
・0≦v≦1、
・0≦w<1、
・0≦y≦1、
・0≦z<1、
・1.5≦β、かつ、
・パラメータx、v、w、yおよびzはまた、以下の等式である、v+w+y+z=1を満たす。
さらに、好ましくは、β≦10、かつ、より好ましくは、β≦5である。
より正確には、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の化学式を有してもよい。
Figure 2013546195
ここで、
・A’は、LiおよびNaから選択された少なくとも1つのアルカリ金属を表し、
・Mは、Mn、Fe、CoおよびNiから選択された少なくとも1つの金属を表し、
・Bは、OおよびSから選択された少なくとも1つの非金属を表し、かつ、
・パラメータx、yおよびβが、以下の不等式を満たし、加えて、xは化合物の安定領域で選択され、
・0<x≦1、
・y=1、
・1.5≦β、
・さらに、上で示されるように、好ましくはβ≦10、かつ、より好ましくはβ≦5である。
−なおより正確には、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の、NaCoO、LiCoO、LiNiO、LiMn、LiTiO、Li4+xTi12、Li、Li13、LiNiCo(1−y)、LiFeO、LiMnO、LiMn、LiMoOおよびLiNi1/3Mn1/3Co1/3から選択され、パラメータxは、これらの化合物の安定領域で選択される。留意されたいのは、これらの化学式のあるものは、パラメータyが1よりも大きな値を有してもよい形式で書かれてきた。もちろん、それらは常に正規化されて、y=1の場合に戻る。
−好ましくは、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、NaCoOおよびLiCoOから選択される。
−少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られる、少なくとも1つのアルカリ金属の前記挿入化合物が、層状構造を有してもよい。
−前記第1および第2電極の少なくとも1つが、シリコンで作られてもよい。
本発明の好ましい実施形態において、前記第1および第2電極の1つ(それもただ1つ)がシリコンで作られ、かつ、少なくとも1つのアルカリ金属の前記挿入化合物がLiCoOである。
−変形例として、前記第1および第2電極の少なくとも1つが、アルミニウム、ガリウム、インジウム、アンチモン、ビスマス、カドミウム、亜鉛、錫および鉛から選択された材料で作られてもよい。
本発明の別の主題は、上で説明されたような、複数の記憶抵抗素子から形成される不揮発性電子メモリであり、マトリックスの中で行と列に配列され、ある与えられた行の全ての素子は、共通の第1電極を共有し、かつ、ある与えられた列の全ての素子は、共通の第2電極を共有する。
本発明の他の特徴、詳細および利点は、(非限定的な例として提供された)添付図面を参照しながら考慮し、記述を読むことで、明らかになるであろう。
上で説明されたように、図1は、一般に、メモリスタの電圧−電流特性を例示する。 図2は、本発明の一実施形態による記憶抵抗素子の概略図を示す。 図3は、片対数目盛において、図2のデバイスの電圧−電流特性を示す。 図4Aおよび図4Bは、本発明の第2の実施形態による電子メモリの構造の概略図を例示する。
図2におけるデバイスMは、高度にnドープされた縮退したシリコン(変形例として、pタイプのドーピングを使用することも可能であろう)で作られた基板10から形成されており、それゆえに、金属のように振舞い、かつ第1電極として働き、第1電極の上には、100nm厚さの活性なLi0.9CoO膜20が堆積されている。大きさが100μm×400μmである金のパッド30が、膜20の上に堆積され、デバイスの第2電極が形成される。2つの電気的コンタクト41、42が、1つは基板10に、かつ1つがパッド30に付けられ、これによって、可変電位差Vを発電機50によって印加することが可能である。電流計60は、デバイスを貫いて流れる電流Iを測定する。
発電機50は、0Vから+4Vまでの第1電圧傾斜部(図3におけるR1)を印加し、その後、+4Vから−4Vまでの第2傾斜部(+4Vから0Vまでの第1部分は参照符号R2によって示され、0Vから−4Vまでの第2部分はR3によって示される)、そして最後に、−4Vから0Vまでの第3傾斜部(R4)を印加するために、使用される。電圧および電流の順方向は、図2に示されている。図3のグラフは、線形目盛で示した電圧の関数として、電流の絶対値を対数目盛で示す。
図3から見ることができるが、初期には、傾斜部R1の出発時点で、電流は電圧と共に急速に増加し、これによって、デバイスの抵抗は比較的低いことが示され(数kΩ)、その後、約1Vで電流は安定化し、これによって、抵抗は約25kΩまで徐々に増加することが示される。約3.8Vで、電流は大きさにして約3桁だけ急峻に降下し、これによって、素子Mが、第1低抵抗状態(抵抗値は電圧の関数として変化するが、しかし、常に約25kΩ以下である)から第2高抵抗状態(約10MΩ)へと遷移することが示される。
電圧が減少し(R2)、そしてその後、負になる場合(R3)、デバイスの抵抗はほとんど変化せず、かつ少なくとも約1MΩに留まる。別の急峻な遷移が起こるのは、Vが−3.5Vに到達する場合だけであり、この場合は、第2状態から第1状態への遷移である。
電圧がゼロに戻る場合(R4)、素子の抵抗は、約数kΩまたは数十kΩに留まる。このサイクルは、多数回、繰り返されてもよい。
図2のデバイスは、本発明の原理を確認する目的で製造され、その大きなサイズのために、それは約1秒のスイッチング時間を有する。商業応用を意図したデバイスは、はるかに小さなサイズ、約10nm×10nm、にすることができ、かつ、スイッチング時間を外挿によって見積もると、約数ナノ秒のスイッチング時間を有することが可能であろう。
本発明のデバイスの多くの変形例が想定されてもよい。
例えば、第1および第2電極は、両方とも金属で作られてもよく、または実際には、縮退した半導体で作られてもよい。それらは、特に金属トラックであってもよく、絶縁性基板(SiO、真性シリコンなど)の上に堆積されたポリシリコンで作られたトラックでさえも可能である。
観察されたことは、2つの電極の1つ(例えば、図1のデバイスの第1電極10)が、活性膜のアルカリ金属と(または少なくとも1つのアルカリ金属と)合金を形成することができる材料から製造される場合、メモリ抵抗性デバイスの2つの状態間の電気抵抗の差異は特に大きく、この材料は、シリコン、アルミニウム、ガリウム、インジウム、アンチモン、ビスマス、カドミウム、亜鉛、錫または鉛であってもよい。観察されたことは、この場合、アルカリ金属イオンは、電極の中にかなり深く入り込む(図2のデバイスの場合には500nmであり、ここで第1電極は高度にドープされたシリコンで作られ、かつアルカリ金属はリチウムである)。機構が完全に理解されているわけではないが、このことは、抵抗スイッチングにおいて重要な役割を果たしているようだ。
他の電極は、金、白金などのような貴金属から製造されてもよい。その化学的不活性さのために、そのような材料は、活性な体積中で起こる電気化学反応に関与しない。貴金属で作られた2つの電極を用いることは可能であるが、しかし、あまり有利ではない。
そのような構成は、特にメモリスタのマトリックスの製造によく適しており、このことは、図4Aおよび図4Bを参照しながら以下に説明されるであろう。
活性膜20を製造するのに、他の材料が用いられてもよく、これらの材料は、(少なくとも1つの)遷移金属の酸化物またはカルコゲナイドで作られた、(少なくとも1つの)アルカリ金属の挿入化合物の一群に属しており、本質的に電子性およびイオン性の両方である伝導性を示し、かつ一般に層状構造を有する。
本発明を実施するのに適した材料は、一般化学式である、
Figure 2013546195
によって特徴付けられ、ここで、
−Aは、1つ以上のアルカリ金属を表し、
−Mは、1に等しい酸化数を有することができ、かつ、特にAgおよびCuから選択された少なくとも1つの金属を表し、
−Mは、2に等しい酸化数を有することができ、かつ、特にMg、Ca、Sr、Ba、Ti、Mn,Fe、CuおよびZnから選択された少なくとも1つの金属を表し、
−Mは、3に等しい酸化数を有することができ、かつ、特にAl、Ti、V、Cr、Mn、Co、Ni、MoおよびTaから選択された少なくとも1つの金属を表し、
−Mは、4に等しい酸化数を有することができ、かつ、特にTi、V、Mn、Fe、Co、Ni、Zr、SnおよびTaから選択された少なくとも1つの金属を表し、かつ、
−Bは、特にO、S、SeおよびTeから選択された少なくとも1つの非金属を表す。
パラメータx、v、w、y、zおよびβは、以下の不等式である、0<x≦1、0≦v≦1、0≦w<1、0≦y≦1、0≦z<1、かつ、1.5≦βを満たさなければならない。このように、パラメータxは、0(除く、何故ならば、アルカリ金属の存在は必須なので)と1(含む)との間で変化してもよく、一方で、パラメータv、w、yおよびzは、0(含む)と1(含む)との間で個々に変化してもよく、それらの合計(v+w+y+z)は1に等しいことが要求される。v、w、yおよびzの値についての別の制約は、少なくとも1つの遷移金属が存在しなければならないことである。加えて、xは化合物の化学的安定性を保証する値を有しなければならない(パラメータxの安定範囲は、材料の定性的組成に依存する)。パラメータβ(ベータ)に関しては、それは1.5以上であり、このパラメータの値について上限を定義することは困難である。しかしながら、大部分の場合において、この値は10以下に留まる、または5以下にさえも留まるであろう。
有利なことに、材料は一般化学式
Figure 2013546195
によって特徴付けてもよく、ここで、
−A’は、LiおよびNaから選択された少なくとも1つのアルカリ金属を表し、
−Mは、Mn、Fe、CoおよびNiから選択された少なくとも1つの金属を表し、
−Bは、OおよびSから選択された少なくとも1つの非金属を表し、かつ、
−パラメータx、yおよびβは、以下の不等式を満たし、加えて、xは化合物の安定領域において選ばれる。すなわち、0<x≦1、y=1(この条件は、化学式を正規化することによって常に満たされ得る)、かつ、1.5≦βである。
特に、次の材料(正規化されていない化学式)、すなわち、NaCoO、LiCoO、LiNiO、LiMn、LiTiO、Li4+xTi12、Li、Li13、LiNiCo(1−y)、LiFeO、LiMnO、LiMn、LiMoO、およびLiNi1/3Mn1/3Co1/3について言及されてもよい。
化合物NaCoOおよびLiCoOは、特に好ましい。
活性膜の厚さは、単に例として与えられる。一般に、膜は、厚さが10μm以下であれば、そしてより好ましくは、1μm以下であれば、「薄い」と考えられる。許容できる最小の厚さは、用いられる材料に依存し、指標として、この厚さは、10nm以上が好ましいであろう。
図4Aは、ナノスケール寸法の記憶抵抗素子M11、M12、M21、M22などのマトリックスの正面図を示し、図4Bは、同マトリックスの線B−Bに沿った断面図を示す。
素子の「第1電極」を形成する伝導性トラック15(点線で描かれている)は、絶縁性基板11の上に堆積されている。マトリックスのある与えられた行の全ての素子は、同じ第1電極を共有する(または等価的に、素子は、自らの第1電極を電気的に一緒に接続させることが可能であろう)。好ましくは厚さが10nmと100nmとの間の、活性材料の連続膜21が、基板11および第1電極15の上に堆積される(図で、膜21の1つの端は、下方に位置する素子を示すために省略されている)。他の伝導性トラック35は、基板の上の、および活性領域の上の行15に垂直に堆積される。下部伝導性トラック15と上部伝導性トラック25との間に位置する活性膜の体積は、マトリックスの素子の活性領域22を形成する。電極が重なる所でのみ活性材料を局所的に堆積させることも可能であり、しかも好ましくさえあるが、その理由は、それによって、マトリックスの素子間で、より良い(電気的および化学的)分離が保証されるからである。しかしながら、この実施形態は、実施するのがより複雑である。
上で与えられた理由のために、伝導性のトラック15および/または35は、活性膜のアルカリ金属と(または少なくとも1つのアルカリ金属と)合金を形成することができる伝導性材料、例えばシリコン、から製造されることが好ましいであろう。シリコンの使用は、技術的な理由のために、特に好ましい。
マトリックスのある与えられた行の全ての素子が、トラック35によって形成された同じ第2電極を共有するのを見ることができる(または等価的に、素子は、自らの第1電極を電気的に一緒に接続させることができるであろう)。「クロス・バー」構造は、このように形成される。すなわち、i番目の行とj番目の列との間で電位差を印加することによって、メモリの素子Mijに書き込まれる、または素子Mijから読み出されることが可能になる。「書き込む」という用語は、ここでは、素子の固有抵抗を著しく変更するために、十分に高い電位差を印加ことを意味すると理解される。「読み出す」という用語は、より低い電位差を印加し、電流の値を測定し、そしてそれから抵抗値を、かつ、したがって、素子の状態を推定することを意味すると理解される。
この構造は従来的であり、本発明のデバイスはまた、他のアーキテクチャに適用されてもよい。

Claims (15)

  1. 記憶抵抗素子(M)であって、
    第1電極(10)と、
    第2電極(30)と、
    前記第1および第2電極と直接、電気的に接触する活性領域(20)と、
    によって形成され、
    前記活性領域が、少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の挿入化合物の薄膜を含み、本質的に電子性およびイオン性の両方である伝導性を示すことを特徴とする、記憶抵抗素子(M)。
  2. 前記薄膜が、前記第1電極の表面上に堆積される、請求項1に記載に記憶抵抗素子。
  3. 前記第1電極が、縮退した半導体基板の表面および、絶縁性の基板上に堆積された金属膜から選択される、請求項1または2のいずれか1項に記載の記憶抵抗素子。
  4. 前記第2電極が、前記薄膜上に堆積された金属膜によって形成される、請求項1〜3の1項に記載の記憶抵抗素子。
  5. 前記薄膜が、多結晶構造または非晶質構造を有する、請求項1〜4の1項に記載の記憶抵抗素子。
  6. 前記薄膜の厚さが、10μm以下、かつ、好ましくは、10nmと1μmとの間である、請求項1〜5の1項に記載の記憶抵抗素子。
  7. 少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の化学式である、
    Figure 2013546195
    を有し、
    ここで、
    Aは、1つ以上のアルカリ金属を表し、
    は、AgおよびCuから選択された少なくとも1つの金属を表し、
    は、Mg、Ca、Sr、Ba、Ti、Mn、Fe、CuおよびZnから選択された少なくとも1つの金属を表し、
    は、Al、Ti、V、Cr、Mn、Fe、Co、Ni、MoおよびTaから選択された少なくとも1つの金属を表し、
    は、Ti、V、Mn、Co、Ni、Zr、SnおよびTaから選択された少なくとも1つの金属を表し、
    Bは、O、S、SeおよびTeから選択された少なくとも1つの非金属を表し、
    パラメータx、v、w、y、zおよびβは、以下の不等式である、
    0<x≦1、
    0≦v≦1、
    0≦w<1、
    0≦y≦1、
    0≦z<1、
    1.5≦β、
    を満たし、加えて、xは前記化合物の安定領域で選択され、かつ、
    −パラメータx、v、w、y、zはまた、等式v+w+y+z=1を満たす、請求項1〜6の1項に記載の記憶抵抗素子。
  8. 少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の化学式である、
    Figure 2013546195
    を有し、
    ここで、
    A’は、LiおよびNaから選択された少なくとも1つのアルカリ金属を表し、
    Mは、Mn、Fe、CoおよびNiから選択された少なくとも1つの金属を表し、
    Bは、OおよびSから選択された少なくとも1つの非金属を表し、かつ、
    パラメータx、yおよびβが、以下の不等式である、
    0<x≦1、
    y=1、
    1.5≦β、
    を満たし、加えて、xが前記化合物の安定領域で選択される、請求項7に記載の記憶抵抗素子。
  9. 少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、以下の、NaCoO、LiCoO、LiNiO、LiMn、LiTiO、Li4+xTi12、Li、Li13、LiNiCo(1−y)、LiFeO、LiMnO、LiMn、LiMoO、およびLiNi1/3Mn1/3Co1/3から選択され、パラメータxが、これらの化合物の安定領域で選択される、請求項7または8のいずれかに記載の記憶抵抗素子。
  10. 少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、NaCoOおよびLiCoOから選択される、請求項9に記載の記憶抵抗素子。
  11. 少なくとも1つの遷移金属の酸化物またはカルコゲナイドで作られた、少なくとも1つのアルカリ金属の前記挿入化合物が、層状構造を有する、請求項1〜10の1項に記載の記憶抵抗素子。
  12. 前記第1および第2電極の少なくとも1つが、縮退したシリコンで作られる、請求項1〜11の1項に記載の記憶抵抗素子。
  13. 前記第1および第2電極の1つが、縮退したシリコンで作られ、かつ、少なくとも1つのアルカリ金属の前記挿入化合物がLiCoOである、請求項12に記載の記憶抵抗素子。
  14. 前記第1および第2電極の少なくとも1つが、アルミニウム、ガリウム、インジウム、アンチモン、ビスマス、カドミウム、亜鉛、錫および鉛から選択された材料で作られる、請求項1〜11の1項に記載の記憶抵抗素子。
  15. 請求項1〜14の1項に記載の複数の記憶抵抗素子(M11、M12など)から形成される不揮発性電子メモリであって、マトリックスの中で行と列に配列され、ある与えられた行の全ての素子が、共通の第1電極(15)を共有し、かつ、ある与えられた列の全ての素子が、共通の第2電極(35)を共有する、不揮発性電子メモリ。
JP2013543953A 2010-12-17 2011-12-14 記憶抵抗素子およびそのような素子に基づく電子メモリ Pending JP2013546195A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1004931 2010-12-17
FR1004931A FR2969382B1 (fr) 2010-12-17 2010-12-17 Élément memristif et mémoire électronique basée sur de tels éléments
PCT/IB2011/055672 WO2012080967A1 (fr) 2010-12-17 2011-12-14 Element memristif et memoire electronique basee sur de tels elements.

Publications (1)

Publication Number Publication Date
JP2013546195A true JP2013546195A (ja) 2013-12-26

Family

ID=44244702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543953A Pending JP2013546195A (ja) 2010-12-17 2011-12-14 記憶抵抗素子およびそのような素子に基づく電子メモリ

Country Status (5)

Country Link
US (1) US9331274B2 (ja)
EP (1) EP2652808B1 (ja)
JP (1) JP2013546195A (ja)
FR (1) FR2969382B1 (ja)
WO (1) WO2012080967A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200080194A (ko) * 2018-12-26 2020-07-06 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
WO2022169737A1 (en) * 2021-02-02 2022-08-11 The University Of Chicago Mixed sodium and lithium period four transition metal oxides for electrochemical lithium extraction
US12010929B2 (en) 2018-12-26 2024-06-11 Industry-University Cooperation Foundation Hanyang University Erica Campus Memory device and manufacturing method therefor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672906B2 (en) * 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9917252B2 (en) 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
WO2017222592A1 (en) 2016-06-20 2017-12-28 Massachusetts Institute Of Technology Apparatus and methods for electrical switching
US10164179B2 (en) * 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides
US10050196B1 (en) 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
CN110190185B (zh) * 2019-06-11 2021-01-05 西南交通大学 一种具有忆阻特性和二极管行为的柔性器件及其制备方法
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11552246B2 (en) 2020-01-21 2023-01-10 Massachusetts Institute Of Technology Memristors and related systems and methods
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN111933794B (zh) * 2020-07-02 2023-08-01 北京航空航天大学 基于模拟型和数字型共存的MoS2基忆阻器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122567A1 (ja) * 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
WO2010074689A1 (en) * 2008-12-23 2010-07-01 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
FR2901640B1 (fr) 2006-05-24 2008-09-12 Accumulateurs Fixes Compose d'insertion du lithium utilisable comme matiere active cathodique d'un generateur electrochimique rechargeable au lithium
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
KR100885184B1 (ko) * 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
FR2915616B1 (fr) 2007-04-27 2010-08-20 Centre Nat Rech Scient Dispositif et procede de stockage de masse d'information.
KR101438468B1 (ko) * 2008-07-31 2014-09-05 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 다층의 재구성가능한 스위치
WO2010074589A2 (en) 2008-09-04 2010-07-01 Arpad Torok The energy ++ house
US8519376B2 (en) * 2008-10-27 2013-08-27 Seagate Technology Llc Nonvolatile resistive memory devices
CN102265434B (zh) * 2009-01-06 2015-04-01 株式会社Lg化学 用于锂二次电池的正极活性材料
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122567A1 (ja) * 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
WO2010074689A1 (en) * 2008-12-23 2010-07-01 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200080194A (ko) * 2018-12-26 2020-07-06 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
KR102275269B1 (ko) * 2018-12-26 2021-07-09 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
US12010929B2 (en) 2018-12-26 2024-06-11 Industry-University Cooperation Foundation Hanyang University Erica Campus Memory device and manufacturing method therefor
WO2022169737A1 (en) * 2021-02-02 2022-08-11 The University Of Chicago Mixed sodium and lithium period four transition metal oxides for electrochemical lithium extraction

Also Published As

Publication number Publication date
WO2012080967A1 (fr) 2012-06-21
EP2652808A1 (fr) 2013-10-23
EP2652808B1 (fr) 2020-10-21
US9331274B2 (en) 2016-05-03
FR2969382A1 (fr) 2012-06-22
US20130277638A1 (en) 2013-10-24
FR2969382B1 (fr) 2022-11-18

Similar Documents

Publication Publication Date Title
US9331274B2 (en) Memristive element and electronic memory based on such elements
US9208869B2 (en) Resistive RAM, method for fabricating the same, and method for driving the same
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
EP1484799B1 (en) Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
CN101192647B (zh) 包括无定形合金金属氧化物层的非易失性存储装置
US8441837B2 (en) Variable resistance nonvolatile memory device
CN102132408B (zh) 存储元件及存储装置
KR101275800B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US20060104106A1 (en) Memory element and memory device
WO2007020832A1 (ja) スイッチング素子
JP4469022B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性記憶素子へのデータ書込方法
WO2019190392A1 (en) Memory cell and method of forming the same
CN110753991B (zh) 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
WO2019181273A1 (ja) クロスポイント素子および記憶装置
KR101009441B1 (ko) 높은 소자 수율을 나타내는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법
JP6296464B2 (ja) 多機能電気伝導素子の使用方法
JP5215741B2 (ja) 可変抵抗素子
JP6230090B2 (ja) 多機能電気伝導素子
Ielmini et al. Nanosession: Valence Change Memories‐Redox Mechanism and Modelling
Rebora et al. Fabrication and characterization of ECM memories based on a Ge 2 Sb 2 Te 5 solid electrolyte
Soni et al. A Novel Dual-Layered Electrolytic Resistance Memory with Enhanced Retention
CN101546811A (zh) 电阻存储器

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A525

Effective date: 20130726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105