CN110753991B - 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件 - Google Patents

基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件 Download PDF

Info

Publication number
CN110753991B
CN110753991B CN201880035797.5A CN201880035797A CN110753991B CN 110753991 B CN110753991 B CN 110753991B CN 201880035797 A CN201880035797 A CN 201880035797A CN 110753991 B CN110753991 B CN 110753991B
Authority
CN
China
Prior art keywords
phase
memory device
separation material
phase separation
metal contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880035797.5A
Other languages
English (en)
Other versions
CN110753991A (zh
Inventor
K·W·布瑞维
D·纽恩斯
T·S·格尔绍恩
T·K·托多拉夫
G·J·马尔蒂纳
金世榮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN110753991A publication Critical patent/CN110753991A/zh
Application granted granted Critical
Publication of CN110753991B publication Critical patent/CN110753991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/13—Dissociation, i.e. using memory material including molecules which, during a write operation, are dissociated in ions which migrate further in the memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Abstract

提供了基于离子嵌入材料中两个亚稳定相之间的离子转移的记忆性器件。一方面，提供了一种记忆性器件。记忆性器件包括：第一惰性金属触点；设置在第一惰性金属触点上的相分离材料层，其中相分离材料包括间隙离子；第二惰性金属触点，设置在相分离材料层上。相分离材料的第一相可以具有与相分离材料的第二相不同的间隙离子浓度，使得相分离材料的第一相具有与相分离材料的第二相不同的电导率。还提供了一种操作记忆性器件的方法。

Description

基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件
技术领域
本发明涉及记忆性器件，更具体地，涉及基于离子嵌入材料中在不同电导率的两个亚稳态相之间的可逆离子转移的记忆性器件。
背景技术
记忆性器件是可以基于施加的电压和电流来改变其内部电阻状态的电气开关。例如参看Yang等人的《用于计算的记忆性器件：机制、应用和挑战》(“Memristive Devicesfor Computing:Mechanisms,Applications and Challenges”)【USLI ProcessIntegration 8at the224th Electrochemical Society Meeting(October 27–November1,2013)(7pages)】。记忆性器件已经在加速的机器学习应用领域引起极大兴趣。
记忆性器件需要具有以下特性。记忆性器件必须是非易失性的，并且能够存储可变的电阻值。可以使用电流或电压脉冲来向上和向下调节该电阻。记忆性器件的电阻必须对称可调，这意味着当向器件施加正(+)或负(-)电压脉冲时，电阻大小上下变动的幅度大致相同。
然而，当前的纳米离子忆阻器器件(例如电阻随机存取存储器(RRAM)、导电桥接随机存取存储器(CBRAM)等)在所存储的电阻状态之间未显示对称调制。这种不对称性妨碍了像在用于加速的机器学习的电阻处理单元(RPU)的实现中使用的当前技术一样，该技术涉及并行执行大量计算。
因此，期望用于在记忆性器件中实现电阻的对称调制的技术。
发明内容
本发明提供了基于离子嵌入材料中的两个亚稳定相之间的碱转移的记忆性器件。在本发明的一个方面，提供了一种记忆性器件。所述记忆性器件包括：第一惰性金属触点；设置在第一惰性金属触点上的相分离材料层—其中相分离材料包括间隙离子；和第二惰性金属触点，设置在相分离的材料层上。相分离材料的第一相可以具有与相分离材料的第二相不同的间隙离子浓度，使得相分离材料的第一相具有与相分离材料的第二相不同的电导率。
在本发明的另一方面，提供一种操作记忆性器件的方法。该方法包括：提供具有第一惰性金属触点的记忆性器件，设置在第一惰性金属触点上的相分离材料层—其中所述相分离材料包括间隙离子，以及设置在所述相分离材料层上的第二惰性金属触点，其中所述相分离材料的第一相为所述记忆性器件的阴极，并且所述相分离材料的第二相为所述记忆性器件的阳极；向第一惰性金属触点施加正电压脉冲，以将所述间隙离子的一些从阴极转移到阳极；和向第一惰性金属触点施加负电压脉冲，以将所转移的间隙离子返回到阴极。
通过参考以下详细描述和附图，将获得对本发明以及本发明的其他特征和优点的更完整的理解。
附图说明
现在将仅通过示例的方式，参考附图来描述本发明的实施例，其中：
图1A是例示非对称元件电阻调制的示意图；
图1B是例示根据本发明实施例的对称元件电阻调制的示意图；
图2是例示根据本发明实施例的示例性记忆性器件的图；
图3是例示根据本发明实施例的形成本发明的记忆性器件的示例性方法的图；
图4是例示根据本发明实施例的操作记忆性器件的示例性方法的图；
图5是例示根据本发明实施例的如何通过从锂离子(Li+)引入导带电子来调节锂钛氧化物(LTO)电阻的图；
图6是例示根据本发明实施例的根据Li浓度x作为距离和时间的函数的LTO材料中的相分离的图；
图7是例示根据本发明实施例的根据Li浓度x作为时间的函数的LTO材料中的相分离的图；
图8是例示根据本发明实施例的在Li浓度x方面作为时间的函数的相之间的Li+离子的对称转移的图；
图9是例示根据本发明实施例的在Li浓度x方面作为时间的函数的相之间的Li+离子的对称转移的图。
具体实施方式
本文提供了一种双极性模拟记忆性器件，其能够在多个电阻状态之间进行对称切换。如上所述，必须对称地调制器件电阻，例如，当提供了n个正脉冲时，n个负脉冲会使器件返回相同的电阻。当前的纳米离子(例如，RRAM、CBRAM等)没有显示出电阻的对称调制，究其原因，是因为其工作原理是在器件内形成和断开材料的导电丝。参见例如图1A和1B，分别示出了作为脉冲数(#)的函数的电阻的不对称和对称调制。此外，如图1B中所示的两个示例中所示，增强/去势路径不必是线性的(即，图1B中所示的一个路径是线性的，而另一路径不是)，但是它们必须是对称的。
为了实现电阻状态之间的对称调制，本文提出了对基于丝状的记忆性器件的替代方案，其中用相分离来在每一相中实现恒定的μLi+(锂(Li)或其他嵌入离子的化学势)，因此实现相位之间锂(或其他嵌入离子)的可逆调制。具体地，在本发明的记忆性器件中，具有间隙离子的相分离材料(即两相材料)被放置在导电的惰性电极之间。该相分离材料具有两个相，每个相具有不同浓度的间隙离子，因此具有不同的电导率。具体地，该两相材料具有一个导电相和一个第二相，第二相是(电)绝缘的，但是在添加(嵌入)离子后变为导电的(例如，参见下面描述的图6和图7)。物理学允许离子在这两个亚稳态相之间转移，直至达到稳定性极限(吉布自由能的二阶导数)，从而增加或减小器件的电阻。非易失性的程度取决于离子扩散的动力学和移动离子之间的库仑排斥力。之所以能够实现对称切换，是因为在相分离材料中，锂离子(Li+)(或其他嵌入离子)的化学势在两个相中都是相等的，因此来回转移是可逆的。
本发明的记忆性器件的示例性构造在图2中示出。如图2所示，记忆性器件200包括基底202，其上设置有第一惰性金属触点204。合适的基底包括但不限于玻璃(例如钠钙玻璃(SLG))、陶瓷、金属箔或塑料基底。根据示例性实施例，首先在基底上涂覆薄的粘合层203，以帮助将惰性金属触点204沉积到基底202上。仅作为示例，粘合层203形成约1纳米(nm)至约5nm的厚度，并且在它们之间的范围内。用于粘合层203的合适的材料包括但不限于铬(Cr)、钛(Ti)和/或镍(Ni)。
用于惰性金属触点204的合适材料包括但不限于钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、金(Au)和/或铂(Pt)。“惰性”是指金属在正常操作条件下不会发生反应，会阻止离子迁移。
相分离材料被设置在惰性金属触点204上。如上所述，相分离材料包括两个相。两个相的其中之一用作记忆性器件的阴极206，而另一相用作记忆性器件的阳极208。这样，根据示例性实施例，阴极206和阳极208包含相分离嵌入材料的不同相(分别为相1和相2)，即，阴极206和阳极208由具有不同浓度的锂(Li)间隙离子的常见材料(例如锂钛氧化物(LTO)、锂钴氧化物(LCO)等–参见下文)的不均匀混合物形成。
以Li为例，合适的离子嵌入材料是锂(Li)钛(Ti)氧化物或LTO。LTO尖晶石可以存在两个相，Li4Ti5012和Li7Ti5012。在将Li嵌入Li4Ti5012尖晶石期间，会发生Li离子重排，填充子晶格中的不同位置，形成Li7Ti5012。参见例如Tsai等人的《锂电池的Li4Ti5012缺陷尖晶石的原子结构和从头开始的电化学性质》(“Atomic Structure and Ab InitioElectrochemical Properties of Li4Ti5012 Defect Spinel for Li Batteries”)【Journal of the Electrochemical Society,161(3)A439-A444(January 2014)】。该文内容通过引用并入本文，如同在此完整阐述一样。另一种合适的离子嵌入材料是锂钴氧化物(Co)或LCO。LCO尖晶石可以存在两个相，即Li0.74CoO2和Li0.95CoO2。与LTO一样，在将Li插入Li0.74CoO2尖晶石期间，会发生Li离子重排，填充子晶格中的不同位置，形成Li0.95CoO2。
如以下将详细描述的，通过向器件施加电脉冲以在两相之间转移间隙性锂离子而发生锂离子嵌入。Li嵌入涉及相变。参见例如Anton Van der Ven等人的《了解锂嵌入化合物中的锂扩散》(“Understanding Li Diffusion in Li-Intercalation Compounds”)【Acc.Chem.Res.,2013,46(5),pp.1216-1225(May 2012)】，该文内容通过引用并入本文，如同在此完整阐述一样。因此，本装置结构中的阴极206和阳极208可以是彼此相分离的。根据一个示例性实施例，该器件由Li7Ti5012或Li0.95CoO2作为阴极206和Li4Ti5012或Li0.74CoO2作为阳极208而构成。然而，由于这是零伏电池结构，因此阴极和阳极实际上是可互换的。因此，根据示例性实施例，阴极206包括具有分子式为Li4Ti5012或Li0.74CoO2的LTO或LCO，并且阳极208包括具有分子式为Li7Ti5012或Li0.95CoO2的LTO或LCO。
可选地，阴极206和/或阳极208可以掺杂有过渡金属以调节电阻。合适的过渡金属掺杂剂包括但不限于镍(Ni)、钨(W)、铁(Fe)和/或钽(Ta)。可以用过渡金属掺杂阴极206和/或阳极208，以确保阳极或阴极始终对电子导电。例如，Li离子从一个相扩散到另一相中会不成比例地影响每个相的电导率。理想的是，在操作过程中整体相分离材料对电子保持一定程度的导电性(小于千兆欧姆(GOhm))是可取的，以便使忆阻特性比电容效应明显。因此，采用非扩散掺杂剂(例如过渡金属离子)来调节基极电阻可以确保阳极和阴极都具有适当的电阻。例如，可将Li4Ti5O12掺杂以过渡金属M以使其更具导电性，例如Li4Ti5-xMxO12，其中x为0至0.3，例如，x＝0.1。这里的概念是有两相，一相是导电的，一相是电绝缘的。两层的总电阻是这两个电阻的组合。如果该基极电阻太高(大于109欧姆)，则该器件将充当具有较高RC时间常数的电容器，从而无法在该器件上准确读取数据。因此，可以实现通过过渡金属掺杂的电阻调谐。
第二惰性金属触点210设置在相分离材料上。用于惰性金属触点210的合适材料包括但不限于Ru、Rh、Pd、Ag、Au和/或Pt，与用于惰性金属触点204的材料相同。实际上，优选地，惰性金属触点204和惰性金属触点210最好是由相同的材料或材料组合形成，以确保在反向和正向偏压下对称的欧姆行为。然而，如图2所示，惰性金属触点204和惰性金属触点210不必具有彼此相同的形状/尺寸。例如，在所描绘的示例中，惰性金属触点210仅覆盖相分离材料的顶部的一部分，而惰性金属触点204的整层覆盖在相分离材料下方的基板202。出于实际原因，由于该器件是从下至上依次构建的(请参阅下文)，因此每一层都为叠层中紧接的前一层提供了结构支撑。将例如惰性金属触点210的尺寸设计得小于下面的层，使得能够在操作期间方便地接近下面的阳极208、阴极206和惰性金属触点204等。
图3是例示形成本发明的记忆性器件200的示例性方法300的图。在步骤302中，将薄粘合层203涂覆在基底202上。上文提供了合适的基底和粘合层材料。如上文还提供的，粘合层203被构造成基板202上的涂层，厚度为大约1nm至大约5nm，并且在其之间。可以使用诸如蒸发或溅射的工艺在基板上形成粘合层203。虽然是可选特征，但粘合层203充当成核中心，因此有助于将惰性金属触点204沉积到基板202上。
在步骤304中，将(第一)惰性金属触点204形成在基底202上(例如，可选的粘合层203上)。上文提供了用于惰性金属触点的合适材料。可以使用诸如蒸发、溅射或电化学沉积(这通过使用可选的粘合层203来实现)之类的工艺在基底202上形成惰性金属触点204。
在步骤306中，接下来在惰性金属触点204上形成一层相分离的离子嵌入材料。如上所述，相分离的离子嵌入材料是包括该材料的两个不同相的单层，其中的一相将用作记忆性器件的阴极206，另一相将用作记忆性器件的阳极208。例如，在步骤306中形成的相分离的离子嵌入材料的阴极/阳极层可以分别包括例如Li7Ti5012/Li4Ti5012或Li0.74CoO2/Li0.95CoO2。这样，相分离的离子嵌入材料形成为具有两相的单层，其中一相用作装置的阴极，另一相用作装置的阳极。
根据示例性实施例，相分离的离子嵌入材料的形成方式是，以一个化学计量(stoichiometry)沉积一层，然后向该层添加或去除锂以将该化学计量推入可混溶间隙(即，其中混合物以两相的形式存在)。该混合物是不稳定的，将在该层内分相成两种成分。
例如，较低锂浓度的LTO相(即Li4Ti5O12)可以作为一层沉积在惰性金属触点204上，随后锂化以将锂添加到该层，由此，该材料相分离成两相，一相是(电)传导的，另一相(电)绝缘的。例如，在阳极为Li4Ti5O12/Li7Ti5O12的情况下，可以通过溶液或物理气相沉积(PVD)方法制备较低浓度的Li4Ti5O12。然后通过用正丁基锂的化学锂化产生高浓度(即Li7Ti5O12)，正丁基锂的化学锂化适用于任何具有Li+/Li的相对电势的材料。
还可以通过电化学锂化来添加锂，其中例如将记忆性器件(即基底202/惰性金属触点204/LTO或LCO)与含锂电极一起浸入液体电解质中。将偏置电压(例如，经由惰性金属触点204)施加到器件和含锂电极装置上，以将Li离子从含锂电极驱动到LTO或LCO中。锂化之后，将器件从液体电解质中取出并干燥。合适的液体电解质包括但不限于碳酸亚乙酯中的六氟磷酸锂(LiPF6)。合适的含锂电极包括但不限于锂钴氧化物(LiCoO2)电极。
在阴极是LiCoO2的情况下，可以通过溶液或PVD方法在惰性金属触点204上形成高浓度LCO相(即Li0.95CoO2)。然后，通过温和的(例如在大约50℃至大约120℃，且介于两者之间的温度的)K2S2O8(过硫酸钾)水溶液进行化学脱锂(例如持续1小时至约30小时，在其间的范围内具体时间取决于所需的厚度)而在该层中产生低浓度相(即Li0.74CoO2)。化学脱锂也可以用稀盐酸蚀刻或过氧化氢来完成。
对于基于溶液的沉积工艺来说，在给定的Li/Ti下混合各个相分离的离子嵌入材料的组成成分(例如LTO的氢氧化锂和二氧化钛或LCO的氢氧化锂和氧化钴)按照(例如为形成较低浓度的Li4Ti5O12或较高浓度的LCO相(即Li0.95CoO2，参见上文)而)给定的Li或Co摩尔比在合适的溶剂(例如乙醇或水)中混合以形成溶液。可选地，如上所述，可以将过渡金属掺杂剂掺入溶液中以调节阴极/阳极电阻。然后可以将溶液浇铸(例如使用旋涂、喷涂、喷墨印刷等)到惰性金属触点204上并使其干燥。然后如上所述进行去纤化或锂化以获得分别用作阴极/阳极的相分离的材料，例如Li7Ti5012/Li4Ti5012或Li0.74CoO2/Li0.95CoO2。
在去锂化或锂化之后，然后执行退火。合适的退火条件包括但不限于约500℃至约1,500℃的温度，并且在其间的范围内，持续约5小时至约30小时，并且在其间的范围内。
对于PVD来说，沉积是在真空室内进行的，在该真空室内将器件与适当比例的LTO或LCO材料(和可选的过渡金属掺杂剂)的适当来源一起放置在其中。在PVD之后，如上所述地进行脱锂或锂化，然后使用上述条件进行退火。
如上所述，可以将可选的过渡金属掺杂剂添加至阴极206和/或阳极208以调节电阻。上文提供了合适的过渡金属掺杂剂。可以通过在浇铸之前将掺杂剂掺入起始溶液中来实现这种掺杂。
根据步骤306形成的相分离的离子嵌入材料层在惰性金属触点204上产生阴极206(即作为相分离的离子嵌入材料的第一相)和阳极208(即作为相分离的离子嵌入材料的第二相)。在步骤308中，在相分离的离子嵌入材料上形成(第二)惰性金属触点210。上文提供了用于惰性金属触点的合适材料，并且可以以与用于形成惰性金属触点204的上述相同的方式来形成惰性金属触点210。如前文所述，惰性金属触点204和惰性金属触点210最好是由相同的材料或材料组合形成，以确保在反向和正向偏压下对称的欧姆行为。
现在参考图4描述操作本记忆性器件200的示例性方法400。以下描述以包括Li7Ti5012/Li4Ti5012或Li0.74CoO2/Li0.95CoO2的相分离离子嵌入材料层为例。然而，本教导不限于LTO、LCO或任何其他特定配置，只要阴极206和阳极208包括相分离的离子嵌入材料即可。
在步骤402中，在没有施加电压的情况下，记忆性器件200处于上述制造状态。具体地，在该特定示例中，阴极206和阳极208分别包括Li7Ti5012/Li4Ti5012和Li0.74CoO2/Li0.95CoO2。
如步骤404所示，将第一(正)脉冲施加到(第一)惰性金属触点204。该第一脉冲用于将一些锂离子((Li+)从阴极206转移到阳极208。由于该锂嵌入(从阴极206)到阳极208中，器件两端的电阻改变。
反转脉冲使锂离子反向流向阴极206。参见步骤406。如步骤406所示，向(第一)惰性金属触点204施加第二(负)脉冲，用于使转移的锂离子(Li+)从阳极208返回阴极206，将电阻恢复到其(在施加第一脉冲之前的)原始状态。第一(正)和第二(负)脉冲具有相同的持续时间和幅度。
通过施加比锂嵌入所需的电压脉冲小得多的电压脉冲(例如小于0.5伏(V))并测量电流，记忆性器件的电阻状态将被“读取”。在较低电压的“读取”条件下的较高电流测量值对应于较低电阻状态，反之亦然。
图5是例示如何通过从Li+引入导带电子(e-)来调制LTO电阻的图。具体地，如图5所示，电导率(以每厘米西门子(S/cm)为单位)随着嵌入锂离子的增加而增加。使用LTO，通过Li+插入将Ti4+还原为Ti3+，从而引入导带电子。图5还示出了电阻对成分的非线性依赖性。
如上所述，离子嵌入层被相分离成例如阴极和阳极。有关将LTO样本分为Li7Ti5012相和Li4Ti5012相的说明，请参见例如Li等人的《锂离子电池中锂嵌入化合物的两相转变》(“Two-phase transition of Li-intercalation compounds in Li-ion batteries”【Materials Today,vol.17,no.9,pgs.451-463(November 2014)】的图9(b)，其内容通过引用合并于此，如同在此完整阐述一样。可以用电势使锂离子各相之间来回移动。只要使用相同的电位(即，相同的持续时间和幅度—参见上文)，各相之间的Li嵌入将是对称且可逆的。
图6和7中例示了LTO材料的相分离模拟。首先参看图6，可以看出，正电压脉冲(本例中为+1伏(V)脉冲，持续50纳秒(ns))将Li+离子从较高的Li+离子相(即Li-LTO相)转移到较低的Li+离子相(即LTO相)。图6提供了三维投影，其中Li浓度x被表示为距离(以纳米(nm)为单位)和时间(以秒(s)为单位)的函数。图7用二维投影将Li浓度x表示为时间的函数。具有较高Li+浓度的LTO相现在是导电的，而Li-LTO相保持导电。结果，整个器件的净电导率增加。电阻为
如上所述，本发明的记忆性器件的重要特征是在各相之间对称地转移Li+离子。如图8和9所示，第一正脉冲(本例中为+1V脉冲，持续时间50ns)转移一些Li+离子，持续时间和幅度相同的第二负脉冲(即-1V脉冲，持续时间50ns)反向转移所述Li+离子。因此，相能被可逆地变回其原始状态。图8提供了三维投影，其中Li浓度x被示为距离(以nm为单位)和时间(以s为单位)的函数。图9用二维投影将Li浓度x表示为时间的函数。
尽管这里已经描述了本发明的说明性实施例，但是应该理解，本发明不受限于具体的实施例，本领域的技术人员可以在不脱离本发明的范围的前提下做出各种其他改变和修改。

Claims (28)

1.一种记忆性器件，包括：
第一惰性金属触点；
设置在第一惰性金属触点上的相分离材料层，其中所述相分离材料包括间隙离子，其中所述相分离材料的第一相是所述记忆性器件的阴极，其中所述相分离材料的第二相是所述记忆性器件的阳极，其中所述相分离材料的第一相包括具有分子式为Li7Ti5012的锂钛氧化物，并且其中所述相分离材料的第二相包括具有分子式为Li4Ti5012的锂钛氧化物；和
第二惰性金属触点，设置在所述相分离材料层上。
2.根据权利要求1所述的记忆性器件，其中所述间隙离子包括锂离子。
3.根据权利要求1所述的记忆性器件，其中所述相分离材料的第一相包括与所述相分离材料的第二相不同浓度的间隙离子，使得所述相分离材料的第一相具有与所述相分离材料的第二相不同的电导率。
4.根据权利要求1所述的记忆性器件，其中所述相分离材料的第一相和所述相分离材料的第二相中的至少一个掺杂有选自由以下组成的组的过渡金属：镍、钨、铁、钽及其组合。
5.根据权利要求1所述的记忆性器件，其中所述第一惰性金属触点和所述第二惰性金属触点各自由选自以下的金属形成：钌、铑、钯、银、金、铂及其组合。
6.根据权利要求5所述的记忆性器件，其中所述第一惰性金属触点和所述第二惰性金属触点由彼此相同的金属形成。
7.根据权利要求1所述的记忆性器件，还包括：
基底；和
涂覆所述基底的粘合层，其中所述第一惰性金属触点设置在粘合层上。
8.根据权利要求7所述的记忆性器件，其中所述粘合层包括选自由铬、钛、镍及其组合组成的组的材料。
9.根据权利要求7或8所述的记忆性器件，其中所述粘合层具有1nm至5nm的厚度，并且在其之间的范围内。
10.一种记忆性器件，包括：
第一惰性金属触点；
设置在第一惰性金属触点上的相分离材料层，其中所述相分离材料包括间隙离子，其中所述相分离材料的第一相是所述记忆性器件的阴极，其中所述相分离材料的第二相是所述记忆性器件的阳极，其中所述相分离材料的第一相包括具有分子式为Li0.74CoO2的锂钴氧化物，并且其中所述相分离材料的第二相包括具有分子式为Li0.95CoO2的锂钴氧化物。
11.根据权利要求10所述的记忆性器件，其中所述间隙离子包括锂离子。
12.根据权利要求10所述的记忆性器件，其中所述相分离材料的第一相包括与所述相分离材料的第二相不同浓度的间隙离子，使得所述相分离材料的第一相具有与所述相分离材料的第二相不同的电导率。
13.根据权利要求10所述的记忆性器件，其中所述相分离材料的第一相和所述相分离材料的第二相中的至少一个掺杂有选自由以下组成的组的过渡金属：镍、钨、铁、钽及其组合。
14.根据权利要求10所述的记忆性器件，还包括设置在所述相分离材料层上的第二惰性金属触点，其中所述第一惰性金属触点和所述第二惰性金属触点各自由选自以下的金属形成：钌、铑、钯、银、金、铂及其组合。
15.根据权利要求14所述的记忆性器件，其中所述第一惰性金属触点和所述第二惰性金属触点由彼此相同的金属形成。
16.根据权利要求10所述的记忆性器件，还包括：
基底；和
涂覆所述基底的粘合层，其中所述第一惰性金属触点设置在粘合层上。
17.根据权利要求16所述的记忆性器件，其中所述粘合层包括选自由铬、钛、镍及其组合组成的组的材料。
18.根据权利要求16或17所述的记忆性器件，其中所述粘合层具有1nm至5nm的厚度，并且在其之间的范围内。
19.一种操作记忆性器件的方法，该方法包括：
提供具有第一惰性金属触点的记忆性器件，设置在第一惰性金属触点上的相分离材料层以及设置在所述相分离材料层上的第二惰性金属触点，其中所述相分离材料包括间隙离子，其中所述相分离材料的第一相为所述记忆性器件的阴极，并且所述相分离材料的第二相为所述记忆性器件的阳极，并且其中所述相分离材料的第一相包括具有分子式为Li7Ti5012的锂钛氧化物，并且其中所述相分离材料的第二相包括具有分子式为Li4Ti5012的锂钛氧化物；
向第一惰性金属触点施加正电压脉冲，以将所述间隙离子的一些从阴极转移到阳极；和
向第一惰性金属触点施加负电压脉冲，以将所转移的间隙离子返回到阴极。
20.根据权利要求19所述的方法，其中所述正电压脉冲和所述负电压脉冲具有互相相同的幅度和持续时间。
21.根据权利要求19所述的方法，其中所述相分离材料的第一相包含与所述相分离材料的第二相不同浓度的间隙离子，使得所述相分离材料的第一相具有与所述相分离材料的第二相不同的导电性。
22.根据权利要求19所述的方法，其中所述相分离材料的第一相和所述相分离材料的第二相中的至少一个掺杂有选自由以下组成的组的过渡金属：镍、钨、铁、钽及其组合。
23.根据权利要求19至22中任一项所述的方法，其中所述第一惰性金属触点和所述第二惰性金属触点各自由选自由以下组成的组的相同的金属形成：钌、铑、钯、银、金、铂及其组合。
24.一种操作记忆性器件的方法，该方法包括：
提供具有第一惰性金属触点的记忆性器件，设置在第一惰性金属触点上的相分离材料层，以及设置在所述相分离材料层上的第二惰性金属触点，其中所述相分离材料包括间隙离子，其中所述相分离材料的第一相为所述记忆性器件的阴极，并且所述相分离材料的第二相为所述记忆性器件的阳极，并且其中所述相分离材料的第一相包括具有分子式为Li0.74CoO2的锂钴氧化物，并且其中所述相分离材料的第二相包括具有分子式为Li0.95CoO2的锂钴氧化物；
向第一惰性金属触点施加正电压脉冲，以将所述间隙离子的一些从阴极转移到阳极；和
向第一惰性金属触点施加负电压脉冲，以将所转移的间隙离子返回到阴极。
25.根据权利要求24所述的方法，其中所述正电压脉冲和所述负电压脉冲具有互相相同的幅度和持续时间。
26.根据权利要求24所述的方法，其中，所述相分离材料的第一相包含与所述相分离材料的第二相不同浓度的间隙离子，使得所述相分离材料的第一相具有与所述相分离材料的第二相不同的导电率。
27.根据权利要求24所述的方法，其中所述相分离材料的第一相和所述相分离材料的第二相中的至少一个掺杂有选自由以下组成的组的过渡金属：镍、钨、铁、钽及其组合。
28.根据权利要求24至27中任一项所述的方法，其中所述第一惰性金属触点和所述第二惰性金属触点各自由选自由以下组成的组的相同的金属形成：钌、铑、钯、银、金、铂及其组合。
CN201880035797.5A 2017-06-22 2018-06-14 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件 Active CN110753991B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/630,681 2017-06-22
US15/630,681 US10229736B2 (en) 2017-06-22 2017-06-22 Memristive device based on reversible intercalated ion transfer between two meta-stable phases
PCT/IB2018/054366 WO2018234947A1 (en) 2017-06-22 2018-06-14 MEMRISTIC DEVICE BASED ON REVERSIBLE INTERCALAR ION TRANSFER BETWEEN TWO METASTABLE PHASES

Publications (2)

Publication Number Publication Date
CN110753991A CN110753991A (zh) 2020-02-04
CN110753991B true CN110753991B (zh) 2023-08-18

Family

ID=64693511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880035797.5A Active CN110753991B (zh) 2017-06-22 2018-06-14 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件

Country Status (6)

Country Link
US (1) US10229736B2 (zh)
JP (1) JP7116377B2 (zh)
CN (1) CN110753991B (zh)
DE (1) DE112018003217B4 (zh)
GB (1) GB2577463B (zh)
WO (1) WO2018234947A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11825758B2 (en) * 2019-02-22 2023-11-21 Massachusetts Institute Of Technology Resistive switching devices containing lithium titanate, and associated systems and methods
CN110190185B (zh) * 2019-06-11 2021-01-05 西南交通大学 一种具有忆阻特性和二极管行为的柔性器件及其制备方法
US11615842B2 (en) 2020-12-14 2023-03-28 International Business Machines Corporation Mixed conducting volatile memory element for accelerated writing of nonvolatile memristive device
CN113346013B (zh) * 2021-05-07 2022-11-04 电子科技大学 一种电子器件的制备方法、电子器件及信息系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543652A (zh) * 2001-08-13 2004-11-03 �Ƚ�΢װ�ù�˾ 存储器单元
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
CN103928699A (zh) * 2013-01-15 2014-07-16 台湾积体电路制造股份有限公司 具有微电池的半导体结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298017B1 (en) 2004-08-28 2007-11-20 Hrl Laboratories, Llc Actuation using lithium/metal alloys and actuator device
US7830585B2 (en) 2006-11-09 2010-11-09 Sage Electrochromics, Inc. Method of making an ion-switching device without a separate lithiation step
JP4792008B2 (ja) 2007-03-30 2011-10-12 株式会社東芝 情報記録再生装置
JP2009295346A (ja) 2008-06-03 2009-12-17 Hitachi Cable Ltd 電気接点層付金属材及びその製造方法
US7846807B2 (en) 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
US7985962B2 (en) 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
WO2010077371A1 (en) 2009-01-05 2010-07-08 Hewlett-Packard Development Company, L.P. Memristive device based on current modulation by trapped charges
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US8471234B2 (en) 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8093575B2 (en) * 2009-04-20 2012-01-10 Hewlett-Packard Development Company, L.P. Memristive device with a bi-metallic electrode
US8063395B2 (en) * 2009-09-30 2011-11-22 Hewlett-Packard Development Company, L.P. Memristor amorphous metal alloy electrodes
WO2011093887A1 (en) 2010-01-29 2011-08-04 Hewlett-Packard Development Company, L.P. Controlled switching memristor
US8207519B2 (en) * 2010-04-19 2012-06-26 Hewlett-Packard Development Company, L.P. Ionic-modulated dopant profile control in nanoscale switching devices
US9583704B2 (en) * 2013-01-16 2017-02-28 Helmholtz-Zentrum Dresden-Rossendorf E.V. Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
US9715655B2 (en) 2013-12-18 2017-07-25 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for performing close-loop programming of resistive memory devices in crossbar array based hardware circuits and systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543652A (zh) * 2001-08-13 2004-11-03 �Ƚ�΢װ�ù�˾ 存储器单元
CN101548403A (zh) * 2006-10-03 2009-09-30 惠普开发有限公司 电动开关
CN103928699A (zh) * 2013-01-15 2014-07-16 台湾积体电路制造股份有限公司 具有微电池的半导体结构及其制造方法

Also Published As

Publication number Publication date
DE112018003217T5 (de) 2020-03-19
GB2577463A (en) 2020-03-25
JP2020524897A (ja) 2020-08-20
GB2577463B (en) 2020-08-19
US20180374535A1 (en) 2018-12-27
WO2018234947A1 (en) 2018-12-27
US10229736B2 (en) 2019-03-12
JP7116377B2 (ja) 2022-08-10
DE112018003217B4 (de) 2021-04-08
CN110753991A (zh) 2020-02-04
GB202000225D0 (en) 2020-02-19

Similar Documents

Publication Publication Date Title
CN110753991B (zh) 基于可逆嵌入离子在两个亚稳态相之间的转移的记忆性器件
Lübben et al. SET kinetics of electrochemical metallization cells: influence of counter-electrodes in SiO2/Ag based systems
Xu et al. Bipolar switching behavior in TiN/ZnO/Pt resistive nonvolatile memory with fast switching and long retention
Wu et al. A polymer‐electrolyte‐based atomic switch
JP7268944B2 (ja) メモリスタ構造体の製造方法およびメモリスタ構造体
KR101390011B1 (ko) 유기 메모리 소자 및 그의 제조방법
US9331274B2 (en) Memristive element and electronic memory based on such elements
JP2013016529A5 (zh)
US10141506B2 (en) Resistive switching co-sputtered Pt—(NiO—Al2O3)—Pt devices
TW201616500A (zh) 電阻式記憶體及其製作方法
Sterin et al. Understanding the coexistence of two bipolar resistive switching modes with opposite polarity in Cu x O (1≤ x≤ 2)-based two-terminal devices
JP2012094786A (ja) スイッチング素子及びスイッチアレイ
Kaushik et al. Thin ZnO layer for RRAM Applications
CN111564555B (zh) 一种改善工作稳定性及存储窗口的阻变存储器及制备方法
Li et al. Redox transistors based on TiO2 for analogue neuromorphic computing
Prakash et al. Impact of high-κ taox thickness on the switching mechanism of resistive memory device using irox/taox/wox/w structure
Ryu et al. Forming-Free, Low-Voltage, and High-Speed Resistive Switching in Ag/Oxygen-Deficient Vanadium Oxide (VO x)/Pt Device through Two-Step Resistance Change by Ag Filament Formation
Ho et al. Multi-Level Resistive Switching in SnSe/SrTiO3 Heterostructure Based Memristor Device. Nanomaterials 2022, 12, 2128
Zhang et al. Effect of Different Top Electrodes on Performance of Low-Power Flexible RRAM Based on TE/HfO 2/TiN Cell
Guo et al. Dependent of switching polarity for HfOx-based memory on doping content and current
Rebora et al. Fabrication and characterization of ECM memories based on a Ge 2 Sb 2 Te 5 solid electrolyte
Correr et al. Exploring amorphous Ge-As-Se-Te as an active layer candidate in memristive devices
Guy Evaluation of the performances of scaled CBRAM devices to optimize technological solutions and integration flows
Ho Yoon et al. Poster: Memristive Systems
Chen et al. High performance multilevel data storage in TaTiN/HfOx/Pt based RRAM using bipolar and unipolar combined switching mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant