CN109478414A - 用于电开关的设备和方法 - Google Patents

用于电开关的设备和方法 Download PDF

Info

Publication number
CN109478414A
CN109478414A CN201680087842.2A CN201680087842A CN109478414A CN 109478414 A CN109478414 A CN 109478414A CN 201680087842 A CN201680087842 A CN 201680087842A CN 109478414 A CN109478414 A CN 109478414A
Authority
CN
China
Prior art keywords
electrode
layer
crystallizing layer
line defect
crystallizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680087842.2A
Other languages
English (en)
Inventor
金知桓
崔信允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of CN109478414A publication Critical patent/CN109478414A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

电开关技术采用结晶材料中在其他方面不期望的线缺陷以形成导电丝线。开关单元包括设置在有源电极与另一电极之间的结晶层。结晶层具有从结晶层的一个表面延伸至另一表面的至少一个通道(例如线缺陷)。在两个电极上施加电压时，有源电极提供可以沿着线缺陷从有源电极迁移至另一电极的金属离子，从而形成导电丝线。开关单元可以精确地将导电丝线定位在线缺陷内并提高装置与装置的开关均匀性。

Description

用于电开关的设备和方法
相关申请的交叉引用
本申请要求于2016年6月20号提交的题为“PRECISE CONFINEMENT OF CONDUCTIVEFILAMENTIN ECM(ELECTROCHEMICAL METALLIZATION)RRAM(RANDOM READ ACCESS MEMORY)”的美国申请第62/352,306号的优先权，其在此通过引用整体并入本文。
背景技术
现有技术的非易失性存储器中最大的一部分是基于硅的闪存，因为其密度高且成本低。然而，闪存具有几个缺点，例如运行速度低(例如，写入/擦除时间为约1ms/0.1ms)、耐久性差(例如，约106次写入/擦除循环)以及写入电压高(例如，大于10V)。此外，由于漏电流大，闪存可能在不久的将来达到小型化极限。
可以克服闪存的缺点的一项技术是电阻式随机存取存储器(RRAM)。通常，RRAM单元包括夹在两个导体之间的绝缘体或半导体。RRAM的基本物理机制通常是电阻开关(RS)，其允许单元在外部电刺激下自由编程为高电阻状态(HRS或OFF状态)或低电阻状态(LRS或ON状态)。在大多数情况下，电流均匀地流过HRS下的装置并被限于LRS下的被称为导电丝线(CF)的具有高电导的局部区域。RRAM的简单结构使得容易集成小尺寸4F2(F是最小特征尺寸)的无源纵横阵列(crossbar array)。在垂直堆叠的三维(3D)架构内，尺寸可以进一步减小至4F2/n(n是纵横阵列的堆叠层数)。
然而，RRAM具有其自身的局限性。例如，目前的RRAM通常使用非晶材料作为设置在电极之间的开关介质。在开关事件期间，导电丝线可以在非晶材料内的任何地方形成。因此，可能难以精确地定位或限制导电丝线。此外，在RRAM中随机形成导电丝线还可能降低不同单元之间性能的均匀性(并增加差异)。RRAM单元的个体差异性增加可能进而限制广泛应用。
发明内容
本发明的实施方案包括用于电开关(electrical switching)的设备、系统和方法。在一个实例中，用于电开关的设备包括结晶层，所述结晶层具有第一侧和与第一侧相反的第二侧。结晶层具有从第一侧延伸至第二侧的至少一个通道。所述设备还包括设置在结晶层的第一侧上的第一电极和设置在结晶层的第二侧上的第二电极。第一电极在结晶层中的第一固溶度小于1％，第二电极在结晶层中的第二固溶度小于1％。第一电极包含活性材料，以响应于施加在从第一电极到第二电极的第一电压而提供沿着至少一个通道迁移的至少一种金属离子。
在另一实例中，公开了使电开关装置致动的方法。所述装置包括：结晶层，所述结晶层具有从结晶层的第一侧延伸至结晶层的第二侧的至少一个通道；第一电极，所述第一电极包含活性材料并且设置在第一侧上；以及设置在第二侧上的第二电极。所述方法包括在第一电极与第二电极之间施加具有第一符号的第一电压。第一电压使多个金属离子形成沿着至少一个通道在第一电极与第二电极之间延伸的导电丝线。
在又一实例中，电开关装置包括开关介质，所述开关介质包含结晶SiGe并且具有第一侧和第二侧。开关介质具有约10nm至约100nm的厚度和从第一侧延伸至第二侧的至少一个线缺陷。至少一个线缺陷的宽度为约0.1nm至约5nm。电开关装置还包括第一电极，所述第一电极包含活性材料并且设置在开关介质的第一侧上。第一电极在开关介质中的第一固溶度小于1％。电开关装置还包括设置在结晶层的第二侧上的第二电极。第二电极在结晶层中的第二固溶度小于1％。来自第一电极的多个金属离子被配置成响应于施加在第一电极与第二电极上的第一电压而沿着至少一个线缺陷迁移以在至少一个线缺陷中形成导电丝线。多个金属离子被配置成响应于施加在第一电极与第二电极之间的第二电压而退回至第一电极，第二电压具有与第一电压的第一极性相反的第二极性。
在又一实例中，制造电开关装置的方法包括在导电基底上形成结晶层。结晶层具有在导电基底上的第一侧和与第一侧相反的第二侧。结晶层具有从第一侧延伸至第二侧的至少一个通道。所述方法还包括在结晶层的第二侧上形成包含活性材料的电极。电极在结晶层中的第一固溶度小于1％。
应理解，前述概念和下面更详细讨论的另外的概念的所有组合(假设这样的概念不相互矛盾)应被设想为是本文公开的发明主题的一部分。特别地，出现在本公开内容结尾处的要求保护的主题的所有组合应被设想为是本文公开的发明主题的一部分。还应理解，本文明确采用的还可能出现在通过引用并入的任何公开内容中的术语应当符合与本文公开的特定概念最一致的含义。
附图说明
本领域技术人员将理解，附图主要用于说明性目的并且不旨在限制本文描述的发明主题的范围。附图不一定按比例绘制，在一些情况下，本文公开的发明主题的多个方面可以在附图中夸张或放大地示出以便于理解不同的特征。在附图中，相同的附图标记通常是指相同的特征(例如，功能相似和/或结构相似的元件)。
图1A和1B分别示出了使用线缺陷来引导并形成导电丝线的处于ON和OFF状态的电开关设备的示意图。
图2示出了包括阻抗层以控制开关介质的导电性的电开关设备的示意图。
图3示出了包括阻挡层以减小体漏电流(bulk leakage current)的电开关设备的示意图。
图4A至4E示出了制造包括线缺陷的电开关设备的方法。
图5A至5G示出了制造包括线缺陷的电开关设备的阵列的方法。
图6A至6G示出了制造电开关设备的阵列的方法，在该阵列中各电开关设备具有单独的有源电极。
图7A至7G示出了制造具有紧凑的单独有源电极的电开关设备的阵列的方法。
图8A和8B示出了通过金属辅助蚀刻制造开关介质的方法。
图9示出了通过电化学蚀刻制造开关介质的方法。
图10A至10F示出了通过使用辅助结晶金属层制造开关介质的方法。
图11A至11D示出了制造具有直接围绕结晶层的活性材料的开关介质的方法。
图12A是如图1所示的开关装置中的单次开关运行的电流-电压图。
图12B示出了图1的开关装置的多次运行循环的电流-电压图。
图12C示出了多个开关装置中的置位电压的分布以表明装置与装置的均匀性。
图12D是示出图1中所示的在ON和OFF状态下的开关装置连续运行超过4.5小时的电流的图。
图12E示出了图1中所示的开关装置的作为电流顺度(current compliance)的函数的电导。
图12F是示出图1中所示的开关装置的作为脉冲数的函数的电导的图。
图13A至13C是不同量的选择性蚀刻之后的结晶层的扫描电子显微镜(SEM)图像，表明对线缺陷的尺寸的控制。
图14示出了使用经由不同选择性蚀刻时间制成的结晶层的开关装置的电流-电压图。
图15A和15B是具有不同百分比的锗的结晶SiGe膜的SEM图像。
图16示出了神经形态计算中的开关单元。
图17示出了用于神经形态计算的大型开关单元阵列的示意图。
图18示出了图17中所示的开关单元在多次运行循环之后的电导。
具体实施方式
具有受限导电丝线的电开关
为了解决RRAM中随机形成导电丝线所引起的问题，本文所述的设备、系统和方法采用结晶材料中在其他方面不期望的线缺陷(也称为位错)以形成导电丝线。基于该方法，开关单元(也称为开关元件、开关装置或开关)包括设置在有源电极与另一电极之间的结晶层。结晶层具有从结晶层的一个表面延伸至另一表面的至少一个线缺陷。在两个电极上施加电压使金属离子沿着线缺陷从有源电极迁移至另一电极，从而在线缺陷内形成导电丝线。
导电丝线的生长调节开关单元的总电阻，从而控制开关单元的开关状态。通常，导电丝线的形成使开关单元处于ON状态。在施加另外的不同符号的电压时，离子迁移返回有源电极，从而使开关单元进入OFF状态。使用位错作为导电丝线的通道可以精确地控制导电丝线的位置和尺寸。良好限定的导电丝线可以进而改善装置与装置的均匀性。此外，还可以改善各装置的性能的均匀性。
图1A和1B分别示出了处于ON和OFF状态的用于电开关的设备100的示意图。设备100包括结晶层110(也称为开关介质)，结晶层110具有第一侧111(也称为第一表面111)和第二侧113(也称为第二表面113)。有源电极120设置在结晶层110的第一侧111上以及基础电极130设置在结晶层110的第二侧113上。有源电极120在结晶层110中的固溶度小于1％以减少在有源电极120与结晶层110之间形成化合物。类似地，基础电极130在结晶层120中的固溶度也小于1％。结晶层110具有通道115(例如线缺陷115)，通道115基本上延伸穿过结晶层110的厚度(参见图1B)。
有源电极120由活性材料构成，所述活性材料可以限定为可以提供离子以响应所施加的电压的任何材料。换言之，在两个电极120与130上施加电压使离子沿着线缺陷115从有源电极120迁移并在线缺陷115中形成导电丝线118(参见图1A)。形成导电丝线可以降低结晶层110的电阻率，从而使设备100处于ON状态(即，打开开关)，如图1A所示。
在移除施加在两个电极120与130之间的电压时，导电丝线通常保留在线缺陷115内。因此，由开关设备100构成的存储器可以是非易失性的。这是因为在移除存储器的电源时，以各个开关单元的开关状态(例如，ON或OFF)的形式存储的信息(例如，0或1)保留在存储器中。换言之，存储器不会在断电时擦除存储在存储器中的数据。
可以通过施加具有相反极性(也称为相反符号)的另外的电压来关闭设备100。响应于相反极性的电压，形成导电丝线的金属离子退回至有源电极120，从而留下基本上空的线缺陷115，如图1B所示。导电丝线的这种解除增加结晶层110的电阻率，从而使设备100处于OFF状态。
可以使用各种材料来形成结晶层110。在一个实例中，结晶层110包含绝缘体。在另一实例中，结晶层110包含IV族半导体，例如单晶硅和单晶锗等。在又一实例中，结晶层110包含III族-V族半导体(包括III族-氮化物半导体)，例如氮化硼(BN)、氮化镓(GaN)、砷化镓(GaAs)、氮化铟(InN)、磷化铟(InP)或砷化铟(InAs)等。在又一实例中，结晶层110包含II族-VI族半导体，例如硒化镉(CdSe)、氧化锌(ZnO)、硒化锌(ZnS)或硫化锌等。
结晶层110的厚度可以为约2nm至约1μm(例如，约2nm、约5nm、约10nm、约20nm、约50nm、约100nm、约200nm、约500nm或约1μm，包括其间的任何值和子范围)。结晶层110的厚度也可以小于2nm或大于1μm，取决于所得开关的期望性能。例如，减小结晶层110的厚度可以减小金属离子从有源电极120迁移至到达基础电极130的距离，从而增加开关速度。在另一方面，增加结晶层110的厚度可以降低由于例如放电而在线缺陷115之外的位置处形成导电丝线的可能性。这可以进而改善所得开关的稳定性。
在一个实例中，线缺陷115穿过整个结晶层110。换言之，线缺陷115从结晶层110的第一侧111延伸至结晶层110的第二侧112(即，线缺陷115的长度与结晶层110的厚度基本上相同)。在另一实例中，线缺陷115基本上延伸穿过结晶层110。换言之，线缺陷115的长度可以小于结晶层110的厚度。线缺陷115的长度与结晶层110的厚度的比率可以为约50％至约99％(例如，约50％、约60％、约70％、约80％、约90％、约95％、约97％或约99％，包括其间的任何值和子范围)。
线缺陷115的横向尺寸(也称为横向大小，例如直径或宽度)可以为约0.1nm至约30nm(例如，约0.1nm、约0.2nm、约0.5nm、约1nm、约2nm、约3nm、约4nm、约5nm、约10nm、约20nm或约30nm，包括其间的任何值和子范围)。线缺陷115的截面可以为例如圆形、正方形、多边形或任何其他合适的形状。
图1中所示的设备100包括仅一个线缺陷115。实际上，设备100可以包括多个线缺陷115。由设备100构成的存储器通常包括设备100的阵列。每个设备100包括至少一个线缺陷并且存储器中的线缺陷的集合也可以形成阵列。在任一情况下，线缺陷的密度可以为约102个线缺陷/μm2至约106个线缺陷/μm2(例如，102个/μm2、103个/μm2、104个/μm2、105个/μm2或约106个/μm2，包括其间的任何值和子范围)。
通常，有源电极120在结晶层110中的固溶度小于1％(原子百分比)可以是有益的，以便降低有源电极120与结晶层110形成化合物的可能性。在一个实例中，在室温下有源电极120在结晶层110中的固溶度小于1％。在另一实例中，在高温下(例如，在约400K、约500K、约750K、约1000K或更高温度下)有源电极120在结晶层110中的固溶度小于1％。在又一实例中，在室温下有源电极120在结晶层110中的固溶度小于0.1％(例如，小于0.1％、小于0.05％、小于0.02％、或小于0.01％，包括其间的任何值和子范围)。在又一实例中，在高温下(例如，在约400K、约500K、约750K、约1000K或更高温度下)有源电极120在结晶层110中的固溶度小于0.1％。
有源电极120中的活性材料可以包括金属，例如银(Ag)、铝(Al)、金(Au)、铟(In)、锡(Sn)、锌(Zn)或本领域已知的任何其他活性材料。
有源电极120的厚度可以为约5nm至约10μm(例如，约5nm、约10nm、约20nm、约50nm、约100nm、约200nm、约500nm、约1μm、约2μm、约3μm、约4μm或约5μm，包括其间的任何值和子范围)。
在一个实例中，设备100中的基础电极130可以是无源电极，在这种情况下，基础电极130不提供在结晶层110中形成线的导电离子(或其他带电粒子)。在另一实例中，基础电极130也可以是有源电极。基础电极130的材料可以选自广泛范围的材料。在一个实例中，基础电极130包含金属材料，例如金、铂铜、钽、锡、钨、钛、钨、钴、铬、银、镍或铝、或者任意这些导电材料的二元或三元体系。在另一实例中，基础电极包含导电金属氧化物，例如TiN、TiB2、MoSi2、n-BaTiO3、(Fe,Ti)2O3、ReO3、RuO2和IrO2等。在又一实例中，基础电极130可以包含基于碳的导电材料，例如石墨烯。
基础电极130在结晶层110中的固溶度可以小于1％(例如，小于1％、小于0.5％、小于0.2％、小于0.1％、小于0.05％或小于0.01％，包括其间的任何值和子范围)。这样的低溶解度可以是室温下的或高温下的(例如，约400K、约500K、约750K、约1000K或更高温度下的)。
在一个实例中，有源电极120在结晶层110中的固溶度(称为第一固溶度)可以与基础电极130在结晶层110中的固溶度(称为第二固溶度)相同。在另一实例中，第一固溶度可以不同于第二溶解度。
基础电极130的厚度可以为约5nm至约10μm(例如，约5nm、约10nm、约20nm、约50nm、约100nm、约200nm、约500nm、约1μm、约2μm、约3μm、约4μm或约5μm，包括其间的任何值和子范围)。在一个实例中，两个电极120和130可以具有相同的厚度。在另一实例中，两个电极120和130可以具有不同的厚度。
具有阻抗层的电开关
图2示出了设备200的示意图，设备200包括阻抗层240以控制设备200的电阻率。设备200包括设置在有源电极220与阻抗层240之间的结晶层210。基础电极230设置在阻抗层240上。结晶层210具有基本上延伸穿过结晶层210的厚度的线缺陷215。相比之下，阻抗层240不具有线缺陷。因此，结果是在线缺陷215内形成的导电丝线218在阻抗层240处或阻抗层240之前停止。设备200在其ON状态下具有比图1中的设备100更高的电阻率。
阻抗层240可以由本征半导体(例如，本征硅)构成并且基础电极230可以由掺杂半导体(例如，p+硅)构成。在这种配置中，阻抗层240通过减少两个电极220与230之间的放电来减小设备200的体漏电流。
阻抗层240的厚度可以为约1nm至约5nm(例如，约1nm、约2nm、约3nm、约4nm或约5nm，包括其间的任何值和子范围)。
具有阻挡层的电开关
图3示出了设备300的示意图，设备300包括阻挡层350以减小设备300的体漏电流。设备300包括设置在阻挡层350与基础层330之间的结晶层310。有源电极320设置在阻挡层350上。结晶层310具有基本上延伸穿过结晶层310的厚度的线缺陷315。阻挡层350还具有与线缺陷315对准的开口355(其也可以是线缺陷)，使得可以在两个电极320与330之间形成连续的导电丝线318。阻挡层350可以降低在线缺陷315之外的位置处在两个电极320与330之间放电的可能性，从而减小设备300的体漏电流。
在一个实例中，阻挡层350与结晶层310可以形成p-n结。例如，阻挡层350可以掺杂有p型掺杂剂并且结晶层310可以掺杂有n型掺杂剂。在另一实例中，阻挡层350可以掺杂有n型掺杂剂并且结晶层310可以掺杂有p型掺杂剂。p-n结可以进一步减小设备300的体漏电流。
阻挡层350的厚度可以为约1nm至约5nm(例如，约1nm、约2nm、约3nm、约4nm或约5nm，包括其间的任何值和子范围)。
在一个实例中，设备300可以包括仅一个阻挡层350。在另一实例中，设备300可以包括多个阻挡层350。例如，设备300可以包括两个阻挡层350，该两个阻挡层350包括掺杂阻挡层和本征阻挡层，使得它们可以与结晶层310形成PIN结。在又一实例中，结晶层310可以夹在两个阻挡层350之间(一个在结晶层310的顶部并且另一个在结晶层310的底部)。
设备300还可以包括阻抗层(图3中未示出)，该阻抗层与图2中所示的和以上描述的阻抗层240基本上相同。
具有其他类型的通道的电开关
在图1至3分别所示的和以上描述的设备100、200和300中，通过离子沿结晶层中的线缺陷(即，115、215和315)的迁移实现对导电丝线的限制。或者，也可以使用开关介质中的其他通道来实现对导电丝线的精确限制。
在一个实例中，结晶层(即，图1至3中所示的110、210和310)可以用多孔硅层代替。多孔硅层中的孔可以用作来自有源电极(即，120、220和320)的金属离子的通道以形成一个或更多个导电丝线。
在另一实例中，可以使用金纳米颗粒催化蚀刻来在诸如硅的材料(以下描述)中产生通道。然后，产生的通道可以为来自有源电极(即，120、220和320)的离子提供路径以形成导电丝线。
在又一实例中，结晶层(即，图1至3中所示的110、210和310)可以用由阳极化铝构成的层代替。如本领域所理解的，阳极化铝可以是多孔的，从而提供离子迁移通道以形成导电丝线。
基于线缺陷制造开关装置的方法
图4A至4E示出了使用线缺陷来产生导电丝线的制造开关装置的方法400。如图4A所示，方法400包括准备基底410，基底410可以由可以用于如上所述的基础电极130的导电材料(例如，金属、导电金属氧化物、基于碳的材料等)构成。基底410可以是具有晶格结构的外延层。
图4B示出了在基底410上外延生长结晶层420(也称为开关介质)。结晶层420也具有与基底410的晶格结构不同的晶格结构，从而在结晶层420中产生一个或更多个线缺陷425。线缺陷425的密度可以通过改变结晶层420与基底410之间的晶格失配来调整。通常，更大的晶格失配可以产生更高密度的线缺陷425。
还可以通过选择性蚀刻技术(例如Schimmel蚀刻或Secco蚀刻)进行位错开口的任选步骤。在Si和Ge中，Schimmel蚀刻和Secco蚀刻可以优先在本体材料上蚀刻线缺陷。选择性蚀刻可以确保线缺陷425在结晶层420的顶部表面处具有开口以便通过接收来自设置在上面的有源电极的金属离子来促进形成导电丝线(参见例如图4E和以下的描述)。选择性蚀刻还可以控制线缺陷425的横向尺寸(例如，扩大线缺陷425的开口)。通常，增加蚀刻时间会增加线缺陷425的横向尺寸。
还可以在生长结晶层420之前进行形成阻抗层(图4B中未示出)的另一任选步骤。阻抗层可以与图2中所示的和以上描述的阻抗层240基本上相同。
图4C示出了在结晶层420上设置绝缘层430。在一个实例中，绝缘层430可以通过化学沉积来设置。在另一实例中，绝缘层430可以通过物理沉积来设置。在又一实例中，绝缘层430可以通过外延生长设置在开关介质420上。在又一实例中，绝缘层430可以通过电沉积来设置。在又一实例中，绝缘层430可以通过热氧化来设置。
绝缘层430可以包含各种类型的材料，例如介电材料、多晶材料和聚合物。例如，绝缘层430可以包含SiO2。在另一实例中，绝缘层430可以包含Al2O3。在又一实例中，绝缘层430可以包含HfO2。在又一实例中，绝缘层430可以包含多晶硅。在又一实例中，绝缘层430可以包含瓷(porcelain)。在又一实例中，绝缘层430可以包含乙烯-丙烯橡胶(EPM)。在又一实例中，绝缘层430可以包含乙烯-丙烯-二烯橡胶(EPDM)。
在图4D中，在绝缘层420中形成开口425(也称为腔425)。在一个实例中，开口425可以通过湿法蚀刻形成。在另一实例中，开口425可以通过干法蚀刻形成。开口425暴露至少一个线缺陷425以进一步处理，例如形成有源电极。
在图4E中，将活性材料沉积至开口425中以形成有源电极440。活性材料可以包括例如银(Ag)、铝(Al)、金(Au)、铟(In)、锡(Sn)、锌(Zn)或本领域已知的任何其他活性材料。
可以在形成有源电极440之前进行形成阻挡层的任选步骤。可以将阻挡层沉积在结晶层420上。然后在阻挡层上沉积活性材料。阻挡层可以与图3中所示的和以上描述的阻挡层350基本上相同。
制造开关装置的阵列的方法
图5A至5G示出了制造开关装置的阵列的方法500，以便例如促进开关装置的大规模生产。如图5A所示，准备基底510。基底510可以包含本征或非导电外延材料并且用作进行后续制造步骤的平台。
图5B示出了在基底510上外延生长导电层520。导电层520(或导电层520的至少一部分)可以用作所得电开关中的基础电极(例如，基础电极130)。
图5C示出了在导电层520上外延生长结晶层530。结晶层530与导电层520具有晶格失配，使得结晶层520具有线缺陷535。可以调整失配的量以改变线缺陷535的密度。此外，可以进行蚀刻步骤以形成线缺陷535的开口和/或改变线缺陷535的横向大小。
在图5D中，将导电层520和结晶层530的组合件蚀刻成孤立的岛(图5D中示出了一个岛)，每个岛可以被制造成单独的开关单元。以这种方式，方法500可以同时生产多个开关装置，从而允许大规模生产或至少批量制造。图5D中所示的蚀刻步骤可以是例如本领域已知的干法蚀刻或湿法蚀刻。
图5E示出了在导电层520和结晶层530的组合件上和周围设置绝缘层540。换言之，绝缘层530围绕导电层520和结晶层530。绝缘层530可以通过共形涂覆或沉积技术(例如原子层沉积(ALD)、化学气相沉积或本领域已知的任何其他共形涂覆方法)来设置。
图5F示出了在绝缘层540中形成开口545以暴露至少一个线缺陷535，用于进一步处理。开口545可以通过干法蚀刻或湿法蚀刻形成。然后在开口545中设置活性材料以形成有源电极550，如图5G所示。任选地，可以在有源电极550上设置封盖层560。实际上，封盖层560可以阻挡活性材料(例如Ag)的不期望的扩散。
如图5G所示的有源电极550不仅填充绝缘层540中的开口545，而且还覆盖绝缘层540的很大一部分的顶部。在这种情况下，批量制造的开关装置可以共用共同的有源电极540。或者，有源电极550可以是单独的有源电极550，仅电连接至正下方的结晶层530但不电连接至相邻的结晶层(参见例如以下的图6G)。
图6A至6G示出了制造开关装置的阵列的方法600并且该阵列中每个单独的开关装置具有单独的有源电极。如图6A至6F中所示的方法600的第一步骤与图5A至5F中所示的方法500的第一步骤基本上相似。在方法600中，准备基底610(图6A)并在基底610上设置导电层620(图6B)。在导电层620上外延生长结晶层630(图6C)。结晶层630与导电层620之间的晶格失配在结晶层630中产生线缺陷635，以及控制线缺陷635的密度。在图6D中，导电层620和结晶层630通过干法蚀刻或湿法蚀刻分段成单独的组合件。导电层620和结晶层630的每个单独的组合件被绝缘层640围绕，如图6E所示。对导电层620和结晶层630的每个单独的组合件形成开口645，如图6F所示。
图6G示出了在开口645中设置活性材料以形成有源电极650。与图5G中所示的有源电极550相比，有源电极650仅延伸至开口645的附近。在这种情况下，每个结晶层630可以具有单独的有源电极650，而不是与基底610上的其他开关装置共用共同的有源电极。还可以在有源电极650和绝缘层640上设置任选的封盖层660。
图7A至7G示出了制造开关装置的阵列的方法700。该阵列中的每个开关装置具有仅覆盖开关介质的单独有源电极。如图7A至7F中所示的方法700的第一步骤与图5A至5F中所示的方法500的第一步骤基本上相似。在方法700中，准备基底710(图7A)并在基底610上设置导电层720(图7B)。在导电层720上外延生长结晶层730(图7C)。结晶层730与导电层720之间的晶格失配在结晶层730中产生线缺陷735，以及控制线缺陷735的密度。在图7D中，将导电层720和结晶层730的组合件通过干法蚀刻或湿法蚀刻分段成单独的组合件。导电层720和结晶层730的每个单独的组合件被绝缘层740围绕，如图7E所示。
图7F示出了对导电层720和结晶层730的每个单独的组合件形成开口745。在开口745中设置活性材料以形成有源电极750，有源电极750从结晶层730垂直延伸但不覆盖绝缘层740的顶部表面。与图6G中的有源电极650相比，有源电极750可以更紧凑并且可以通过减少活性材料的量来降低所得装置的成本。在图7G中，在有源电极750和绝缘层740上设置封盖层760。封盖层760可以是导电的以将不同的单独开关装置中的单独有源电极750电耦合在一起。
基于其他通道制造开关装置的方法
如上所述，材料中的其他通道也可以用于促进导电丝线的形成和限制。图8A至8B示出了使用金属辅助蚀刻在开关介质中形成通道的方法800。在图8A中，将金属纳米颗粒820设置在基底810上，基底810可以是外延层。在一个实例中，金属纳米颗粒820包括金纳米颗粒。在另一实例中，金属纳米颗粒820包括银纳米颗粒。在又一实例中，金属纳米颗粒820包括铜纳米颗粒。金属纳米颗粒820的尺寸可以为约1nm至约5nm(例如，约1nm、约2nm、约3nm、约4nm或约5nm，包括其间的任何值和子范围)。
金属纳米颗粒820可以通过旋涂技术设置在基底810上。任选地，金属纳米颗粒820可以覆盖有硫醇封端的聚苯乙烯(例如，形成围绕各个金属纳米颗粒的聚合物壳)。聚合物壳可以通过自组装促进形成高度有序的金属纳米颗粒820阵列。
图8B示出了进行蚀刻过程以蚀刻基底810的金属纳米颗粒820正下方的部分，以便形成多个通道815。这些通道815允许形成并限制导电丝线。因此，可以使用包括通道815的基底810作为开关介质。如本领域中已知的，蚀刻可以使用氟化氢(HF)和H2O2的混合物。可以进行另外的步骤以除去可能的围绕纳米颗粒820的聚合物壳。在一个实例中，可以通过等离子体处理除去聚合物壳。在另一实例中，可以通过火焰退火除去聚合物壳。
方法800在形成通道815之后还可以包括除去金属纳米颗粒820的任选的步骤。该除去可以通过例如在碘和碘化钾的水溶液中进行室温蚀刻来实现。
图9示出了用于制造多孔硅的系统900，所述多孔硅也可以用作如上所述的开关介质。系统900包括容器930以容纳电解质920(例如HF-乙醇或HF-H2O2)。包括本征硅区域912和p+型硅区域914的硅样品910至少部分地浸入电解质920中。两个电极940a和940b放置在容器930的两侧上并且与电解质920直接接触。电流源950电耦合至两个电极940a和940b，以便进行硅样品的电化学阳极化。在施加流过电解质的电流时，可以在p+硅区域914中形成孔，然后可以使用p+硅区域914作为开关介质以在孔中形成并限制导电丝线。
使用辅助金属层制造开关装置的方法
图10A至10F示出了使用辅助金属层制造开关装置的方法1000。图10A示出了设置在可以绝缘的基底1010上的导电结晶层1020。图10B示出了对导电结晶层1020进行图案化以便例如限定随后开关介质生长的区域。图10C示出了在经蚀刻的导电结晶层1020上共形地沉积结晶层1030。结晶层1030包括至少一个线缺陷1035。在图10D中，在结晶层1030上设置绝缘层1040。绝缘层1040可以例如阻挡从顶部电极至底部电极的直流电流。在图10E中，通过湿法蚀刻或干法蚀刻在绝缘层1040中形成开口1045。开口1045暴露至少一个线缺陷1035以便促进接下来的步骤。在图10F中，在开口1045中填充活性材料1050并设置在绝缘层1040上以便限定顶部电极。然后在活性材料1050上设置任选的封盖层1060。
图11A至11D示出了制造具有围绕结晶层的活性材料的开关装置的方法1100。图11A示出了设置在可以绝缘的基底1110上的导电结晶层1120。图11B示出了对导电结晶层1120进行图案化以便例如限定随后开关介质生长的区域。图11C示出了在经蚀刻的导电结晶层1120上共形地沉积结晶层1130。结晶层1130包括至少一个线缺陷1135。在图11D中，在结晶层1130上并围绕整个结晶层1130直接设置活性材料1140以限定顶部电极。然后在活性材料1140上设置任选的封盖层1150。
包括线缺陷的开关装置的特性
图12A是如图1所示的开关装置的代表性电流-电压图。如从图12A可以看出，开关装置具有约4伏特的置位电压。在移除电压时，电流保持高的，表明开关装置是非易失性的。然后施加反向电压可以将开关装置设置回到OFF状态(高电阻率)。图12A还示出了开关装置的ON/OFF比率大于104。
图12B示出了在写入和擦除的多次循环之后开关装置的电流-电压图。平均置位电压μ为约3.98V以及变量σ为约0.08V。开关装置的均匀性可以定义为σ/μ，其低至0.02。
图12C示出了不同开关装置之间的置位电压的分布以示出装置与装置的均匀性。平均置位电压μ为约4V以及变量σ为约0.12V。开关装置的均匀性可以类似地定义为σ/μ，其低至0.03。相比之下，常规开关装置通常具有约0.08或更大的均匀性(σ/μ)。
图12D是示出在连续运行超过4.5小时之后在ON和OFF状态下的电流的图。开态电流和关态电流二者均保持稳定值而没有明显的降低。在整个测试期间，ON/OFF比率也保持在大于105的水平。
图12E是开关装置的作为顺从电流的函数的电导的图，表明由根据电流顺度的自限制性丝线生长产生的多级存储容量。图12E是使用不同电流顺度值的结果。外部电流顺度可以调节线的导电性并提供多级电流水平。多级电流进而可以提供多级存储容量。
图12F是示出了图1中所示的开关装置的作为脉冲数的函数的电导的图。该装置的模拟开关行为可以提供突触功能的有效实现。该装置还表现出大的动态范围，更容易访问适用于神经形态计算应用的中间状态。图12是100个置位脉冲接着100个复位脉冲的脉冲序列的结果，其中在每个置位/复位脉冲之间施加非微扰读取电压脉冲。在读取脉冲期间测量电导并将其绘制为施加的读取脉冲数的函数。图12F示出了能够多级存储的连续电导变化。
图13A至13C是不同量的选择性蚀刻之后的结晶层的扫描电子显微镜(SEM)图像，表明对线缺陷的尺寸的控制。随着蚀刻时间从0秒(无蚀刻，图13A)增加至5秒(图13B)然后至10秒(图13C)，线缺陷的横向尺寸(直径)显著增加。
图14示出了使用不同量的选择性蚀刻之后的结晶层的开关装置的电流-电压图。换言之，图14示出了在结晶层中具有不同尺寸的线缺陷的开关装置的电流-电压图。可以看出，更长时间的选择性蚀刻可以在负偏压态下产生更小的漏电流。这进而意味着在开关介质中较少的潜在路径。
图15A至15B是相对于其上外延生长有结晶层的硅基底具有不同晶格失配的结晶层的SEM图像。图15A示出了具有10％的锗的SiGe层以及图15B示出了具有30％的锗的SiGe层。SiGe膜中更高份量的锗意味着SiGe膜与硅基底之间更大的晶格失配。因此，图15A至15B示出了SiGe膜中更低的Ge百分比可以产生更小的位错密度。
电开关的应用
本申请中描述的电开关可以具有各种应用。例如，电开关可以用作存储器，该存储器进而普遍存在于计算机、平板电脑、智能电话、固态驱动器(SSD)和拇指驱动器等装置中。
在另一实例中，电开关可以用于电池应用。由于导电丝线可以储存诸如锂的离子材料，因此其可以用作固态电池。在这种情况下，开关通过离子移动发生。在电池应用中，电池也可以通过在阴极与阳极之间交换离子来运行。
电开关也可以用于神经形态计算应用。通常期望神经形态计算具有长保持力、良好的耐久性、高的on/off电流比率和良好的均匀性，这些在本文所述的电开关中均存在。
图16示出了用于神经形态计算的开关单元1600的示意图。开关单元1600包括设置在两个纳米线1620与1630之间的开关介质1610。两个纳米线可以模拟两个神经元并且开关介质1610可以模拟两个神经元之间的路径。开关单元1600的模拟开关行为可以有效地实现突触功能并且实现有效的神经形态系统。高的ON/OFF电流比率(例如，参见图12A和图12D)以及长的保持力和耐久性(例如，参见图12D)也适用于大型阵列神经形态计算和基本突触学习规则例如尖峰定时依赖可塑性(spike-timing-dependent plasticity，STDP)的演示。
图17示出了用于神经形态计算的包括大型开关单元阵列的系统1700的示意图。系统1700包括设置在不同高度的水平电极1710的阵列和垂直电极1720的阵列。一个水平电极1710与一个垂直电极1720的每个交叉部分限定开关单元1730。在每个开关单元1730处，如插图所示，开关介质1735设置在一个水平电极1710与一个垂直电极1720之间。开关介质1735可以包括例如具有线缺陷的结晶层(例如，结晶层110)、多孔硅层、具有人工形成的通道的基底、或阳极化铝。
图18示出了在多次运行循环之后开关单元1730的电导。在超过107次脉冲之后，电导曲线基本上保持同一形状，表明开关单元1730的优异的耐久性及其在神经形态计算中的适用性。
结论
虽然本文描述并说明了多个本发明的实施方案，但是本领域普通技术人员将容易想到用于执行功能和/或获得结果和/或本文描述的一个或更多个优点的各种其他手段和/或结构，并且这样的变化和/或修改各自被认为是在本文描述的本发明的实施方案的范围内。更一般地，本领域技术人员将容易理解，本文描述的所有参数、尺度、材料和配置均意指是示例性的并且实际参数、尺度、材料和/或配置将取决于具体应用或使用本发明的教导的应用。本领域技术人员将认识到或者仅使用常规实验就能够确定本文描述的具体的本发明的实施方案的许多等同方案。因此，应理解，前述实施方案仅作为实例呈现并且在所附权利要求及其等同方案的范围内，本发明的实施方案可以以不同于具体描述和要求保护方式的方式实施。本公开内容的发明实施方案涉及本文描述的各个单独的特征、系统、制品、材料、套件和/或方法。此外，如果这样的特征、系统、制品、材料、套件和/或方法不相互矛盾，则两个或更多个这样的特征、系统、制品、材料、套件和/或方法的任何组合包括在本公开内容的发明范围内。
上述实施方案可以以多种方式中的任何一种来实现。例如，本文公开的设计并进行技术的实施方案可以使用硬件、软件或其组合来实现。当以软件实现时，无论软件代码是在单个计算机中提供还是分布在多个计算机中，该软件代码可以在任何合适的处理器或处理器集合上执行。
此外，应理解，计算机可以以多种形式(例如机架式计算机、台式计算机、膝上型计算机或平板计算机)中的任一种来体现。此外，计算机可以嵌入通常不被视为计算机但具有适当处理能力的设备中，包括个人数字助理(PDA)、智能电话或者任何其他合适的便携式或固定电子设备。
此外，计算机可以具有一个或更多个输入装置和输出装置。这些装置可以用于呈现用户界面等。可以用于提供用户界面的输出装置的实例包括用于输出的视觉呈现的打印机或显示屏和用于输出的可听呈现的扬声器或其他声音产生装置。可以用于用户界面的输入装置的实例包括键盘和指示装置，例如鼠标、触摸板和数字化平板电脑。作为另一实例，计算机可以通过语音识别或其他可听格式接收输入信息。
这样的计算机可以通过任何合适形式的一个或更多个网络来互连，包括局域网或广域网，例如企业网络以及智能网络(IN)或因特网。这样的网络可以基于任何合适的技术并且可以根据任何合适的协议来运行，并且这样的网络可以包括无线网络、有线网络或光纤网络。
本文所概述的各种方法或过程可以被编码为可在采用各种操作系统或平台中任一种的一个或更多个处理器上执行的软件。此外，可以使用各种合适的编程语言和/或编程或脚本工具中的任一种来编写这样的软件，并且所述软件也可以被编译为可执行的机器语言代码或者在框架或虚拟机上执行的中间代码。
在这方面，各种发明构思可以具体化为用一个或更多个程序编码的计算机可读存储介质(或多个计算机可读存储介质)(例如，计算机存储器、一或更多个软盘、压缩盘、光盘、磁带、闪存、现场可编程门阵列或其他半导体装置中的电路配置、或者其他非瞬变介质或有形计算机存储介质)，所述一个或更多个程序当在一个或更多个计算机或其他处理器上执行时，执行实现以上所讨论的本发明的各个实施方案的方法。一个或更多个计算机可读介质可以是可移动的，使得存储在其上的一个或更多个程序可以被加载至一个或更多个不同的计算机或其他处理器上以实现如上所讨论的本发明的各个方面。
术语“程序”或“软件”在本文中以一般意义使用，是指可以用于对计算机或其他处理器编程以实现如上所讨论的实施方案的各个方面的任何类型的计算机代码或计算机可执行指令集。此外，应理解，根据一方面，在被执行时执行本发明的方法的一个或更多个计算机程序不需要驻留在单个计算机或处理器上，而是可以以模块化方式分布在多个不同的计算机或处理器中以实现本发明的各方面。
计算机可执行指令可以是由一个或更多个计算机或者其他装置执行的许多形式(例如程序模块)。通常，程序模块包括执行特定任务或实施特定抽象数据类型的例程、程序、对象、组件、数据结构等。通常，程序模块的功能可以根据需要在各个实施方案中进行组合或分布。
此外，数据结构可以以任何合适的形式存储在计算机可读介质上。为了图示的简单起见，数据结构可被示为具有通过该数据结构中的位置而相关的字段。这样的关系同样可以通过对传达字段之间关系的计算机可读介质中的位置的字段分配存储来实现。然而，可以使用任何合适的机制来在数据结构的字段中的信息之间建立关系，包括通过使用指针、标签、或在数据元素之间建立关系的其它机制。
另外，各种发明构思可以具体化为已提供的实例的一种或更多种方法。作为该方法的一部分所进行的动作可以以任何合适的方式来排序。因此，可以构建这样的实施方案，其中以与所示顺序不同的顺序进行动作，其可以包括同时执行一些动作，即使这些动作在说明性实施方案中被示为顺序动作。
本文所限定和使用的全部定义应理解为凌驾于字典定义、通过引用并入的文献中的定义、和/或所限定的术语的一般意义。
如在本说明书和权利要求书中所使用的，未用数量词限定的名词应理解为意指“至少一个”，除非明确地指出相反。
如在本说明书和权利要求书中所使用的，短语“和/或”应被理解为意指如此连接的元素中的“一个或两个”，即在一些情况下元素同时存在，而在另一些情况下元素分别存在。用“和/或”列出的多个元素应以相同的方式理解，即，如此连接的元素中的“一个或多个”。可任选地存在除了通过“和/或”连词明确指出的元素以外的其他元素，无论其与明确指出的那些元素相关或不相关。因此，作为一个非限制性实例，当结合开放式语言如“包含”使用时，提及“A和/或B”在一个实施方案中可以是指仅有A(任选地包含除B以外的元素)；在另一个实施方案中可以是指仅有B(任选地包含除A以外的元素)；在又一个实施方案中可以是指A和B二者(任选地包含其他元素)；等等。
如本说明书和权利要求书中所使用的，“或”应被理解为具有与如以上限定的“和/或”相同的含义。例如，当分离列表中的项目时，“或”或“和/或”应被解释为包含性的，即，包含多个元素或元素列表中的至少一个，但是也包含超过一个，并且任选地包含另外的未列出的项目。仅明确指出相反的术语，例如“仅一个”或“正好一个”，或者当用于权利要求时，“由...组成”是指包含多个元素或元素列表中的正好一个元素。一般而言，当跟随排他性术语(例如，“任何一个”、“之一”、“仅一个”或“正好一个”)时，如本文中所使用的术语“或”应仅解释为表示排他的选择(即“一个或另一个，但不是两个”)。当用于权利要求书中时，“基本上由...组成”应具有其在专利法领域中使用的普通含义。
如本说明书和权利要求书中所使用的，关于一个或更多个元素的列表的短语“至少一个”应被理解为意指选自元素列表中的任意一个或更多个元素的至少一个元素，而不需要包含元素列表中具体列出的各个和每个元素中的至少一个，并且不排除元素列表中的元素的任意组合。该定义还允许可任选地存在除了在短语“至少一个”提及的元素列表中具体指出的元素以外的元素，无论其是否与具体指出的那些元素相关或不相关。因此，作为一个非限制性实例，“A和B中的至少一个”(或等同地，“A或B中的至少一个”，或等同地，“A和/或B中的至少一个”)在一个实施方案中可以是指至少一个A，任选地包含多于一个A，但不存在B(并且任选地包含除B以外的元素)；在另一个实施方案中可以是指至少一个B，任选地包含多于一个B，但不存在A(并且任选地包含除A以外的元素)；在又一个实施方案中可以是指至少一个A，任选地包含多于一个A，以及至少一个B，任选地包含多于一个B(并且任选地包含其他元素)；等等。
在权利要求书和上述说明书中，所有过渡性短语例如“包含”、“包括”、“带有”、“具有”、“含有”、“涉及”、“持有”、“由...构成”等被理解为开放式的，即意味着包含但不限于。只有过渡性短语“由...组成”和“基本上由...组成”应分别是封闭或半封闭的过渡性短语，如美国专利局专利审查程序手册第2111.03部分所阐述的。

Claims (30)

1.一种用于电开关的设备，所述设备包括：
结晶层，所述结晶层具有第一侧和与所述第一侧相反的第二侧，所述结晶层具有从所述第一侧延伸至所述第二侧的至少一个通道；
设置在所述结晶层的所述第一侧上的第一电极，所述第一电极在所述结晶层中的第一固溶度小于1％；以及
设置在所述结晶层的所述第二侧上的第二电极，所述第二电极在所述结晶层中的第二固溶度小于1％，
其中所述第一电极包含活性材料，以响应于施加在从所述第一电极到所述第二电极的第一电压而提供沿着所述至少一个通道迁移的至少一种金属离子。
2.根据权利要求1所述的设备，其中所述结晶层包含半导体。
3.根据权利要求2所述的设备，其中所述半导体包括以下中的至少一种：IV族半导体、III族-V族半导体、III族-氮化物半导体或II族-VI族半导体。
4.根据权利要求1所述的设备，其中所述结晶层的厚度为约2nm至约1μm。
5.根据权利要求1所述的设备，其中所述至少一个通道包括至少一个线缺陷。
6.根据权利要求5所述的设备，其中所述至少一个线缺陷的横向尺寸为约0.1nm至约30nm。
7.根据权利要求5所述的设备，其中所述至少一个线缺陷包括密度为约102个线缺陷/μm2至约106个线缺陷/μm2的线缺陷阵列。
8.根据权利要求1所述的设备，其中所述活性材料包括以下中的至少一种：Ag、Al、Au、In、Sn或Zn。
9.根据权利要求1所述的设备，其中在室温下，所述第一固溶度或所述第二固溶度中的至少一者小于0.1％。
10.根据权利要求1所述的设备，其中所述至少一种金属离子包括多个金属离子，所述多个金属离子响应于施加在所述第一电极与所述第二电极之间的所述第一电压而在所述至少一个通道中形成导电丝线。
11.根据权利要求10所述的设备，其中所述导电丝线被配置成在移除所述第一电压时保留在所述至少一个通道中。
12.根据权利要求10所述的设备，其中所述多个金属离子被配置成响应于施加在从所述第一电极到所述第二电极的第二电压而退回至所述第一电极，所述第二电压具有与所述第一电压的第一极性相反的第二极性。
13.根据权利要求1所述的设备，还包括：
阻抗层，所述阻抗层设置在所述结晶层与所述第二电极之间，以减小所述设备的体漏电流。
14.根据权利要求13所述的设备，其中所述阻抗层包含本征半导体。
15.根据权利要求13所述的设备，其中所述阻抗层的厚度为约1nm至约5nm。
16.根据权利要求1所述的设备，还包括：
阻挡层，所述阻挡层设置在所述结晶层与所述第一电极之间，以减小所述设备的体漏电流。
17.根据权利要求16所述的设备，其中所述阻挡层和所述结晶层被掺杂以形成p-n结。
18.一种对装置进行致动的方法，所述装置包括：结晶层，所述结晶层具有从所述结晶层的第一侧延伸至所述结晶层的第二侧的至少一个通道；第一电极，所述第一电极包含活性材料，设置在所述结晶层的所述第一侧上；以及第二电极，所述第二电极设置在所述结晶层的所述第二侧上，所述方法包括：
从所述第一电极到所述第二电极施加具有第一符号的第一电压，所述第一电压使所述活性材料的多个金属离子形成沿着所述至少一个通道在所述第一电极与所述第二电极之间延伸的导电丝线。
19.根据权利要求18所述的方法，还包括：
在所述第一电极与所述第二电极之间施加具有与所述第一符号相反的第二符号的第二电压以使所述多个金属离子退回至所述第一电极。
20.根据权利要求18所述的方法，其中所述第一电压为约4V至约6V。
21.根据权利要求18所述的方法，还包括：
在移除所述第一电压时保持所述至少一个通道中的所述导电丝线。
22.一种电开关装置，包括：
开关介质，所述开关介质包含结晶SiGe并且具有第一侧和第二侧，所述开关介质具有约10nm至约100nm的厚度和从所述第一侧延伸至所述第二侧的至少一个线缺陷，所述至少一个线缺陷的宽度为约0.1nm至约30nm；
第一电极，所述第一电极包含活性材料并且设置在所述开关介质的所述第一侧上，所述第一电极在所述开关介质中的第一固溶度小于1％；以及
第二电极，所述第二电极设置在结晶层的所述第二侧上，所述第二电极在所述结晶层中的第二固溶度小于1％，
其中来自所述第一电极的多个金属离子被配置成响应于施加在所述第一电极与所述第二电极之间的第一电压而沿着所述至少一个线缺陷迁移以在所述至少一个线缺陷中形成导电丝线，以及
其中所述多个金属离子被配置成响应于施加在所述第一电极与所述第二电极之间的第二电压而退回至所述第一电极，所述第二电压具有与所述第一电压的第一极性相反的第二极性。
23.一种制造电开关装置的方法，所述方法包括：
在导电基底上形成结晶层，所述结晶层具有在所述导电基底上的第一侧和与所述第一侧相反的第二侧，所述结晶层具有从所述第一侧延伸至所述第二侧的至少一个通道；
在所述结晶层的所述第二侧上形成包含活性材料的电极，所述电极在所述结晶层中的第一固溶度小于1％。
24.根据权利要求23所述的方法，其中形成所述结晶层包括在所述导电基底上外延生长所述结晶层。
25.根据权利要求24所述的方法，其中形成所述结晶层包括选择所述导电基底以具有相对于所述结晶层的晶格失配，以便制造包括至少一个线缺陷的所述至少一个通道。
26.根据权利要求25所述的方法，其中所述至少一个线缺陷包括多个线缺陷，以及其中形成所述结晶层还包括：
改变所述导电基底与所述结晶层之间的所述晶格失配以改变所述多个线缺陷的面密度。
27.根据权利要求26所述的方法，其中形成所述结晶层还包括：
通过选择性蚀刻来改变所述至少一个线缺陷的横向尺寸。
28.根据权利要求27所述的方法，其中所述选择性蚀刻包括Schimmel蚀刻或Secco蚀刻中的至少一者。
29.根据权利要求23所述的方法，还包括：
在所述结晶层与所述导电基底之间形成阻抗层，所述阻抗层包含本征半导体。
30.根据权利要求23所述的方法，还包括：
在所述结晶层与第一电极之间形成阻挡层，所述阻挡层包含掺杂半导体使得所述阻挡层与所述结晶层形成p-n结。
CN201680087842.2A 2016-06-20 2016-12-22 用于电开关的设备和方法 Pending CN109478414A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662352306P 2016-06-20 2016-06-20
US62/352,306 2016-06-20
PCT/US2016/068274 WO2017222592A1 (en) 2016-06-20 2016-12-22 Apparatus and methods for electrical switching

Publications (1)

Publication Number Publication Date
CN109478414A true CN109478414A (zh) 2019-03-15

Family

ID=60661400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680087842.2A Pending CN109478414A (zh) 2016-06-20 2016-12-22 用于电开关的设备和方法

Country Status (6)

Country Link
US (2) US10115894B2 (zh)
EP (1) EP3472839A4 (zh)
JP (1) JP2019523999A (zh)
KR (1) KR20190020056A (zh)
CN (1) CN109478414A (zh)
WO (1) WO2017222592A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115894B2 (en) 2016-06-20 2018-10-30 Massachusetts Institute Of Technology Apparatus and methods for electrical switching
US11355393B2 (en) 2018-08-23 2022-06-07 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
WO2020072885A1 (en) * 2018-10-05 2020-04-09 Massachusetts Institute Of Technology Apparatus and methods for resistive switching
KR102368962B1 (ko) * 2019-03-22 2022-03-03 국민대학교산학협력단 멤리스터 어레이 회로를 제어하기 위한 게이트 회로를 포함하는 뉴럴 네트워크 시스템
US11552246B2 (en) 2020-01-21 2023-01-10 Massachusetts Institute Of Technology Memristors and related systems and methods
US11812675B2 (en) 2021-09-21 2023-11-07 International Business Machines Corporation Filament confinement in resistive random access memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120008366A1 (en) * 2010-07-09 2012-01-12 Crossbar, Inc. RESTIVE MEMORY USING SiGe MATERIAL
JP2012033763A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 不揮発性記憶装置
US20120250395A1 (en) * 2011-04-04 2012-10-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Selector type electronic device
CN102956822A (zh) * 2011-08-19 2013-03-06 三星电子株式会社 非易失性存储元件及包括该非易失性存储元件的存储装置
US20140175362A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Limited Maximum Fields of Electrode-Switching Layer Interfaces in Re-RAM Cells
US20150078065A1 (en) * 2013-09-18 2015-03-19 Commissariat A L'energie Atomique Et Aux Ene Alt Non-volatile resistive memory cell
CN104795486A (zh) * 2006-12-01 2015-07-22 麻省理工学院 用于纳米结构热电材料中高品质因数的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010482A (en) 1975-12-31 1977-03-01 International Business Machines Corporation Non-volatile schottky barrier diode memory cell
US4503521A (en) 1982-06-25 1985-03-05 International Business Machines Corporation Non-volatile memory and switching device
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
DE102005012047A1 (de) * 2005-03-16 2006-09-28 Infineon Technologies Ag Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
US7700398B2 (en) * 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
US7414258B2 (en) * 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
WO2010085227A1 (en) 2009-01-26 2010-07-29 Hewlett-Packard Company, L.P. Semiconductor memristor devices
US8884261B2 (en) * 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8325507B2 (en) 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
FR2969382B1 (fr) 2010-12-17 2022-11-18 Centre Nat Rech Scient Élément memristif et mémoire électronique basée sur de tels éléments
US8879314B2 (en) 2011-06-06 2014-11-04 Iii Holdings 1, Llc Memory cell with Schottky diode
KR101541056B1 (ko) 2011-09-13 2015-07-31 아데스토 테크놀러지스 코포레이션 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
US9153624B2 (en) 2013-03-14 2015-10-06 Crossbar, Inc. Scaling of filament based RRAM
US9515262B2 (en) * 2013-05-29 2016-12-06 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
WO2015034494A1 (en) 2013-09-05 2015-03-12 Hewlett-Packard Development Company, L.P. Memristor structures
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes
US20170317141A1 (en) 2016-04-28 2017-11-02 HGST Netherlands B.V. Nonvolatile schottky barrier memory transistor
US10115894B2 (en) 2016-06-20 2018-10-30 Massachusetts Institute Of Technology Apparatus and methods for electrical switching
US10102898B2 (en) 2016-12-30 2018-10-16 Qualcomm Incorporated Ferroelectric-modulated Schottky non-volatile memory
US10164179B2 (en) 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795486A (zh) * 2006-12-01 2015-07-22 麻省理工学院 用于纳米结构热电材料中高品质因数的方法
US20120008366A1 (en) * 2010-07-09 2012-01-12 Crossbar, Inc. RESTIVE MEMORY USING SiGe MATERIAL
JP2012033763A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 不揮発性記憶装置
US20120250395A1 (en) * 2011-04-04 2012-10-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Selector type electronic device
CN102956822A (zh) * 2011-08-19 2013-03-06 三星电子株式会社 非易失性存储元件及包括该非易失性存储元件的存储装置
US20140175362A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Limited Maximum Fields of Electrode-Switching Layer Interfaces in Re-RAM Cells
US20150078065A1 (en) * 2013-09-18 2015-03-19 Commissariat A L'energie Atomique Et Aux Ene Alt Non-volatile resistive memory cell

Also Published As

Publication number Publication date
KR20190020056A (ko) 2019-02-27
US10892407B2 (en) 2021-01-12
WO2017222592A1 (en) 2017-12-28
US20170365778A1 (en) 2017-12-21
US10115894B2 (en) 2018-10-30
EP3472839A4 (en) 2020-02-26
EP3472839A1 (en) 2019-04-24
US20190036021A1 (en) 2019-01-31
JP2019523999A (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
CN109478414A (zh) 用于电开关的设备和方法
US7915603B2 (en) Modifiable gate stack memory element
US9349802B2 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
US10003021B2 (en) Resistive memory cell with sloped bottom electrode
US20110305064A1 (en) Interface control for improved switching in rram
CN110911560B (zh) 一种平面型忆阻器及其制备方法
CN111029459B (zh) 一种界面型原子忆阻器及其制备方法
Huang et al. Using binary resistors to achieve multilevel resistive switching in multilayer NiO/Pt nanowire arrays
Asif et al. Resistive switching in emerging materials and their characteristics for neuromorphic computing
US9412942B2 (en) Resistive memory cell with bottom electrode having a sloped side wall
WO2019191393A1 (en) Systems and methods for gated-insulator reconfigurable non-volatile memory devices
Ram et al. Low-power resistive memory integrated on III–V vertical nanowire MOSFETs on silicon
Ali et al. Versatile GeS-based CBRAM with compliance-current-controlled threshold and bipolar resistive switching for electronic synapses
Kwon et al. Comparison of synaptic properties considering dopant concentration and device operation polarity in Cu/SiN/SiO2/p-Si devices for neuromorphic system
CN111755600B (zh) 一种基于复合纳米线网络结构的忆阻器
US11552246B2 (en) Memristors and related systems and methods
US11871687B2 (en) Resistive switching element and memory device including the same
WO2020072885A1 (en) Apparatus and methods for resistive switching
CN109346600B (zh) 一种单器件集成马尔可夫链算法的阻变存储器
Panda et al. Novel TiO2-based memristors FET with programmable SET/RESET for neuromorphic computing
KR102310470B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
KR20230112866A (ko) 균일한 이온 이동이 가능한 3단자 시냅스 소자
Tomarchio et al. In Situ Observation of Low-Power Nano-Synaptic Response in Graphene Oxide Using Conductive Atomic Force Microscopy Fei Hui,* Peisong Liu, Stephen A. Hodge, Tian Carey, Chao Wen, Felice Torrisi, D. Thanuja L. Galhena, Flavia
Sivkov Fabrication, Characterization and Modeling of Honey and Zirconium Oxide Based Non-volatile Resistive Random Access Memory
Sifan Two-Dimensional Materials-Based Synapic Devices for Neuromorphic/In-Memory Computing Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190315

WD01 Invention patent application deemed withdrawn after publication