CN107636833B - 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法 - Google Patents
存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法 Download PDFInfo
- Publication number
- CN107636833B CN107636833B CN201680027659.3A CN201680027659A CN107636833B CN 107636833 B CN107636833 B CN 107636833B CN 201680027659 A CN201680027659 A CN 201680027659A CN 107636833 B CN107636833 B CN 107636833B
- Authority
- CN
- China
- Prior art keywords
- additional
- memory
- memory element
- selection device
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000010276 construction Methods 0.000 title claims abstract description 65
- 238000003860 storage Methods 0.000 claims abstract description 85
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 310
- 239000004020 conductor Substances 0.000 claims description 56
- 239000007772 electrode material Substances 0.000 claims description 22
- 230000000873 masking effect Effects 0.000 claims description 21
- 239000007784 solid electrolyte Substances 0.000 claims description 8
- 239000010416 ion conductor Substances 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000002035 prolonged effect Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 33
- 239000002184 metal Substances 0.000 description 33
- 239000000203 mixture Substances 0.000 description 31
- 230000008569 process Effects 0.000 description 30
- 238000009826 distribution Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000000126 substance Substances 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000012782 phase change material Substances 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 6
- 229910010037 TiAlN Inorganic materials 0.000 description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 229910021645 metal ion Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 206010010144 Completed suicide Diseases 0.000 description 5
- 239000011358 absorbing material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910019897 RuOx Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- 229940104869 fluorosilicate Drugs 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052752 metalloid Inorganic materials 0.000 description 2
- 150000002738 metalloids Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- YKSIHFDRGQQOCJ-LHHMOHDTSA-N mycothione Chemical compound O([C@H]1O[C@H](CO)[C@@H](O)[C@H](O)[C@H]1NC(=O)[C@@H](NC(C)=O)CSSC[C@H](NC(=O)C)C(=O)N[C@H]1[C@H](O[C@H](CO)[C@@H](O)[C@@H]1O)O[C@@H]1[C@@H]([C@H](O)[C@@H](O)[C@H](O)[C@H]1O)O)[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](O)[C@H]1O YKSIHFDRGQQOCJ-LHHMOHDTSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- -1 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HGWOWDFNMKCVLG-UHFFFAOYSA-N [O--].[O--].[Ti+4].[Ti+4] Chemical compound [O--].[O--].[Ti+4].[Ti+4] HGWOWDFNMKCVLG-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000001557 animal structure Anatomy 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910021386 carbon form Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004035 construction material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明揭示了一种存储器结构，其包括：第一导线，其在基底结构的部分上方沿第一方向延伸；存储元件结构，其在所述第一导线上方沿所述第一方向延伸；隔离电极结构，其覆于所述存储元件结构的部分上方；选择装置结构，其在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸；第二导线，其在所述选择装置结构上方沿所述第二方向延伸；额外选择装置结构，其在所述第二导线上方沿所述第二方向延伸；额外隔离电极结构，其覆于所述额外选择装置结构的部分上方；额外存储元件结构，其在所述额外隔离电极结构上方沿所述第一方向延伸；及第三导线，其在所述额外存储元件结构上方沿所述第一方向延伸。还描述了交叉点存储器阵列、电子系统及相关方法。
Description
优先权主张
本申请案主张名称为“存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法(Memory Structures and Related Cross-Point Memory Arrays,Electronic Systems,and Methods of Forming Memory Structures)”的2015年5月14日申请的第14/712,241号美国专利申请案的申请日的权利。
技术领域
本发明的实施例涉及半导体装置设计及制作的领域。更具体地说，本发明的实施例涉及存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法。
背景技术
半导体装置设计者通常期望通过减小个别特征的尺寸且通过减小相邻特征之间的间隔距离而提高半导体装置内的特征的集成度或密度。另外，半导体装置设计者通常期望设计不仅外观紧凑且提供性能优点以及精简设计的架构。
半导体装置的一个实例是存储器装置。存储器装置一般提供为计算机或其它电子装置中的内部集成电路。存在诸多类型的存储器，其包含(但不限于)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器。电阻可变存储器的非限制性实例包含电阻随机存取存储器(RRAM)、导电桥随机存取存储器(导电桥RAM)、磁性随机存取存储器(MRAM)、相变材料(PCM)存储器、相变随机存取存储器(PCRAM)、自旋力矩转移随机存取存储器(STTRAM)、基于氧空位的存储器及可编程导体存储器。
一些存储器装置包含展现布置成交叉点架构的存储器单元的存储器阵列，所述交叉点架构包含垂直(例如，正交)于额外导线(例如数据线，例如位线)延伸的导线(例如存取线，例如字线)。存储器阵列可为二维(2D)的以展现存储器单元的单个层叠(例如单个层、单个层级)，或可为三维(3D)的以展现存储器单元的多个层叠(例如多个层级、多个层)。选择装置可用于选择3D存储器阵列的特定存储器单元。与存储器装置制作相关的挑战包含减小存储器装置的大小、增大存储器装置的存储密度及降低制作成本。
因此，需要新存储器结构(例如3D交叉点存储器阵列)以及电子系统(其包含存储器结构)及形成存储器结构的简单、具成本效益方法。
附图说明
图1到8(其包含图4A及4B)是根据本发明的实施例说明形成存储器结构的方法的透视图。
图9是根据本发明的实施例说明电子系统的示意框图。
具体实施方式
本发明揭示存储器结构以及三维交叉点存储器阵列、电子系统及形成存储器结构的方法。在一些实施例中，存储器结构包含在基底结构的部分上方沿第一方向延伸的第一导线(例如存取线，例如字线)。存储元件结构可在所述第一导线上方沿所述第一方向延伸。任选地，缓冲器结构可位于所述第一导线与所述存储元件结构之间且可沿所述第一方向延伸。隔离电极结构可覆于所述存储元件结构的部分上方。选择装置结构可在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸。第二导线(例如数据线，例如位线)可在所述选择装置结构上方沿所述第二方向延伸。额外选择装置结构可在所述第二导线上方沿所述第二方向延伸。额外隔离电极结构可覆于所述额外选择装置结构的部分上方。额外存储元件结构可在所述额外隔离电极结构上方沿所述第一方向延伸。第三导线(例如额外存取线，例如额外字线)可在所述额外存储元件结构上方沿所述第一方向延伸。任选地，额外缓冲器结构可位于所述第三导线与所述额外存储元件结构之间且可沿所述第一方向延伸。本发明的结构及方法可促进增大特征密度，从而提供依靠高特征密度的装置(例如存储器装置)及系统(例如电子系统)的增强性能。
以下描述提供例如材料类型、材料厚度及处理条件的特定细节以提供对本发明的实施例的透彻描述。然而，所属领域的一般技术者应了解，可在不采用此类特定细节的情况下实践本发明的实施例。其实，可结合业界中所采用的常规制作技术来实践本发明的实施例。另外，下文所提供的描述不形成用于制造半导体装置(例如存储器装置)的完整程序流程。下文所描述的存储器结构不形成完整半导体装置。下文仅详细描述理解本发明的实施例所需的过程动作及结构。可由常规制作技术执行由存储器结构形成完整半导体装置的额外动作。还应注意，申请案所附任何图式仅供说明且因此未按比例绘制。另外，图之间的共同元件可保留相同元件符号标识。
如本文所使用，术语“衬底”表示且包含额外材料形成于其上的基底材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体层、具有形成于其上的一或多个层、结构或区域的金属电极或半导体衬底。衬底可为常规硅衬底或包括半导电材料层的其它块体衬底。如本文所使用，术语“块体衬底”不仅表示及包含硅晶片，且表示及包含绝缘体上硅(SOI)衬底(例如蓝宝石上硅(SOS)衬底及玻璃上硅(SOG)衬底)、基底半导体基座上的硅的外延层及其它半导体或光电材料(例如硅锗、锗、砷化镓、氮化镓及磷化铟)。衬底可经掺杂或可未经掺杂。
如本文所使用，术语“经配置”是指至少一种结构及至少一种设备中的一或多者的大小、形状、材料组合物及布置以预定方式促进所述结构及所述设备中的一或多者的操作。
如本文所使用，除非背景另外明确指示，否则单数形式“一”及“所述”意在还包含复数形式。
如本文所使用，“及/或”包含相关联列出项中的一或多者的任何及所有组合。
如本文所使用，相对空间术语(例如“在...之下”、“在...下方”、“下”、“底部”、“在...上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及其类似者)可用于使用于描述一个元件或特征与另一(或另外若干)元件或特征的关系的描述变简便，如图中所说明。除非另外说明，否则相对空间术语意在涵盖材料的不同定向及图中所描绘的定向。例如，如果使图中的材料颠倒，那么描述为“在其它元件或特征下方”或“在其它元件或特征之下”或“在其它元件或特征下面”或“在其它元件或特征的底部上”的元件将被定向成“在所述其它元件或特征上方”或“在所述其它元件或特征的顶部上”。因此，所属领域的一般技术者将明白，术语“在...下方”可涵盖上方及下方的两个定向，这取决于使用所述术语的背景。材料可以其它方式定向(例如旋转90度、颠倒、翻转等等)且本文所使用的相对空间描述符可据此加以解译。
如本文所使用，关于给定参数、性质或条件的术语“基本上”表示且包含“在一定程度上”，所属领域的一般技术者会将理解所述给定参数、性质或条件在一定变动范围内得到满足，例如在可接受制造公差内得到满足。例如，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可至少满足90.0％，至少满足95.0％，至少满足99.0％，或甚至至少满足99.9％。
如本文所使用，关于给定参数的术语“约”包含所陈述的值且具有背景指定的含义(例如，其包含与所述给定参数的测量相关联的误差度)。
图1到8是说明形成存储器结构(例如存储器装置(例如电阻可变存储器装置，例如RRAM装置、CBRAM装置、MRAM装置、PCM存储器装置、PCRAM装置、STTRAM装置、基于氧空位的存储器装置及/或可编程导体存储器装置)的3D交叉点存储器阵列)的方法的实施例的简化透视图。所属领域的一般技术者易于通过下文所提供的描述而明白，本文所描述的方法可用于各种装置中。换句话来说，每当期望形成半导体装置结构时，可使用本发明的方法。
参考图1，存储器结构100可包含：基底结构102；电介质结构104，其位于基底结构102上或位于基底结构102上方且通过沟槽105而彼此分离；及第一导线106(例如存取线，例如字线)，其位于基底结构102上或位于基底结构102上方且位于沟槽105内。基底结构102可包括至少一种电绝缘材料(例如至少一种电介质材料)，例如以下中的至少一者：氧化物材料(例如二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝或其组合)、氮化物材料(例如氮化硅)、氮氧化物材料(例如氮氧化硅)、非晶碳或其组合(例如上述材料中的至少两者的积层)。在一些实施例中，基底结构102由氮化硅(Si3N4)形成且包含氮化硅(Si3N4)。基底结构102可定位于衬底中、定位于衬底上或定位于衬底上方。
电介质结构104可由例如以下中的至少一者的至少一种电介质材料形成且包含所述至少一种电介质材料：氧化物材料(例如二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝或其组合)、氮化物材料(例如Si3N4)、氮氧化物材料(例如氮氧化硅)、非晶碳或其组合(例如上述材料中的至少两者的一积层)。电介质结构104的材料组合物可与基底结构102的材料组合物相同或不同。在一些实施例中，电介质结构104由Si3N4形成且包含Si3N4。电介质结构104中的每一者的尺寸(例如长度、宽度、高度)及间隔可经选择以将期望尺寸及间隔提供给存储器结构100的一或多个其它特征(例如字线、存储元件结构、电极结构)，如下文将进一步详细描述。在一些实施例中，电介质结构104经配置以用于4F2存储器架构(即，其中“F”表示最小光刻特征宽度)。例如，电介质结构104中的每一者的宽度可与相邻电介质结构104之间的距离(例如间隔)基本上相同。在额外实施例中，电介质结构104可经配置以用于不同存储器架构(例如6F2存储器架构、8F2存储器架构)。电介质结构104的上表面可基本上彼此共面(例如，可共享共同平面)。
第一导线106可由例如以下各者的至少一种导电材料形成且包含所述至少一种导电材料：金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、导电掺杂半导体材料或其组合。例如(但不限于)，第一导线106可由以下中的至少一者形成且包含所述至少一者：钨(W)、氮化钨(WN)、镍(Ni)、钽(Ta)、氮化钽(TaN)、硅化钽(TaSi)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiN)、硅化钛(TiSi)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钼(MoN)、铱(Ir)、氧化铱(IrOx)、钌(Ru)、氧化钌(RuOx)及导电掺杂硅。在一些实施例中，第一导线106由W形成且包含W。可根据存储器结构100的期望导线电阻性质而调整第一导线106的厚度。第一导线106可填充沟槽105的部分，使得第一导线106的上表面可相对于电介质结构104的上表面而凹入。
可使用常规工艺(例如常规沉积工艺、常规光刻工艺、常规材料移除工艺)及常规处理设备(本文不再详细描述)来形成基底结构102、电介质结构104及第一导线106。例如(但不限于)，可在基底结构102上方形成(例如，通过原位生长、旋涂式涂布、毯覆式涂布、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)及物理气相沉积(PVD)中的至少一者)且图案化(例如，遮蔽、曝光、显影及蚀刻)电介质材料以形成电介质结构104。接着，导电材料可形成(例如，通过原位生长、旋涂式涂布、毯覆式涂布、CVD、PECVD、ALD及PVD中的至少一者)于电介质结构104上方及电介质结构104之间且经凹入(例如，通过至少一种材料移除工艺，例如湿式蚀刻工艺及干式蚀刻工艺中的至少一者)以形成第一导线106。
接着参考图2，可形成存储元件结构108于沟槽105(图1)内的第一导线106上或沟槽105内的第一导线106上方，且可形成电极结构112于沟槽105内的存储元件结构108上或沟槽105内的存储元件结构108上方。另外，至少部分取决于存储元件结构108的性质，可任选地形成缓冲器结构110于沟槽105内的第一导线106与存储元件结构108之间。
存储元件结构108(其还可特性化为可编程结构)可由至少一种电阻可变材料形成且包含所述至少一种电阻可变材料。如本文所使用，术语“电阻可变材料”表示且包含经配制以在将至少一个物理信号(例如热量、电压、电流或其它物理现象中的至少一者)施加到其之后从一种电阻状态切换为另一电阻状态的材料。本发明的实施例不受限于特定电阻可变材料。存储元件结构108可(例如)由经配置及配制以用于以下中的一或多者的电阻可变材料形成且包含所述电阻可变材料：RRAM、CBRAM、MRAM、PCM存储器、PCRAM、STTRAM、基于氧空位的存储器及可编程导体存储器。适合的电阻可变材料包含(但不限于)有源切换材料(例如固态电解质材料，例如过渡金属氧化物(TMO)材料、硫族化物材料、电介质金属氧化物材料、包含两种或两种以上金属及/或准金属的混价氧化物)、金属离子源材料、吸氧材料、相变材料、二元金属氧化物材料、超巨磁阻材料及基于聚合物的电阻可变材料。在一些实施例中，存储元件结构108由氧化物材料形成且包含所述氧化物材料。
存储元件结构108可在沟槽105(图1)内展现任何期望形状及任何期望大小。例如，存储元件结构108可在第一导线106的上表面上或在第一导线106的上表面上方横向延伸且可在电介质结构104的对置侧壁上或在电介质结构104的对置侧壁上方纵向延伸。如本文所使用，术语“横向”及“横向地”中的每一者表示且包含沿基本上平行于基底结构102的方向延伸，不管基底结构102的定向如何。据此，如本文所使用，术语“纵向”及“纵向地”中的每一者表示且包含沿基本上垂直于基底结构102的方向延伸，不管基底结构102的定向如何。如图2中所展示，在一些实施例中，存储元件结构108可展现大体上呈“U形”的几何形状，其包含相邻于电介质结构104的对置侧壁的竖向部分及接近于沟槽105的中央区域的凹入部分。存储元件结构108可基本上被局限于(例如，基本上被纵向局限于、基本上被横向局限于)沟槽105的边界(例如纵向边界、横向边界)内。存储元件结构108可在沟槽105内展现任何期望厚度。
如果存在缓冲器结构110，那么缓冲器结构110可包括经配制以充当离子储集器、固体电解质离子导体及离子扩散势垒中的一或多者的至少一种材料。缓冲器结构110可为同质的(例如，可包括单个材料层)或可为异质的(例如，可包括至少两个不同材料层的堆叠)。缓冲器结构110的存在或不存在可至少部分取决于存储元件结构108的性质(其可取决于将使存储元件结构108包含于其中的存储器装置的类型)。作为非限制性实例，如果存储元件结构108由有源切换材料(例如TMO材料、电介质金属氧化物、硫族化物材料)、金属离子源材料或吸氧材料形成且包含所述有源切换材料、所述金属离子源材料或所述吸氧材料，那么可包含缓冲器结构110。作为另一非限制性实例，如果存储元件结构108由相变材料形成且包含所述相变材料，那么可省略(或不存在)缓冲器结构110。在一些实施例中，缓冲器结构110是存在的且包括第一导线106上或第一导线106上方的离子储集器材料及所述离子储集器材料上或所述离子储集器材料上方的固体电解质离子导体材料。如果包含缓冲器结构110，那么缓冲器结构110可在沟槽105(图1)内展现任何期望形状及任何期望大小。
电极结构112(例如电极触点)可由例如以下各者的导电材料形成且包含所述导电材料：金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、导电掺杂半导体材料或其组合。电极结构112可(例如)由以下中的至少一者形成且包含所述至少一者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及导电掺杂硅。电极结构112的材料组合物可与第一导线106的材料组合物相同或可不同。在一些实施例中，电极结构112由TiN形成且包含TiN。电极结构112可在沟槽105(图1)内展现任何期望形状及任何期望大小。电极结构112可至少部分由沟槽105内的存储元件结构108环绕。例如，如图2中所展示，电极结构112的下表面及对置侧壁可由沟槽105内的存储元件结构108环绕。电极结构112可基本上被局限于(例如，基本上被纵向局限于、基本上被横向局限于)沟槽105的边界(例如纵向边界、横向边界)内。电介质结构104的上表面可基本上与电极结构112的上表面共面(例如，可共享共同平面)。
可通过镶嵌工艺(例如基于非蚀刻的工艺，例如无等离子体蚀刻的工艺)而形成存储元件结构108、电极结构112及缓冲器结构110(如果存在)中的一或多者。例如(但不限于)，在一些实施例中，可形成缓冲器材料于电介质结构104及第一导线106上或电介质结构104及第一导线106上方，可形成存储元件材料于所述缓冲器材料上或所述缓冲器材料上方，且可形成导电材料于所述存储元件材料上或所述存储元件材料上方。接着，可采用至少一种抛光工艺(例如至少一种化学机械抛光(CMP)工艺)来移除所述导电材料、所述存储元件材料及所述缓冲器材料的在沟槽105(图1)外的部分(例如所述导电材料、所述存储元件材料及所述缓冲器材料的覆于电介质结构104的上表面上方的部分)以形成电极结构112、存储元件结构108及缓冲器结构110。在额外实施例中，可在形成电极结构112及存储元件结构108之前形成缓冲器结构110(如果存在)。例如，可形成缓冲器材料于电介质结构104及第一导线106上或电介质结构104及第一导线106上方，且可使用至少一种材料移除工艺(例如湿式蚀刻工艺及干式蚀刻工艺中的至少一者)来使所述缓冲器材料凹入以形成缓冲器结构110于沟槽105内。其后，可形成存储元件材料于缓冲器结构110、电介质结构104及第一导线106上或缓冲器结构110、电介质结构104及第一导线106上方，且可形成导线材料于所述存储元件材料上或所述存储元件材料上方。接着，可使用至少一种抛光工艺来移除所述导电材料及所述存储元件材料的在沟槽105外的部分以形成电极结构112及存储元件结构108。在其中省略缓冲器结构110的进一步实施例中，可形成所述存储元件材料于电介质结构104及第一导线106上或电介质结构104及第一导线106上方，可形成所述导电材料于所述存储元件材料上或所述存储元件材料上方，且可使用至少一种抛光工艺来移除所述导电材料及所述存储元件材料的在沟槽105外的部分以形成电极结构112及存储元件结构108。
通过镶嵌工艺而形成存储元件结构108、电极结构112及缓冲器结构110(如果存在)中的一或多者可促进利用无法蚀刻的材料来形成存储器结构(例如3D交叉点存储器阵列)。例如，通过镶嵌工艺而形成存储元件结构108、电极结构112及缓冲器结构110中的一或多者可促进无法与常规蚀刻工艺(例如常规等离子体蚀刻工艺)兼容及/或会非期望地由所述常规蚀刻工艺损坏的材料(例如含卤素的材料)的使用。
接着参考图3，可形成选择装置材料114于电介质结构104、存储元件结构108及电极结构112上或电介质结构104、存储元件结构108及电极结构112上方，可形成导线材料116于选择装置材料114上或选择装置材料114上方，可形成额外选择装置材料118于导线材料116上或导线材料116上方，可形成电极材料120于额外选择装置材料118上或额外选择装置材料118上方，且可形成遮蔽材料122于电极材料120上或电极材料120上方。
选择装置材料114(例如存取装置材料)可由至少一种材料形成且包含所述至少一种材料，所述至少一种材料相对于电极结构112及导线材料116的材料组合物而配置及配制以形成其下面的存储元件结构108的开关。选择装置材料114可包括至少一种硫族化物材料、至少一种半导体材料及至少一种绝缘材料中的一或多者，选择装置材料114与电极结构112及导线材料116一起形成非欧姆装置(NOD)堆叠。例如，所述NOD堆叠可展现双向阈值开关(OTS)配置、导体-半导体-导体(CSC)开关配置、金属-绝缘体-金属(MIM)开关配置、金属-半导体-金属(MSM)开关配置、金属-绝缘体-绝缘体-金属(MIIM)开关配置、金属-半导体-半导体-金属(MSSM)开关配置、金属-绝缘体-半导体-金属(MISM)开关配置、金属-半导体-绝缘体-金属(MSIM)开关配置、金属-绝缘体-半导体-绝缘体-金属(MISIM)开关配置、金属-半导体-绝缘体-半导体-金属(MSISM)开关配置、金属-绝缘体-绝缘体-绝缘体-金属(MIIIM)开关配置、金属-半导体-半导体-半导体-金属(MSSSM)开关配置或另一类型的两端子选择装置配置。可使选择装置材料114以任何期望厚度形成于电介质结构104、存储元件结构108及电极结构112上或电介质结构104、存储元件结构108及电极结构112上方。
导线材料116可由例如以下各者的导电材料形成且包含所述导电材料：金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、导电掺杂半导体材料或其组合。例如，导线材料116可由以下中的至少一者形成且包含所述至少一者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及导电掺杂硅。导线材料116的材料组合物可与第一导线106及电极结构112中的一或多者的(若干)材料组合物相同或不同。在至少一些实施例中，导线材料116由W形成且包含W。可使导线材料116以任何期望厚度形成于选择装置材料114上或选择装置材料114上方。
额外选择装置材料118(例如额外存取装置材料)可由至少一种材料形成且包含所述至少一种材料，所述至少一种材料相对于导线材料116及电极材料120的(若干)材料组合物而配置及配制以形成待随后形成于其上方的额外存储元件结构的开关。额外选择装置材料118可包括至少一种硫族化物材料、至少一种半导体材料及至少一种绝缘材料中的一或多者，额外选择装置材料118与导线材料116及电极材料120一起形成额外NOD堆叠。例如，所述额外NOD堆叠可展现OTS配置、CSC开关配置、MIM开关配置、MSM开关配置、MIIM开关配置、MSSM开关配置、MISM开关配置、MSIM开关配置、MISIM开关配置、MSISM开关配置、MIIIM开关配置、MSSSM开关配置或另一类型的两端子选择装置配置。可使额外选择装置材料118以任何期望厚度形成于导线材料116上或导线材料116上方。额外选择装置材料118可展现与选择装置材料114基本上相同的材料组合物及厚度，或额外选择装置材料118的材料组合物及厚度中的至少一者可与选择装置材料114的材料组合物及/或厚度不同。
电极材料120可由例如以下各者的导电材料形成且包含所述导电材料：金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、导电掺杂半导体材料或其组合。例如，电极材料120可由以下中的至少一者形成且包含所述至少一者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及导电掺杂硅。电极材料120的材料组合物可与第一导线106、电极结构112及导线材料116中的一或多者的(若干)材料组合物相同或不同。在至少一些实施例中，电极材料120由TiN形成且包含TiN。可使电极材料120以任何期望厚度形成于额外选择装置材料118上或额外选择装置材料118上方。电极材料120可展现与电极结构112基本上相同的厚度或可展现与电极结构112不同的厚度。
遮蔽材料122可由至少一种材料(例如至少一种硬掩模材料)形成且包含所述至少一种材料，所述至少一种材料适合用作为蚀刻掩模以图案化其下面的材料及结构中的一或多者(例如电极材料120、额外选择装置材料118、导线材料116、选择装置材料114及电极结构112中的一或多者)。例如(但不限于)，遮蔽材料122可由以下中的至少一者形成且包含所述至少一者：非晶碳、硅、氧化硅、氮化硅、碳氧化硅、氧化铝及氮氧化硅。遮蔽材料122可为同质的(例如，可包括单个材料层)或可为异质的(例如，可包括展现至少两个不同材料层的堆叠)。可使遮蔽材料122以任何期望厚度形成于电极材料120上或电极材料120上方。
可使用常规工艺(例如常规沉积工艺，例如原位生长、旋涂式涂布、毯覆式涂布、CVD、PECVD、ALD及PVD中的至少一者)及常规处理设备(本文不再详细描述)来形成选择装置材料114、导线材料116、额外选择装置材料118、电极材料120及遮蔽材料122。
接着参考图4A，可形成穿过遮蔽材料122(图3)、电极材料120(图3)、额外选择装置材料118(图3)、导线材料116(图3)、选择装置材料114(图3)及电极结构112(图3)中的每一者的开口124以分别形成遮蔽结构136、额外电极结构134、额外选择装置结构132、第二导线130(例如数据线，例如位线)、选择装置结构128及隔离电极结构138。图4B展示图4A中所描绘的处理阶段中的存储器结构100，其中省略遮蔽结构136、额外电极结构134、额外选择装置结构132、第二导线130及选择装置结构128以说明：开口124(图4A)延伸到存储元件结构108的上表面以形成隔离电极结构138。
返回到图4A，开口124的横向尺寸可与电介质结构104的横向尺寸相同或不同。在一些实施例中，开口124(且因此隔离电极结构138、选择装置结构128、第二导线130、额外选择装置结构132及额外电极结构134)经配置以用于4F2存储器架构。另外，额外电极结构134、额外选择装置结构132、第二导线130及选择装置结构128中的每一者可沿基本上垂直(例如正交)于电介质结构104、第一导线106、存储元件结构108及缓冲器结构110(如果存在)的延伸方向的方向延伸。
如图4A中所展示，第二导线130、选择装置结构128及隔离电极结构138可形成存储器结构100的第一层叠140(例如第一层、第一层级)的选择装置构造126。接着，选择装置构造126、存储元件结构108及缓冲器结构110(如果存在)可形成存储器结构100的第一层叠140的存储器单元127。此外，可利用第二导线130、额外选择装置结构132及额外电极结构134来形成存储器结构100的第二层叠(例如第二层、第二层级)的额外选择装置构造，如下文将进一步详细描述。接着，此类额外选择装置构造可与随后形成的额外存储元件结构及随后形成的缓冲器结构(如果存在)一起形成存储器结构100的第二层叠的额外存储器单元，还如下文将进一步详细描述。第二导线130可由存储器结构100的第一层叠140及第二层叠共享(例如，共同用于存储器结构100的第一层叠140及第二层叠)。
可使用至少一种材料移除工艺来形成开口124(且因此形成遮蔽结构136、额外电极结构134、额外选择装置结构132、第二导线130、选择装置结构128及隔离电极结构138)。例如，可使遮蔽材料122(图3)、电极材料120(图3)、额外选择装置材料118(图3)、导线材料116(图3)、选择装置材料114(图3)及电极结构112(图3)暴露于至少一种蚀刻工艺(例如：至少一种干式蚀刻工艺，例如反应性离子蚀刻(RIE)工艺、深度RIE工艺、等离子体蚀刻工艺、反应性离子束蚀刻工艺及化学辅助离子束蚀刻工艺中的至少一者；至少一种湿式蚀刻工艺，例如氢氟酸蚀刻工艺、缓冲氢氟酸蚀刻工艺及缓冲氧化物蚀刻工艺中的至少一者)以形成延伸到存储元件结构108(例如，延伸到存储元件结构108的上表面)的开口124。材料移除工艺可移除遮蔽材料122、电极材料120、额外选择装置材料118、导线材料116、选择装置材料114及电极结构112的暴露部分且基本上不移除存储元件结构108的暴露部分。
本发明的方法有利地促进在不必执行多个光刻图案化工艺的情况下形成额外电极结构134、额外选择装置结构132、第二导线130、选择装置结构128及隔离电极结构138。例如，可利用单个光刻图案化工艺(例如单个光致抗蚀剂沉积、遮蔽及图案化工艺)来形成开口124的图案，且可使所述图案延伸到存储元件结构108以形成额外电极结构134、额外选择装置结构132、第二导线130、选择装置结构128及隔离电极结构138。使用单个光刻图案化工艺来形成额外电极结构134、额外选择装置结构132、第二导线130、选择装置结构128及隔离电极结构138可比形成存储器结构的常规方法提高效率且降低处理复杂性。
接着参考图5，可形成额外电介质结构142于开口124(图4A)内。额外电介质结构142可由例如以下中的至少一者的至少一种电介质材料形成且包含所述至少一种电介质材料：氧化物材料(例如二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、其组合)、氮化物材料(例如Si3N4)、氮氧化物材料(例如氮氧化硅)、非晶碳或其组合(例如上述材料中的至少两者的积层)。额外电介质结构142的材料组合物可与基底结构102及电介质结构104中的一或多者的(若干)材料组合物基本上相同或不同。在一些实施例中，额外电介质结构142由Si3N4形成且包含Si3N4。
如图5中所展示，额外电介质结构142可基本上填充至少部分由额外电极结构134、额外选择装置结构132、第二导线130、选择装置结构128及隔离电极结构138界定的开口124(图4A)的部分。例如，可形成额外电介质结构142于由开口124暴露的存储元件结构108及电介质结构104的上表面上或所述上表面上方，且可横向形成额外电介质结构142于额外电极结构134、额外选择装置结构132、第二导线130、选择装置结构128及隔离电极结构138之间。额外电介质结构142的横向尺寸可对应于开口124的横向尺寸。另外，额外电介质结构142的上表面可基本上彼此共面(例如，可共享共同平面)且基本上与额外电极结构134的上表面共面。
可使用常规工艺(例如常规沉积工艺、常规材料移除工艺)及常规处理设备(本文不再详细描述)来形成额外电介质结构142。例如(但不限于)，可形成电介质材料(例如，通过原位生长、旋涂式涂布、毯覆式涂布、CVD、PECVD、ALD及PVD中的至少一者)于开口124(图4A)内及开口124外以基本上填充开口124，接着，可使用至少一种材料移除工艺(例如至少一种CMP程序)来基本上移除开口124外的所述电介质材料的部分(例如覆于额外电极结构134的上表面上方的所述电介质材料的部分)且形成额外电介质结构142。在一些实施例中，在形成额外电介质结构142之前(例如，在形成所述电介质材料于开口124内之前)移除遮蔽结构136(图4A)。在额外实施例中，可形成所述电介质材料于开口124内及开口124外，接着，可基本上移除遮蔽结构136及开口124外的所述电介质材料的部分以形成额外电介质结构142。
接着参考图6，可形成通过额外沟槽146而彼此分离的牺牲结构144于额外电极结构134及额外电介质结构142的上表面上或所述上表面上方。牺牲结构144可由至少一种材料形成且包含所述至少一种材料，所述至少一种材料相对于额外电极结构134、额外电介质结构142及待形成于额外沟槽146内的额外结构(例如额外缓冲器结构、额外存储元件结构、额外字线)而选择性地可蚀刻。如本文所使用，如果材料展现比另一材料的蚀刻率大至少约5倍(5x)的蚀刻率(例如，更大约10倍(10x)，更大约20倍(20x)，或更大约40倍(40x))，那么所述材料相对于所述另一材料而“选择性地可蚀刻”。例如(但不限于)，牺牲结构144可由非晶碳形成且包含非晶碳。
可至少部分基于待形成于额外沟槽146内的额外结构(例如额外缓冲器结构、额外存储元件结构、第三导线)的期望尺寸及期望间隔而选择牺牲结构144及额外沟槽146的尺寸及间隔。在一些实施例中，牺牲结构144及额外沟槽146的尺寸及间隔经配置以用于4F2存储器架构。在额外实施例中，牺牲结构144及额外沟槽146的尺寸及间隔经配置以用于不同存储器架构(例如6F2存储器架构、8F2存储器架构)。额外沟槽146的横向尺寸可与电介质结构104的横向尺寸基本上相同或可不同于电介质结构104的横向尺寸。另外，如图6中所展示，牺牲结构114及额外沟槽146可沿基本上垂直于额外电介质结构142、额外电极结构134、额外选择装置结构132、第二导线130及选择装置结构128的延伸方向的方向延伸。即，牺牲结构144及额外沟槽146可沿与电介质结构104、第一导线106、存储元件结构108及缓冲器结构110(如果存在)基本上相同的方向延伸。
可使用常规工艺(例如常规沉积工艺、常规材料移除工艺)及常规处理设备(本文不再详细描述)来形成牺牲结构144。例如(但不限于)，可形成牺牲材料(例如，通过原位生长、旋涂式涂布、毯覆式涂布、CVD、PECVD、ALD及PVD中的至少一者)于额外电极结构134及额外电介质结构142上或额外电极结构134及额外电介质结构142上方。其后，可使用至少一种材料移除工艺(例如至少一种蚀刻工艺，例如至少一种干式蚀刻工艺)来移除所述牺牲材料至额外电极结构134及额外电介质结构142的上表面的部分且形成牺牲结构144及额外沟槽146。
接着参考图7，可形成额外存储元件结构148于额外沟槽146(图6)内，且可形成第三导线152(例如额外存取线，例如额外字线)于额外沟槽146内的额外存储元件结构148上或额外存储元件结构148上方。另外，至少部分取决于额外存储元件结构148的性质，可任选地形成额外缓冲器结构150于额外沟槽146内的额外存储元件结构148与第三导线152之间。
额外存储元件结构148(其还可特性化为额外可编程结构)可由至少一种电阻可变材料形成且包含所述至少一种电阻可变材料。本发明的实施例不受限于特定电阻可变材料。例如，额外存储元件结构148可由电阻可变材料形成且包含所述电阻可变材料，所述电阻可变材料经配置且经配制以用于RRAM、CBRAM、MRAM、PCM存储器、PCRAM、STTRAM、基于氧空位的存储器及可编程导体存储器中的一或多者。适合的电阻可变材料包含(但不限于)有源切换材料(例如固态电解质材料，例如过渡金属氧化物材料、硫族化物材料、电介质金属氧化物材料、包含两种或两种以上金属及/或准金属的混价氧化物)、金属离子源材料、吸氧材料、相变材料、二元金属氧化物材料、超巨磁阻材料及基于聚合物的电阻可变材料。在一些实施例中，额外存储元件结构148由氧化物材料形成且包含所述氧化物材料。额外存储元件结构148的材料组合物可与存储元件结构108的材料组合物基本上相同或可不同。在一些实施例中，额外存储元件结构148的材料组合物与存储元件结构108的材料组合物基本上相同。
额外存储元件结构148可在额外沟槽146(图6)内展现任何期望形状及任何期望大小。例如，额外存储元件结构148可在额外电极结构134及额外电介质结构142的上表面上或所述上表面上方横向延伸且可在牺牲结构144的对置侧壁上或所述对置侧壁上方纵向延伸。如图7中所展示，额外存储元件结构148可展现大体上呈“U形”的几何形状，其包含相邻于牺牲结构144的对置侧壁的竖向部分及接近于额外沟槽146的中央区域的凹入部分。在额外实施例中，额外存储元件结构148可在额外沟槽146内展现不同形状，例如基本上呈矩形的形状。额外存储元件结构148可基本上被局限于(例如，基本上被纵向局限于、基本上被横向局限于)额外沟槽146的边界(例如纵向边界、横向边界)内。额外存储元件结构148可在额外沟槽146内展现任何期望厚度。额外存储元件结构148可展现与存储元件结构108基本上相同的形状及与存储元件结构108基本上相同的大小，或额外存储元件结构148可展现与存储元件结构108不同的形状及不同的大小中的至少一者。
如果存在额外缓冲器结构150，那么额外缓冲器结构150可包括经配制以充当离子储集器、固体电解质离子导体及离子扩散势垒中的一或多者的至少一种材料。额外缓冲器结构150可为同质的(例如，可包括单个材料层)或可为异质的(例如，可包括至少两个不同材料层的堆叠)。额外缓冲器结构150的存在或不存在可至少部分取决于额外存储元件结构148的性质(其可取决于将使额外存储元件结构148包含于其中的存储器的类型)。作为非限制性实例，如果额外存储元件结构148由有源切换材料(例如过渡金属氧化物材料、电介质金属氧化物、硫族化物材料)、金属离子源材料或吸氧材料形成且包含所述有源切换材料、所述金属离子源材料或所述吸氧材料，那么可包含额外缓冲器结构150。作为另一非限制性实例，如果额外存储元件结构148由相变材料形成且包含所述相变材料，那么可省略(例如，不存在)额外缓冲器结构150。额外缓冲器结构150的材料组合物可与缓冲器结构110的材料组合物基本上相同或可不同。在一些实施例中，额外缓冲器结构150是存在的且包括额外电极结构134及额外电介质结构142上或额外电极结构134及额外电介质结构142上方的固体电解质离子导体材料及所述固体电解质离子导体材料上或所述固体电解质离子导体材料上方的离子储集器材料。
如果包含额外缓冲器结构150，那么额外缓冲器结构150可在额外沟槽146(图6)内展现任何期望形状及任何期望大小。额外缓冲器结构150可至少部分由额外沟槽146内的额外存储元件结构148环绕。例如，额外缓冲器结构150的下表面及对置侧壁可由额外沟槽146内的额外存储元件结构148环绕。如图7中所展示，在一些实施例中，额外缓冲器结构150展现大体上呈“U形”的几何形状，其包含相邻于额外存储元件结构148的对置侧壁的竖向部分及接近于额外沟槽146的中央区域的凹入部分。在额外实施例中，额外缓冲器结构150可在额外沟槽146内展现不同形状，例如基本上呈矩形的形状。额外缓冲器结构150(如果存在)可基本上被局限于(例如，基本上被纵向局限于、基本上被横向局限于)额外沟槽146的边界(例如纵向边界、横向边界)内。额外缓冲器结构150可在额外沟槽146内展现任何期望厚度。
第三导线152可由例如以下各者的至少一种导电材料形成且包含所述至少一种导电材料：金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、导电掺杂半导体材料或其组合。例如(但不限于)，第三导线152可由以下中的至少一者形成且包含所述至少一者：W、WN、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx及导电掺杂硅。第三导线152的材料组合物与第一导线106、隔离电极结构138、第二导线130及额外电极结构134中的一或多者的(若干)材料组合物相同或不同。在一些实施例中，第三导线152由W形成且包含W。第三导线152可在额外沟槽146(图6)内展现任何期望形状及任何期望大小。第三导线152可至少部分由额外沟槽146内的额外存储元件结构148及额外缓冲器结构150(如果存在)环绕。例如，如图7中所展示，第三导线152的下表面及对置侧壁可由额外沟槽146内的额外存储元件结构148及额外缓冲器结构150环绕。第三导线152可基本上被局限于(例如，基本上被纵向局限于、基本上被横向局限于)额外沟槽146的边界(例如纵向边界、横向边界)内。在一些实施例中，第三导线152的上表面基本上与牺牲结构144的上表面共面。
可通过镶嵌工艺(例如基于非蚀刻的工艺，例如无等离子体蚀刻的工艺)而形成额外存储元件结构148、额外缓冲器结构150(如果存在)及第三导线152中的一或多者。例如(但不限于)，在一些实施例中，可形成额外存储元件材料于额外电极结构134、额外电介质结构142及牺牲结构144上或额外电极结构134、额外电介质结构142及牺牲结构144上方，可形成额外缓冲器材料于所述额外存储元件材料上或所述额外存储元件材料上方，且可形成额外导电材料于所述额外缓冲器材料上或所述额外缓冲器材料上方。接着，可使用至少一种抛光工艺(例如至少一种CMP程序)来移除额外沟槽146(图6)外的所述额外导电材料、所述额外缓冲器材料及所述额外存储元件材料的部分(例如覆于牺牲结构144的上表面上方的所述额外导电材料、所述额外缓冲器材料及所述额外存储元件材料的部分)以形成第三导线152、额外缓冲器结构150及额外存储元件结构148。在其中省略额外缓冲器结构150的额外实施例中，可形成所述额外存储元件材料于额外电极结构134、额外电介质结构142及牺牲结构144上或额外电极结构134、额外电介质结构142及牺牲结构144上方，可形成所述额外导电材料于所述额外存储元件材料上或所述额外存储元件材料上方，且可使用至少一种抛光工艺来移除额外沟槽146外的所述额外导电材料及所述额外存储元件材料的部分以形成第三导线152及额外存储元件结构148。
通过镶嵌工艺而形成额外存储元件结构148、额外缓冲器结构150(如果存在)及第三导线152中的一或多者可至少提供类似于先前相对于通过镶嵌工艺而形成存储元件结构108、电极结构112及缓冲器结构110(如果存在)中的一或多者所描述的优点的优点(例如，增加材料选择的灵活性)。
接着参考图8，可移除牺牲结构144(图7)及牺牲结构144下面的额外电极结构134(图7)的部分以形成额外开口154及额外隔离电极结构156。可使用至少一种选择性材料移除工艺来形成额外开口154及额外隔离电极结构156。用于所述选择性材料移除工艺中的材料可移除牺牲结构144及额外电极结构134的部分且基本上不移除第三导线152、额外缓冲器结构150(如果存在)、额外存储元件结构148、额外电介质结构142及额外选择装置结构132的暴露部分。例如(但不限于)，如果牺牲结构144包括非晶碳且额外电极结构134包括金属材料(例如金属、金属合金、金属氧化物、金属氮化物、金属硅化物)，那么可执行氧化等离子体蚀刻工艺来选择性地移除牺牲结构144，接着，可执行金属蚀刻工艺来选择性地移除额外电极结构134的暴露部分。在移除额外电极结构134的部分以形成额外隔离电极结构156之前，可任选地形成保护材料(例如氮化物材料，例如Si3N4)于第三导线152、额外缓冲器结构150(如果存在)及额外存储元件结构148上或第三导线152、额外缓冲器结构150(如果存在)及额外存储元件结构148上方。
本发明的方法有利地促进在不必执行单独光刻图案化工艺(例如光致抗蚀剂沉积、遮蔽及图案化工艺)的情况下形成额外隔离电极结构156。可利用第三导线152、额外缓冲器结构150(如果存在)、额外存储元件结构148作为用于形成额外隔离电极结构156的蚀刻掩模。使用第三导线152、额外缓冲器结构150(如果存在)及额外存储元件结构148作为用于形成额外隔离电极结构156的蚀刻掩模可比形成存储器结构的常规方法提高效率且降低处理复杂性。
如图8中所展示，第二导线130、额外选择装置结构132及额外隔离电极结构156可形成存储器结构100的第二层叠160(例如第二层、第二层级)的额外选择装置构造158。接着，额外选择装置构造158、额外存储元件结构148及额外缓冲器结构150(如果存在)可形成存储器结构100的第二层叠160的额外存储器单元159。第二导线130可由存储器结构100的第一层叠140及第二层叠160共享(例如，可共同用于存储器结构100的第一层叠140及第二层叠160)。
因此，根据本发明的实施例，一种形成存储器结构的方法包括：形成沿第一方向延伸的第一导线于位于基底结构上方的电介质结构之间的沟槽内。形成存储元件结构于所述沟槽内的所述第一导线上方。形成电极结构于所述沟槽内的所述存储元件结构上方。形成材料堆叠于所述电介质结构及所述电极结构上方，所述材料堆叠包括选择装置材料、所述选择装置材料上方的导线材料、所述导线材料上方的额外选择装置材料、所述额外选择装置材料上方的电极材料及所述电极材料上方的遮蔽材料。形成穿过所述材料堆叠及所述电极结构的开口以形成隔离电极结构、所述电介质结构及所述隔离电极结构的部分上方的选择装置结构、所述选择装置结构上方的第二导线、所述第二导线上方的额外选择装置结构及所述额外选择装置结构上方的额外电极结构，所述开口沿垂直于所述第一方向的第二方向延伸。形成额外电介质结构于所述开口内的所述电介质结构及所述存储元件结构的其它部分上方。形成牺牲结构于所述额外电极结构及所述额外电介质结构的部分上方，所述牺牲结构通过沿所述第一方向延伸的额外沟槽而彼此分离。形成额外存储元件结构于所述额外沟槽内的所述额外电极结构及所述额外电介质结构的其它部分上方。形成第三导线于所述额外沟槽内的所述额外存储元件结构上方。移除所述牺牲结构及所述牺牲结构下面的所述额外电极结构的所述部分以形成额外隔离电极结构。
另外，根据本发明的实施例，一种存储器结构包括：第一导线，其在基底结构的部分上方沿第一方向延伸；存储元件结构，其在所述第一导线上方沿所述第一方向延伸；隔离电极结构，其覆于所述存储元件结构的部分上方；选择装置结构，其在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸；第二导线，其在所述选择装置结构上方沿所述第二方向延伸；额外选择装置结构，其在所述第二导线上方沿所述第二方向延伸；额外隔离电极结构，其覆于所述额外选择装置结构的部分上方；额外存储元件结构，其在所述额外隔离电极结构上方沿所述第一方向延伸；及第三导线，其在所述额外存储元件结构上方沿所述第一方向延伸。
此外，根据本发明的实施例，一种交叉点存储器阵列包括第一层叠、共同位线及第二层叠。所述第一层叠包括：字线，其在基底结构上方沿第一方向延伸；存储元件结构，其在所述字线上方沿所述第一方向延伸；隔离电极结构，其位于所述存储元件结构上方；及选择装置结构，其在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸。所述共同位线在所述选择装置结构上方沿所述第二方向延伸。第二层叠包括：其它选择装置结构，其在所述共同位线上方沿所述第二方向延伸；其它隔离电极结构，其位于所述其它选择装置结构上方；其它存储元件结构，其在所述其它隔离电极结构上方沿所述第一方向延伸；及其它字线，其在所述其它存储元件结构上方沿所述第一方向延伸。
在形成额外隔离电极结构156之后，存储器结构100可根据期望经受额外处理(例如额外沉积工艺、额外材料移除工艺)。所述额外处理可由常规工艺及常规处理设备实施，且本文不再加以详细说明或描述。例如(但不限于)，可形成至少一种额外电介质材料于额外开口154内及额外开口154外的表面(例如第三导线152、额外缓冲器结构150(如果存在)、额外存储元件结构148、额外隔离电极结构156、额外电介质结构142及额外选择装置结构132的表面)上或所述表面上方。接着，可移除所述电介质材料的部分以形成横向定位于存储器结构100的第二层叠160的额外存储器单元159之间的进一步电介质结构。所述进一步电介质结构的材料组合物可与基底结构102、电介质结构104及额外电介质结构142中的一或多者的(若干)材料组合物基本上相同或不同。在一些实施例中，所述进一步电介质结构由Si3N4形成且包含Si3N4。
包含根据本发明的实施例的存储器结构100的存储器装置(例如电阻可变存储器装置，例如RRAM装置、CBRAM装置、MRAM装置、PCM存储器装置、PCRAM装置、STTRAM装置、基于氧空位的存储器装置及可编程导体存储器装置)可用于本发明的电子系统的实施例中。例如，图9是根据本发明的实施例的说明性电子系统200的框图。例如，电子系统200可包括计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、支持WiFi或蜂窝网络的平板计算机(例如(例如)或平板计算机)、电子书、导航装置等等。电子系统200包含至少一个存储器装置202。例如，至少一个存储器装置202可包含图1到8中所展示的存储器结构100的实施例。电子系统200可进一步包含至少一个电子信号处理器装置204(通常指称“微处理器”)。电子信号处理器装置204可任选地包含基本上类似于图1到8中所展示的存储器结构100的实施例的存储器结构。电子系统200可进一步包含用于由用户将信息输入到电子系统200中的一或多个输入装置206，例如(例如)鼠标或其它指向装置、键盘、触摸垫、按钮或控制面板。电子系统200可进一步包含用于对用户输出信息(例如视频或音频输出)的一或多个输出装置208，例如(例如)监视器、显示器、打印机、音频输出插座、扬声器等等。在一些实施例中，输入装置206及输出装置208可包括可用于将信息输入到电子系统200及对用户输出视觉信息的单个触控屏幕装置。一或多个输入装置206及输出装置208可与存储器装置202及电子信号处理器装置204中的至少一者电通信。
因此，根据本发明的实施例，一种电子系统包括与电子信号处理器装置、输入装置及输出装置中的至少一者通信的存储器装置。所述存储器装置包含存储器结构，其包括第一层叠、共同位线及第二层叠。所述第一层叠包括：字线，其位于电介质结构之间且在基底结构的部分上方沿第一方向延伸；存储元件结构，其位于所述电介质结构之间且在所述字线上方沿所述第一方向延伸；隔离电极结构，其覆于所述存储元件结构的部分上方；及选择装置结构，其位于额外电介质结构之间且沿垂直于所述第一方向的第二方向延伸。所述共同位线位于所述额外电介质结构之间且在所述选择装置结构上方沿所述第二方向延伸。所述第二层叠包括：额外选择装置结构，其位于所述额外电介质结构之间且在所述共同位线上方沿所述第二方向延伸；额外隔离电极结构，其覆于所述额外选择装置结构的部分上方；额外存储元件结构，其在所述额外隔离电极结构及所述额外电介质结构的部分上方沿所述第一方向延伸；及额外字线，其在所述额外存储元件结构上方沿所述第一方向延伸。
本发明的方法促进简单且具成本效益地形成存储器结构(例如存储器结构100)，例如交叉点存储器阵列。本发明的方法可比形成存储器结构的常规方法减少形成存储器结构所需的处理动作(例如遮蔽及材料移除动作)、材料(例如光致抗蚀剂剂、遮蔽材料、蚀刻剂)及结构的数目。本发明的方法还可比形成存储器结构的常规方法减少损坏风险及/或材料兼容性问题(例如与减少形成工艺(例如基于等离子体-蚀刻的工艺)相关联的损坏风险及/或材料兼容性问题)。本发明的方法及存储器结构可促进相较于常规方法及常规存储器结构的改善装置性能、可靠性及耐久性、更低成本、组件的进一步小型化、改善图案质量及更大封装密度。
虽然本发明接受各种修改及替代形式，但特定实施例已以实例方式展示于图式中且已在本文中被详细描述。然而，本发明不意在受限于所揭示的特定形式。而是，本发明将涵盖落于由以下所附权利要求书及其合法等效物界定的本发明的范围内的所有修改、等效物及替代物。
Claims (24)
1.一种存储器结构，其包括：
第一导线，其在基底结构的部分上方沿第一方向延伸；
存储元件结构，其在所述第一导线上方沿所述第一方向延伸；
隔离电极结构，其覆于所述存储元件结构的部分上方；
选择装置结构，其在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸；
第二导线，其在所述选择装置结构上方沿所述第二方向延伸；
额外选择装置结构，其在所述第二导线上方沿所述第二方向延伸；
额外隔离电极结构，其覆于所述额外选择装置结构的部分上方；
额外存储元件结构，其在所述额外隔离电极结构上方沿所述第一方向延伸；及
第三导线，其在所述额外存储元件结构上方沿所述第一方向延伸。
2.根据权利要求1所述的存储器结构，其进一步包括：
缓冲器结构，其位于所述第一导线与所述存储元件结构之间且沿所述第一方向延伸；及
额外缓冲器结构，其位于所述额外存储元件结构与所述第三导线之间且沿所述第一方向延伸。
3.根据权利要求2所述的存储器结构，其中所述缓冲器结构及所述额外缓冲器结构中的至少一者包括离子储集器材料、固体电解质离子导体材料及离子扩散势垒材料中的至少一者。
4.根据权利要求2所述的存储器结构，其中所述额外缓冲器结构的下表面及对置侧壁由所述额外存储元件结构环绕。
5.根据权利要求1所述的存储器结构，其进一步包括：
电介质结构，其在所述基底结构的其它部分上方沿所述第一方向延伸且横向定位于所述第一导线之间、所述存储元件结构之间及所述隔离电极结构之间。
6.根据权利要求5所述的存储器结构，其进一步包括额外电介质结构，其在所述电介质结构的部分及所述存储元件结构的其它部分上方沿所述第二方向延伸且横向定位于所述隔离电极结构之间、所述选择装置结构之间、所述第二导线之间、所述额外选择装置结构之间及所述额外隔离电极结构之间。
7.根据权利要求1所述的存储器结构，其中所述存储元件结构及所述额外存储元件结构中的至少一者包括电阻可变材料。
8.根据权利要求1所述的存储器结构，其中所述存储元件结构及所述额外存储元件结构中的至少一者包括氧化物材料。
9.根据权利要求1所述的存储器结构，其中所述存储元件结构及所述额外存储元件结构中的至少一者包括竖向外围部分及凹入中央部分。
10.根据权利要求1所述的存储器结构，其中所述存储元件结构及所述额外存储元件结构中的至少一者包括镶嵌结构。
11.根据权利要求1所述的存储器结构，其中所述隔离电极结构的下表面及对置侧壁由所述存储元件结构环绕。
12.根据权利要求1所述的存储器结构，其中所述第三导线的下表面及对置侧壁由所述额外存储元件结构环绕。
13.一种形成存储器结构的方法，其包括：
形成沿第一方向延伸的第一导线于位于覆于基底结构上方的电介质结构之间的沟槽内；
形成存储元件结构于所述沟槽内的所述第一导线上方；
形成电极结构于所述沟槽内的所述存储元件结构上方；
形成材料堆叠于所述电介质结构及所述电极结构上方，所述材料堆叠包括选择装置材料、所述选择装置材料上方的导线材料、所述导线材料上方的额外选择装置材料、所述额外选择装置材料上方的电极材料及所述电极材料上方的遮蔽材料；
形成穿过所述材料堆叠及所述电极结构的开口以形成隔离电极结构、所述电介质结构及所述隔离电极结构的部分上方的选择装置结构、所述选择装置结构上方的第二导线、所述第二导线上方的额外选择装置结构及所述额外选择装置结构上方的额外电极结构，所述开口沿垂直于所述第一方向的第二方向延伸；
形成位于所述电介质结构及所述存储元件结构的其它部分上方的额外电介质结构于所述开口内；
形成牺牲结构于所述额外电极结构及所述额外电介质结构的部分上方，所述牺牲结构通过沿所述第一方向延伸的额外沟槽而彼此分离；
形成位于所述额外电极结构及所述额外电介质结构的其它部分上方的额外存储元件结构于所述额外沟槽内；
形成位于所述额外存储元件结构上方的第三导线于所述额外沟槽内；及
移除所述牺牲结构及所述额外电极结构的在所述牺牲结构下面的所述部分以形成额外隔离电极结构。
14.根据权利要求13所述的方法，其进一步包括：
形成缓冲器结构于所述沟槽内的所述第一导线与所述存储元件结构之间；及
形成额外缓冲器结构于所述额外沟槽内的所述额外存储元件结构与所述第三导线之间。
15.根据权利要求13所述的方法，其进一步包括：同时形成所述存储元件结构及所述电极结构。
16.根据权利要求15所述的方法，其中同时形成所述存储元件结构及所述电极结构包括：
形成存储元件材料于所述第一导线及所述电介质结构上方；
形成导电材料于存储元件材料上方；及
执行抛光工艺以移除所述导电材料及所述存储元件材料的在所述沟槽外的部分。
17.根据权利要求13所述的方法，其中形成穿过所述材料堆叠及所述电极结构的开口包括：移除所述材料堆叠及所述电极结构的部分且不移除所述存储元件结构的在所述材料堆叠及所述电极结构的所述部分下面的部分。
18.根据权利要求13所述的方法，其中形成穿过所述材料堆叠及所述电极结构的开口包括：使用单个光刻图案化工艺形成所述开口。
19.根据权利要求13所述的方法，其中形成牺牲结构于所述额外电极结构及所述额外电介质结构的部分上方包括：
形成牺牲材料于额外电极结构及所述额外电介质结构上方；及
形成所述额外沟槽于所述牺牲材料中。
20.根据权利要求13所述的方法，其进一步包括：同时形成所述额外存储元件结构及所述第三导线。
21.根据权利要求20所述的方法，其中同时形成所述额外存储元件结构及所述第三导线包括：
形成存储元件材料于所述额外电极结构、所述额外电介质结构及所述牺牲结构上方；
形成导电材料于存储元件材料上方；及
执行抛光工艺以移除所述导电材料及所述存储元件材料的在所述额外沟槽外的部分。
22.根据权利要求13所述的方法，其进一步包括：形成横向定位于所述隔离电极结构之间、所述额外存储元件结构之间、所述第三导线之间及所述额外电介质结构的上部分之间的进一步电介质结构，所述进一步电介质结构在所述额外选择装置结构及所述额外电介质结构的表面上方沿所述第一方向延伸。
23.一种交叉点存储器阵列，其包括：
第一层叠，其包括：字线，其在基底结构上方沿第一方向延伸；存储元件结构，其在所述字线上方沿所述第一方向延伸；隔离电极结构，其位于所述存储元件结构上方；及选择装置结构，其在所述隔离电极结构上方沿垂直于所述第一方向的第二方向延伸；
共同位线，其在所述选择装置结构上方沿所述第二方向延伸；及
第二层叠，其包括：其它选择装置结构，其在所述共同位线上方沿所述第二方向延伸；其它隔离电极结构，其位于所述其它选择装置结构上方；其它存储元件结构，其在所述其它隔离电极结构上方沿所述第一方向延伸；及其它字线，其在所述其它存储元件结构上方沿所述第一方向延伸。
24.一种电子系统，其包括：
存储器装置，其与电子信号处理器装置、输入装置及输出装置中的至少一者通信，所述存储器装置包含存储器结构，所述存储器结构包括：
第一层叠，其包括：
字线，其位于电介质结构之间且在基底结构的部分上方沿第一方向延伸；
存储元件结构，其位于所述电介质结构之间且在所述字线上方沿所述第一方向延伸；及
隔离电极结构，其覆于所述存储元件结构的部分上方；
选择装置结构，其位于额外电介质结构之间且沿垂直于所述第一方向的第二方向延伸；
共同位线，其位于所述额外电介质结构之间且在所述选择装置结构上方沿所述第二方向延伸；及
第二层叠，其包括：
额外选择装置结构，其位于所述额外电介质结构之间且在所述共同位线上方沿所述第二方向延伸；
额外隔离电极结构，其覆于所述额外选择装置结构的部分上方；
额外存储元件结构，其在所述额外隔离电极结构及所述额外电介质结构的部分上方沿所述第一方向延伸；及
额外字线，其在所述额外存储元件结构上方沿所述第一方向延伸。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/712,241 | 2015-05-14 | ||
| US14/712,241 US9397145B1 (en) | 2015-05-14 | 2015-05-14 | Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures |
| PCT/US2016/028277 WO2016182701A1 (en) | 2015-05-14 | 2016-04-19 | Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107636833A CN107636833A (zh) | 2018-01-26 |
| CN107636833B true CN107636833B (zh) | 2019-03-01 |
Family
ID=56381745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680027659.3A Active CN107636833B (zh) | 2015-05-14 | 2016-04-19 | 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9397145B1 (zh) |
| EP (1) | EP3295483B1 (zh) |
| KR (1) | KR101974300B1 (zh) |
| CN (1) | CN107636833B (zh) |
| TW (1) | TWI562288B (zh) |
| WO (1) | WO2016182701A1 (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9853219B2 (en) * | 2015-07-17 | 2017-12-26 | Kookmin University Industry Academy Cooperation Foundation | Resistance-switching device having conductive fiber, fabric type resistance-switching device array having the same, memory and sensor having the device or the array |
| FR3043842B1 (fr) * | 2015-11-13 | 2017-12-15 | Commissariat Energie Atomique | Procede de fabrication d’une memoire pcram |
| US9754665B2 (en) * | 2016-01-29 | 2017-09-05 | Sandisk Technologies Llc | Vacancy-modulated conductive oxide resistive RAM device including an interfacial oxygen source layer |
| US10152262B2 (en) * | 2016-05-03 | 2018-12-11 | Micron Technology, Inc. | Memory access techniques in memory devices with multiple partitions |
| US10153196B1 (en) * | 2017-08-24 | 2018-12-11 | Micron Technology, Inc. | Arrays of cross-point memory structures |
| US10714400B2 (en) | 2017-08-30 | 2020-07-14 | Micron Technology, Inc. | Methods of forming semiconductor structures comprising thin film transistors including oxide semiconductors |
| EP3676878A4 (en) | 2017-08-31 | 2020-11-04 | Micron Technology, Inc. | SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS AND RELATED PROCESSES |
| EP3676877A4 (en) | 2017-08-31 | 2021-09-01 | Micron Technology, Inc. | SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS |
| US10586795B1 (en) * | 2018-04-30 | 2020-03-10 | Micron Technology, Inc. | Semiconductor devices, and related memory devices and electronic systems |
| US11398571B2 (en) | 2018-10-09 | 2022-07-26 | Micron Technology, Inc. | Devices and electronic systems including vertical transistors, and related methods |
| EP3857605A4 (en) | 2018-10-09 | 2022-09-14 | Micron Technology, Inc. | HETEROGENOUS CHANNEL TRANSISTORS AND RELATED DEVICES, ELECTRONIC SYSTEMS AND METHODS |
| WO2020076764A1 (en) | 2018-10-09 | 2020-04-16 | Micron Technology, Inc. | Methods of forming a device, and related devices and electronic systems |
| WO2020076732A1 (en) | 2018-10-09 | 2020-04-16 | Micron Technology, Inc. | Devices including vertical transistors, and related methods |
| TWI743568B (zh) | 2018-10-09 | 2021-10-21 | 美商美光科技公司 | 包括垂直電晶體之裝置及其相關方法 |
| US11011581B2 (en) * | 2019-06-10 | 2021-05-18 | Western Digital Technologies, Inc. | Multi-level loop cut process for a three-dimensional memory device using pitch-doubled metal lines |
| US11594644B2 (en) | 2019-11-13 | 2023-02-28 | Micron Technology, Inc. | Microelectronic devices including passivation materials, related electronic devices, and related methods |
| US11282815B2 (en) | 2020-01-14 | 2022-03-22 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices and electronic systems |
| US11705367B2 (en) | 2020-06-18 | 2023-07-18 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods |
| US11699652B2 (en) | 2020-06-18 | 2023-07-11 | Micron Technology, Inc. | Microelectronic devices and electronic systems |
| US11335602B2 (en) | 2020-06-18 | 2022-05-17 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices and electronic systems |
| US11563018B2 (en) | 2020-06-18 | 2023-01-24 | Micron Technology, Inc. | Microelectronic devices, and related methods, memory devices, and electronic systems |
| US11380669B2 (en) | 2020-06-18 | 2022-07-05 | Micron Technology, Inc. | Methods of forming microelectronic devices |
| US11557569B2 (en) | 2020-06-18 | 2023-01-17 | Micron Technology, Inc. | Microelectronic devices including source structures overlying stack structures, and related electronic systems |
| US11825658B2 (en) | 2020-08-24 | 2023-11-21 | Micron Technology, Inc. | Methods of forming microelectronic devices and memory devices |
| US11417676B2 (en) | 2020-08-24 | 2022-08-16 | Micron Technology, Inc. | Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems |
| US11751408B2 (en) | 2021-02-02 | 2023-09-05 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems |
| EP4092725B1 (en) | 2021-03-30 | 2024-09-11 | Changxin Memory Technologies, Inc. | Memory production method |
| CN115148674B (zh) * | 2021-03-30 | 2024-07-02 | 长鑫存储技术有限公司 | 存储器的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330091A (zh) * | 2007-06-19 | 2008-12-24 | 财团法人工业技术研究院 | 相变化存储器装置及其制造方法 |
| CN102318058A (zh) * | 2009-02-19 | 2012-01-11 | 美光科技公司 | 交叉点存储器结构及形成存储器阵列的方法 |
| CN102349154A (zh) * | 2009-02-06 | 2012-02-08 | 美光科技公司 | 具有自对准单元结构的存储器装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194315B1 (en) | 1999-04-16 | 2001-02-27 | Micron Technology, Inc. | Electrochemical cobalt silicide liner for metal contact fills and damascene processes |
| US7078239B2 (en) | 2003-09-05 | 2006-07-18 | Micron Technology, Inc. | Integrated circuit structure formed by damascene process |
| US7842558B2 (en) | 2006-03-02 | 2010-11-30 | Micron Technology, Inc. | Masking process for simultaneously patterning separate regions |
| US7678607B2 (en) * | 2007-02-05 | 2010-03-16 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US8765581B2 (en) * | 2009-11-30 | 2014-07-01 | Micron Technology, Inc. | Self-aligned cross-point phase change memory-switch array |
| US8541765B2 (en) | 2010-05-25 | 2013-09-24 | Micron Technology, Inc. | Resistance variable memory cell structures and methods |
| US9227456B2 (en) * | 2010-12-14 | 2016-01-05 | Sandisk 3D Llc | Memories with cylindrical read/write stacks |
| US8625322B2 (en) * | 2010-12-14 | 2014-01-07 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements with low current structures and methods thereof |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8598562B2 (en) | 2011-07-01 | 2013-12-03 | Micron Technology, Inc. | Memory cell structures |
| US9142767B2 (en) * | 2011-09-16 | 2015-09-22 | Micron Technology, Inc. | Resistive memory cell including integrated select device and storage element |
| KR102092772B1 (ko) * | 2013-03-27 | 2020-03-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| US9691981B2 (en) * | 2013-05-22 | 2017-06-27 | Micron Technology, Inc. | Memory cell structures |
| US9728584B2 (en) | 2013-06-11 | 2017-08-08 | Micron Technology, Inc. | Three dimensional memory array with select device |
| KR102001466B1 (ko) * | 2013-09-25 | 2019-07-18 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US9040952B2 (en) * | 2013-10-02 | 2015-05-26 | SK Hynix Inc. | Semiconductor device and method of fabricating the same |
-
2015
- 2015-05-14 US US14/712,241 patent/US9397145B1/en active Active
-
2016
- 2016-04-19 EP EP16793133.6A patent/EP3295483B1/en active Active
- 2016-04-19 KR KR1020177035511A patent/KR101974300B1/ko active IP Right Grant
- 2016-04-19 CN CN201680027659.3A patent/CN107636833B/zh active Active
- 2016-04-19 WO PCT/US2016/028277 patent/WO2016182701A1/en active Application Filing
- 2016-04-28 TW TW105113324A patent/TWI562288B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330091A (zh) * | 2007-06-19 | 2008-12-24 | 财团法人工业技术研究院 | 相变化存储器装置及其制造方法 |
| CN102349154A (zh) * | 2009-02-06 | 2012-02-08 | 美光科技公司 | 具有自对准单元结构的存储器装置 |
| CN102349154B (zh) * | 2009-02-06 | 2014-03-26 | 美光科技公司 | 具有自对准单元结构的存储器装置 |
| CN102318058A (zh) * | 2009-02-19 | 2012-01-11 | 美光科技公司 | 交叉点存储器结构及形成存储器阵列的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9397145B1 (en) | 2016-07-19 |
| EP3295483A4 (en) | 2019-01-02 |
| KR101974300B1 (ko) | 2019-08-23 |
| TW201642396A (zh) | 2016-12-01 |
| WO2016182701A1 (en) | 2016-11-17 |
| TWI562288B (en) | 2016-12-11 |
| EP3295483B1 (en) | 2020-03-25 |
| KR20180005228A (ko) | 2018-01-15 |
| EP3295483A1 (en) | 2018-03-21 |
| CN107636833A (zh) | 2018-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107636833B (zh) | 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法 | |
| US10475853B2 (en) | Replacement materials processes for forming cross point memory | |
| US11063215B2 (en) | Spacial arrangments of and critical dimensions for bit line contacts of three-dimensional phase-change memory devices | |
| US10693063B2 (en) | Methods of forming a memory structure | |
| KR101957897B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| CN104766925B (zh) | 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持 | |
| TWI442612B (zh) | 自動對準之鰭型可程式記憶胞 | |
| US20210111342A1 (en) | Methods for forming three-dimensional phase-change memory devices | |
| US10790286B2 (en) | Apparatuses including 3D memory arrays, methods of forming the apparatuses, and related electronic systems | |
| JP2016527710A (ja) | 選択デバイスを備える三次元メモリアレイ | |
| JP2010166047A (ja) | 抵抗メモリ装置及びその製造方法 | |
| KR20210056443A (ko) | 디바이스를 형성하는 방법, 및 관련 디바이스 및 전자 시스템 | |
| US10651380B1 (en) | Memory devices and methods of forming the same | |
| US9252192B2 (en) | Methods of manufacturing semiconductor devices including a cross point cell array | |
| US11908932B2 (en) | Apparatuses comprising vertical transistors having gate electrodes at least partially recessed within channel regions, and related methods and systems | |
| CN105655481A (zh) | 超密型交叉矩阵列式磁性随机存储器制造工艺 | |
| KR101331859B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | |
| US11227997B1 (en) | Planar resistive random-access memory (RRAM) device with a shared top electrode | |
| KR20140013215A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US20240324476A1 (en) | Stacked resistive random-access memory cross-point cell | |
| KR101297088B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | |
| KR101735146B1 (ko) | 3차원 비휘발성 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |