CN102349154B - 具有自对准单元结构的存储器装置 - Google Patents

具有自对准单元结构的存储器装置 Download PDF

Info

Publication number
CN102349154B
CN102349154B CN201080011567.9A CN201080011567A CN102349154B CN 102349154 B CN102349154 B CN 102349154B CN 201080011567 A CN201080011567 A CN 201080011567A CN 102349154 B CN102349154 B CN 102349154B
Authority
CN
China
Prior art keywords
groove
storage arrangement
insulating material
diode
memory component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080011567.9A
Other languages
English (en)
Other versions
CN102349154A (zh
Inventor
刘峻
迈克尔·P·瓦奥莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102349154A publication Critical patent/CN102349154A/zh
Application granted granted Critical
Publication of CN102349154B publication Critical patent/CN102349154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含具有存储器装置的设备及方法，所述存储器装置具有耦合到存储器元件的二极管。每个二极管可形成于所述存储器装置的凹入部中。所述凹入部可具有多边形侧壁。所述二极管可包含形成于所述凹入部内的第一导电性类型(例如，n型)的第一材料及第二导电类型(例如，p型)的第二材料。

Description

具有自对准单元结构的存储器装置
相关申请案交叉参考
本专利申请案主张2009年2月6日提出申请的第12/367,395号美国申请案的优先权，所述申请案以引用方式并入本文中。
背景技术
计算机及其它电子产品通常具有存储器装置，所述存储器装置具有用以存储数据及其它信息的众多存储器单元。通常使用各种制造工艺或步骤来形成常规存储器装置。举例来说，一个或一个以上工艺可形成所述装置的一个部分且一个或一个以上额外工艺可形成所述装置的另一部分。其它工艺还可形成将所述装置的所述部分连接在一起的特征。如果不仔细计划所述工艺，那么可出现装置缺陷或不良装置性能。
附图说明
图1展示根据本发明一实施例具有带有存储器单元的存储器阵列的存储器装置的框图。
图2展示根据本发明一实施例具有带有存储器单元的存储器阵列的存储器装置的部分示意图，所述存储器单元具有二极管及存储器元件。
图3展示根据本发明一实施例的存储器装置的部分三维(3D)图示。
图4展示图3的存储器装置在无其特征中的一些特征的情况下的视图。
图5到图16展示根据本发明一实施例形成存储器装置的工艺。
图17到图24展示根据本发明一实施例形成具有导电材料的存储器装置的工艺，所述导电材料形成于所述存储器装置的存储器单元的二极管之间。
图25到图29展示根据本发明一实施例形成具有凹入部的存储器装置的工艺，所述凹入部具有不同侧壁材料。
图30到图39展示根据本发明一实施例形成具有在二极管形成之前形成的外延硅的存储器装置的工艺。
图40到图49展示根据本发明一实施例在不形成外延硅以形成存储器装置的二极管的情况下形成所述存储器装置的工艺。
图50到图58展示根据本发明一实施例形成具有导电材料的存储器装置的工艺，所述导电材料同时形成于所述存储器装置的二极管上方及二极管之间。
图59展示根据本发明一实施例包含存储器单元的存储器装置的部分3D图示。
图60展示根据本发明一实施例包含存储器单元的另一存储器装置的部分3D图示。
具体实施方式
图1展示根据本发明一实施例具有带有存储器单元101的存储器阵列102的存储器装置100的框图。存储器单元101可与导电线104(例如，具有信号WL0到WLm的字线)及导电线106(例如，具有信号BL0到BLn的位线)一起布置成若干行及若干列。存储器装置100使用导电线104及导电线106来将信息传送到存储器单元101及从存储器单元101传送信息。行解码器107及列解码器108接收线109(例如，地址线)上的地址信号A0到AX以确定将存取哪些存储器单元101。读出放大器电路110操作以确定从存储器单元101读取的信息的值且将所述信息以信号形式提供到导电线106。读出放大器电路110还使用导电线106上的信号来确定待写入到存储器单元101的信息的值。存储器装置100包含用以在存储器阵列102与线(例如，数据线)105之间传送信息的电路112。线105上的信号DQ0到DQN表示从存储器单元101读取或写入到存储器单元101中的信息。线105可包含存储器装置100内的节点或存储器装置100可驻存于其中的封装上的接脚(或焊料球)。存储器装置100外部的其它装置(例如，存储器控制器或处理器)可经由线105、109及120与存储器装置100通信。
存储器装置100执行存储器操作，例如从存储器单元101读取信息的读取操作及将信息编程(例如，写入)到存储器单元101中的编程操作(有时称为写入操作)。存储器控制单元118基于线120上的控制信号来控制所述存储器操作。线120上的控制信号的实例包含一个或一个以上时钟信号及用以指示存储器装置100可执行哪一操作(例如，编程或读取操作)的其它信号。存储器装置100外部的其它装置(例如，处理器或存储器控制器)可控制线120上的控制信号的值。线120上的信号的组合的特定值可产生致使存储器装置100执行对应存储器操作(例如，编程或读取操作)的命令(例如，编程或读取命令)。
存储器单元101中的每一者可经编程以存储表示单个位的值或多个位(例如两个、三个、四个或另一数目个位)的值的信息。举例来说，存储器单元101中的每一者可经编程以存储表示单个位的二进制值“0”或“1”的信息。在另一实例中，存储器单元101中的每一者可经编程以存储表示多个位的值(例如两个位的四个可能值“00”、“01”、“10”及“11”中的一者、八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者或另一数目个多个位的其它值中的一者)的信息。
存储器装置100接收供应电压，包含分别位于线130及132上的供应电压信号Vcc及Vss。供应电压信号Vss可在接地电势(例如，具有约零伏的值)下操作。供应电压信号Vcc可包含从外部电源(例如电池或交流到直流(AC-DC)转换器电路)供应到存储器装置100的外部电压。
存储器装置100的电路112包含选择电路115及输入/输出(I/O)电路116。列解码器108基于线109上的A0到AX地址信号来选择性地启动SEL0到SELn信号。选择电路115对信号SEL0到SELn作出响应以选择导电线106及113上的表示从存储器单元101读取或编程到存储器单元101中的信息的信号。选择电路115选择导电线106及113上的信号以在读取及编程操作期间提供存储器阵列102与I/O电路116之间的通信。
存储器装置100可包含非易失性存储器装置且存储器单元101可包含非易失性存储器单元使得存储器单元101可在从存储器装置100断开电力(例如，Vcc或Vss，或者此两者)时保持存储于其上的信息。举例来说，存储器装置100可包含相变存储器装置使得存储器单元101中的每一者可包含具有材料(例如，硫属化合物材料)的存储器元件，其中所述材料的至少一部分(例如，可编程部分)可经编程以致使所述部分在不同相之间改变。所述相可包含结晶相(其有时称为结晶状态)及非晶相(其有时称为非晶状态)。存储器单元101中的每一者可具有对应于在所述存储器单元被编程时的电阻值的电阻状态。不同电阻值可表示编程于存储器单元101中的每一者中的信息的不同值。
当存储器装置100接收(例如，从外部处理器或存储器控制器)编程命令及待编程到存储器单元101中的选定存储器单元中的一者或一者以上中的信息的值时，其执行编程操作。基于所述信息的值，存储器装置100编程所述选定存储器单元以致使其具有表示所述信息的值的适当电阻值。
所属领域的技术人员可认识到，存储器装置100可包含未展示的其它特征以帮助将焦点集中于本文中所描述的实施例上。
存储器装置100包含与下文参考图2到图49所描述的那些存储器装置及存储器单元类似或相同的存储器装置及存储器单元。
图2展示根据本发明一实施例具有包含存储器单元201的存储器阵列202的存储器装置200的部分示意图。存储器单元201可包含相变存储器单元。存储器阵列202可对应于图1的存储器阵列102。如图2中所展示，存储器单元201与具有信号WL0、WL1及WL2的导电线204一起布置成行230、231及232，且与具有信号BL0、BL1及BL2的导电线206一起布置成列240、241及242。每一存储器单元201可包含二极管211及存储器元件299。
如图2中所展示，相同行(例如，行230)中的二极管群组内的每一二极管包含耦合到相同导电线(例如，具有信号WL0的相同线)的一个二极管端子以及耦合(经由存储器元件299)到具有信号BL0、BL1及BL2的导电线当中的不同导电线的另一二极管端子。
二极管211可接通(例如，通过使用信号WL0、WL1及WL2的适当值)以允许对存储器元件299的进行存取以从存储器元件299读取信息(例如，测量电阻值)或将信息编程到存储器元件299中(例如，致使存储器元件299具有特定电阻值)。
举例来说，编程操作可将适当值施加到信号WL0、WL1及WL2以选择性地接通选定存储器单元201的二极管211且接着施加电流(例如，编程电流)穿过所述选定存储器单元的选定存储器元件299。所述电流致使存储器元件299的材料的至少一部分变热。在材料变热之后，所述编程操作允许所述材料快速冷却。这些加热及冷却动作可改变材料的相，例如从所述编程操作之前的结晶相改变为所述编程操作之后的非晶相。所述相变可以是可逆的(例如，从非晶相改变为结晶相)。材料的不同相可致使选定存储器元件299具有对应于不同电阻值的不同电阻状态，所述不同电阻值对应于正存储于选定存储器元件299中的信息的不同值。
在另一实例中，读取操作可将适当值施加到信号WL0、WL1及WL2以选择性地接通选定存储器单元201的二极管211且接着施加电流(例如，读取电流)穿过所述选定存储器单元的选定存储器元件299。所述读取操作可基于从所述读取电流产生的读取电压来测量所述存储器单元的电阻以确定存储于其中的信息的对应值。举例来说，在存储器单元201中的每一者中，当所述电流通过存储器元件299时，不同电阻值可提供信号BL0、BL1及BL2上的不同值(例如，电流或电压值)。存储器装置的其它电路(例如，例如图1的I/O电路116的电路)可使用信号BL0、BL1及BL2来测量存储器元件299的电阻值以确定信息的值。
读取操作期间所使用的电流可具有不同于编程操作期间所使用的电流的值。举例来说，在编程操作中，产生流经选定存储器元件299的电流的信号(例如，图2中的WL0、WL1或WL2)的值可足以致使所述选定存储器元件的至少一部分的材料在不同相之间改变以基于待存储于所述选定存储器元件中的信息的值来更改所述选定存储器元件的电阻值。在读取操作中，产生流经选定存储器元件299的电流的信号(例如，图2中的WL0、WL1或WL2)的值可足以产生所述电流但不足以致使所述选定存储器元件的任一部分在不同相之间改变使得存储于所述选定存储器元件中的信息的值可在所述读取操作中保持不变。
图2的存储器单元201可包含与下文参考图3到图49所描述的存储器单元类似或相同的存储器单元。
图3到图49展示相同或类似的一些特征。因此，为简明起见，可不重复对图3到图49中的相同或类似特征的描述。举例来说，此描述可不重复对图3到图49中所展示的存储器装置当中的相同或类似特征的描述，例如存储器装置300(图3及图4)、存储器装置500(图5到图16)、存储器装置1700(图17到图24)、存储器装置2500(图25到图29)、存储器装置3000(图30到图39)及存储器装置4000(图40到图49)。
图3展示根据本发明一实施例的存储器装置300的部分3D图示。存储器装置300包含存储器阵列302，其可对应于图1的存储器阵列102及图2的存储器阵列202。图3还展示x方向、垂直于所述x方向的y方向以及垂直于所述x方向与所述y方向两者的z方向。存储器装置300包含存储器单元301，所述存储器单元沿y方向布置成行330、331及332且沿x方向布置成列340、341及342。绝缘材料370形成于行330、331及332之间以使一个行中的存储器单元与另一行中的存储器单元绝缘。绝缘材料371形成于340、341及342之间以使一个列中的存储器单元与另一列中的存储器单元绝缘。
行330、331及332中的存储器单元301可经由导电触点381耦合到导电线304。列340、341及342中的存储器单元301可经由导电触点380耦合到导电线306。导电线304及306可沿z方向布置于存储器单元301上方。导电线304及导电线306可分别对应于图2的导电线204及导电线206。
如图3中所展示，相同行(例如，行332)中的存储器单元301可包含沿y方向延伸且经由导电触点381耦合到导电线304中的一者的相同材料320。相同列(例如，列342)中的存储器单元301经由多个导电触点380耦合到导电线306中的一者。作为实例，图3仅展示每一行中的三个存储器单元301及每一列中的三个存储器单元301。每一行及每一列中的存储器单元301的数目可有所不同。
每一存储器单元301可包含不同材料320、321、322、324及399，其相对于z方向作为多个层布置于衬底310上方。在每一存储器单元301中，材料321、322、324及399可形成存储器单元的二极管及存储器元件。可如同图2的二极管211及存储器元件299那样示意性地展示存储器单元301的二极管及存储器元件。
在图3中，材料321及322可形成每一存储器单元301的二极管的至少一部分。举例来说，材料321可包含一个导电性类型(例如，n型硅材料)且材料322可包含另一导电性类型(例如，p型硅材料)。所述n型及p型材料可形成每一存储器单元301中的二极管的至少一部分。举例来说，所述n型及p型材料可形成每一存储器单元301中的二极管的p-n接面。虽然此描述讨论p-n接面二极管，但可形成其它类型的二极管，例如各种金属-绝缘体-金属二极管或低温氧化物二极管。
材料399可形成每一存储器单元301的存储器元件。材料399可包含硫属化合物材料。硫属化合物材料的实例包含具有锗(Ge)、锑(Sb)及碲(Te)中的一者或一者以上的各种组合的材料以及其它类似材料。举例来说，材料399可包含锗(Ge)、锑(Sb)及碲(Te)的化合物，例如Ge2Sb5Te5。
材料324可包含具有低于材料321及322的电阻率的电阻率的导电材料。材料324还可包含具有低于材料399的电阻率的电阻率的导电材料。材料324的相对较低电阻率可减小由材料321及322形成的二极管的接触电阻以改进穿过所述二极管的导电率且改进存储器单元301的总导电率。材料324的实例可包含硅化钴(例如，CoSi2)或硅化镍(例如，NiSi)。可使用具有低于材料321及322的电阻率的电阻率的其它导电材料。
图4展示在无导电线304及306以及导电触点380及381的情况下的图3的存储器装置300以帮助讨论存储器装置300的细节。如图4中所展示，存储器装置300包含沿多个单元在y方向上延伸的沟槽315及沿多个单元在x方向上延伸的沟槽351使得沟槽315与沟槽351彼此垂直。
每一沟槽315位于行330、331及332中的两者之间且填充有材料370。每一沟槽351位于列340、341及342中的两者之间且填充有材料371。如图4中所展示，每一沟槽315具有沿z方向的深度335。因此，填充于每一沟槽315中的材料370可具有对应于深度335的厚度345。每一沟槽351具有沿z方向的深度334。因此，填充于每一沟槽351中的材料371可具有对应于深度334的厚度344。如图4中所展示，深度335大于深度334且厚度345大于厚度344。
存储器装置300还可包含材料317，其位于每一沟槽351的底部处且是沿y方向布置并耦合到每一存储器301的材料321。在一些装置中，可省略材料317。然而，存储器装置300中包含材料317可减小因沿y方向的相同列中的邻近二极管之间的不同导电性类型的材料而产生的寄生效应。材料317还可形成用以改进从存储器单元301到导电线304的热耗散的路径。此外，材料317可减小存储器单元301与导电线304之间的连接的电阻以改进其之间的导电率。
可使用下文参考图5到图49所描述的各种工艺来形成存储器装置300的一个或一个以上部分。
图5到图16展示根据本发明一实施例形成存储器装置500的工艺。图5展示具有衬底505及形成于衬底505中或衬底505上方的多种材料520、530及540的存储器装置500。衬底505最初可包含p型半导体(例如，硅)材料。形成材料520可包含将n型杂质插入(例如，植入)到衬底505的一部分(例如，顶部部分)中。n型杂质的实例包含例如磷(P)或砷(As)的元素。因此，材料520可包含n型半导体材料。衬底505的包含材料510的未插入有n型杂质的剩余部分(例如，底部部分)可保持p型半导体材料。形成材料530可包含在材料520上方沉积绝缘材料，例如基于硅的材料(例如，氧化硅)。形成材料540可包含在材料530上方沉积绝缘材料，例如基于硅的材料(例如，氮化硅)。
在一些情况下，材料540(例如，氮化硅)可产生对材料520的不期望的应力。因此，在一些情况下，在材料520与材料540之间形成材料530可减小或防止由材料540导致的对材料520的应力。然而，在一些其它情况下，如果材料540经选择使得其可不导致对材料520的应力或使得可能应力可对材料520或存储器装置500或者此两者具有不明显影响，那么可省略材料530。因此，在一些情况下，可省略材料530且可在材料520上直接形成材料540。
图5还展示x方向、垂直于所述x方向的y方向以及垂直于所述x方向与所述y方向两者的z方向。如图5中所展示，材料510、520、530及540可沿z方向以一个层位于一个或一个以上其它层上方(或一个或一个以上其它层上)的方式形成不同层。
如本文中所使用，相对于一者位于另一者“上”的两种或两种以上材料(或者两个或两个以上层)所使用的术语“位于…上”意指所述材料(或层)之间的至少一定程度的接触，而“位于…上方”意指所述材料(或层)极为接近，但可能具有一种或一种以上额外介入材料(或一个或一个以上额外介入层)使得可能有接触但并非必需。如本文中所使用，“位于…上”及“位于…上方”都不隐含任何方向性，除非如此陈述。
图5还展示形成于材料540、530、520及510上方的掩蔽结构550。掩蔽结构550可用于在形成存储器装置500的工艺中的一些工艺期间图案化(例如，选择性地移除)位于掩蔽结构550下方的材料的部分。如图5中所展示，掩蔽结构550包含由掩蔽部分551及开口552界定的图案。每一开口552具有沿x方向延伸的宽度553及沿y方向延伸的长度554。长度554显著大于宽度553。掩蔽结构550可包含光致抗蚀剂，其可在光刻图案化工艺中用于图案化材料540、530、520及510。
图6展示已形成装置结构610及沟槽615且已移除掩蔽结构550(图5)之后的存储器装置500。可使用例如蚀刻(例如，干式蚀刻)的工艺来移除开口552(图5)处的材料540、530、520及510的部分。材料540、530、520及510的剩余部分(位于掩蔽部分551下方的部分)形成装置结构610。每一装置结构610具有沿x方向延伸的宽度611及沿y方向延伸的长度612。长度612显著大于宽度611。每一沟槽615可具有位于材料510上的底部、沿x方向延伸的宽度616及沿y方向延伸的长度617。长度617显著大于宽度616。
图7展示已(例如)通过沉积形成材料710以填充沟槽615从而使装置结构610(图6)彼此绝缘之后的存储器装置500。材料710可包含例如氧化硅或其它绝缘材料的绝缘材料。
图8展示已(例如)经由化学机械抛光(CMP)或回蚀平面化材料710以暴露材料540的一部分(例如，上表面541)之后的存储器装置500。如图8中所展示，在平面化或回蚀工艺之后，材料710的上表面711与材料540的上表面541是位于相同平面上。
图9展示已在装置结构610及材料710上方形成掩蔽结构950之后的存储器装置500。掩蔽结构950可用于在用以形成存储器装置500的其它工艺期间图案化(例如，选择性地移除)位于掩蔽结构950下方的材料的部分。如图9中所展示，掩蔽结构950包含由掩蔽部分951及开口952界定的图案。每一开口952具有沿y方向延伸的宽度953及沿x方向延伸的长度954。长度954显著大于宽度953。掩蔽结构950可包含光致抗蚀剂，其可在光刻图案化工艺中用于图案化装置结构610。
如图9及图5中所展示，掩蔽结构950及550经定位使得其的图案彼此垂直。举例来说，图9的掩蔽结构950的开口952的较大尺寸(沿x方向的长度954)垂直于图5的掩蔽结构550的开口552的较大尺寸(沿y方向的长度554)。如下文所描述，在存储器装置500的形成期间彼此垂直定位掩蔽结构950与掩蔽结构550可允许存储器装置500的一些特征(例如二极管(将在额外工艺中形成))的自对准以改进其材料品质及功能。
图10展示已形成沟槽1015且已移除图9的掩蔽结构950之后的存储器装置500。可使用例如蚀刻(例如，干式蚀刻或湿式蚀刻)的移除工艺来移除每一装置结构610的开口952处的材料540及530的部分以及开口952处的材料710的部分以形成沟槽1015。每一沟槽1015可具有位于材料520上的底部、沿y方向延伸的宽度1006及沿x方向延伸的长度1007。长度1007显著大于宽度1006。如图10中所展示，每一沟槽1015的较大尺寸(长度1007)沿x方向延伸穿过装置结构610以形成具有周边1041的突出部1040。由于突出部1040是使用具有彼此垂直定位的图案的掩蔽结构550(图5)及950(图9)而形成，因此图10的周边1041可具有多边形形状。
图11展示已(例如)通过沉积形成材料1110以填充沟槽1015从而使突出部1040沿y方向彼此绝缘之后的存储器装置500。材料1110可包含例如氧化硅或其它绝缘材料的绝缘材料。材料1110可包含与材料710的材料成分相同的材料成分。举例来说，材料1110与材料710两者都可包含氧化硅。
图12展示已(例如)经由CMP或回蚀平面化材料1110以暴露突出部1040的材料540之后的存储器装置500。如图12中所展示，相同装置结构610的沿y方向的突出部1040通过材料1110彼此绝缘，且不同装置结构610之间的沿x方向的突出部1040通过材料710彼此绝缘。
图13展示已形成凹入部1325之后的存储器装置500。可使用例如蚀刻(例如，干式蚀刻或湿式蚀刻)的工艺从每一突出部1040移除材料540及材料530以暴露材料520。如上文参考图5所描述，在一些情况下，可省略材料530且可在材料520上直接形成材料540。因此，此处所描述的与图13相关联的工艺可仅移除材料540(如果省略材料530)以在形成凹入部1325时暴露材料520。
如图13中所展示，每一凹入部1325包含位于材料520上的底部及通过周边1041成形的开口。由于周边1041可具有多边形形状，因此每一凹入部1325还可具有多边形开口及与所述多边形开口相关联的多边形侧壁。可由四个侧壁部分1326、1327、1328及1329界定每一凹入部1325的多边形侧壁。如图13中所展示，侧壁部分1326与侧壁部分1328彼此相对且由材料710形成。侧壁部分1327与侧壁部分1329彼此相对且由材料1110形成。侧壁部分1326垂直于侧壁部分1327，侧壁部分1327垂直于侧壁部分1328。侧壁部分1328垂直于侧壁部分1329。由于材料710及1110可包含相同材料(例如，氧化硅)，因此每一凹入部1325的侧壁还可包含相同材料。可在每一凹入部1325中形成例如二极管及存储器元件的特征。
图14展示已在凹入部1325(图13)中形成材料1420、1422及1424之后的存储器装置500。材料1420可包含n型半导体材料(例如，n型硅)。材料1422可包含p型半导体材料(例如，p型硅)。材料1420及1422可形成二极管的至少一部分。材料1424可包含具有低于材料1420及1422的电阻率的电阻率的导电材料。举例来说，材料1424可包含硅化钴或硅化镍。
在凹入部1325中形成材料1420、1422及1424可包含在材料520上生长外延硅以形成材料1420。因此，材料1420可包含单晶硅。可将n型杂质插入(例如，原位掺杂或植入)到所生长的外延硅中，使得材料1420可包含n型外延硅。可将p型杂质的杂质插入(例如，原位掺杂或植入)到材料1420中，使得材料的一部分(例如，顶部部分)可形成材料1422。p型杂质的实例包含例如硼(B)的元素。在形成材料1422之后，可执行硅化工艺以形成材料1424。如图14中所展示，材料1420及1422可直接接触侧壁部分1326、1327、1328及1329处的材料710及1110。
图15展示已在凹入部1325中形成材料1599之后的存储器装置500。材料1599可直接接触侧壁部分1326、1327、1328及1329处的材料710及1110。材料1599可形成存储器单元1501的存储器元件。形成材料1599可包含在凹入部1325中的材料1424上方沉积硫属化合物材料。
每一存储器单元1501可包含由至少材料1420及1422形成的二极管及具有材料1599的存储器元件。由于每一凹入部1325中的二极管的材料1420及1422是形成于相同凹入部内且材料1420及1422可因使用彼此垂直的掩蔽结构550(图5)及950(图9)而与材料520自对准，因此每一凹入部1325的二极管可被视为自对准二极管。
由于存储器装置500中的二极管可以是自对准二极管，因此存储器装置500中的二极管及(例如，材料520与材料1420之间的)其它特征的未对准可显著减少或不存在。因此，在存储器装置500中，与二极管相关联的缺陷可减少或不存在。此外，一些常规装置可包含可以是未对准的装置特征，例如二极管及其它特征。所述未对准可在所述常规装置中的未对准特征之间的电流路径中产生收缩。当所述常规装置操作时，所述收缩可产生例如热点的现象，从而导致不良装置性能。然而，在存储器装置500中，材料1420与材料520之间的未对准的减少或不存在可减少或防止热点的出现。因此，可改进装置性能。
图16展示已形成存储器装置500的额外特征之后的存储器装置500。举例来说，已形成导电触点1680及1681以及导电线1604及1606。导电线1604及导电线1606可分别对应于图2的导电线204及导电线206。图16的导电线1604及导电线1606还可分别对应于图3的导电线304及导电线306。
所属领域的技术人员可容易认识到，可执行额外工艺以形成存储器装置(例如上文所描述的存储器装置500)的额外特征。因此，为帮助将焦点集中于本文中所描述的实施例上，上文所描述的图5到图16及下文所描述的图17到图49仅展示存储器装置(例如，存储器装置500(图5到图16)、存储器装置1700(图17到图24)、存储器装置2500(图25到图29)、存储器装置3000(图30到图39)及存储器装置4000(图40到图49))的特征中的一些特征。
图17到图24展示根据本发明一实施例形成具有导电材料1730的存储器装置1700的工艺。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图17到图24所描述的存储器装置1700。因此，为简明起见，对图5到图16的存储器装置500与图17到图24的存储器装置1700之间的类似材料及特征给出相同参考编号。
存储器装置1700(图17)与存储器装置500(图5)之间的差别在于存储器装置1700的材料1730不同于存储器装置500的材料530。举例来说，材料1730包含例如硅化钴或硅化镍的导电材料。相反，如上文所描述，材料530(图5)包含例如氧化硅的绝缘材料。存储器装置1700(图24)与存储器装置500(图16)之间的另一差别在于在完成存储器装置1700(图24)之后材料1730的一部分即刻保持于所述存储器装置中。相反，如上文参考图5到图16所描述，在完成存储器装置500之后即刻移除所述存储器装置的邻近存储器单元1501(图15)之间的材料530。
在图17中，可通过使用类似于上文参考图5到图9所描述的那些工艺的工艺来形成到此时的存储器装置1700的结构。然而，如图17中所展示，已在材料520与材料540之间形成材料1730(替代材料530)。
图18展示已形成沟槽1015且已移除掩蔽结构950(图17)之后的存储器装置1700。可使用例如蚀刻(例如，干式蚀刻或湿式蚀刻)的移除工艺来移除每一装置结构610的开口952(图17)处的材料540的部分及开口952处的材料710的部分以形成沟槽1015。不移除材料1730。因此，每一沟槽1015具有位于材料1730上的底部。每一沟槽1015具有沿y方向延伸的宽度1006及沿x方向延伸的长度1007。
在图19到图24中，可使用类似于上文参考图11到图16所描述的那些工艺的工艺来形成存储器装置1700的其它特征。然而，如图19到图24所展示，仅移除材料1730的一些部分，且材料1730的位于邻近存储器单元之间的一些其它部分保持于存储器装置1700中。存储器装置1700中存在材料1730可以类似于图4的存储器装置300中的材料317的方式改进存储器装置1700。
图25到图29展示根据本发明一实施例形成具有凹入部的存储器装置2500的工艺，所述凹入部具有不同侧壁材料。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图25到图29所描述的存储器装置2500。因此，为简明起见，对图5到图16的存储器装置500与图25到图29的存储器装置2500之间的类似材料及特征给出相同参考编号。
在图25中，可使用类似于上文参考图5到图9所描述的那些工艺的工艺来形成到此时的存储器装置2500的结构。如图25中所展示，已形成掩蔽结构950。掩蔽结构950具有由掩蔽部分951以及具有宽度953及长度954的开口952界定的图案。
图26展示在已形成凹入部2625且已移除掩蔽结构950(图25)之后的存储器装置2500。不同于与图9相关联的其中将移除开口952(图9)处的材料540与材料710两者以形成沟槽1015(图10)的工艺，与图25相关联的工艺(例如，干式蚀刻或湿式蚀刻)仅移除开口952(图25)处的材料540以形成图26的凹入部2625。当移除开口952处的材料540时，图25中的开口952处的材料710可保持于存储器装置2500中。
如图26中所展示，每一凹入部2625包含位于材料520上的底部及通过包含材料710及540的边缘的周边2641成形的开口。由于每一凹入部2625是由使用具有彼此垂直定位的图案的掩蔽结构(例如，图5的550及图25的950)而形成的材料710及540环绕，因此周边2641可具有多边形形状。因此，每一凹入部2625的开口(通过周边2641成形)也可具有多边形形状。
由于每一凹入部2625是由使用具有彼此垂直定位的图案的掩蔽结构(例如，图5的550及图25的950)而形成的材料710及540环绕，因此每一凹入部2625还可具有可由四个侧壁部分2626、2627、2628及2629界定的多边形侧壁。如图26中所展示，侧壁部分2626与侧壁部分2628彼此相对且由材料710形成。侧壁部分2627与侧壁部分2629彼此相对且由材料540形成。由于材料710(例如，氧化硅)及材料540(例如，氮化硅)可包含不同材料，因此，每一凹入部2625的侧壁也可包含不同材料。举例来说，侧壁部分2626与侧壁部分2628两者都可包含材料710(例如，氧化硅)，且侧壁部分2627与侧壁部分2629两者都可包含材料540(例如，氮化硅)。可在每一凹入部2625中形成存储器单元的特征，例如二极管及存储器元件。
图27展示在已在凹入部2625中形成材料2720、2722及2724之后的存储器装置2500。可通过类似于用于分别形成图14的材料1420、1422及1424的工艺的工艺来形成材料2720、2722及2724。材料2720及2722可形成二极管的至少一部分。材料2724可包含例如图3的材料324的导电材料。如图27中所展示，材料2720及2722可直接接触侧壁部分2626、2627、2628及2629处的材料710及540。
图28展示已在凹入部2625中形成材料2899之后的存储器装置2500。材料2899可直接接触侧壁部分2626、2627、2628及2629处的材料710及540。可通过类似于用于形成图15的材料1599的工艺的工艺来形成材料2899。材料2899可形成存储器单元2801的存储器元件。
每一存储器单元2801可包含由至少材料2720及2722形成的二极管以及包含材料2899的存储器元件。由于每一凹入部2625中的材料2720及2722是形成于相同凹入部内，因此这些材料可与凹入部2625的侧壁(由侧壁部分2626、2627、2638及2629界定的侧壁)自对准。因此，在每一存储器单元2801中，由材料2720及2722形成的二极管可被视为自对准二极管。
图29展示已形成存储器装置2500的额外特征之后的存储器装置2500。举例来说，已形成导电触点2980及2981以及导电线2904及2906。导电线2904及导电线2906可分别对应于图2的导电线204及导电线206。图29的导电线2904及导电线2906还可分别对应于图3的导电线304及导电线306。
图30到图39展示根据本发明一实施例形成具有在二极管形成之前形成的外延硅的存储器装置3000的工艺。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图30到图39所描述的存储器装置3000。因此，为简明起见，对图5到图16的存储器装置500与图30到图39的存储器装置3000之间的类似材料及特征给出相同参考编号。
在图30中，可使用类似于上文参考图5到图8所描述的那些工艺的工艺来形成到此时的存储器装置3000的结构。如图30中所展示，已形成通过材料710绝缘的装置结构610。
图31展示已通过例如蚀刻(例如，干式蚀刻或湿式蚀刻)的工艺移除材料540及530(图30)之后的存储器装置3000。材料540及530的移除形成沿y方向延伸的沟槽3135。
图32展示已在沟槽3135(图31)中形成材料3220之后的存储器装置3000。材料3220可包含n型半导体材料(例如，n型硅)。形成材料3220可包含在材料520上生长外延硅。因此，材料3220可包含单晶硅。可将n型杂质插入(例如，原位掺杂或植入)到所生长的外延硅中，使得材料3220可包含n型外延硅。可执行工艺(例如，CMP)来平面化材料3220以实现图32中所展示的结构。
图33展示已在材料3220及710上方形成掩蔽结构950之后的存储器装置3000。如图33中所展示，掩蔽结构950具有由掩蔽部分951以及具有宽度953及长度954的开口952界定的图案。
图34展示已形成沟槽3435且已移除图33的掩蔽结构950之后的存储器装置3000。可使用例如蚀刻(例如，干式蚀刻)的移除工艺来移除每一装置结构610的开口952处的材料3220的部分及开口952处的材料710的部分以形成沟槽3435。每一沟槽3435可具有位于材料520上的底部、沿y方向延伸的宽度3406及沿x方向延伸的长度3407。长度3407显著大于宽度3406。如图34中所展示，每一沟槽3435的较大尺寸(长度3407)沿x方向延伸穿过装置结构610以形成具有周边3441的突出部3440。由于突出部3440是使用具有彼此垂直定位的图案的掩蔽结构550(图5)及950(图9)而形成，因此图34的周边3441可具有多边形形状。
图35展示已(例如)通过沉积形成材料3510以填充沟槽3435从而使突出部3440沿y方向彼此绝缘之后的存储器装置3000。材料3510可包含例如氧化硅或其它绝缘材料的绝缘材料。材料3510可包含与材料710的材料成分相同的材料成分。举例来说，材料3510与材料710两者都可包含氧化硅。
图36展示已(例如)通过CMP或回蚀平面化材料3510以暴露突出部3440的材料3320之后的存储器装置3000。如图36中所展示，相同装置结构610的沿y方向的突出部3440通过材料3510彼此绝缘，且不同装置结构610之间的沿x方向的突出部3440通过材料710彼此绝缘。
每一突出部3440包含位于材料520上的底部及通过周边3441成形的开口。如图36中所展示，每一突出部3440包含由材料3510及710环绕的周边3441且包含位于材料520上的底部。由于每一突出部3440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图5的550及图9的950)而形成，因此周边3441可具有多边形形状。
如图36中所展示，每一突出部3440还包含由四个侧壁部分3626、3627、3628及3629界定的侧壁。由于每一突出部3440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图5的550及图9的950)而形成，因此每一突出部3440还可具有由侧壁部分3626、3627、3628及3629(其被材料3510及710环绕)界定的多边形侧壁。可在每一突出部3340中形成存储器单元的特征，例如二极管。
图37展示已在突出部3440中形成材料3722及3724之后的存储器装置3000。材料3220及3722可直接接触侧壁部分3636、3637、3628及3629处的材料710及3510。材料3722可包含p型半导体材料(例如，p型硅)。材料3220及3722可形成二极管的至少一部分。材料3724可包含具有低于材料3220及3722的电阻率的电阻率的导电材料。材料3724可包含图3的材料324。形成材料3722及3724可包含将p型杂质插入(例如，植入)到材料3220中以形成材料3722及在将所述p型杂质插入到材料3722中之后执行硅化工艺以形成材料3724。
图38展示已形成材料3899之后的存储器装置3000。作为实例，图38展示每一材料3899具有圆柱形结构。材料3899可形成有不同结构。形成材料3899可包含在材料3724上方沉积硫属化合物材料，之后是用以形成材料3899的额外工艺(例如，干式蚀刻)。可在执行形成材料3899的额外工艺之前在所述硫属化合物材料上方形成导电材料，使得可在所述额外工艺期间保护材料3899。另一选择为，形成材料3899可包含在材料710、3510及3724上方沉积绝缘材料、在所述绝缘材料中形成通孔及接着将材料3899沉积到所述通孔中。为清晰起见，图38省略所述绝缘材料及所述通孔。材料3899可形成存储器单元3801的存储器元件。
图39展示已形成存储器装置3000的额外特征之后的存储器装置3000。举例来说，已形成导电触点3980及3981以及导电线3904及3906。在一些情况下，用于导电触点3980的至少一部分(例如，底部部分)的材料可形成于其中形成有材料3899的相同通孔(上文参考图38所描述)中。在图39中，导电线3904及线3906可分别对应于图2的导电线204及导电线206。图39的导电线3904及导电线3906还可分别对应于图3的导电线304及导电线306。
图40到图49展示根据本发明一实施例在不形成外延硅以形成存储器装置4000的二极管的情况下形成所述存储器装置的工艺。可使用用于形成上文参考图5到图16所描述的存储器装置500的工艺中的一些工艺来形成本文中参考图40到图49所描述的存储器装置4000。因此，为简明起见，对图5到图16的存储器装置500与图40到图49的存储器装置4000之间的类似材料及特征给出相同参考编号。
图40展示具有衬底4005以及形成于衬底4005中或衬底4005上方的多种材料4010、4020及4021的存储器装置4000。衬底4005最初可包含p型半导体(例如，硅)材料。形成材料4020及4021可包含将n型杂质插入(例如，植入)到衬底4005的一部分(例如，顶部部分)中。因此，材料4020及4021可包含n型半导体材料。衬底4005的包含材料4010的未插入有n型杂质的剩余部分(例如，底部部分)可保持p型半导体材料。
可使用n型杂质的不同浓度使得材料4020与材料4021可具有不同杂质植入(或掺杂)。举例来说，可控制n型杂质的浓度使得材料4020可具有大于材料4021的杂质浓度的杂质浓度。
图40还展示x方向、垂直于所述x方向的y方向以及垂直于所述x方向与所述y方向两者的z方向。如图40中所展示，材料4010、4020及4021可相对于z方向以一个层位于一个或一个以上其它层上方(或者一个或一个以上其它层上)的方式形成不同层。
图40还展示形成于材料4010、4020及4021上方的掩蔽结构550。如图40中所展示，掩蔽结构550具有由掩蔽部分551以及具有宽度553及长度554的开口552界定的图案。
图41展示在已形成装置结构4110及沟槽4115且已移除掩蔽结构550(图40)之后的存储器装置4000。可使用例如蚀刻(例如，干式蚀刻)的工艺来移除开口552(图40)处的材料4021、4020及4010的部分。材料4021、4020及4010的剩余部分(位于掩蔽部分551下方的部分)形成装置结构4110。每一装置结构4110具有沿x方向延伸的宽度4111及沿y方向延伸的长度4112。长度4112显著大于宽度4111。每一沟槽4115可具有位于材料4010上的底部、沿x方向延伸的宽度4116及沿y方向延伸的长度4117。长度4117显著大于宽度4116。
图42展示在已(例如)通过沉积形成材料4210以填充沟槽4115从而使装置结构4110彼此绝缘之后的存储器装置4000。材料4210可包含例如氧化硅或其它绝缘材料的绝缘材料。可在形成材料4210之后使用例如CMP的工艺对其进行平面化以获得图42的存储器装置4000的结构。
图43展示在已在装置结构4110及材料4210上方形成掩蔽结构950之后的存储器装置4000。如图43中所展示，掩蔽结构950包含由掩蔽部分951以及具有宽度953及长度954的开口952界定的图案。
图44展示在已形成沟槽4415且已移除掩蔽结构950(图43)之后的存储器装置4000。可使用例如蚀刻(例如，干式蚀刻)的移除工艺来移除开口952处的材料4210的部分及开口952处的材料4021的一部分或开口952处的材料4021及材料4020中的每一者的部分，且形成图44中的沟槽4415。每一沟槽4415可具有位于材料4020上的底部、沿y方向延伸的宽度4406及沿x方向延伸的长度4407。长度4407显著大于宽度4406。如图44中所展示，每一沟槽4415的较大尺寸(长度4407)沿x方向延伸穿过装置结构4110以形成具有周边4441的突出部4440。由于突出部4440是使用具有彼此垂直定位的图案的掩蔽结构550(图5)及950(图9)而形成，因此图44的周边4441可具有多边形形状。
图45展示在已(例如)通过沉积形成材料4510以填充沟槽4415从而使突出部4440沿y方向彼此绝缘之后的存储器装置4000。材料4510可包含例如氧化硅或其它绝缘材料的绝缘材料。材料4510可包含与材料4210的材料成分相同的材料成分。举例来说，材料4510与材料4210两者都可包含氧化硅。
图46展示已(例如)通过CMP或回蚀平面化材料4510以暴露突出部4440的材料4021之后的存储器装置4000。如图46中所展示，相同装置结构4110的沿y方向的突出部4440通过材料4510彼此绝缘，且不同装置结构4110之间的沿x方向的突出部4140通过材料4210彼此绝缘。
每一突出部4440包含位于材料4020上的底部及通过周边4441成形的开口。如图46中所展示，每一突出部4440包含被材料4510及4210环绕的周边4441且包含位于材料4020上的底部。由于每一突出部4440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图40的550及图43的950)而形成，因此周边4441可具有多边形形状。
每一突出部还包含由四个侧壁部分4626、4627、4628及4629界定的侧壁。由于每一突出部4440是使用具有彼此垂直定位的图案的掩蔽结构(例如，图40的550及图43的950)而形成，因此每一突出部4440还可具有由侧壁部分4626、4627、4628及4629(其被材料4510及4210环绕)界定的多边形侧壁。可在每一突出部4440中形成存储器单元的特征，例如二极管。
图47展示已在突出部4440中形成材料4722及4724之后的存储器装置4000。材料4722及4724可直接接触侧壁部分4646、4647、4628及4629处的材料4210及4510。材料4722可包含p型半导体材料(例如，p型硅)。材料4021及4722可形成二极管的至少一部分。材料4724可包含具有低于材料4021及4722的电阻率的电阻率的导电材料。材料4724可包含例如图3的材料324的导电材料。形成材料4722及4724可包含将p型杂质插入(例如，植入)到材料4021中以形成材料4722及在将所述p型杂质插入到材料4021中之后执行硅化工艺以形成材料4724。
图48展示已形成材料4899之后的存储器装置4000。作为实例，图48展示每一材料4899具有圆柱形结构的形状。材料4899可形成有不同结构。形成材料4899可包含在材料4724上方沉积硫属化合物材料，之后是用以形成材料4899的额外工艺(例如，干式蚀刻)。可在执行形成材料4899的额外工艺之前在所述硫属化合物材料上方形成导电材料，使得可在所述额外工艺期间保护材料4899。另一选择为，形成材料4899可包含在材料4210、4510及4724上方沉积绝缘材料、在所述绝缘材料中形成通孔及接着将材料4899沉积到通孔中。为清晰起见，图48省略所述绝缘材料及所述通孔。材料4899可形成存储器单元4801的存储器元件。
图49展示形成存储器装置4000的额外特征之后的存储器装置4000。举例来说，已形成导电触点4980及4981以及导电线4904及4906。在一些情况下，用于导电触点4980的至少一部分(例如，底部部分)的材料可形成于其中形成有材料4899的相同通孔(上文参考图48所描述)中。导电线4904及导电线4906可分别对应于图2的导电线204及导电线206。图49的导电线4904及导电线4906还可分别对应于图3的导电线304及导电线306。
图50到图58展示根据本发明一实施例形成具有导电材料的存储器装置5000的工艺，所述导电材料同时形成于所述存储器装置的二极管上方及二极管之间。可使用用于形成存储器装置500(图5到图16)及存储器装置2500(图25及图26)的工艺中的一些工艺来形成本文中参考图50到图58所描述的存储器装置5000。因此，为简明起见，对存储器装置500(图5到图16)、存储器装置2500(图25及图26)及图50到图58的存储器装置5000中的类似材料及特征给出相同参考编号。
在图50中，可使用类似于上文参考图25所描述的那些工艺的工艺来形成到此时的存储器装置5000的结构。如图50中所展示，掩蔽结构950包含开口540使得在开口540处暴露装置结构610的第一部分5051且装置结构610的第二部分5052位于掩蔽结构950下方。
在图51中，可使用类似于上文参考图26所描述的那些工艺的工艺来形成到此时的存储器装置5000的结构。如图51中所展示，已形成凹入部2625且已移除掩蔽结构950(图50)。每一凹入部2625包含位于材料520上的底部。
图52展示已在凹入部2625中形成材料5220及5222之后的存储器装置5000。材料5220及5222可形成二极管的至少一部分。可通过类似于用于分别形成图14的材料1420及材料1422的工艺的工艺来形成材料5220及材料5222，使得图52的材料5220可包含n型半导体材料且材料5222可包含p型半导体材料。
图53展示已通过例如蚀刻(例如，干式蚀刻或湿式蚀刻)的工艺移除材料540及530(图52)之后的存储器装置5000。材料540及530的移除形成开口5325。
图54展示已在开口5325中形成间隔件5454之后的存储器装置5000。间隔件5454可包含绝缘材料，例如基于硅的材料(例如，氧化硅)。
图55展示已形成导电材料5524及5530之后的存储器装置5000。材料5524与材料5530可以是相同材料且可包含具有低于材料5220及5222的电阻率的电阻率的材料。举例来说，材料5524及5530可包含硅化钴或硅化镍。由于材料5524与材料5530可以是相同材料，因此其可同时形成。举例来说，在形成间隔件5454之后，可执行硅化工艺以同时形成材料5524与材料5530。材料5524与材料5530可包含类似于上文参考图3所描述的材料314与材料317的那些特性的特性。
图56展示已(例如)通过沉积形成材料5610以填充开口5325之后的存储器装置5000。材料5610可包含例如氧化硅或其它绝缘材料的绝缘材料。材料5610可包含与材料710的材料成分相同的材料成分。举例来说，材料5610与材料710两者都可包含氧化硅。
图57展示(例如)经由CMP或回蚀平面化材料5610以暴露间隔件5424及材料5524之后的存储器装置5000。
图58展示形成存储器装置5000的额外特征(例如电极5811及5812、存储器元件5899、导电触点5880及5881以及导电线5804及5806)之后的包含存储器单元5801的存储器装置5000。导电线5804及导电线5806可分别对应于图2的导电线204及导电线206。图58的导电线5804及导电线5806还可分别对应于图3的导电线304及导电线306。如图58中所展示，每一存储器单元5801可包含由至少材料5220及5222形成的二极管、电极5811中的一者、电极5812中的一者、存储器元件5899中的一者及触点5880中的一者。
形成电极5811可包含在材料5424及5610上方沉积第一绝缘材料、在所述第一绝缘材料中形成通孔及接着将导电材料沉积到第一通孔中以形成电极5811。为简明起见，图58省略第一绝缘材料及第一通孔。
形成存储器元件5899可包含在电极5811上方沉积第二绝缘材料、在所述第二绝缘材料中形成第二通孔及接着将硫属化合物材料沉积到第二通孔中以形成存储器元件5899。为简明起见，图58省略第二绝缘材料及第二通孔。
形成电极5812可包含在存储器元件5899上方沉积导电材料。电极5812可形成于其中形成有存储器元件5899的相同通孔(上文所描述的第二通孔)中。另一选择为，可将电极5812及存储器元件5899形成在一起。举例来说，形成电极5812及存储器元件5899可包含在电极5811上方沉积硫属化合物材料(以形成存储器元件5899)及在所述硫属化合物材料上方沉积导电材料(以形成电极5812)。接着，可执行额外工艺(例如，干式蚀刻)以形成个别台面，其中每一台面包含一个存储器元件5899及一个电极5812。所述额外工艺可替代地将所述硫属化合物材料及所述导电材料形成(例如，蚀刻)为平行于线5806的线(替代个别台面)，使得每一线包含多个存储器单元的存储器元件5899及电极5812。
可在形成电极5812之后形成触点5880及5881以及导电线5804及5806。
图59展示根据本发明一实施例包含存储器单元5901的存储器装置5900的部分3D图示。存储器装置5900包含类似于上文所描述的存储器装置(例如存储器装置300(图3)；存储器装置500(图16)；存储器装置1700(图24)；存储器装置2500(图29)；存储器装置3000(图39)；及存储器装置4000(图49))的存储器单元的布置的布置成若干列及若干行的许多存储器单元。然而，为将焦点集中于图59的存储器装置5900与上文所描述的其它存储器装置之间的差别上，图59仅展示存储器装置5900的一个存储器单元5901及一些特征，例如材料5920、5922及5924；电极5911及5912；存储器元件5999；导电触点5980；及导电线5906。
可借助类似于形成图58的存储器装置5000的电极5811及5812以及存储器元件5899的工艺的工艺来形成电极5911及5912以及存储器元件5999。
材料5920及5922可形成存储器单元5901的二极管的至少一部分。存储器装置5900的材料5920、5922及5924可分别对应于图3的存储器装置300的材料321、322及324；分别对应于图16的存储器装置500及图24的存储器装置1700的材料1420、1422及1424；分别对应于图29的存储器装置2500的材料2820、2822及2824；分别对应于图39的存储器装置3000的材料3220、3722及3724；且分别对应于图49的存储器装置4000的材料4021、4722及4724。因此，可借助类似于形成上文所描述的对应材料的工艺的工艺来形成图59的存储器装置5900的材料5920、5922及5924。
图59中所展示的存储器装置5900的特征中的一些特征可替代存储器装置300、500、1700、2500、3000及4000的一部分，使得上文所描述的存储器装置300、500、1700、2500、3000及4000中的每一者中的每一存储器单元可具有图59中所展示的存储器单元5901的结构。举例来说，材料5924与触点5980之间的特征(例如存储器装置5900的电极5911及5912以及存储器元件5999)可替代图3的存储器装置300的存储器元件399；替代图16的存储器装置500及图24的存储器装置1700的存储器元件1599；替代图29的存储器装置2500的存储器元件2899；替代图39的存储器装置3000的存储器元件3899；或替代图49的存储器装置4000的存储器元件4899。
图60展示根据本发明一实施例包含存储器单元6001的存储器装置6000的部分3D图示。存储器装置6000包含类似于上文所描述的存储器装置(例如存储器装置300(图3)；存储器装置500(图16)；存储器装置1700(图24)；存储器装置2500(图29)；存储器装置3000(图39)；及存储器装置4000(图49))的存储器单元的布置的布置成若干列及若干行的许多存储器单元。然而，为将焦点集中于图60的存储器装置6000与上文所描述的其它存储器装置之间的差别上，图60仅展示存储器装置6000的一个存储器单元6001及一些特征，例如材料6020、6022及6024、电极6011及6012、存储器元件6099(例如，硫属化合物材料)、导电触点6080及导电线6006。
材料6020及6022可形成存储器单元6001的二极管的至少一部分。存储器装置6000的材料6020、6022及6024可分别对应于图3的存储器装置300的材料321、322及324；分别对应于图16的存储器装置500及图24的存储器装置1700的材料1420、1422及1424；分别对应于图29的存储器装置2500的材料2820、2822及2824；分别对应于图39的存储器装置3000的材料3220、3722及3724；且分别对应于图49的存储器装置4000的材料4021、4722及4724。因此，可借助类似于形成上文所描述的对应材料的工艺的工艺来形成图60的存储器装置6000的材料6020、6022及6024。
可在形成材料6020、6022、6024之后形成存储器装置6000的电极6011。如图59中所展示，电极6011的结构类似于上文所描述的存储器元件，但具有不同于所述存储器元件的材料，例如图3的存储器装置300的存储器元件399、图16的存储器装置500及图24的存储器装置1700的存储器元件1599、图29的存储器装置2500的存储器元件2899、图39的存储器装置3000的存储器元件3899或图49的存储器装置4000的存储器元件4899。因此，在图60中，形成电极6011可包含在材料6024上方沉积导电材料(替代硫属化合物材料)。
图60中所展示的存储器装置6000的特征中的一些特征可替代存储器装置300、500、1700、2500、3000及4000的一部分，使得上文所描述的存储器装置300、500、1700、2500、3000、4000及5000中的每一者中的每一存储器单元可具有图60中所展示的存储器单元6001的结构。举例来说，材料6024与触点6080之间的特征(例如存储器装置6000的电极6011及6012以及存储器元件6099)可替代图3的存储器装置300的存储器元件399；替代图16的存储器装置500及图24的存储器装置1700的存储器元件1599；替代图29的存储器装置2500的存储器元件2899；替代图39的存储器装置3000的存储器元件3899；或替代图49的存储器装置4000的存储器元件4899。在另实例中，存储器装置6000的电极6011及6012以及存储器元件6099还可替代图58的存储器装置5000的电极5811及5812以及存储器元件5899。
本文中所描述的一个或一个以上实施例包含具有存储器装置的设备及方法，所述存储器装置具有耦合到存储器元件的二极管。每一二极管可形成于所述存储器装置的凹入部中。所述凹入部可具有多边形侧壁。所述二极管可包含形成于所述凹入部内的第一导电性类型(例如，n型)的第一材料及第二导电性类型(例如，p型)的第二材料。上文参考图1到图16描述了包含额外设备方法的其它实施例。
对例如存储器装置100、200、300、500、1700、2500、3000、4000、5000、5900及6000以及存储器单元101、201、1501、2801、3801、4801、5801、5901及6001的设备的图解说明打算提供对各种实施例的结构的大体理解而非对可能利用本文中所描述的结构的设备的所有元件及特征的完整描述。
各种实施例的设备可包含或包含于用于高速计算机、通信及信号处理电路、存储器模块、便携式存储器存储装置(例如，拇指驱动器)、单处理器或多处理器模块、单个或多个插入式处理器、多核处理器、数据开关及包含多层、多芯片模块的专用模块中的电子电路中。此类设备可作为子组件进一步包含于各种电子系统内，例如电视、蜂窝电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家群，音频层3)播放器)、车辆、医疗装置(例如，心脏监测器、血压监测器等)、机顶盒及其它电子系统。
以上描述及图式图解说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并入有结构、逻辑、电力、工艺及其它改变。在图式中，在所有数个视图中，相同特征或相同编号描述大致类似特征。一些实施例的部分及特征可包含于其它实施例的部分及特征中或替代其它实施例的部分及特征。在阅读并理解以上描述之后，所属领域的技术人员将即刻明了许多其它实施例。
提供本发明摘要以符合37C.F.R.§1.72(b)，其需要将允许读者快速探知技术揭示内容的性质及要旨的摘要。基于以下理解提交本发明摘要：其并非将用于解释或限制权利要求书的范围或含义。

Claims (26)

1.一种存储器装置，其包括：
沿第一方向延伸的多个沟槽，且其包含第一沟槽和第二沟槽；
沿第二方向延伸的多个沟槽，且其包含第三沟槽和第四沟槽，所述第一方向与所述二方向垂直；
在所述第一沟槽和所述第二沟槽中的第一绝缘材料；
在所述第三沟槽和所述第四沟槽中的第二绝缘材料；
在所述第一绝缘材料和所述第二绝缘材料之间形成的多个凹入部，所述多个凹入部包含凹入部，其具有由所述第一沟槽中的所述第一绝缘材料的一部分形成的第一侧壁部分、由所述第三沟槽中的所述第二绝缘材料的一部分形成的第二侧壁部分、由所述第二沟槽中的所述第一绝缘材料的一部分形成的第三侧壁部分、由所述第四沟槽中的所述第二绝缘材料的一部分形成的第四侧壁部分；
二极管，其包含形成于所述凹入部内的第一导电性类型的第一材料及形成于所述凹入部内的第二导电类型的第二材料，其中所述第一和第二材料中的至少一者完全形成在所述凹入部中，所述第二材料覆盖所述第一材料；及
存储器元件，其耦合到所述二极管，所述存储器元件包含覆盖所述第二材料的材料。
2.根据权利要求1所述的存储器装置，其中第一及第二材料中的一者包含单晶硅。
3.根据权利要求1所述的存储器装置，其中所述存储器元件的所述材料位于所述凹入部中。
4.根据权利要求1所述的存储器装置，其中所述存储器元件包含硫属化合物材料。
5.根据权利要求1所述的存储器装置，其中所述二极管及所述存储器元件串联耦合于第一导电线与第二导电线之间，且其中所述第一与第二导电线彼此垂直。
6.根据权利要求1所述的存储器装置，其中：
所述第二侧壁部分垂直于所述第一侧壁部分；
所述第三侧壁部分垂直于所述第二侧壁部分；及
所述第四侧壁部分垂直于所述第三侧壁部分。
7.根据权利要求6所述的存储器装置，其中所述第一、第二、第三及第四侧壁部分包含相同材料。
8.根据权利要求1所述的存储器装置，其中所述第一绝缘材料包含氧化硅，且所述第二绝缘材料包含氮化硅。
9.一种存储器设备，其包括：
二极管，其布置成若干行及若干列，所述二极管中的每一者包含第一导电性类型的第一材料及第二导电性类型的第二材料；
填充有第一绝缘材料的多个沟槽，其位于所述行中的两者之间，且其包含第一沟槽和第二沟槽；及
填充有第二绝缘材料的多个沟槽，其位于所述列中的两者之间，且其包含第三沟槽和第四沟槽，其中所述二极管中的至少一者的所述第一及第二材料接触所述第一及第二绝缘材料；
在所述第一绝缘材料和所述第二绝缘材料之间形成的多个凹入部，所述多个凹入部包含凹入部，其具有由所述第一沟槽中的所述第一绝缘材料的一部分形成的第一侧壁部分、由所述第三沟槽中的所述第二绝缘材料的一部分形成的第二侧壁部分、由所述第二沟槽中的所述第一绝缘材料的一部分形成的第三侧壁部分、由所述第四沟槽中的所述第二绝缘材料的一部分形成的第四侧壁部分；
其中所述第一和第二材料中的至少一者完全形成在所述凹入部中，所述第二材料覆盖所述第一材料；
存储器元件，其耦合到所述二极管，所述存储器元件包含覆盖所述第二材料的材料。
10.根据权利要求9所述的存储器设备，其中所述二极管包含布置成所述行中的一者的二极管群组，且其中所述二极管群组中的每个二极管包含耦合到第一导电线的第一二极管端子及耦合到第二导电线的第二二极管端子。
11.根据权利要求10所述的存储器设备，其中所述第一导电线垂直于所述第二导电线。
12.根据权利要求10所述的存储器设备，其进一步包括存储器元件，所述存储器元件中的每一者耦合于所述第一导电线与所述二极管群组中的一个二极管之间。
13.根据权利要求12所述的存储器设备，其中所述存储器元件包含硫属化合物材料。
14.根据权利要求9所述的存储器设备，其中所述第一绝缘材料的厚度大于所述第二绝缘材料的厚度。
15.根据权利要求9所述的存储器设备，其中所述第二沟槽中的至少一者包含耦合到导电材料的底部。
16.根据权利要求15所述的存储器设备，其中所述导电材料包含钴与硅的组合。
17.一种操作存储器的方法，其包括：
将信号施加到存储器装置的导电线以存取所述存储器装置的存储器单元的存储器元件，所述存储器装置包含：
沿第一方向延伸的多个沟槽，且其包含第一沟槽和第二沟槽；
沿第二方向延伸的多个沟槽，且其包含第三沟槽和第四沟槽，所述第一方向与所述二方向垂直；
在所述第一沟槽和所述第二沟槽中的第一绝缘材料；
在所述第三沟槽和所述第四沟槽中的第二绝缘材料；
在所述第一绝缘材料和所述第二绝缘材料之间形成的多个凹入部，所述多个凹入部包含凹入部，其具有由所述第一沟槽中的所述第一绝缘材料的一部分形成的第一侧壁部分、由所述第三沟槽中的所述第二绝缘材料的一部分形成的第二侧壁部分、由所述第二沟槽中的所述第一绝缘材料的一部分形成的第三侧壁部分、由所述第四沟槽中的所述第二绝缘材料的一部分形成的第四侧壁部分；
二极管，其耦合于所述导电线与所述存储器元件之间，所述二极管包含形成于所述凹入部内的第一导电性类型的第一材料及形成于所述凹入部内的第二导电类型的第二材料，其中所述第一和第二材料中的至少一者完全形成在所述凹入部中，所述第二材料覆盖所述第一材料；
存储器元件，其耦合到所述二极管，所述存储器元件包含覆盖所述第二材料的材料。
18.根据权利要求17所述的方法，其中在所述存储器装置的读取操作期间施加所述信号。
19.根据权利要求17所述的方法，其中在所述存储器装置的写入操作期间施加所述信号。
20.一种制造存储器的方法，其包括：
形成沿第一方向延伸的多个沟槽，且其包含第一沟槽和第二沟槽；
形成沿第二方向延伸的多个沟槽，且其包含第三沟槽和第四沟槽，所述第一方向与所述二方向垂直；
形成在所述第一沟槽和所述第二沟槽中的第一绝缘材料；
形成在所述第三沟槽和所述第四沟槽中的第二绝缘材料；
形成在所述第一绝缘材料和所述第二绝缘材料之间的多个凹入部，所述多个凹入部包含凹入部，其具有由所述第一沟槽中的所述第一绝缘材料的一部分形成的第一侧壁部分、由所述第三沟槽中的所述第二绝缘材料的一部分形成的第二侧壁部分、由所述第二沟槽中的所述第一绝缘材料的一部分形成的第三侧壁部分、由所述第四沟槽中的所述第二绝缘材料的一部分形成的第四侧壁部分；
在所述凹入部中形成二极管，所述二极管包含形成于所述凹入部内的第一导电性类型的第一材料及形成于所述凹入部内的第二导电类型的第二材料，其中所述第一和第二材料中的至少一者完全形成在所述凹入部中，所述第二材料覆盖所述第一材料；及
形成存储器元件使得所述存储器元件中的每一者耦合到所述二极管中的一者，所述存储器元件包含覆盖所述第二材料的材料。
21.根据权利要求20所述的方法，其中形成所述二极管包含在所述凹入部中的每一者的底部处的材料上方生长外延硅。
22.根据权利要求21所述的方法，其中形成所述存储器元件包含在所述二极管上方沉积硫属化合物材料。
23.根据权利要求20所述的方法，其中形成所述二极管包含形成第一导电性类型的第一材料及在所述第一材料上方形成第二导电性类型的第二材料。
24.根据权利要求23所述的方法，其中形成所述第二材料包含将p型杂质植入到所述第二材料中。
25.根据权利要求23所述的方法，其中形成所述二极管包含在所述第二材料上方形成第三材料，所述第三材料具有低于所述第二材料的电阻率的电阻率。
26.根据权利要求20所述的方法，其中所述第一和第二侧壁部分具有不同绝缘材料。
CN201080011567.9A 2009-02-06 2010-02-05 具有自对准单元结构的存储器装置 Active CN102349154B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/367,395 US8502182B2 (en) 2009-02-06 2009-02-06 Memory device having self-aligned cell structure
US12/367,395 2009-02-06
PCT/US2010/023363 WO2010091283A2 (en) 2009-02-06 2010-02-05 Memory device having self-aligned cell structure

Publications (2)

Publication Number Publication Date
CN102349154A CN102349154A (zh) 2012-02-08
CN102349154B true CN102349154B (zh) 2014-03-26

Family

ID=42539673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080011567.9A Active CN102349154B (zh) 2009-02-06 2010-02-05 具有自对准单元结构的存储器装置

Country Status (6)

Country Link
US (3) US8502182B2 (zh)
KR (1) KR101603815B1 (zh)
CN (1) CN102349154B (zh)
SG (1) SG173573A1 (zh)
TW (1) TWI515875B (zh)
WO (1) WO2010091283A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773839B2 (en) 2009-02-06 2017-09-26 Micron Technology, Inc. Memory device having self-aligned cell structure
CN107636833A (zh) * 2015-05-14 2018-01-26 美光科技公司 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135285A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 상변화 메모리 소자의 제조방법
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
US20160307963A1 (en) * 2015-04-20 2016-10-20 Micron Technology, Inc. Array Of Memory Cells, Methods Associated With Forming Memory Cells That Comprise Programmable Material, And Methods Associated With Forming Memory Cells That Comprise Selector Device Material
CN107579087B (zh) * 2016-07-04 2020-04-07 中芯国际集成电路制造(上海)有限公司 一种存储器单元阵列结构和电子装置
KR102323249B1 (ko) * 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10510957B2 (en) 2017-07-26 2019-12-17 Micron Technology, Inc. Self-aligned memory decks in cross-point memory arrays
US10153196B1 (en) 2017-08-24 2018-12-11 Micron Technology, Inc. Arrays of cross-point memory structures
WO2019116932A1 (ja) * 2017-12-11 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置
KR20210024599A (ko) * 2018-09-14 2021-03-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 소자 및 이를 형성하는 방법
US11211120B2 (en) 2020-03-17 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bit line and word line connection for memory array
US11226121B1 (en) 2020-09-23 2022-01-18 Michael Hornbacher Protective roofing shield and method of use
WO2022104591A1 (en) * 2020-11-18 2022-05-27 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Vertical 3d pcm memory cell and program read scheme

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533606A (zh) * 2002-02-22 2004-09-29 ض� 相变存储器单元的双沟槽隔离结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
GB1412107A (en) * 1971-12-18 1975-10-29 Marconi Co Ltd Semi-conductor memory device arrangements
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
WO2004090984A1 (en) * 2003-04-03 2004-10-21 Kabushiki Kaisha Toshiba Phase change memory device
US7497227B2 (en) * 2006-07-14 2009-03-03 Carter Mark C Corner brace
US7391045B2 (en) * 2006-09-18 2008-06-24 Ovonyx, Inc. Three-dimensional phase-change memory
KR100782496B1 (ko) 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
KR100780964B1 (ko) 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
KR100881181B1 (ko) 2006-11-13 2009-02-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US8163593B2 (en) * 2006-11-16 2012-04-24 Sandisk Corporation Method of making a nonvolatile phase change memory cell having a reduced contact area
KR100846506B1 (ko) 2006-12-19 2008-07-17 삼성전자주식회사 Ｐｎ 다이오드를 포함하는 상변화 메모리 소자와 그 제조및 동작 방법
KR100855975B1 (ko) 2007-01-30 2008-09-02 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR100852233B1 (ko) 2007-02-21 2008-08-13 삼성전자주식회사 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
DE102008032067A1 (de) 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
US8502182B2 (en) 2009-02-06 2013-08-06 Micron Technology, Inc. Memory device having self-aligned cell structure
JP5937033B2 (ja) * 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533606A (zh) * 2002-02-22 2004-09-29 ض� 相变存储器单元的双沟槽隔离结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773839B2 (en) 2009-02-06 2017-09-26 Micron Technology, Inc. Memory device having self-aligned cell structure
CN107636833A (zh) * 2015-05-14 2018-01-26 美光科技公司 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法
CN107636833B (zh) * 2015-05-14 2019-03-01 美光科技公司 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法

Also Published As

Publication number Publication date
KR20110128843A (ko) 2011-11-30
WO2010091283A3 (en) 2011-02-03
KR101603815B1 (ko) 2016-03-16
SG173573A1 (en) 2011-09-29
US10276635B2 (en) 2019-04-30
US20100200830A1 (en) 2010-08-12
TWI515875B (zh) 2016-01-01
US9773839B2 (en) 2017-09-26
US20150303239A1 (en) 2015-10-22
TW201101465A (en) 2011-01-01
US8502182B2 (en) 2013-08-06
US20130313510A1 (en) 2013-11-28
WO2010091283A2 (en) 2010-08-12
CN102349154A (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
CN102349154B (zh) 具有自对准单元结构的存储器装置
US10651238B2 (en) High density multi-time programmable resistive memory devices and method of forming thereof
US8665629B2 (en) Condensed memory cell structure using a FinFET
CN101354917B (zh) 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
TWI505285B (zh) 電阻性記憶體器件及形成該器件之方法
CN101164169B (zh) Nand闪存中阵列源极线的形成方法
US20100327251A1 (en) Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
JP2009267219A (ja) 半導体記憶装置およびその製造方法
US9076962B2 (en) Nonvolative memory
KR20120083469A (ko) 집적 메모리 어레이 및 메모리 어레이의 형성방법
CN101939836B (zh) 存储器单元、形成存储器单元的方法及形成经编程的存储器单元的方法
CN101720506A (zh) 利用选择性沉积的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US20170062715A1 (en) Clamp elements for phase change memory arrays
JP5751552B2 (ja) 積層した接続レベルを有する集積回路装置用マスク数の低減法
US20090267042A1 (en) Integrated Circuit and Method of Manufacturing an Integrated Circuit
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
TWI559517B (zh) 側壁二極體驅動裝置及使用此種裝置的記憶體
US20160104746A1 (en) Methods of fabricating a variable resistance memory device using masking and selective removal
KR20120120537A (ko) 3차원 크로스 포인트 셀 구조를 갖는 플래시 메모리 제조방법
CN217562572U (zh) 相变存储器
KR20090026679A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant