CN108364911A - 半导体存储装置以及其制作方法 - Google Patents

半导体存储装置以及其制作方法 Download PDF

Info

Publication number
CN108364911A
CN108364911A CN201710061438.4A CN201710061438A CN108364911A CN 108364911 A CN108364911 A CN 108364911A CN 201710061438 A CN201710061438 A CN 201710061438A CN 108364911 A CN108364911 A CN 108364911A
Authority
CN
China
Prior art keywords
conductive layer
semiconductor
node contacts
storage node
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710061438.4A
Other languages
English (en)
Inventor
林哲平
王永铭
钟定邦
詹电鍼
詹书俨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710061438.4A priority Critical patent/CN108364911A/zh
Priority to US15/877,356 priority patent/US20180211961A1/en
Publication of CN108364911A publication Critical patent/CN108364911A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

本发明公开一种半导体存储装置以及其制作方法。在具有多个主动区的半导体基底上形成多个存储节点接触，各存储节点接触与多个主动区中的至少一个接触，各存储节点接触具有一凹陷上表面，凹陷上表面的最高点与最低点之间于一垂直方向上具有一第一距离，凹陷上表面的最高点与存储节点接触的一底面于垂直方向上具有一第二距离，且第一距离与第二距离的比值介于30％至70％之间。通过具有凹陷上表面的存储节点接触，可降低形成于存储节点接触上的其他导电结构与存储节点接触之间的接触阻抗，由此改善半导体存储装置的电性操作状况。

Description

半导体存储装置以及其制作方法
技术领域
本发明涉及一种半导体存储装置以及其制作方法，尤其是涉及一种具有存储节点接触的半导体存储装置以及其制作方法。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。
因应产品需求，阵列区中的存储单元密度需持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。举例来说，当与存储单元中的部件电连接的接触结构因存储单元密度提升而造成其尺寸需相对变小时，欲与接触结构接触以形成电连接的其他导电结构与接触结构形成的接触面积也相对变小，进而造成两者之间的接触阻抗升高，对于存储单元的操作与效能均有负面的影响。
发明内容
本发明提供了一种半导体存储装置以及其制作方法，利用形成具有凹陷上表面的存储节点接触来增加存储节点接触与其他形成于存储节点接触上的导电结构之间的接触面积，由此降低导电结构与存储节点接触之间的接触阻抗，进而改善半导体存储装置的电性操作状况。
本发明的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底，半导体基底包括多个主动区。在半导体基底上形成多个存储节点接触。各存储节点接触与多个主动区中的至少一个接触，且各存储节点接触具有一凹陷上表面。凹陷上表面的最高点与最低点之间在一垂直于半导体基底的垂直方向上具有一第一距离，凹陷上表面的最高点与存储节点接触的一底面于垂直方向上具有一第二距离，且第一距离与第二距离的比值介于30％至70％之间。
本发明的一实施例提供一种半导体存储装置，包括一半导体基底以及多个存储节点接触。半导体基底包括多个主动区。存储节点接触设置于半导体基底上，各存储节点接触与多个主动区中的至少一个接触，且各存储节点接触具有一凹陷上表面。凹陷上表面的最高点与最低点之间于一垂直于半导体基底的垂直方向上具有一第一距离，凹陷上表面的最高点与存储节点接触的一底面于垂直方向上具有一第二距离，且第一距离与第二距离的比值介于30％至70％之间。
附图说明
图1至图为本发明的一实施例的半导体存储装置的制作方法示意图，其中
图2为图1之后的状况示意图；
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图；
图6为图5之后的状况示意图；
图7为图6之后的状况示意图。
主要元件符号说明
10 半导体基底
11 浅沟槽隔离
12 主动区
20 位线结构
21 接触插塞
22 阻障层
23 低电阻层
24 盖层
31 间隙子
32 介电层
40B 底面
40S 存储节点接触
40T 凹陷上表面
41 第一导电层
41T 表面
42 第二导电层
50 金属层
50S 金属硅化物层
60 接触结构
91 第一沉积制作工艺
92 第二沉积制作工艺
99 回蚀刻制作工艺
100 半导体存储装置
D1 第一距离
D2 第二距离
P1 最高点
P2 最低点
R1 凹槽
R2 凹陷
Z 垂直方向
具体实施方式
请参阅图1至图7。图1至图7为本发明的一实施例的半导体存储装置的制作方法示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1所示，提供一半导体基底10，且半导体基底10包括多个主动区12。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。浅沟槽隔离11形成于半导体基底10中而定义出多个主动区12。浅沟槽隔离11可利用蚀刻方式于半导体基底10中形成多个沟槽，再于沟槽中填入绝缘材料例如氧化硅或氮氧化硅等而形成，但并不以此为限。在一些实施例中，也可视需要使用其他适合的方式形成浅沟槽隔离11。此外，半导体基底10中可形成多条字符线(word line，未绘示)，例如埋入式字符线(buried word line)，但并不以此为限。
接着，如图4所示，在半导体基底10上形成多个存储节点接触40S，各存储节点接触40S与多个主动区12中的至少一个接触，各存储节点接触40S具有一凹陷上表面40T，凹陷上表面40T的最高点P1与最低点P2之间在一垂直于半导体基底10的垂直方向Z上具有一第一距离D1，凹陷上表面40T的最高点P1与存储节点接触40S的一底面40B于垂直方向Z上具有一第二距离D2，且第一距离D1与第二距离D2的比值(D1/D2)介于30％至70％之间，由此增加各存储节点接触40S的上表面的表面积并降低之后形成于存储节点接触40S上的其他导电结构与存储节点接触40S之间的接触阻抗，进而可改善半导体存储装置的电性操作状况。
本实施例的存储节点接触40C的形成方法可包括但并不限于下列步骤。首先，如图1所示，在半导体基底10上形成多个凹槽R1，各凹槽R1与多个主动区12中的一个对应且暴露出对应的主动区12。更进一步说明，本实施例的制作方法可还包括于半导体基底10上形成多个位线结构20，各位线结构20与多个主动区中的至少一个对应，且至少部分的凹槽R1形成于多个位线结构20之间。各位线结构20可与对应的主动区12接触，而各位线结构20可包括于垂直方向Z上依序堆叠的一接触插塞21、一阻障层22、一低电阻层23以及一盖层24。接触插塞21可包括含硅的导电材料例如多晶硅或非晶硅，阻障层22可包括钛、钨硅化物(WSi)、氮化钨(WN)或其他适合的阻障材料，低电阻层23可包括电阻率相对较低的材料例如铝、钨、铜、钛铝合金或其他适合的低电阻导电材料，而盖层24可包括绝缘材料例如氮化硅，但并不以此为限。此外，可于接触插塞21、阻障层22、低电阻层23以及盖层24的侧壁上形成一间隙子31，而于多个位线结构20形成一介电层32。介电层32覆盖主动区12，而凹槽R1贯穿介电层32而暴露出对应的主动区12。介电层32可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的介电材料，但并不以此为限。
接着，如图1与图2所示，在半导体基底10上形成一第一导电层41，第一导电层41至少部分填入各凹槽R1中，且各凹槽R1未被第一导电层41填满。在一些实施例中，第一导电层41可以一第一沉积制作工艺91形成，第一沉积制作工艺91可包括化学气相沉积(chemicalvapor deposition，CVD)制作工艺、物理气相沉积(physical vapor deposition，PVD)制作工艺或其他适合的沉积制作工艺。通过控制第一沉积制作工艺91的制作工艺参数，可使得第一导电层41未完全填满各凹槽R1，且使得各凹槽R1中的第一导电层41的表面41T具有一中央向下的凹陷R2。此外，第一导电层41可包括一含硅导电层例如非晶硅层、多晶硅层或其他适合的非硅导电层。
然后，如图2与图3所示，在第一导电层41上形成一第二导电层42，第二导电层42至少部分填入各凹槽R1中，且至少部分的第二导电层42形成于凹陷R2中。换句话说，形成于各凹槽R1中的第二导电层42于一水平方向上被第一导电层41围绕，而在本实施例中，各凹槽R1可被第一导电层41以及第二导电层42填满，但并不以此为限。在本发明的一些实施例中，各凹槽R1也可未完全被第一导电层41以及第二导电层42填满。在一些实施例中，第二导电层42可以一第二沉积制作工艺92形成，第二沉积制作工艺92可包括化学气相沉积制作工艺、物理气相沉积制作工艺或其他适合的沉积制作工艺。在一些实施例中，用以形成第一导电层41的第一沉积制作工艺91以及用以形成第二导电层42的第二沉积制作工艺92可为相同的制作工艺而于同一制作工艺机台或/及制作工艺腔室中连续进行，但并不以此为限。在本发明的另一些实施例中，也可视需要使用不同的第一沉积制作工艺91与第二沉积制作工艺92来分别形成第一导电层41与第二导电层42。此外，第二导电层42可包括一含硅导电层例如非晶硅层、多晶硅层或其他适合的非硅导电层。换句话说，第一导电层41的材料可与第二导电层42的材料相同或不同。
接着，如图3与图4所示，对第一导电层41以及第二导电层42进行一回蚀刻制作工艺99，用以于各凹槽R1中形成存储节点接触40S。值得说明的是，回蚀刻制作工艺对第二导电层42的蚀刻速率大于对第一导电层41的蚀刻速率，由此使得所形成的存储节点接触40S具有凹陷上表面40T，且使得凹陷上表面40T的最高点P1与最低点P2之间的第一距离D1增加，进而达到增加凹陷上表面40T的面积的效果。为了增加各存储节点接触40S的上表面的面积，上述的第一距离D1需相对地增加，然而另一方面也需考虑到回蚀刻制作工艺99的蚀刻均匀性以及各存储节点接触40S的中心仍需维持一定的厚度，故第一距离D1与第二距离D2的比值(D1/D2)可介于30％至70％之间，例如可进一步控制于50％至70％之间或60％至70％之间，但并不以此为限。
此外，为了达到上述的蚀刻效果，第一导电层41的密度较佳地是大于第二导电层42的密度。举例来说，当第一导电层41与第二导电层42的材料相同(例如同为非晶硅导电材料)时，可通过调整形成第一导电层41与第二导电层42的第一沉积制作工艺与第二沉积制作工艺的制作工艺参数，来使得第一导电层41与第二导电层42的致密程度产生差异。例如第一沉积制作工艺的沉积速率可低于第二沉积制作工艺的沉积速率，用以使得第一导电层41的密度大于第二导电层42的密度。此外，第一沉积制作工艺的成膜温度可低于第二沉积制作工艺的成膜温度，例如第一沉积制作工艺的成膜温度可约为摄氏380度，而第二沉积制作工艺的成膜温度可介于摄氏500度至600度，由此使得第一沉积制作工艺的沉积速率低于第二沉积制作工艺的沉积速率，但本发明并不以此为限。在本发明的其他实施例中，也可视需要改变第一沉积制作工艺与第二沉积制作工艺的其他制作工艺参数来达到上述的于回蚀刻制作工艺99中的蚀刻速率差异效果。此外，当第一导电层41与第二导电层42的材料相同(例如同为非晶硅导电材料)且第一沉积制作工艺的沉积速率低于第二沉积制作工艺的沉积速率时，第一导电层41的电阻率小于第二导电层42的电阻率，在此状况下也不会对于所形成的存储节点接触40S的导电能力造成负面影响。
接着，如图5与图6所示，本实施例的制作方法可还包括于各存储节点接触40S上分别形成一金属硅化物层50S，各金属硅化物层50S共形地形成于对应的存储节点接触40S的凹陷上表面40T上。金属硅化物层50S的形成方式可包括但并不限于下列步骤。首先，形成一金属层50覆盖存储节点接触40S的凹陷上表面40T，再进行一热处理以于存储节点接触40S上形成金属硅化物层50S，并于金属硅化物层50S形成之后将金属层50移除。在一些实施例中，金属层50可包括钴(Co)、镍(Ni)或其他适合的金属材料，而金属硅化物层50S可包括钴-金属硅化物(cobalt-silicide)、镍-金属硅化物(nickel-silicide)或其他适合的金属硅化物。此外，金属层50可利用一沉积装置例如物理气相沉积装置形成，但并不以此为限。
然后，如图7所示，在金属硅化物层50S上形成一接触结构60，接触结构60接触金属硅化物层50S，用以与存储节点接触40S电连接。在一些实施例中，接触结构60可向上延伸而形成存储节点接触垫，但并不以此为限。由于各金属硅化物层50S共形地形成于对应的存储节点接触40S的凹陷上表面40T上，故本实施例的具有凹陷上表面40T的存储节点接触40S除了可用以增加存储节点接触40S与金属硅化物层50S之间的接触面积，更可用以增加接触结构60与金属硅化物层50S之间的接触面积，对于降低存储节点接触40S与接触结构60之间的连接阻抗均有正面的帮助。通过上述的制作方法，即可形成如图7所示的半导体存储装置100。
如图7所示，本实施例的半导体存储装置100包括半导体基底10以及多个存储节点接触40S。半导体基底10包括多个主动区12。存储节点接触40S设置于半导体基底10上，各存储节点接触40S与多个主动区12中的至少一个接触，且各存储节点接触40S具有凹陷上表面40T。凹陷上表面40T的最高点P1与最低点P2之间在垂直于半导体基底10的垂直方向Z上具有第一距离D1，凹陷上表面40T的最高点P1与存储节点接触40S的底面40B于垂直方向Z上具有第二距离D2，且第一距离D1与第二距离D2的比值介于30％至70％之间。在半导体存储装置100的一剖视图(例如图7)中，存储节点接触40S的凹陷上表面40T为一U形表面，由此形状来增加存储节点接触40S与形成于存储节点接触40S上的其他导电结构之间的接触面积，但并不以此为限。在一些实施例中，存储节点接触40S的凹陷上表面40T于剖视图中也可包括其他适合的形状来达到增加接触面积的效果。此外，半导体存储装置100可还包括多个金属硅化物层50S以及多个位线结构20。金属硅化物层50S分别设置于各存储节点接触40S的凹陷上表面40T上，且由于金属硅化物层50S可共形地形成于对应的存储节点接触40S的凹陷上表面40T上，故于半导体存储装置100的剖视图中各金属硅化物层50S可为一U形金属硅化物层，但并不以此为限。位线结构20设置于半导体基底10上，各位线结构20与多个主动区12中的至少一个对应设置，且至少部分的存储节点接触40S设置于多个位线结构20之间。
综上所述，在本发明的半导体存储装置以及其制作方法中，可利用两层堆叠且被蚀刻速率不同的导电层来形成具有凹陷上表面的存储节点接触，由此增加存储节点接触与其他形成于存储节点接触上的导电结构之间的接触面积，进而可降低导电结构与存储节点接触之间的接触阻抗，并可因此改善半导体存储装置的电性操作状况。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (17)

1.一种半导体存储装置的制作方法，包括：
提供一半导体基底，其中该半导体基底包括多个主动区；以及
在该半导体基底上形成多个存储节点接触，其中各该存储节点接触与该多个主动区中的至少一个接触，各该存储节点接触具有一凹陷上表面，该凹陷上表面的最高点与最低点之间在一垂直于该半导体基底的垂直方向上具有一第一距离，该凹陷上表面的该最高点与该存储节点接触的一底面于该垂直方向上具有一第二距离，且该第一距离与该第二距离的比值介于30％至70％之间。
2.如权利要求1所述的半导体存储装置的制作方法，其中形成该多个存储节点接触的步骤包括：
在该半导体基底上形成多个凹槽，其中各该凹槽与该多个主动区中的一个对应且暴露出对应的该主动区；
在该半导体基底上形成一第一导电层，其中该第一导电层至少部分填入该多个凹槽中，且各该凹槽未被该第一导电层填满；
在该第一导电层上形成一第二导电层，其中该第二导电层至少部分填入该多个凹槽中；以及
对该第一导电层以及该第二导电层进行一回蚀刻制作工艺，用以于该多个凹槽中形成该多个存储节点接触，其中该回蚀刻制作工艺对该第二导电层的蚀刻速率大于对该第一导电层的蚀刻速率。
3.如权利要求2所述的半导体存储装置的制作方法，其中各该凹槽中的该第一导电层的表面具有一中央向下的凹陷，且至少部分的该第二导电层形成于该凹陷中。
4.如权利要求2所述的半导体存储装置的制作方法，其中该第一导电层的密度大于该第二导电层的密度。
5.如权利要求2所述的半导体存储装置的制作方法，其中该第一导电层的电阻率小于该第二导电层的电阻率。
6.如权利要求2所述的半导体存储装置的制作方法，其中该第一导电层的材料与该第二导电层的材料相同。
7.如权利要求6所述的半导体存储装置的制作方法，其中该第一导电层以一第一沉积制作工艺形成，该第二导电层以一第二沉积制作工艺形成，且该第一沉积制作工艺的沉积速率低于该第二沉积制作工艺的沉积速率。
8.如权利要求7所述的半导体存储装置的制作方法，其中该第一沉积制作工艺的成膜温度低于该第二沉积制作工艺的成膜温度。
9.如权利要求8所述的半导体存储装置的制作方法，其中该第二沉积制作工艺的该成膜温度介于摄氏500度至600度。
10.如权利要求2所述的半导体存储装置的制作方法，其中该第一导电层的材料与该第二导电层的材料包括硅。
11.如权利要求2所述的半导体存储装置的制作方法，还包括：
在该半导体基底上形成多个位线结构，其中各该位线结构与该多个主动区中的至少一个对应，且至少部分的该多个凹槽形成于该多个位线结构之间。
12.如权利要求1所述的半导体存储装置的制作方法，还包括：
在该多个存储节点接触上分别形成一金属硅化物层，其中各该金属硅化物层共形地形成于对应的该存储节点接触的该凹陷上表面上。
13.如权利要求12所述的半导体存储装置的制作方法，其中各该金属硅化物层于该半导体存储装置的一剖视图中为一U形金属硅化物层。
14.一种半导体存储装置，包括：
半导体基底，包括多个主动区；以及
多个存储节点接触，设置于该半导体基底上，其中各该存储节点接触与该多个主动区中的至少一个接触，各该存储节点接触具有一凹陷上表面，该凹陷上表面的最高点与最低点之间在一垂直于该半导体基底的垂直方向上具有一第一距离，该凹陷上表面的该最高点与该存储节点接触的一底面于该垂直方向上具有一第二距离，且该第一距离与该第二距离的比值介于30％至70％之间。
15.如权利要求14所述的半导体存储装置，其中该凹陷上表面于该半导体存储装置的一剖视图中为一U形表面。
16.如权利要求14所述的半导体存储装置，还包括多个金属硅化物层分别设置于各该存储节点接触的该凹陷上表面上，其中各该金属硅化物层于该半导体存储装置的一剖视图中为一U形金属硅化物层。
17.如权利要求14所述的半导体存储装置，还包括：
多个位线结构，设置于该半导体基底上，其中各该位线结构与该多个主动区中的至少一个对应设置，且至少部分的该多个存储节点接触设置于该多个位线结构之间。
CN201710061438.4A 2017-01-26 2017-01-26 半导体存储装置以及其制作方法 Pending CN108364911A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710061438.4A CN108364911A (zh) 2017-01-26 2017-01-26 半导体存储装置以及其制作方法
US15/877,356 US20180211961A1 (en) 2017-01-26 2018-01-22 Semiconductor memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710061438.4A CN108364911A (zh) 2017-01-26 2017-01-26 半导体存储装置以及其制作方法

Publications (1)

Publication Number Publication Date
CN108364911A true CN108364911A (zh) 2018-08-03

Family

ID=62906630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061438.4A Pending CN108364911A (zh) 2017-01-26 2017-01-26 半导体存储装置以及其制作方法

Country Status (2)

Country Link
US (1) US20180211961A1 (zh)
CN (1) CN108364911A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437070A (zh) * 2021-07-09 2021-09-24 福建省晋华集成电路有限公司 半导体装置及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920760B (zh) 2017-12-12 2021-01-12 联华电子股份有限公司 半导体装置的形成方法
KR20200140645A (ko) 2019-06-07 2020-12-16 삼성전자주식회사 반도체 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437070A (zh) * 2021-07-09 2021-09-24 福建省晋华集成电路有限公司 半导体装置及其形成方法
CN113437070B (zh) * 2021-07-09 2023-05-23 福建省晋华集成电路有限公司 半导体装置及其形成方法

Also Published As

Publication number Publication date
US20180211961A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
KR102596799B1 (ko) 3차원 메모리 장치 및 그 제조 방법
KR102650930B1 (ko) 3차원 메모리 디바이스 및 그 제조 방법
CN110114877A (zh) 三维存储器件及其制作方法
CN109216366A (zh) 三维半导体器件及其制造方法
CN110061000A (zh) 半导体存储装置以及其制作方法
CN106024798A (zh) 三维半导体存储器件及其制造方法
CN106058044A (zh) 高密度电阻性随机存取存储器（rram）
CN108735744A (zh) 半导体存储装置以及其制作方法
CN103903994A (zh) 包括气隙的半导体器件及其制造方法
CN102646640B (zh) 形成存储节点的方法及使用其形成电容器的方法
CN108364911A (zh) 半导体存储装置以及其制作方法
CN108389863A (zh) 半导体存储装置以及其制作方法
CN101465383A (zh) 肖特基二极管及制造方法、电阻转换存储器制造方法
CN209496851U (zh) 双面电容结构、dram存储器
US7838381B2 (en) Stud capacitor device and fabrication method
CN113380947A (zh) 一种半导体集成电路器件及其制造方法
CN108269804B (zh) 半导体存储装置的制作方法
US7074689B2 (en) Method for fabricating a trench capacitor having an insulation collar, which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell
KR102258104B1 (ko) 반도체 소자 및 이의 제조 방법
US20070039923A1 (en) Method for preventing charge-up in plasma process and semiconductor wafer manufactured using same
US20230200052A1 (en) Method of making of plurality of 3d vertical logic elements integrated with 3d memory
CN110391185A (zh) 制作半导体元件的方法
US20230225109A1 (en) 3d stacked dram with 3d vertical circuit design
US20220310447A1 (en) Semiconductor memory device and manufacturing method thereof
CN108735741A (zh) 存储器元件中的存储点接触结构与其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180803

WD01 Invention patent application deemed withdrawn after publication