CN104810474A - 非易失性存储器的电阻性元件与存储单元及其相关制作方法 - Google Patents

非易失性存储器的电阻性元件与存储单元及其相关制作方法 Download PDF

Info

Publication number
CN104810474A
CN104810474A CN201410090527.8A CN201410090527A CN104810474A CN 104810474 A CN104810474 A CN 104810474A CN 201410090527 A CN201410090527 A CN 201410090527A CN 104810474 A CN104810474 A CN 104810474A
Authority
CN
China
Prior art keywords
layer
covered
drain region
source
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410090527.8A
Other languages
English (en)
Inventor
林崇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN104810474A publication Critical patent/CN104810474A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失性存储器的电阻性元件的制造方法，包括下列步骤：(a)在一导电区域的一表面上形成一电性绝缘层；(b)蚀刻该电性绝缘层并形成一穿透洞，且该穿透洞被蚀刻至该导电区域的该表面；(c)形成一介电层覆盖于该穿透洞的内壁与底部；(d)形成一障壁层覆盖于该介电层；(e)形成一金属层填满于该穿透洞；以及(g)反应该介电层与该障壁层而形成一过渡层。

Description

非易失性存储器的电阻性元件与存储单元及其相关制作方法
技术领域
本发明是有关于一种存储器的存储单元与制作方法，且特别是有关于一种非易失性存储器的电阻性元件与存储单元及其相关制作方法。
背景技术
众所周知，非易失性存储器(non-volatile memory)能够在电源关闭时持续保存其内部的储存数据。而现今使用最普遍的非易失性存储器即为快闪存储器(flash memory)。快闪存储器用浮动栅晶体管(floating gate transistor)作为储存单元。而根据储存于浮动栅极上的电荷量即可决定其储存状态。
最近，一种全新架构的非易失性存储器已经被提出。该非易失性存储器称为电阻性随机存取存储器(Resistive Random Access Memory，RRAM)，且其存储单元中包括一电阻性元件(resistive element)。
请参照图1，其所绘示为现有非易失性存储器示意图，其揭示于美国专利号US8,107,274。该非易失性存储器300具有(1T+1R)的存储单元，1T代表一个晶体管(transistor)，1R代表一个电阻(resistor)。亦即，该非易失性存储器300的存储单元中包括一晶体管310与一电阻性元件320，且电阻性元件320连接至晶体管310。其中，电阻性元件320为可变的以及可回复的电阻性元件(variable and reversible resistive element)；晶体管310为一开关晶体管(switchtransistor)。当晶体管310被开启(turn on)时，可以对编程(program)电阻性元件320或者读取(read)电阻性元件320的储存状态。
晶体管310包括：基板318、栅介电层(gate dielectric layer)313、一栅极312、第一源/漏极区域314、第二源/漏极区域316、间隙壁(spacer)319。其中，该基板318以可以是一个井区(well region)。
电阻性元件320包括：过渡金属氧化层(transition metal oxide layer)110、介电层150、一导电的插塞模块(conductive plug module)130。其中，介电层150形成于第一源/漏极区域314上，且导电的插塞模块130位于过渡金属氧化层110上。
再者，导电的插塞模块130包括一金属插塞132与一障壁层(barrierlayer)134。金属插塞132垂直地配置于过渡金属氧化层110上且可以导电至过渡金属氧化层110，并且障壁层134包覆着金属插塞132。其中，过渡金属氧化层110由介电层150与障壁层134反应后所形成。再者，过渡金属氧化层110可以经由设定(set)与重置(reset)而呈现不同的电阻值，而每一电阻值皆可对应至一个储存状态，因此可以用来作为存储器的用途。
请参照图2A～2D2A～2D，其所绘示为非易失性存储器的制作方法。在图2A中，一个晶体管已经形成。此晶体管包括一栅极312、第一源/漏极区域314与第二源/漏极区域316。再者，栅介电层313形成于基板318(或者井区)上，栅极312再形成于栅介电层313上。另外，在基板318(或者井区)中栅极312的相对二侧形成第一源/漏极区域314与第二源/漏极区域316；并且，间隙壁319形成于栅极312的两侧。除此之外，介电层150形成于第一源/漏极区域314上。再者，层间绝缘层(interlayer insulating layer)160覆盖于介电层150以及晶体管上。
如图2B所示，利用蚀刻步骤于层间绝缘层160形成开口162穿透至介电层150。而开口162的底部152与第一源/漏极区域314之间尚有一部分的介电层150残留。
如图2C所示，在开口162的内壁以及底部152形成障壁层134。
如图2D所示，开口162底部的障壁层134与介电层150相互接触，并可以反应成过渡金属氧化层110。而当过渡金属氧化层110形成后，过渡金属氧化层110与第一源/漏极区域314之间仍有介电层150残留。再者，金属插塞132填满开口162，且可以导电至过渡金属氧化层110
然而，由于开口162的蚀刻步骤不易控制，使得开口162底部的介电层150的残留厚度无法精确地掌握。如此，反应后形成的过渡金属氧化层110的电阻值将会有很大的变异，造成工艺不稳定。换句话说，现有非易失性存储器的(1T+1R)存储单元无法运用于大量生产。
发明内容
本发明为一种非易失性存储器的电阻性元件的制造方法，包括下列步骤：(a)在一导电区域的一表面上形成一电性绝缘层；(b)蚀刻该电性绝缘层并形成一穿透洞，且该穿透洞被蚀刻至该导电区域的该表面；(c)形成一介电层覆盖于该穿透洞的内壁与底部；(d)形成一障壁层覆盖于该介电层；(e)形成一金属层填满于该穿透洞；以及(g)反应该介电层与该障壁层而形成一过渡层。
本发明为一种非挥性存储器的电阻性元件，包括：一导电区域，具有一表面；一电性绝缘层，覆盖于该导电区域的该表面；一穿透洞形成于该电性绝缘层内，且该穿透洞的底部暴露出该导电区域；一介电层覆盖于该穿透洞的内壁与底部；一障壁层覆盖于该介电层；以及一金属层填满于该穿透洞；其中，该介电层与该障壁层经由一反应而形成一过渡层。
本发明为一种非挥性存储器的存储单元制造方法，包括下列步骤：(a)提供一晶体管，包括一第一源/漏极区域、一第二源/漏极区域、一栅极结构，其中该第一源/漏极区域与该第二源/漏极区域位于一基板的一表面下方，且该栅极结构位于该第一源/漏极区域与该第二源/漏极区域之间的该表面上方；(b)形成一电性绝缘层，覆盖于该一第一源/漏极区域；(c)蚀刻该电性绝缘层并形成一第一穿透洞，且该第一穿透洞被蚀刻至该第一源/漏极区域；(d)形成一介电层覆盖于该第一穿透洞的内壁与底部；(e)形成一障壁层覆盖于该介电层；(f)形成一第一金属层填满于该第一穿透洞；以及(g)反应该介电层与该障壁层而形成一过渡层。
本发明为一种非挥性存储器的存储单元，包括：一基板，其中该基板中的一表面下方有一第一源/漏极区域与一第二源/漏极区域；一栅极结构，位于该第一源/漏极区域与该第二源/漏极区域之间的该表面上方；一电性绝缘层，覆盖于该一第一源/漏极区域；一第一穿透洞形成于该电性绝缘层内，且该第一穿透洞的底部暴露出该第一源/漏极区域；一介电层覆盖于该第一穿透洞的内壁与底部；一障壁层覆盖于该介电层；以及一第一金属层填满于该第一穿透洞；其中，该介电层与该障壁层经由一反应而形成一过渡层。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明。
附图说明
图1所绘示为现有非易失性存储器。
图2A～2D所绘示为现有非易失性存储器的制作方法。
图3A～3F所绘示为本发明电阻性元件的制作方法。
图4A～4G所绘示为本发明非易失性存储器的存储单元的制作方法。
图4H所绘示为本发明非易失性存储器的存储单元的等效电路。
图5A～5B所绘示为本发明非易失性存储器的存储单元的其他实施例。
其中，附图标记说明如下：
110：过渡金属氧化层
130：导电的插塞模块
132：金属插塞
134、366、454：障壁层
150、364、453：介电层
152：底部
160、426：层间绝缘层
162：开口
300：非易失性存储器
310：晶体管
312、412、565：栅极
313、413：栅介电层
314、316、414、416：源/漏极区域
318、418：基板
319、419、519、569：间隙壁
320：电阻性元件
350：导电区域
360：电性绝缘层
362、451、452：穿透洞
368、456、458：金属层370、410：过渡层
420：阻挡保护层
421、422：金属硅化物层
512：控制栅极
512：浮动栅极
562、564：氧化物层
563：氮化物层
具体实施方式
本发明为一种非易失性存储器的电阻性元件与存储单元及其相关制作方法。本发明可以准确地控制介电层以及障壁层的厚度，使得非易失性存储器的工艺稳定。再者。由于反应后所形成的过渡层(transition layer)的电阻值变异性不大，因此非常适合于大量生产。以下详细介绍本发明：
请参照图3A～3F所绘示为本发明电阻性元件的制作方法。如图3A所示，在导电区域350上形成一电性绝缘层360。其中，导电区域350可为N型基板、P型基板、N型井区、P型井区。
如图3B所示，利用蚀刻工艺于电性绝缘层360中形成一穿透洞(via)362。其中，穿透洞362被蚀刻至导电区域350的表面。
如图3C所示，在穿透洞362的内壁以及底部形成介电层364。
如图3D所示，于穿透洞362内壁形以及底部形成障壁层366。因此，穿透洞362中的障壁层366覆盖于介电层364。
如图3E所示，以金属层368填满穿透洞362。
如图3F所示，在高温环境下，障壁层366与介电层364会反应生成一过渡层370。因此，形成本发明电阻性元件。基本上，过渡层370的电阻值可经由设定(set)以及重置(reset)来改变其电阻值。
根据本发明的实施例，介电层364以及障壁层366直接形成于穿透洞362上不须经过蚀刻步骤，因此其厚度可以精确的控制，使得反应后所形成的过渡层370之电阻值变异不大。所以将使得非易失性存储器的工艺稳定，并且适合于大量生产。
请参照图4A～4G，其所绘示为本发明非易失性存储器的存储单元制作方法。基本上，用晶体管搭配上述电阻性元件工艺来完成。在图4A中，一个晶体管已经形成。此晶体管包括一栅极结构417、第一源/漏极区域414与第二源/漏极区域416。其中，第一源/漏极区域414与第二源/漏极区域为导电区域。
再者，栅极结构417包括：栅介电层413形成于基板418(或者井区)表面上；栅极412形成于栅介电层413上；并且，间隙壁419形成于栅极412与栅介电层413的侧部。其中，栅介电层413所覆盖的基板418(或者井区)表面为晶体管的通道(channel)区域，而第一源/漏极区域414与第二源/漏极区域416位于通道的二侧。
如图4B所示，一阻挡保护层(resist protect oxide，简称RPO层)420形成于第一源/漏极区域414上并且覆盖于部分的间隙壁419以及栅极412。
再者，如图4C所示，在阻挡保护层420以及间隙壁419覆盖的区域之外形成金属硅化物层(Salicide)421、422。因此，第一金属硅化物层421接触于部分的栅极412表面上，以及第二金属硅化物层422接触于第二源/漏极区域416上。当然，本发明也可以将阻挡保护层420仅覆盖于第一源/漏极区域414。之后，所形成的第一金属硅化物层421可接触于全部的栅极412表面上。
如图4D所示，形成一层间绝缘层(interlayer insulating layer)426覆盖于金属硅化物层421、422、间隙壁419以及阻挡保护层420上。基本上，阻挡保护层420以及层间绝缘层426可视为一电性绝缘层。
如图4E所示，利用蚀刻工艺于电性绝缘层形成第一穿透洞(via)451与第二穿透洞开口452。其中，蚀刻层间绝缘层426与阻挡保护层420至基板418(或者井区)的表面形成第一穿透洞451，并暴露出第一源/漏极区域414；蚀刻层间绝缘层426至第二源/漏极区域416上方之第二金属硅化物层422形成第二穿透洞452。接着，在第一穿透洞451的内壁以及底部形成介电层453。
于上述形成介电层453的步骤中，可以同时在第一穿透洞451与第二穿透洞452的内壁形以及底部形成介电层453。之后，利用光阻覆盖并仅曝露第二穿透洞452，并再次进行蚀刻步骤将第二穿透洞452的内壁形以及底部形成介电层完全移除。或者，直接利用光阻覆盖并仅曝露第一穿透洞451，并于第一穿透洞451的内壁形以及底部形成介电层453。
如图4F所示，于第一穿透洞451与第二穿透洞452的内壁形以及底部形成障壁层454。因此，第一穿透洞451中的障壁层454覆盖于介电层453上，第二穿透洞452中的障壁层454覆盖于层间绝缘层426上。
如图4G所示，以第一金属层456与第二金属层458填满第一穿透洞451与第二穿透洞452。即形成本发明非易失性存储器的存储单元。
根据本发明的实施例，第一穿透洞451底部依序堆迭介电层453、障壁层454、与金属层456。并且，将介电层453与障壁层454进行反应后可形成过渡层410。因此，第一源/漏极区域414即连接至一电阻性元件。
根据本发明的实施例，介电层453以及障壁层454直接形成于第一穿透洞451上不须经过蚀刻步骤，因此其厚度可以精确的控制，使得反应后所形成的过渡层410的电阻值变异不大。所以将使得非易失性存储器的工艺稳定，并且适合于大量生产。
再者，根据本发明的实施例，介电层364、453的材质可为二氧化硅(SiO2)；障壁层366、454的材料可为Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx、TiNx；且过渡层370、410之材料可为HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、TiNx。其中，HfOx、MgOx、NiOx、TaOx、TiOx属于过渡金属氧化物层(transition metal oxide layer)；TaNx、TiNx属于过渡金属氮化物层(transition metal nitride layer)；HfOxNy、MgOxNy、NiOxNy、TaOxNy、TiOxNy属于过渡金属氮氧化物介电层(transition metal nitrogen oxide dielectriclayer)。再者，金属层368、456、458的材料为铜、铝、或者钨。
请参照图4H，其所绘示为本发明具电阻性元件的非易失性存储器的存储单元的等效电路。过渡层410的一端连接至第一金属层456，另一端连接至晶体管M的第一源/漏极区域414。再者，晶体管M的第二源/漏极区域456经由第二金属硅化物层422连接至第二金属层458，晶体管M的栅极412连接至第一金属硅化物层421。
由以上的说明可知，本发明最主要的优点在于精确的控制第一源/漏极区域414上方介电层453以及障壁层454的厚度，用以控制过渡层410的电阻值。
再者，除了一般的开关晶体管之外，本发明实施例的晶体管还包括浮动栅晶体管(floating gate transistor)或者半氧氮氧半晶体管(简称，SONOS晶体管)。
如图5A所示，其所绘示为本发明非易失性存储器之存储单元的另一实施例。相较于第一实施例，其晶体管为浮动栅晶体管，其差异在于栅极结构。而存储单元的工艺，于提供浮动栅晶体管后，即可利用上述的方式制作过渡层410以及第一金属层456连接于浮动栅晶体管，其制作方式与第一实施例相同，不再赘述。
在图5A中，浮动栅晶体管的栅极结构包括：堆迭且不相接触的二个栅极，上方为控制栅极512连接至金属硅化物层421，下方为浮动栅极513，并且间隙壁519位于控制栅极512与浮动栅极513的周围。
如图5B所示，其所绘示为本发明非易失性存储器之存储单元的再一实施例。相较于第一实施例，其晶体管为SONOS晶体管，其差异在于栅极结构。而存储单元的工艺，于提供SONOS晶体管后，即可利用上述的方式制作过渡层410以及第一金属层456连接于SONOS晶体管，其制作方式与第一实施例相同，不再赘述。
在图5B中，SONOS晶体管的栅极结构包括包括：一第一氧化物层562、一氮化物层563、一第二氧化物层564与一栅极565。基本上，第一氧化物层562与第二氧化物层564的材料为SiO2；氮化物层563的材料为Si3N4；栅极的材料为多晶硅。换句话说，由栅极565开始到基板418之间的材料依序为半导体、氧化物、氮化物、氧化物、半导体，因此称为半氧氮氧半晶体管。
由以上的说明可知，运用本发明的方法，可同时形成第二金属层458以及第一金属硅化物层421并连接于第二源/漏极区域416以及栅极412。然而，本发明并不限定于第二源/漏极区域416以及栅极412的金属连接工艺。换句话说，在此领域的技术人员也可以利用其他的工艺来形成金属层并且各别电连接至第二源/漏极区域416与栅极412。
综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。

Claims (32)

1.一种非易失性存储器的电阻性元件的制造方法，包括下列步骤：
(a)在一导电区域的一表面上形成一电性绝缘层；
(b)蚀刻该电性绝缘层并形成一穿透洞，且该穿透洞被蚀刻至该导电区域的该表面；
(c)形成一介电层覆盖于该穿透洞的内壁与底部；
(d)形成一障壁层覆盖于该介电层；
(e)形成一金属层填满于该穿透洞；以及
(g)反应该介电层与该障壁层而形成一过渡层。
2.如权利要求1的电阻性元件的制造方法，其中，该介电层的材料为SiO2。
3.如权利要求2的电阻性元件的制造方法，其中该障壁层的材料为Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx或者TiNx。
4.如权利要求3的电阻性元件的制造方法，其中，该过渡层的材料为HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx或者TiNx。
5.如权利要求1的电阻性元件的制造方法，其中，该第一金属层的材料为铜、铝或者钨。
6.一种非易失性存储器的电阻性元件，包括：
一导电区域，具有一表面；
一电性绝缘层，覆盖于该导电区域的该表面；
一穿透洞形成于该电性绝缘层内，且该穿透洞的底部暴露出该导电区域；
一介电层覆盖于该穿透洞的内壁与底部；
一障壁层覆盖于该介电层；以及
一金属层填满于该穿透洞；
其中，该介电层与该障壁层经由一反应而形成一过渡层。
7.如权利要求6的电阻性元件，其中，该介电层的材料为SiO2。
8.如权利要求7的电阻性元件，其中该障壁层的材料为Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx或者TiNx。
9.如权利要求8的电阻性元件，其中，该过渡层的材料为HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx或者TiNx。
10.如权利要求6的电阻性元件，其中，该第一金属层的材料为铜、铝、或者钨。
11.一种非易失性存储器的存储单元制造方法，包括下列步骤：
(a)提供一晶体管，包括一第一源/漏极区域、一第二源/漏极区域、一栅极结构，其中该第一源/漏极区域与该第二源/漏极区域位于一基板的一表面下方，且该栅极结构位于该第一源/漏极区域与该第二源/漏极区域之间的该表面上方；
(b)形成一电性绝缘层，覆盖于该一第一源/漏极区域；
(c)蚀刻该电性绝缘层并形成一第一穿透洞，且该第一穿透洞被蚀刻至该第一源/漏极区域；
(d)形成一介电层覆盖于该第一穿透洞的内壁与底部；
(e)形成一障壁层覆盖于该介电层；
(f)形成一第一金属层填满于该第一穿透洞；以及
(g)反应该介电层与该障壁层而形成一过渡层。
12.如权利要求11的存储单元制造方法，其中，该栅极结构包括：
一栅介电层形成于该基板的该表面上；
一栅极形成于该栅介电层上；以及
一间隙壁形成于该栅极与该栅介电层的侧部。
13.如权利要求12的存储单元制造方法，其中步骤(b)还包括：
(b1)形成一阻档保护层，覆盖于该第一源/漏极区域、部分的该间隙壁与部分的该栅极；
(b2)形成一第一金属硅化物层覆盖于未被该阻档保护层所覆盖的该栅极，且形成一第二金属硅化物层覆盖于该第二源/漏极区域；以及
(b3)形成一层间绝缘层覆盖于该阻挡保护层、该间隙壁、该第一金属硅化物层与该第二金属硅化物层；
其中，该阻档保护层与该层间绝缘层组合成为该电性绝缘层。
14.如权利要求13的存储单元制造方法，还包括：
(c1)蚀刻该层间绝缘层并形成一第二穿透洞，且该第二穿透洞被蚀刻至该第二金属硅化物层；
(d1)形成该障壁层覆盖于该第二穿透洞的内壁与底部；以及
(e1)一第二金属层填满于该第二穿透洞。
15.如权利要求12的存储单元制造方法，其中步骤(b)还包括：
(b1)形成一阻档保护层，覆盖于该第一源/漏极区域；
(b2)形成一第一金属硅化物层，覆盖于该第二源/漏极区域以及形成一第二金属硅化物层覆盖于该栅极；以及
(b3)形成一层间绝缘层覆盖于该阻挡保护层、该间隙壁、该第一金属硅化物层与该第二金属硅化物层；
其中，该阻档保护层与该层间绝缘层组合成为该电性绝缘层。
16.如权利要求15的存储单元制造方法，还包括：
(c1)蚀刻该层间绝缘层并形成一第二穿透洞，且该第二穿透洞被蚀刻至该第二金属硅化物层；
(d1)形成该障壁层覆盖于该第二穿透洞的内壁与底部；以及
(e1)一第二金属层填满于该第二穿透洞。
17.如权利要求11的存储单元制造方法，其中，该栅极结构包括：
一浮动栅极形成该基板的该表面上方；
一控制栅极形成于该浮动栅极上方，且该浮动栅极与该控制栅极不相接触；以及
一间隙壁形成于该控制栅极与该浮动栅极的侧部。
18.如权利要求11的存储单元制造方法，其中，该栅极结构包括：
一第一氧化物层形成该基板的该表面上；
一氮化物层形成于该于该第一氧化物层上；
一第二氧化物层形成于该于该氮化物层上；
一栅极形成于该第二氧化物层上；以及
一间隙壁形成于该栅极、该第二氧化化物层、该氮化物层、与该第二氧化化物层的侧部。
19.如权利要求11的存储单元制造方法，其中，该介电层的材料为SiO2。
20.如权利要求19的存储单元制造方法，其中该障壁层的材料为Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx或者TiNx。
21.如权利要求20的存储单元制造方法，其中，该过渡层的材料为HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx或者TiNx。
22.如权利要求11的存储单元制造方法，其中，该第一金属层的材料为铜、铝、或者钨。
23.一种非易失性存储器的存储单元，包括：
一基板，其中该基板中的一表面下方有一第一源/漏极区域与一第二源/漏极区域；
一栅极结构，位于该第一源/漏极区域与该第二源/漏极区域之间的该表面上方；
一电性绝缘层，覆盖于该一第一源/漏极区域；
一第一穿透洞形成于该电性绝缘层内，且该第一穿透洞的底部暴露出该第一源/漏极区域；
一介电层覆盖于该第一穿透洞的内壁与底部；
一障壁层覆盖于该介电层；以及
一第一金属层填满于该第一穿透洞；
其中，该介电层与该障壁层经由一反应而形成一过渡层。
24.如权利要求23的存储单元，其中，该栅极结构包括：
一栅介电层形成于该基板的该表面上；
一栅极形成于该栅介电层上；以及
一间隙壁形成于该栅极与该栅介电层的侧部。
25.如权利要求24的存储单元，还包括：
一阻档保护层，覆盖于该第一源/漏极区域、部分的该间隙壁与部分的该栅极；
一第一金属硅化物层覆盖于未被该阻档保护层所覆盖的该栅极；
一第二金属硅化物层覆盖于该第二源/漏极区域；
一层间绝缘层覆盖于该阻挡保护层、该间隙壁、该第一金属硅化物层与该第二金属硅化物层；
一第二穿透洞形成于该层间绝缘层内，且该第二穿透洞的底部暴露出该第二金属硅化物层；
该障壁层覆盖于该第二穿透洞的内壁与底部；以及
一第二金属层填满于该第二穿透洞；
其中，该阻档保护层与该层间绝缘层组合成为该电性绝缘层。
26.如权利要求24的存储单元，还包括：
一阻档保护层，覆盖于该第一源/漏极区域；
一第一金属硅化物层覆盖于该栅极；
一第二金属硅化物层覆盖于该第二源/漏极区域；
一层间绝缘层覆盖于该阻挡保护层、该间隙壁、该第一金属硅化物层与该第二金属硅化物层；
一第二穿透洞形成于该层间绝缘层内，且该第二穿透洞的底部暴露出该第二金属硅化物层；
该障壁层覆盖于该第二穿透洞的内壁与底部；以及
一第二金属层填满于该第二穿透洞；
其中，该阻档保护层与该层间绝缘层组合成为该电性绝缘层。
27.如权利要求23的存储单元，其中，该介电层的材料为SiO2。
28.如权利要求27的存储单元，其中该障壁层的材料为Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx或者TiNx。
29.如权利要求28的存储单元，其中，该过渡层的材料为HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx或者TiNx。
30.如权利要求23的存储单元，其中，该第一金属层的材料为铜、铝、或者钨。
31.如权利要求23的存储单元，其中，该栅极结构包括：
一浮动栅极形成该基板的该表面上方；
一控制栅极形成于该浮动栅极上方，且该浮动栅极与该控制栅极不相接触；以及
一间隙壁形成于该控制栅极与该浮动栅极的侧部。
32.如权利要求23的存储单元，其中，该栅极结构包括：
一第一氧化物层形成该基板的该表面上；
一氮化物层形成于该于该第一氧化物层上；
一第二氧化物层形成于该于该氮化物层上；
一栅极形成于该第二氧化物层上；以及
一间隙壁形成于该栅极、该第二氧化化物层、该氮化物层、与该第二氧化化物层的侧部。
CN201410090527.8A 2014-01-23 2014-03-12 非易失性存储器的电阻性元件与存储单元及其相关制作方法 Pending CN104810474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103102451A TWI518957B (zh) 2014-01-23 2014-01-23 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法
TW103102451 2014-01-23

Publications (1)

Publication Number Publication Date
CN104810474A true CN104810474A (zh) 2015-07-29

Family

ID=53545524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410090527.8A Pending CN104810474A (zh) 2014-01-23 2014-03-12 非易失性存储器的电阻性元件与存储单元及其相关制作方法

Country Status (3)

Country Link
US (1) US9117750B2 (zh)
CN (1) CN104810474A (zh)
TW (1) TWI518957B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452875A (zh) * 2016-05-30 2017-12-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法与应用
CN108878643A (zh) * 2017-05-10 2018-11-23 旺宏电子股份有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323387A1 (en) * 2008-06-26 2009-12-31 Art Talent Industrial Limited One-Time Programmable Memory and Operating Method Thereof
CN102543734A (zh) * 2010-12-08 2012-07-04 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107274B2 (en) * 2009-07-30 2012-01-31 Chrong-Jung Lin Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device
US9023699B2 (en) * 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090323387A1 (en) * 2008-06-26 2009-12-31 Art Talent Industrial Limited One-Time Programmable Memory and Operating Method Thereof
CN102543734A (zh) * 2010-12-08 2012-07-04 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452875A (zh) * 2016-05-30 2017-12-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法与应用
US10763306B2 (en) 2016-05-30 2020-09-01 Macronix International Co., Ltd. Resistive memory and method for fabricating the same and applications thereof
CN108878643A (zh) * 2017-05-10 2018-11-23 旺宏电子股份有限公司 半导体结构及其形成方法
CN108878643B (zh) * 2017-05-10 2021-09-03 旺宏电子股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
TW201530840A (zh) 2015-08-01
US20150206924A1 (en) 2015-07-23
TWI518957B (zh) 2016-01-21
US9117750B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US20200357820A1 (en) Non-volatile memory device and method of manufacturing same
KR102059863B1 (ko) 반도체 소자 및 그 제조 방법
CN108807410B (zh) 3d存储器件及其制造方法
CN205542903U (zh) 非易失性集成电路存储器单元和电阻性随机存取存储结构
CN103903994B (zh) 包括气隙的半导体器件及其制造方法
US7675125B2 (en) NAND-type nonvolatile memory device and related method of manufacture
KR101162760B1 (ko) 상변화 메모리 소자 및 그의 제조방법
CN109786390A (zh) 三维储存元件及其制造方法
CN103681680A (zh) 半导体器件及其制造方法
CN102544016A (zh) 非易失性存储器件及其制造方法
CN109390349A (zh) 3d存储器件及其制造方法
CN109003983A (zh) 3d存储器件及其制造方法
CN105097864B (zh) 具电阻性元件的非易失性存储器与其制作方法
CN109935596A (zh) 3d存储器件及其制造方法
CN203760476U (zh) 半导体器件
KR20140077501A (ko) 저항변화 메모리 소자 및 그 제조 방법
CN102290528A (zh) 存储装置及其制造方法
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
CN104952876A (zh) 具电阻性元件的非易失性存储器与存储单元结构及其制法
CN104810474A (zh) 非易失性存储器的电阻性元件与存储单元及其相关制作方法
CN109935552A (zh) 3d存储器件及其制造方法
KR20080002490A (ko) 상변환 기억 소자 및 그의 제조방법
TWI497650B (zh) 記憶體及其製造方法
KR100743654B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20140078297A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150729