TW201530840A - 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法 - Google Patents

非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法 Download PDF

Info

Publication number
TW201530840A
TW201530840A TW103102451A TW103102451A TW201530840A TW 201530840 A TW201530840 A TW 201530840A TW 103102451 A TW103102451 A TW 103102451A TW 103102451 A TW103102451 A TW 103102451A TW 201530840 A TW201530840 A TW 201530840A
Authority
TW
Taiwan
Prior art keywords
layer
gate
penetration hole
metal
forming
Prior art date
Application number
TW103102451A
Other languages
English (en)
Other versions
TWI518957B (zh
Inventor
Chrong-Jung Lin
Original Assignee
Chrong-Jung Lin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chrong-Jung Lin filed Critical Chrong-Jung Lin
Priority to TW103102451A priority Critical patent/TWI518957B/zh
Priority to CN201410090527.8A priority patent/CN104810474A/zh
Priority to US14/325,836 priority patent/US9117750B2/en
Publication of TW201530840A publication Critical patent/TW201530840A/zh
Application granted granted Critical
Publication of TWI518957B publication Critical patent/TWI518957B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種非揮發性記憶體之電阻性元件的製造方法，包括下列步驟：(a)在一導電區域的一表面上形成一電性絕緣層；(b)蝕刻該電性絕緣層並形成一穿透洞，且該穿透洞係被蝕刻至該導電區域的該表面；(c)形成一介電層覆蓋於該穿透洞的內壁與底部；(d)形成一障壁層覆蓋於該介電層；(e)形成一金屬層填滿於該穿透洞；以及(g)反應該介電層與該障壁層而形成一過渡層

Description

非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法
本發明是有關於一種記憶體之記憶胞與製作方法，且特別是有關於一種非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法。
眾所周知，非揮發性記憶體(non-volatile memory)能夠在電源關閉時持續保存其內部的儲存資料。而現今使用最普遍的非揮發性記憶體即為快閃記憶體(flash memory)。快閃記憶體係利用浮動閘電晶體(floating gate transistor)作為儲存單元。而根據儲存於浮動閘極上的電荷量即可決定其儲存狀態。
最近，一種全新架構的非揮發性記憶體已經被提出。該非揮發性記憶體稱為電阻性隨機存取記憶體(Resistive Random Access Memory，RRAM)，且其記憶胞中包括一電阻性元件(resistive element)。
請參照第1圖，其所繪示為習知非揮發性記憶體示意圖，其揭露於美國專利號US8,107,274。該非揮發性記憶體300具有(1T+1R)的記憶胞，1T代表一個電晶體(transistor)，1R代表一個電阻(resistor)。亦即，該非揮發性記憶體300的記憶胞中包括一電晶體310與一電阻性元件320，且電阻性元件320連接至電晶體310。其中，電阻性元件320為可變的以及可回復的電阻 性元件(variable and reversible resistive element)；電晶體310為一開關電晶體(switch transistor)。當電晶體310被開啟(turn on)時，可以對編程(program)電阻性元件320或者讀取(read)電阻性元件320的儲存狀態。
電晶體310包括：基板318、閘介電層(gate dielectric layer)313、一閘極312、第一源/汲極區域314、第二源/汲極區域316、間隙壁(spacer)319。其中，該基板318以可以是一個井區(well region)。
電阻性元件320包括：過渡金屬氧化層(transition metal oxide layer)110、介電層150、一導電的插塞模組(conductive plug module)130。其中，介電層150形成於第一源/汲極區域314上，且導電的插塞模組130位於過渡金屬氧化層110上。
再者，導電的插塞模組130包括一金屬插塞132與一障壁層(barrier layer)134。金屬插塞132垂直地配置於過渡金屬氧化層110上且可以導電至過渡金屬氧化層110，並且障壁層134包覆著金屬插塞132。其中，過渡金屬氧化層110係由介電層150與障壁層134反應後所形成。再者，過渡金屬氧化層110可以經由設定(set)與重置(reset)而呈現不同的電阻值，而每一電阻值皆可對應至一個儲存狀態，因此可以用來作為記憶體之用途。
請參照第2A~2D圖，其所繪示為非揮發性記憶體的製作方法。在第2A圖中，一個電晶體已經形成。此電晶體包括一閘極312、第一源/汲極區域314與第二源/汲極區域316。再者，閘介電層313形成於基板318(或者井區)上，閘極312再形成於閘介電層313上。另外，在基板318(或者井區)中閘極312的相對二側形成第一源/汲極區域314與第二源/汲極區域316；並且，間隙壁319形成於閘極312的兩側。除此之外，介電層150形成於第一源/汲極區域314上。再者，層間絕緣層(interlayer insulating layer)160覆蓋於介電層150以及電晶體上。
如第2B圖所示，利用蝕刻步驟於層間絕緣層160 形成開口162穿透至介電層150。而開口162的底部152與第一源/汲極區域314之間尚有一部分的介電層150殘留。
如第2C圖所示，在開口162的內壁以及底部152形成障壁層134。
如第2D圖所示，開口162底部的障壁層134與介電層150相互接觸，並可以反應成過渡金屬氧化層110。而當過渡金屬氧化層110形成後，過渡金屬氧化層110與第一源/汲極區域314之間仍有介電層150殘留。再者，金屬插塞132填滿開口162，且可以導電至過渡金屬氧化層110
然而，由於開口162的蝕刻步驟不易控制，使得開口162底部的介電層150之殘留厚度無法精確地掌握。如此，反應後形成的過渡金屬氧化層110之電阻值將會有很大的變異，造成製程不穩定。換句話說，習知非揮發性記憶體的(1T+1R)記憶胞無法運用於大量生產。
本發明係為一種非揮發性記憶體之電阻性元件的製造方法，包括下列步驟：(a)在一導電區域的一表面上形成一電性絕緣層；(b)蝕刻該電性絕緣層並形成一穿透洞，且該穿透洞係被蝕刻至該導電區域的該表面；(c)形成一介電層覆蓋於該穿透洞的內壁與底部；(d)形成一障壁層覆蓋於該介電層；(e)形成一金屬層填滿於該穿透洞；以及(g)反應該介電層與該障壁層而形成一過渡層。
本發明係為一種非揮性記憶體之電阻性元件，包括：一導電區域，具有一表面；一電性絕緣層，覆蓋於該導電區域的該表面；一穿透洞形成於該電性絕緣層內，且該穿透洞的底部暴露出該導電區域；一介電層覆蓋於該穿透洞的內壁與底部；一障壁層覆蓋於該介電層；以及一金屬層填滿於該穿透洞；其中，該介電層與該障壁層係經由一反應而形成一過渡層。
本發明係為一種非揮性記憶體之記憶胞製造方法，包括下列步驟：(a)提供一電晶體，包括一第一源/汲極區域、一第二源/汲極區域、一閘極結構，其中該第一源/汲極區域與該第二源/汲極區域位於一基板的一表面下方，且該閘極結構位於該第一源/汲極區域與該第二源/汲極區域之間的該表面上方；(b)形成一電性絕緣層，覆蓋於該一第一源/汲極區域；(c)蝕刻該電性絕緣層並形成一第一穿透洞，且該第一穿透洞係被蝕刻至該第一源/汲極區域；(d)形成一介電層覆蓋於該第一穿透洞的內壁與底部；(e)形成一障壁層覆蓋於該介電層；(f)形成一第一金屬層填滿於該第一穿透洞；以及(g)反應該介電層與該障壁層而形成一過渡層。
本發明係為一種非揮性記憶體之記憶胞，包括：一基板，其中該基板中的一表面下方有一第一源/汲極區域與一第二源/汲極區域；一閘極結構，位於該第一源/汲極區域與該第二源/汲極區域之間的該表面上方；一電性絕緣層，覆蓋於該一第一源/汲極區域；一第一穿透洞形成於該電性絕緣層內，且該第一穿透洞的底部暴露出該第一源/汲極區域；一介電層覆蓋於該第一穿透洞的內壁與底部；一障壁層覆蓋於該介電層；以及一第一金屬層填滿於該第一穿透洞；其中，該介電層與該障壁層係經由一反應而形成一過渡層。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
110‧‧‧過渡金屬氧化層
130‧‧‧導電的插塞模組
132‧‧‧金屬插塞
134、366、454‧‧‧障壁層
150、364、453‧‧‧介電層
152‧‧‧底部
160、426‧‧‧層間絕緣層
162‧‧‧開口
300‧‧‧非揮發性記憶體
310‧‧‧電晶體
312、412、565‧‧‧閘極
313、413‧‧‧閘介電層
314、316、414、416‧‧‧源/汲極區域
318、418‧‧‧基板
319、419、519、569‧‧‧間隙壁
320‧‧‧電阻性元件
350‧‧‧導電區域
360‧‧‧電性絕緣層
362、451、452‧‧‧穿透洞
368、456、458‧‧‧金屬層
370、410‧‧‧過渡層
420‧‧‧阻擋保護層
421、422‧‧‧金屬矽化物層
512‧‧‧控制閘極
512‧‧‧浮動閘極
562、564‧‧‧氧化物層
563‧‧‧氮化物層
第1圖所繪示為習知非揮發性記憶體。
第2A~2D圖所繪示為習知非揮發性記憶體的製作方法。
第3A~3F圖所繪示為本發明電阻性元件的製作方法。
第4A~4G圖所繪示為本發明非揮發性記憶體之記憶胞的製作方法。
第4H圖所繪示為本發明非揮發性記憶體之記憶胞之等效電路。
第5A~5B圖所繪示為本發明非揮發性記憶體之記憶胞的其他實施例。
本發明係為一種非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法。本發明可以準確地控制介電層以及障壁層的厚度，使得非揮發性記憶體的製程穩定。再者。由於反應後所形成的過渡層(transition layer)之電阻值變異性不大，因此非常適合於大量生產。以下詳細介紹本發明：請參照第3A~3F圖所繪示為本發明電阻性元件的製作方法。如第3A圖所示，在導電區域350上形成一電性絕緣層360。其中，導電區域350可為N型基板、P型基板、N型井區、P型井區。
如第3B圖所示，利用蝕刻製程於電性絕緣層360中形成一穿透洞(via)362。其中，穿透洞362被蝕刻至導電區域350的表面。
如第3C圖所示，在穿透洞362的內壁以及底部形成介電層364。
如第3D圖所示，於穿透洞362內壁形以及底部形成障壁層366。因此，穿透洞362中的障壁層366係覆蓋於介電層364。
如第3E所示，以金屬層368填滿穿透洞362。
如第3F所示，在高溫環境下，障壁層366與介電層364會反應生成一過渡層370。因此，形成本發明電阻性元件。基本上，過渡層370的電阻值可經由設定(set)以及重置(reset)來改變其電阻值。
根據本發明的實施例，介電層364以及障壁層366 係直接形成於穿透洞362上不須經過蝕刻步驟，因此其厚度可以精確的控制，使得反應後所形成的過渡層370之電阻值變異不大。所以將使得非揮發性記憶體的製程穩定，並且適合於大量生產。
請參照第4A~4G圖，其所繪示為本發明非揮發性記憶體的記憶胞製作方法。基本上，係用電晶體搭配上述電阻性元件製程來完成。在第4A圖中，一個電晶體已經形成。此電晶體包括一閘極結構417、第一源/汲極區域414與第二源/汲極區域416。其中，第一源/汲極區域414與第二源/汲極區域為導電區域。
再者，閘極結構417包括：閘介電層413形成於基板418(或者井區)表面上；閘極412形成於閘介電層413上；並且，間隙壁419形成於閘極412與閘介電層413的側部。其中，閘介電層413所覆蓋的基板418(或者井區)表面為電晶體的通道(channel)區域，而第一源/汲極區域414與第二源/汲極區域416位於通道的二側。
如第4B圖所示，一阻擋保護層(resist protect oxide，簡稱RPO層)420形成於第一源/汲極區域414上並且覆蓋於部分的間隙壁419以及閘極412。
再者，如第4C圖所示，在阻擋保護層420以及間隙壁419覆蓋的區域之外形成金屬矽化物層(Salicide)421、422。因此，第一金屬矽化物層421接觸於部分的閘極412表面上，以及第二金屬矽化物層422接觸於第二源/汲極區域416上。當然，本發明也可以將阻擋保護層420僅覆蓋於第一源/汲極區域414。之後，所形成的第一金屬矽化物層421可接觸於全部的閘極412表面上。
如第4D圖所示，形成一層間絕緣層(interlayer insulating layer)426覆蓋於金屬矽化物層421、422、間隙壁419以及阻擋保護層420上。基本上，阻擋保護層420以及層間絕緣層426可視為一電性絕緣層。
如第4E圖所示，利用蝕刻製程於電性絕緣層形成第一穿透洞(via)451與第二穿透洞開口452。其中，蝕刻層間絕緣層426與阻擋保護層420至基板418(或者井區)的表面形成第一穿透洞451，並暴露出第一源/汲極區域414；蝕刻層間絕緣層426至第二源/汲極區域416上方之第二金屬矽化物層422形成第二穿透洞452。接著，在第一穿透洞451的內壁以及底部形成介電層453。
於上述形成介電層453的步驟中，可以同時在第一穿透洞451與第二穿透洞452的內壁形以及底部形成介電層453。之後，利用光阻覆蓋並僅曝露第二穿透洞452，並再次進行蝕刻步驟將第二穿透洞452的內壁形以及底部形成介電層完全移除。或者，直接利用光阻覆蓋並僅曝露第一穿透洞451，並於第一穿透洞451的內壁形以及底部形成介電層453。
如第4F圖所示，於第一穿透洞451與第二穿透洞452的內壁形以及底部形成障壁層454。因此，第一穿透洞451中的障壁層454係覆蓋於介電層453上，第二穿透洞452中的障壁層454係覆蓋於層間絕緣層426上。
如第4G所示，以第一金屬層456與第二金屬層458填滿第一穿透洞451與第二穿透洞452。即形成本發明非揮發性記憶體之記憶胞。
根據本發明的實施例，第一穿透洞451底部依序堆疊介電層453、障壁層454、與金屬層456。並且，將介電層453與障壁層454進行反應後可形成過渡層410。因此，第一源/汲極區域414即連接至一電阻性元件。
根據本發明的實施例，介電層453以及障壁層454係直接形成於第一穿透洞451上不須經過蝕刻步驟，因此其厚度可以精確的控制，使得反應後所形成的過渡層410之電阻值變異不大。所以將使得非揮發性記憶體的製程穩定，並且適合於大量生產。
再者，根據本發明的實施例，介電層364、453之材質可為二氧化矽(SiO2)；障壁層366、454的材料可為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、TiOx、TiNx；且過渡層370、410之材料可為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、TiNx。其中，HfOx、MgOx、NiOx、TaOx、TiOx係屬於過渡金屬氧化物層(transition metal oxide layer)；TaNx、TiNx係屬於過渡金屬氮化物層(transition metal nitride layer)；HfOxNy、MgOxNy、NiOxNy、TaOxNy、TiOxNy係屬於過渡金屬氮氧化物介電層(transition metal nitrogen oxide dielectric layer)。再者，金屬層368、456、458之材料為銅、鋁、或者鎢。
請參照第4H圖，其所繪示為本發明具電阻性元件的非揮發性記憶體的記憶胞之等效電路。過渡層410的一端連接至第一金屬層456，另一端連接至電晶體M的第一源/汲極區域414。再者，電晶體M的第二源/汲極區域456經由第二金屬矽化物層422連接至第二金屬層458，電晶體M的閘極412連接至第一金屬矽化物層421。
由以上之說明可知，本發明最主要的優點在於精確的控制第一源/汲極區域414上方介電層453以及障壁層454的厚度，用以控制過渡層410之電阻值。
再者，除了一般的開關電晶體之外，本發明實施例的電晶體更包括浮動閘電晶體(floating gate transistor)或者半氧氮氧半電晶體(簡稱，SONOS電晶體)。
如第5A圖所示，其所繪示為本發明非揮發性記憶體之記憶胞的另一實施例。相較於第一實施例，其電晶體為浮動閘電晶體，其差異在於閘極結構。而記憶胞的製程，於提供浮動閘電晶體後，即可利用上述的方式製作過渡層410以及第一金屬層456連接於浮動閘電晶體，其製作方式與第一實施例相同，不 再贅述。
在第5A圖中，浮動閘電晶體的閘極結構包括：堆疊且不相接觸的二個閘極，上方為控制閘極512連接至金屬矽化物層421，下方為浮動閘極513，並且間隙壁519位於控制閘極512與浮動閘極513的周圍。
如第5B圖所示，其所繪示為本發明非揮發性記憶體之記憶胞的再一實施例。相較於第一實施例，其電晶體為SONOS電晶體，其差異在於閘極結構。而記憶胞的製程，於提供SONOS電晶體後，即可利用上述的方式製作過渡層410以及第一金屬層456連接於SONOS電晶體，其製作方式與第一實施例相同，不再贅述。
在第5B圖中，SONOS電晶體的閘極結構包括包括：一第一氧化物層562、一氮化物層563、一第二氧化物層564與一閘極565。基本上，第一氧化物層562與第二氧化物層564的材料為SiO2；氮化物層563的材料為Si3N4；閘極的材料為多晶矽。換句話說，由閘極565開始到基板418之間的材料依序為半導體、氧化物、氮化物、氧化物、半導體，因此稱為半氧氮氧半電晶體。
由以上之說明可知，運用本發明之方法，可同時形成第二金屬層458以及第一金屬矽化物層421並連接於第二源/汲極區域416以及閘極412。然而，本發明並不限定於第二源/汲極區域416以及閘極412的金屬連接製程。換句話說，在此領域的技術人員也可以利用其他的製程來形成金屬層並且各別電連接至第二源/汲極區域416與閘極412。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
350‧‧‧導電區域
360‧‧‧電性絕緣層
362‧‧‧穿透洞
364‧‧‧介電層
366‧‧‧障壁層
368‧‧‧金屬層
370‧‧‧過渡層

Claims (32)

  1. 一種非揮發性記憶體之電阻性元件的製造方法，包括下列步驟：(a)在一導電區域的一表面上形成一電性絕緣層；(b)蝕刻該電性絕緣層並形成一穿透洞，且該穿透洞係被蝕刻至該導電區域的該表面；(c)形成一介電層覆蓋於該穿透洞的內壁與底部；(d)形成一障壁層覆蓋於該介電層；(e)形成一金屬層填滿於該穿透洞；以及(g)反應該介電層與該障壁層而形成一過渡層。
  2. 如申請專利範圍第1項所述之電阻性元件的製造方法，其中，該介電層之材料為SiO2。
  3. 如申請專利範圍第2項所述之電阻性元件的製造方法，其中該障壁層之材料為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、或者TiOx、TiNx。
  4. 如申請專利範圍第3項所述之電阻性元件的製造方法，其中，該過渡層之材料為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、或者TiNx。
  5. 如申請專利範圍第1項所述之電阻性元件的製造方法，其中，該第一金屬層之材料為銅、鋁、或者鎢。
  6. 一種非揮發性記憶體之電阻性元件，包括：一導電區域，具有一表面；一電性絕緣層，覆蓋於該導電區域的該表面； 一穿透洞形成於該電性絕緣層內，且該穿透洞的底部暴露出該導電區域；一介電層覆蓋於該穿透洞的內壁與底部；一障壁層覆蓋於該介電層；以及一金屬層填滿於該穿透洞；其中，該介電層與該障壁層係經由一反應而形成一過渡層。
  7. 如申請專利範圍第6項所述之電阻性元件，其中，該介電層之材料為SiO2。
  8. 如申請專利範圍第7項所述之電阻性元件，其中該障壁層之材料為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、或者TiOx、TiNx。
  9. 如申請專利範圍第8項所述之電阻性元件，其中，該過渡層之材料為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、或者TiNx。
  10. 如申請專利範圍第6項所述之電阻性元件，其中，該第一金屬層之材料為銅、鋁、或者鎢。
  11. 一種非揮發性記憶體之記憶胞製造方法，包括下列步驟：(a)提供一電晶體，包括一第一源/汲極區域、一第二源/汲極區域、一閘極結構，其中該第一源/汲極區域與該第二源/汲極區域位於一基板的一表面下方，且該閘極結構位於該第一源/汲極區域與該第二源/汲極區域之間的該表面上方；(b)形成一電性絕緣層，覆蓋於該一第一源/汲極區域；(c)蝕刻該電性絕緣層並形成一第一穿透洞，且該第一穿透洞 係被蝕刻至該第一源/汲極區域；(d)形成一介電層覆蓋於該第一穿透洞的內壁與底部；(e)形成一障壁層覆蓋於該介電層；(f)形成一第一金屬層填滿於該第一穿透洞；以及(g)反應該介電層與該障壁層而形成一過渡層。
  12. 如申請專利範圍第11項所述之記憶胞製造方法，其中，該閘極結構包括：一閘介電層形成於該基板的該表面上；一閘極形成於該閘介電層上；以及一間隙壁形成於該閘極與該閘介電層的側部。
  13. 如申請專利範圍第12項所述之記憶胞製造方法，其中步驟(b)更包括：(b1)形成一阻檔保護層，覆蓋於該第一源/汲極區域、部分的該間隙壁與部分的該閘極；(b2)形成一第一金屬矽化物層覆蓋於未被該阻檔保護層所覆蓋的該閘極，且形成一第二金屬矽化物層覆蓋於該第二源/汲極區域；以及(b3)形成一層間絕緣層覆蓋於該阻擋保護層、該間隙壁、該第一金屬矽化物層與該第二金屬矽化物層；其中，該阻檔保護層與該層間絕緣層係組合成為該電性絕緣層。
  14. 如申請專利範圍第13項所述之記憶胞製造方法，更包括：(c1)蝕刻該層間絕緣層並形成一第二穿透洞，且該第二穿透洞係被蝕刻至該第二金屬矽化物層；(d1)形成該障壁層覆蓋於該第二穿透洞的內壁與底部；以及 (e1)一第二金屬層填滿於該第二穿透洞。
  15. 如申請專利範圍第12項所述之記憶胞製造方法，其中步驟(b)更包括：(b1)形成一阻檔保護層，覆蓋於該第一源/汲極區域；(b2)形成一第一金屬矽化物層，覆蓋於該第二源/汲極區域以及形成一第二金屬矽化物層覆蓋於該閘極；以及(b3)形成一層間絕緣層覆蓋於該阻擋保護層、該間隙壁、該第一金屬矽化物層與該第二金屬矽化物層；其中，該阻檔保護層與該層間絕緣層係組合成為該電性絕緣層。
  16. 如申請專利範圍第15項所述之記憶胞製造方法，更包括：(c1)蝕刻該層間絕緣層並形成一第二穿透洞，且該第二穿透洞係被蝕刻至該第二金屬矽化物層；(d1)形成該障壁層覆蓋於該第二穿透洞的內壁與底部；以及(e1)一第二金屬層填滿於該第二穿透洞。
  17. 如申請專利範圍第11項所述之記憶胞製造方法，其中，該閘極結構包括：一浮動閘極形成該基板的該表面上方；一控制閘極形成於該浮動閘極上方，且該浮動閘極與該控制閘極不相接觸；以及一間隙壁形成於該控制閘極與該浮動閘極的側部。
  18. 如申請專利範圍第11項所述之記憶胞製造方法，其中，該閘極結構包括：一第一氧化物層形成該基板的該表面上； 一氮化物層形成於該於該第一氧化物層上；一第二氧化物層形成於該於該氮化物層上；一閘極形成於該第二氧化物層上；以及一間隙壁形成於該閘極、該第二氧化化物層、該氮化物層、與該第二氧化化物層的側部。
  19. 如申請專利範圍第11項所述之記憶胞製造方法，其中，該介電層之材料為SiO2。
  20. 如申請專利範圍第19項所述之記憶胞製造方法，其中該障壁層之材料為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、或者TiOx、TiNx。
  21. 如申請專利範圍第20項所述之記憶胞製造方法，其中，該過渡層之材料為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、或者TiNx。
  22. 如申請專利範圍第11項所述之記憶胞製造方法，其中，該第一金屬層之材料為銅、鋁、或者鎢。
  23. 一種非揮發性記憶體之記憶胞，包括：一基板，其中該基板中的一表面下方有一第一源/汲極區域與一第二源/汲極區域；一閘極結構，位於該第一源/汲極區域與該第二源/汲極區域之間的該表面上方；一電性絕緣層，覆蓋於該一第一源/汲極區域；一第一穿透洞形成於該電性絕緣層內，且該第一穿透洞的底部暴露出該第一源/汲極區域； 一介電層覆蓋於該第一穿透洞的內壁與底部；一障壁層覆蓋於該介電層；以及一第一金屬層填滿於該第一穿透洞；其中，該介電層與該障壁層係經由一反應而形成一過渡層。
  24. 如申請專利範圍第23項所述之記憶胞，其中，該閘極結構包括：一閘介電層形成於該基板的該表面上；一閘極形成於該閘介電層上；以及一間隙壁形成於該閘極與該閘介電層的側部。
  25. 如申請專利範圍第24項所述之記憶胞，更包括：一阻檔保護層，覆蓋於該第一源/汲極區域、部分的該間隙壁與部分的該閘極；一第一金屬矽化物層覆蓋於未被該阻檔保護層所覆蓋的該閘極；一第二金屬矽化物層覆蓋於該第二源/汲極區域；一層間絕緣層覆蓋於該阻擋保護層、該間隙壁、該第一金屬矽化物層與該第二金屬矽化物層；一第二穿透洞形成於該層間絕緣層內，且該第二穿透洞的底部暴露出該第二金屬矽化物層；該障壁層覆蓋於該第二穿透洞的內壁與底部；以及一第二金屬層填滿於該第二穿透洞；其中，該阻檔保護層與該層間絕緣層係組合成為該電性絕緣層。
  26. 如申請專利範圍第24項所述之記憶胞，更包括：一阻檔保護層，覆蓋於該第一源/汲極區域；一第一金屬矽化物層覆蓋於該閘極； 一第二金屬矽化物層覆蓋於該第二源/汲極區域；一層間絕緣層覆蓋於該阻擋保護層、該間隙壁、該第一金屬矽化物層與該第二金屬矽化物層；一第二穿透洞形成於該層間絕緣層內，且該第二穿透洞的底部暴露出該第二金屬矽化物層；該障壁層覆蓋於該第二穿透洞的內壁與底部；以及一第二金屬層填滿於該第二穿透洞；其中，該阻檔保護層與該層間絕緣層係組合成為該電性絕緣層。
  27. 如申請專利範圍第23項所述之記憶胞，其中，該介電層之材料為SiO2。
  28. 如申請專利範圍第27項所述之記憶胞，其中該障壁層之材料為Hf、HfOx、HfOxNy、Mg、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、Ta、TaOx、TaNx、TiOxNy、Ti、或者TiOx、TiNx。
  29. 如申請專利範圍第28項所述之記憶胞，其中，該過渡層之材料為HfOx、HfOxNy、MgOx、MgOxNy、NiOx、NiOxNy、TaOxNy、TaOx、TaNx、TiOxNy、TiOx、或者TiNx。
  30. 如申請專利範圍第23項所述之記憶胞，其中，該第一金屬層之材料為銅、鋁、或者鎢。
  31. 如申請專利範圍第23項所述之記憶胞，其中，該閘極結構包括：一浮動閘極形成該基板的該表面上方；一控制閘極形成於該浮動閘極上方，且該浮動閘極與該控制閘極不相接觸；以及 一間隙壁形成於該控制閘極與該浮動閘極的側部。
  32. 如申請專利範圍第23項所述之記憶胞，其中，該閘極結構包括：一第一氧化物層形成該基板的該表面上；一氮化物層形成於該於該第一氧化物層上；一第二氧化物層形成於該於該氮化物層上；一閘極形成於該第二氧化物層上；以及一間隙壁形成於該閘極、該第二氧化化物層、該氮化物層、與該第二氧化化物層的側部。
TW103102451A 2014-01-23 2014-01-23 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法 TWI518957B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103102451A TWI518957B (zh) 2014-01-23 2014-01-23 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法
CN201410090527.8A CN104810474A (zh) 2014-01-23 2014-03-12 非易失性存储器的电阻性元件与存储单元及其相关制作方法
US14/325,836 US9117750B2 (en) 2014-01-23 2014-07-08 Resistive element and memory cell of non-volatile memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103102451A TWI518957B (zh) 2014-01-23 2014-01-23 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法

Publications (2)

Publication Number Publication Date
TW201530840A true TW201530840A (zh) 2015-08-01
TWI518957B TWI518957B (zh) 2016-01-21

Family

ID=53545524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102451A TWI518957B (zh) 2014-01-23 2014-01-23 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法

Country Status (3)

Country Link
US (1) US9117750B2 (zh)
CN (1) CN104810474A (zh)
TW (1) TWI518957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619283B (zh) * 2016-05-30 2018-03-21 旺宏電子股份有限公司 電阻式記憶體元件及其製作方法與應用
CN108878643B (zh) * 2017-05-10 2021-09-03 旺宏电子股份有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903444B2 (en) * 2008-06-26 2011-03-08 Chrong-Jung Lin One-time programmable memory and operating method thereof
US8107274B2 (en) * 2009-07-30 2012-01-31 Chrong-Jung Lin Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device
CN102543734B (zh) * 2010-12-08 2015-06-24 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法
US9023699B2 (en) * 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US20150206924A1 (en) 2015-07-23
CN104810474A (zh) 2015-07-29
US9117750B2 (en) 2015-08-25
TWI518957B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
TWI594470B (zh) 三維電阻式記憶體及其製造方法
TWI666734B (zh) 記憶體單元之豎向延伸串及形成記憶體單元之豎向延伸串之方法
TWI573304B (zh) 電阻式隨機存取記憶體裝置及電阻式隨機存取記憶體堆疊之形成方法
TWI538108B (zh) 具電阻性元件之非揮發性記憶體與其製作方法
TW201705451A (zh) 記憶體元件及其製作方法
KR20120069311A (ko) 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US11127756B2 (en) Three-dimensional memory device and manufacturing method thereof
CN106058044A (zh) 高密度电阻性随机存取存储器（rram）
TWI645545B (zh) 記憶體元件及其製作方法
US20140299831A1 (en) 3d variable resistance memory device and method of manufacturing the same
US9466792B2 (en) Memory device and method for fabricating the same
TWI518957B (zh) 非揮發性記憶體之電阻性元件與記憶胞及其相關製作方法
TWI559585B (zh) 電阻式隨機存取記憶體及其製造方法
TWI655750B (zh) 記憶體元件及其製作方法
TW201711167A (zh) 半導體結構及其製造方法
KR20140127576A (ko) 저항성 메모리 소자 및 제조 방법
TWI679757B (zh) 電阻式隨機存取記憶體及其製造方法
KR101097865B1 (ko) 상변환 기억 소자 및 그의 제조방법
CN108123035B (zh) 相变化记忆体
TWI497650B (zh) 記憶體及其製造方法
TW201505129A (zh) 嵌入式記憶元件及其製造方法
TWI700815B (zh) 三維記憶體元件及其製造方法
TWI640085B (zh) 記憶體元件及其製作方法
TWI658617B (zh) 具記憶體結構之半導體元件
KR20100000927A (ko) 상변화 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees