TWI658617B

TWI658617B - 具記憶體結構之半導體元件

Info

Publication number: TWI658617B
Application number: TW106134897A
Authority: TW
Inventors: 李岱螢; 賴二琨; 李峰旻
Original assignee: 旺宏電子股份有限公司
Priority date: 2017-10-12
Filing date: 2017-10-12
Publication date: 2019-05-01
Also published as: TW201916422A

Abstract

一種半導體元件，包括一基板和一記憶體結構設置於基板上。記憶體結構包括：一底電極設置於基板上方；一阻障層設置於底電極上；一電阻轉換層設置於底電極上且位於阻障層上方；和一頂電極設置於電阻轉換層上和覆蓋電阻轉換層。其中電阻轉換層之一底表面係與阻障層之一最上表面相隔開一距離。

Description

具記憶體結構之半導體元件

本發明是有關於一種具記憶體結構之半導體元件，且特別是有關於一種半導體元件，其記憶體結構之電阻轉換層沒有阻障層(barrier-free resistance switching layer)。

電阻式隨機存取記憶體(Resistive random-access memory)(RRAM或ReRAM)是一種非揮發式記憶體結構。電阻式記憶體由於它簡單的金屬層-絕緣層-金屬層(MIM，Metal-Insulator-Metal)結構和規模可擴展性而深受相關業者的注目。目前根據使用的介電材料不同和記憶體層材料的不同，從鈣鈦礦(perovskites)到過渡金屬氧化物(transition metal oxides)到硫族(元素)化物(chalcogenides)，已有許多不同形態的ReRAM元件被提出。

電阻轉換記憶體結構是過渡金屬氧化物記憶體的示例之一，其為一群雙穩態兩端記憶體元件(two-terminal bistable memory devices)藉由不同電阻態可儲存資料。例如一典型的ReRAM元件包括了鎢底電極、一氧化矽鎢(WSixOy)記憶層、一鈦/氮化鈦之阻障層和一氮化鈦(TiN)頂電極。記憶體結構的電阻轉換特性很容易地會受到底電極的廓型與均勻度的影響，連帶對具有此記憶體結構之記憶體元件的穩定度和電子特性造成不可忽視的影響。因此，相關業者無不希望可以發展和實現一個具有優異的結構廓型與均勻度的記憶體結構以增進元件之穩定度和電子特性(例如資料儲存具有良好穩定度)。

本發明係有關於一種具記憶體結構之半導體元件，係提出一種記憶體結構其電阻轉換層沒有阻障層與之接觸，進而使得應用實施例之記憶體結構的半導體元件其穩定度和電子特性可以有效地改善。

根據一實施例，係提出一種半導體元件，包括一基板和一記憶體結構設置於基板上。記憶體結構包括：一底電極(bottom electrode)設置於基板上方；一阻障層(barrier layer)設置於底電極上；一電阻轉換層(resistance switching layer)設置於底電極上且位於阻障層上方；和一頂電極(top electrode)設置於電阻轉換層上和覆蓋電阻轉換層。其中電阻轉換層之一底表面係與阻障層之一最上表面(an uppermost surface)相隔開一距離。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

10‧‧‧基板

11A‧‧‧源極區域

11B‧‧‧汲極區域

13‧‧‧層間介電層

130‧‧‧圖案化層間介電層

121‧‧‧閘極絕緣層

123‧‧‧閘極電極

15A、15B、15A’、15B’‧‧‧導電接觸

14‧‧‧接觸阻障膜

14’‧‧‧圖案化接觸阻障膜

14”‧‧‧下凹之圖案化接觸阻障膜

14h、145h‧‧‧凹槽

16‧‧‧空間

20、24‧‧‧介電層

17h、20h‧‧‧孔洞

17、23‧‧‧金屬層

17S‧‧‧金屬間隙壁

175‧‧‧圖案化金屬間隙壁

22‧‧‧阻障膜

22’‧‧‧圖案化阻障膜

22h‧‧‧凹槽

23’‧‧‧圖案化金屬層

230‧‧‧底電極

220、221、221’‧‧‧阻障層

240、240’、241、132‧‧‧絕緣層

132’‧‧‧圖案化絕緣層

25、25B‧‧‧電阻轉換層

220a、221a、23a、14a、15a、15A-a、15B-a、132a’、240a‧‧‧上表面

23b、25b、15B-b、25B-b‧‧‧底表面

23c、25c、230c、221c、14c、15B-c、25B-c‧‧‧側壁

281‧‧‧金屬鈦層

282‧‧‧氮化鈦層

281’‧‧‧圖案化金屬鈦層

282’‧‧‧圖案化氮化鈦層

d1、d2、d3‧‧‧距離

L‧‧‧深度

第1A-1K圖係繪示本揭露第一實施例之一半導體元件之製造方法之示意圖。

第2A-2L圖係繪示本揭露第二實施例之一半導體元件之製造方法之示意圖。

第3A-3L圖係繪示本揭露第二實施例之半導體元件之另一種製造方法之示意圖。

第4A-4G圖係繪示本揭露第三實施例之一半導體元件之製造方法之示意圖。

在此揭露內容之實施例中，係提出一種具記憶體結構之半導體元件。實施例之一記憶體結構包括一底電極(bottom electrode)、一不具阻障層之電阻轉換層(a barrier-free resistance switching layer)和一頂電極(top electrode)，其中底電極之側壁或底表面處係設置一阻障層(a barrier layer)。根據實施例，在水平面上，阻障層的一最上表面(uppermost surface)係低於底電極之一上表面。因此，根據實施例之結構，電阻轉換層之一底表面係與阻障層的最上表面可相隔開一距離。如實施例所揭露之態樣，應用實施例之一記憶體結構的半導體元件，可以有效增進半導體元件的穩定度和電子特性；例如，在進行記憶體結構的設置/重置操作(SET/RESET operation)時，實施例之一記憶體結構可提供一可辨識的感測窗口(detectable sensing window)。

以下係提出三個相關實施例，配合圖示以詳細說明本揭露所提出之結構與可應用之製作流程。再者，具有一無阻障層之電阻轉換層的一實施例之記憶體結構，可設置於對應一導電接觸(conductive contact)(例如連接一基板上之一電晶體的源極/汲極)，或是可設置於對應金屬層間介電層(IMD)其中之一的一導孔(via)。實施例中，係以記憶體結構設置於對應一導電接觸為例做說明，但本揭露並不以此為限。

以下提出之結構與流程細節，例如元件之間的空間安排與層/元件之形成步驟，係說明於如下實施例中。然而本揭露並不僅限於此。需注意的是，本揭露並非顯示出所有可能的實施例，相關領域者可在不脫離本揭露之精神和範圍內對實施例之結構和製程加以變化與修飾，以符合實際應用所需。而實施例中相同和/或相似之元件係沿用相同和/或相似之標號，以利清楚說明。再者，圖示中之元件尺寸並不必然依實際比例做繪示。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。

再者，說明書與請求項中所使用的序數例如”第一”、”第二”、”第三”等之用詞，是為了修飾請求項之元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。

<第一實施例>

第1A-1K圖係繪示本揭露第一實施例之一半導體元件之製造方法之示意圖。在形成實施例之一記憶體結構之前，係先提供具有一電晶體(transistor)之結構。如第1A圖所示，提供一基板10，一應用例之一電晶體設置於基板10上，以及一層間介電(interlayer dielectric，ILD)層13設置在基板10上方並覆蓋電晶體。電晶體可包括一閘極電極(例如多晶矽閘極)123設置於一閘極絕緣層121上、兩個摻雜區域(doping regions)(如N型重摻雜濃度(N+ heavy doping concentration))例如一源極區域11A和一汲極區域11B，以及導電接觸(conductive contact)15A和15B設置在基板10上方且位於層間介電層13中，其中導電接觸15A和15B分別連接(例如直接接觸)源極區域11A和汲極區域11B。

另一介電層20，例如一氧化層，係沈積於層間介電層13上，如第1B圖所示。於一實施例中，沈積之介電層20係具有(但不限制於)在約200Å至約2000Å範圍之間的一厚度；例如，約1000Å。之後，一孔洞20h係形成於介電層20，如第1C圖所示，以定義出後續形成一底電極之一區域。介電層20可包括與層間介電層13相同的材料，或是其他的絕緣材料。

於一實施例中，一阻障膜(barrier film)22(例如氮化鈦(TiN))係沈積於介電層20上且形成一內襯(liner)於孔洞 20h中，之後沈積一材料層(例如一金屬層23，以於後續製程中形成一底電極)，如第1D圖所示。於一實施例中，沈積之阻障膜22係具有(但不限制於)在約10Å至約1000Å範圍之間的一厚度；例如，約25Å。另外，金屬層23(/底電極)的材料包括，但不限制於，鎢(tungsten，W)、鉿(Hf)、鉭(Ta)、銅、鐵、鈦、鎳、氮化鈦(TiN)、氮化鉭(TaN)和其他可應用之材料。

之後，金屬層23和一部份的阻障膜22(位於介電層20上方)係以一平坦化步驟例如化學機械研磨(chemical-mechanical polishing，CMP)而移除，如第1E圖所示。因此，一圖案化阻障膜(patterned barrier film)22’和一圖案化金屬層(patterned metal layer)23’(後續亦稱底電極23’)係留在孔洞20h中。

接著，係移除部分的圖案化阻障膜22’，例如透過一回蝕步驟(an etching back step)，以形成一阻障層(barrier layer)220和一凹槽(recess)22h於阻障層220上，如第1F圖所示。值得注意的是，圖式是繪示結構的剖面示意圖，而實施例中形成之凹槽從一上視角度觀看係圍繞圖案化金屬層23’。

另一介電層24更形成於介電層20和圖案化金屬層23’之上方，以填滿孔洞20h，如第1G圖所示。之後，係對介電層24和20進行回蝕或是研磨例如CMP，因而於例如CMP步驟之後形成一絕緣層(insulation)240，如第1H圖所示。於一實施例中，介電層24可能和介電層20包括相同材料或不同材料。再者，介電層24、20可能和層間介電層13包括相同材料或不同材料。於第1H圖中，其顯示阻障層220係圍繞(/包圍)圖案化金屬層23’之一底表面和部分側壁。再者，阻障層220之最上表面(an uppermost surface)220a係低於絕緣層240之一上表面240a。

之後，例如經由一電漿氧化步驟(plasma oxidation step)，形成一電阻轉換層(resistance switching layer)25，如第1I圖所示，且一頂電極係設置於電阻轉換層25上以覆蓋電阻轉換層25。第1I圖中，電阻轉換層25形成的位置係高於阻障層220之最上表面220a。於一實施例中，形成之電阻轉換層係具有(但不限制於)約40Å之一厚度。另外，電阻轉換層的材料(單層材料)包括，但不限制於，二氧化矽、二氧化鉿、氧化鈦(TiOx)、氮氧化鈦(TiON)、氧化鎢(WOx)、氧化鉭(Ta₂O₅)、氧化鋁(Al₂O₃)和其他可應用之材料。

之後，一金屬鈦層(Ti layer)281和一氮化鈦層(TiN layer)282設置於電阻轉換層25上方，如第1J圖所示；並以一圖案化程序(例如：蝕刻)而形成一頂電極(top electrode)(包括一圖案化金屬鈦層281’和一圖案化氮化鈦層282’)以及一絕緣層(an insulating layer)240’，如第1K圖所示。而已知之其他可應用之膜層亦可選用而形成頂電極，本揭露對於頂電極的相關層和/或材料之內容並不多做限制。頂電極之材料例如是，但不限制是，包括氮化鈦(TiN)、鈦、鉭(Ta)、氮化鉭(TaN)、銅、鎢、白金(Pt)、銥(Ir)、釕(Ru)、鎳、鋁和其他可應用之材料。

第1K圖係繪示本揭露第一實施例之一半導體元件之示意圖。如第1K圖所示，電阻轉換層25之底表面25b係高於阻障層220之最上表面220a，且與阻障層220之最上表面220a相隔開一距離d1。於一實施例中，距離d1係等於或大於10Å(=1nm)。於其他實施例中，距離d1係在10Å至950Å之範圍內。再者，電阻轉換層25係直接設置於底電極23’上，且阻障層220圍繞底電極23’之一底表面23b與部分的側壁23c，其中阻障層220之最上表面220a和底電極23’之上表面23a係相隔開距離d1。再者，如第1K圖所示之絕緣層240’係圍繞電阻轉換層25並直接接觸(物理性地接觸)電阻轉換層25之所有側壁25c。絕緣層240’和層間介電層13的材料可以相同或不相同，本揭露對此並不多做限制。因此，此實施例中形成之電阻轉換層25是沒有阻障層與之接觸的。電阻轉換層25係被頂電極(i.e.包括圖案化金屬鈦層281’和圖案化氮化鈦層282’)、底電極23’和絕緣層240’所包圍。

根據操作試驗，實施例之記憶體結構係於一低阻態(low resistance state，LRS)和一高阻態(high resistance state，HRS)之間，仍存在有一可辨識區間(a recognized region)而可提供一感測窗口(sensing window)；即使是在一極低失敗機率(failure rate)例如10-5機率(=10ppm)下所對應之低組態和高組態之間，相較於傳統的記憶體結構(i.e.其記憶體層係被一阻障層包圍)，實施例之記憶體結構仍存在有一更寬的感測窗口以進行設置/重置之操作(SET/RESET operations)。因此，根據如第1K圖所示之半導體元件的構型，可以有效增進應用實施例記憶體結構之半導體元件的穩定度和電性表現。

<第二實施例>

第一實施例之記憶體結構係形成於層間介電層13上(亦即，位於原先形成的導電接觸15A和15B之上，請參照第1K圖)。於第二實施例中，一記憶體結構的部分，例如底電極230和電阻轉換層221係埋置於層間介電層中(請參照第2K、2L/3K、3L圖)。

第2A-2L圖係繪示本揭露第二實施例之一半導體元件之製造方法之示意圖。在形成一記憶體結構之前，同樣先提供具有一電晶體之結構。如第2A圖所示，提供一基板10，一電晶體設置於基板10上，以及一層間介電(ILD)層13設置在基板10上方並覆蓋電晶體。電晶體可包括一閘極電極(例如多晶矽閘極)123設置於一閘極絕緣層121上、兩個摻雜區域(如N型重摻雜濃度)例如一源極區域11A和一汲極區域11B、導電接觸15A和15B設置在基板10上方且位於層間介電層13中，以及接觸阻障膜(contact barrier films)14設置於導電接觸15A和15B之側壁處。其中導電接觸15A和15B分別連接(例如直接接觸)源極區域11A和汲極區域11B。於一實施例，接觸阻障膜14係為鈦/氮化鈦(Ti/TiN)阻障膜。

如第2B圖所示，係移除(例如透過回蝕)部分的導電接觸15A和15B和部分的接觸阻障膜14，以形成空間(cavities)16、圖案化接觸阻障膜14’和導電接觸15A’和15B’。一實施例中，各空間16係具有(但不限制於)一深度L為約500Å至約2000Å。

之後，等向性沈積一金屬層17，以縮小後續製程中所形成的一底電極之臨界尺寸(critical dimension，CD)。於一實施例中，金屬層17可利用化學氣相沈積(chemical vapor deposition，CVD)來形成，以利於形成厚度一致的薄膜。金屬層17的材料包括，但不限制於，氮化鈦(TiN)、鈦、銅、鉿(Hf)、鋁、白金(Pt)、銥(Ir)、釕(Ru)、鉭(Ta)、氮化鉭(TaN)和其他可應用之材料。實際應用時，對於後端製程(BEOL)之應用(較低的製程溫度例如<400°C)，金屬層17的材料例如是包括，但不限制於，氮化鈦、氮化鉭、摻雜鉭或鈦或鋁、或其他可容易以CVD形成一厚度均勻薄膜的可應用之材料。再者，於一實施例中，金屬層17係具有(但不限制於)在約100Å至約1000Å範圍之間的一厚度。

之後，係移除部分之金屬層17(平坦化步驟)，而停在層間介電層13上，因而於空間16中形成金屬間隙壁(metal spaces)17S和孔洞17h，如第2D圖所示。由於金屬層17對於層間介電層13之材料具有更高選擇比，因此層間介電層13可以提供平坦化金屬層17時的一個良好的停止點。而金屬間隙壁17S 則可縮減以縮小後續形成的一底電極之臨界尺寸，縮小設置/重置操作電流(SET/RESET operation current.)

接著，一阻障膜(barrier film)22(例如氮化鈦(TiN))係沈積於層間介電層13和金屬間隙壁17S上，且形成一內襯(liner)於孔洞17h中，之後沈積一材料層例如一金屬層23(以於後續製程中形成一底電極)，如第2E圖所示。之後，金屬層23和一部份的阻障膜22係以例如化學機械研磨(CMP)而被移除，而形成一圖案化阻障膜(patterned barrier film)22’和一圖案化金屬層(patterned metal layer)23’於金屬間隙壁17S之間，如第2F圖所示。

之後，如第2G圖所示，係蝕刻移除金屬間隙壁17S(由於氮化鈦/鎢、或氮化鈦/氧化物之間的高選擇比)，其可藉由乾蝕刻或濕蝕刻皆可移除金屬間隙壁。於此示例中，金屬間隙壁17S係被完全地移除，然而本揭露並不以此為限制(另一種態樣將於稍後如第3G-3L圖做說明)。具均勻厚度的金屬間隙壁17S不但可以縮減後續形成的一底電極(ex：鎢)之臨界尺寸，還形成了一更大的空間以進行後續對圖案化阻障膜22’(ex：TiN)的蝕刻。而圖案化阻障膜22’的蝕刻，在有金屬間隙壁17S存在的情況下會比沒有金屬間隙壁17S存在的情況下來得更容易被進行。

接著，係移除部分的圖案化阻障膜22’，例如透過回蝕步驟，以形成一阻障層(barrier layer)221，並且圖案化接觸阻障膜14’亦被部分移除而形成凹槽(recesses)14h於下凹的圖案化接觸阻障膜14”上，如第2H圖所示。圖案化阻障膜22’僅設置於圖案化金屬層23’的底表面，而圖案化金屬層23’的側面則沒有圖案化阻障膜22’。之後，沉積另一介電層(例如一氧化層)並進行CMP步驟，以形成一絕緣層(insulating layer)241以填滿圖案化金屬層23’和阻障層221周圍的空間，也填滿凹槽14h，如第2I圖所示。絕緣層241接觸下凹的圖案化接觸阻障膜14”之上表面14a，以及覆蓋圖案化導電接觸15B’之至少上表面15a。

之後，例如經由一電漿氧化步驟(plasma oxidation step)，形成一電阻轉換層(resistance switching layer)25，如第2J圖所示，且膜層例如一金屬鈦層281和一氮化鈦層282(形成頂電極)係設置於電阻轉換層25上以覆蓋電阻轉換層25，如第2K圖所示。於第2J-2K圖中，電阻轉換層25形成的位置係高於阻障層221之最上表面221a。再者，於一實施例中，電阻轉換層25之側壁25c、底電極230之側壁230c以及阻障層221之側壁221c係實質上彼此對齊。

之後，進行一圖案化程序(例如：蝕刻)而形成一頂電極(包括一圖案化金屬鈦層281’和一圖案化氮化鈦層282’)，如第2L圖所示。同樣地，已知之其他可應用之膜層亦可選用而形成頂電極，本揭露對於頂電極的相關層和/或材料之內容並不多做限制。第2L圖中，層間介電層13、金屬鈦層281和氮化鈦層282係同時被蝕刻而形成一圖案化層間介電層130、圖案化金屬鈦層 281’和圖案化氮化鈦層282’，其中圖案化層間介電層130係包圍絕緣層241。

第2L圖係繪示本揭露第二實施例之一半導體元件之示意圖。如第2L圖所示，阻障層221設置於導電接觸(ex：圖案化導電接觸15B’)上，且阻障層221例如是位於導電接觸(ex：圖案化導電接觸15B’)和底電極230之間。第2L圖中，電阻轉換層25之底表面25b係高於阻障層221之最上表面221a，且與阻障層221之最上表面221a相隔開一距離d2。於一實施例中，距離d2係在範圍約450Å至約950Å之間。再者，於第2L圖之示例中，接觸阻障膜(i.e.下凹之圖案化接觸阻障膜14”)之上表面14a係低於導電接觸(i.e.圖案化導電接觸15B’)之上表面。根據第二實施例，絕緣層241(例如氧化層)包圍電阻轉換層25、底電極230和阻障層221。如第2L圖中，絕緣層241直接接觸電阻轉換層25之全部側壁25c、阻障層221之側壁221c和底電極230之側壁230c。換句話說，電阻轉換層25、阻障層221和底電極230係埋製於絕緣層241內。絕緣層241和層間介電層13的材料可以相同或不相同，本揭露對此並不多做限制。因此，第二實施例中之電阻轉換層25是沒有阻障層與之接觸的，其中電阻轉換層25是被被頂電極(i.e.圖案化金屬鈦層281’和圖案化氮化鈦層282’)、底電極230和絕緣層241所包圍，如第2L圖所示。

其他製造方法亦可應用於第二實施例中，例如，上述如第2G-2L圖所示之步驟(亦即，金屬間隙壁17S被完全地移除)可以修飾和變化為如第3G-3L圖所示之步驟(亦即，金屬間隙壁17S僅被部分地移除)。第3A-3L圖係繪示本揭露第二實施例之半導體元件之另一種製造方法之示意圖。其中，第3A-3H圖係與第2A-2H圖相同(亦即，第2G-2L圖所示之步驟可被第3G-3L圖所示之步驟取代)。

如第3G圖所示，研磨金屬層23後(如前述第2F圖中所提出之研磨步驟)，金屬間隙壁17S僅被部分地移除以形成圖案化金屬間隙壁(patterned metal spaces)175，其中圖案化金屬間隙壁175係覆蓋圖案化接觸阻障膜14’且暴露出部分的圖案化阻障膜22’。之後，例如透過蝕刻以部分地移除圖案化阻障膜22’，而形成一阻障層221’，如第3H圖所示；由於圖案化接觸阻障膜14’受到圖案化金屬間隙壁175的保護，因此在此步驟中，圖案化接觸阻障膜14’會被保留下來。接著，形成一絕緣層241於圖案化金屬間隙壁175上，且直接接觸圖案化金屬層23’，如第3I圖所示。之後，係進行類似的步驟，例如形成一電阻轉換層25如第3J圖所示，形成一金屬鈦層281和一氮化鈦層282如第3K圖所示，和進行頂電極圖案化步驟(i.e.形成一圖案化金屬鈦層281’和一圖案化氮化鈦層282’)如第3L圖所示。第3L圖即呈現至此之完成結構。該些製程細節不再贅述。

同樣地，根據操作試驗，如第2L和3L圖所示第二實施例之記憶體結構係在一極低失敗機率(failure rate，例如10-5機率(=10ppm))下所對應之低組態和高組態之間，仍存在有一可辨識區間(a recognized region)，相較於傳統的記憶體結構(i.e.其記憶體層係被一阻障層包圍)，實施例之記憶體結構可提供一更寬的感測窗口(sensing window)以進行設置/重置之操作(SET/RESET operations)。因此，根據如第2L和3L圖所示之半導體元件，可有效增進應用第二實施例記憶體結構之半導體元件的穩定度和電性表現。

<第三實施例>

第三實施例中，設置於層間介電層13中之導電接觸(用以連接基板10上之一電晶體的源極/汲極區域)其中一者係用以做為實施例之一記憶體結構之一底電極。

第4A-4G圖係繪示本揭露第三實施例之一半導體元件之製造方法之示意圖。在形成一記憶體結構之前，同樣先提供具有一電晶體之結構。類似第2A圖，第4A圖中，一電晶體設置於基板10上，包括一閘極絕緣層121、一閘極電極(例如多晶矽閘極)123、一源極區域11A和一汲極區域11B、一層間介電層13、接觸阻障膜14(例如鈦/氮化鈦)和導電接觸15A和15B。

如第4B圖所示，係移除(例如透過回蝕)部分的接觸阻障膜14，以形成凹槽(recesses)145h和圖案化接觸阻障膜14’。於一實施例中，各凹槽145h係具有等於或大於約50Å之一深度。然後，另一介電層20，例如一氧化層，係沈積於層間介電層13上，以填滿凹槽145h，如第4C圖所示。於一實施例中，介電層20和層間介電層13可包括相同的材料(或是不同材料，本接對此並不多做限制)。之後，介電層20例如以化學機械研磨(CMP)而被平坦化(ex：氧化物回蝕)以暴露出導電接觸15A和15B之上表面15A-a和15B-a，如第4D圖所示。而介電層平坦化之後所剩餘的層間介電層係在第4D圖(和後續圖式)以一絕緣層132做敘述。

接著，例如經由一電漿氧化步驟(plasma oxidation step)，形成一電阻轉換層25B(例如形成氧化鎢(WOx))於圖案化導電接觸15A’和15B’上方，如第4E圖所示。之後，形成一頂電極於電阻轉換層25B上，例如沈積一金屬鈦層281和一氮化鈦層282如第4F圖所示，且透過一圖案化步驟而形成一圖案化金屬鈦層281’和一圖案化氮化鈦層282’如第4G圖所示。再者，圖案化導電接觸15A’上的電阻轉換層25B在圖案化步驟中係被移除，請參照第4G圖中在圖案化絕緣層132’內的圖案化導電接觸15A’(i.e.圖案化絕緣層132’的上表面132a’係實質上與圖案化導電接觸15A’的上表面齊平)。

第4G圖係繪示本揭露第三實施例之一半導體元件之示意圖。如第4G圖所示，阻障層(i.e.圖案化接觸阻障膜14’)設置於導電接觸(ex：圖案化導電接觸15B’)之側壁，且阻障層(i.e.圖案化接觸阻障膜14’)之上表面14a係低於圖案化導電接觸15B’的底表面15B-b，特別是低於電阻轉換層25B的底表面25B-b。第4G圖中，電阻轉換層25B之底表面25B-b(或是圖案化導電接觸15B’之上表面15B-a)係與阻障層(i.e.圖案化接觸阻障膜14’) 之上表面14a相隔開一距離d3。於一實施例中，距離d3係至少大於40Å。根據第三實施例，圖案化絕緣層132’(例如一氧化層)係圍繞電阻轉換層25B、底電極(i.e.圖案化導電接觸15B’，做為第三實施例中之底電極)和阻障層(i.e.圖案化接觸阻障膜14’，做為第三實施例中之阻障層)。因此，如第4E圖所示，絕緣層132係直接接觸電阻轉換層25B的所有側壁25B-c、阻障層(i.e.圖案化接觸阻障膜14’)之側壁14c、以及底電極(i.e.圖案化導電接觸15B’)之部分側壁15B-c。

同樣地，根據操作試驗，如第4G圖所示之第三實施例的記憶體結構係在一極低失敗機率(例如10-5機率(=10ppm))下所對應之低組態和高組態之間，仍存在有一可辨識區間，相較於傳統的記憶體結構(i.e.其記憶體層係被一阻障層包圍)，實施例之記憶體結構可提供一更寬的感測窗口(sensing window)以進行設置/重置之操作(SET/RESET operations)。因此，根據如第4G圖所示之半導體元件，應用第三實施例記憶體結構之半導體元件的穩定度和電性表現可有效地被改善。

根據如上敘述，值得注意的是，以上所列出之相關層的材料範例，僅為舉例說明之用，非用以限制本揭露。類似地，以上所列出之數值亦僅做為示例，而非限制之用。這些相關組成或距離之數值，例如阻障層(220/221/14’)的厚度、電阻轉換層(25/25B)的厚度、和距離d1/d2/d3，可根據實際應用之需求而變化和/或決定。

根據上述，實施例之一記憶體結構包括一底電極、一不具阻障層之電阻轉換層和一頂電極，其中一阻障層可以設置在底電極之側壁上，或設置在底電極之底表面處。根據實施例，在水平面上，阻障層的一最上表面係低於底電極之一上表面。因此，根據實施例之結構，電阻轉換層之一底表面可與阻障層的最上表面相隔開一距離。根據實施例之半導體元件的構型，可以有效增進應用實施例記憶體結構之半導體元件的穩定度和電性表現。例如，一實施例之記憶體結構，在一極低失敗機率例如10^-5機率(=10ppm)下，仍具有一可辨識區間存在於所對應之低組態(LRS)和高組態(HRS)之間，而可提供一感測窗口以進行設置/重置之操作。再者，製造實施例之半導體元件的方法，係採用簡單且非昂貴製程，適合量產，而且也可有效地獲得具改良電性的記憶體結構於實際應用中。

其他實施例，例如已知構件有不同的設置與排列等，亦可能可以應用，係視應用時之實際需求與條件而可作適當的調整或變化。因此，說明書與圖式中所示之結構僅作說明之用，並非用以限制本揭露欲保護之範圍。另外，相關技藝者當知，實施例中構成部件的形狀和位置亦並不限於圖示所繪之態樣，亦是根據實際應用時之需求和/或製造步驟在不悖離本揭露之精神的情況下而可作相應調整。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種半導體元件，包括：一基板；和一記憶體結構設置於該基板上，該記憶體結構包括：一底電極(bottom electrode)，設置於該基板上方；一阻障層(barrier layer)，設置於該底電極之一底表面處，且該阻障層之側壁係與該底電極之側壁齊平；一電阻轉換層(resistance switching layer)，設置於該底電極上且位於該阻障層上方，其中該電阻轉換層之一底表面係與該阻障層之一最上表面(an uppermost surface)相隔開一距離；一絕緣層(an insulating layer)，至少直接接觸該底電極之所有的該些側壁；和一頂電極(top electrode)，設置於該電阻轉換層上和覆蓋該電阻轉換層。
如申請專利範圍第1項所述之半導體元件，其中該絕緣層直接接觸該電阻轉換層之所有的該些側壁，其中該阻障層之該最上表面係低於該電阻轉換層之一底表面。
如申請專利範圍第1項所述之半導體元件，其中該距離係等於或大於10Å，其中該阻障層之該最上表面和該底電極之一上表面係相隔開該距離。
如申請專利範圍第1項所述之半導體元件，更包括：一層間介電(interlayer dielectric，ILD)層，設置在該基板上方；和一導電接觸(conductive contact)，設置在該基板上方且位於該層間介電層中，其中至少該電阻轉換層和該頂電極設置於該導電接觸上方，且該電阻轉換層之該底表面係高於該阻障層之該最上表面。
如申請專利範圍第1項所述之半導體元件，其中該電阻轉換層之該些側壁係與該底電極之該些側壁齊平。
如申請專利範圍第1項所述之半導體元件，其中該電阻轉換層係直接形成於該底電極上，該阻障層係直接形成於該底電極之該底表面處。
一種半導體元件，包括：一基板；和一記憶體結構設置於該基板上，該記憶體結構包括：一底電極，設置於該基板上方；一阻障層(barrier layer)，設置於該底電極上；一電阻轉換層，設置於該底電極上且位於該阻障層上方，其中該電阻轉換層之一底表面係與該阻障層之一最上表面相隔開一距離；和一頂電極，設置於該電阻轉換層上和覆蓋該電阻轉換層；一層間介電(ILD)層，設置在該基板上方；和一導電接觸(conductive contact)，位於該層間介電層中且可做為該記憶體結構之該底電極，其中該阻障層係設置於該導電接觸之側壁上，該電阻轉換層係形成於該層間介電層中且直接設置於該導電接觸上方，以及該阻障層之該最上表面與該導電接觸之一上表面係相隔開該距離。
如申請專利範圍第7項所述之半導體元件，其中該阻障層係形成於該層間介電層中，該阻障層之該最上表面與該導電接觸之該上表面係皆低於該層間介電層之一上表面。
如申請專利範圍第1項所述之半導體元件，其中該絕緣層圍繞該電阻轉換層、該底電極和該阻障層，且該絕緣層除了直接接觸該底電極之所有的該些側壁，更直接接觸該電阻轉換層之所有側壁以及該阻障層之該些側壁。
如申請專利範圍第9項所述之半導體元件，更包括：一層間介電(ILD)層，設置在該基板上方；和一導電接觸(conductive contact)，設置在該層間介電層中且位於該底電極下方；和接觸阻障(contact barriers)，設置於該導電接觸之側壁上，其中該些接觸阻障係低於該導電接觸之一上表面；其中該阻障層係設置在該導電接觸上且位於該導電接觸和該底電極之間，該絕緣層係接觸該些接觸阻障之上表面且覆蓋至少該導電接觸之該上表面。