CN111312896A - 一种半导体元件及其制备方法 - Google Patents
一种半导体元件及其制备方法 Download PDFInfo
- Publication number
- CN111312896A CN111312896A CN202010131740.4A CN202010131740A CN111312896A CN 111312896 A CN111312896 A CN 111312896A CN 202010131740 A CN202010131740 A CN 202010131740A CN 111312896 A CN111312896 A CN 111312896A
- Authority
- CN
- China
- Prior art keywords
- rram
- structural unit
- metal
- oxide film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 239000010410 layer Substances 0.000 claims abstract description 64
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 49
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 49
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 11
- 239000002243 precursor Substances 0.000 claims description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- -1 hafnium nitride Chemical class 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003631 expected effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 210000003537 structural cell Anatomy 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种半导体元件及其制备方法。所述半导体元件包括电阻式存储器RRAM结构单元以及形成于所述RRAM结构单元的侧壁上的保护层；所述RRAM结构单元包括由下而上依次设置的底部电极、电介质层、以及顶部电极；所述保护层包括至少一层金属氧化膜和至少一层金属氮化膜。本发明提供的半导体元件通过原子层沉积法在RRAM结构单元表面交替沉积金属氧化膜和金属氮化膜，由于金属氧化膜和金属氮化膜的晶格常数、晶粒大小及结构不同，因此能够有效阻挡外部氧自由基扩散至RRAM结构单元与该RRAM结构单元的氧空位复合，从而提高了RRAM单元的电学性能。
Description
技术领域
本发明属于集成电路器件的技术领域，尤其涉及一种半导体元件及其制备方法。
背景技术
电阻式存储器(Resistive Random-Access Memory，RRAM)是一种新型非易失型存储器，利用某些薄膜材料在外加电场的操作下能表现出不同的电阻值(高阻态HRS和低阻态LRS)，从而达到存储数据的目的。 RRAM结构单元通常为三明治结构，即由上下金属电极和中间绝缘介质层构成。RRAM的优势在于结构简单、集成度高并可以集成在后道工序的金属互联某一金属层之间。在工艺过程中，由于RRAM结构单元间隙间存在氧自由基，这些氧自由基会扩散进入RRAM结构单元和氧空位复合，而RRAM结构单元中的氧空位是导电细丝形成的来源，如果有氧自由基进入会对RRAM结构单元的电学性能产生不利影响，比如耐受性和保持性。
现有技术主要采用等离子体增强化学的气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)沉积二氧化硅或氮化硅 (SiO2/SiN)。采用PECVD工艺沉积的薄膜作为保护层，由于PECVD 沉积薄膜致密性略差且台阶覆盖性性不好，因此需沉积厚度较厚的薄膜才能达到预期的效果，但是这样一来会增大填充介质层总体的K值，使阻容延迟变大，对电路运行速率产生不利的影响。
发明内容
有鉴于此，本发明提供一种半导体元件，以提高对外部自由基的阻挡效果。
本发明提供一种半导体元件，包括电阻式存储器RRAM结构单元以及形成于所述RRAM结构单元的侧壁上的保护层；所述RRAM结构单元包括由下而上依次设置的底部电极、电介质层、以及顶部电极；所述保护层包括至少一层金属氧化膜和至少一层金属氮化膜。
在一可实施方式中，所述金属氧化膜和金属氮化膜逐层交替形成于所述RRAM结构单元的侧壁上。
在一可实施方式中，所述金属氧化膜和所述金属氮化膜按照从内到外的顺序交替形成于所述RRAM结构单元的侧壁上。
在一可实施方式中，所述金属氧化膜包括但不限于氧化铝(AlOx)膜或氧化铪(HfOx)膜。
在一可实施方式中，所述金属氮化膜包括但不限于氮化铝(AlN)膜或氮化铪(HfNx)膜。
在一可实施方式中，所述的半导体元件还包括：下金属通孔和上金属通孔；所述下金属通孔设置在所述RRAM结构单元的底部且与所述底部电极电连接；所述上金属通孔设置在所述RRAM结构单元的顶部且与所述顶部电极电连接。
本发明还提供一种半导体元件的制备方法，包括如下步骤：形成 RRAM结构单元；形成RRAM结构单元包括：形成底部电极；形成电介质层于所述底部电极上；形成顶部电极于所述电介质层上；形成保护层于所述RRAM结构单元的表面；其中，所述保护层包括至少一层金属氧化膜和至少一层金属氮化膜。
在一可实施方式中，所述形成保护层于所述RRAM结构单元的表面，包括：将金属前驱体源和氧前驱体源通过原子层沉积法沉积在所述RRAM结构单元的表面上，形成金属氧化膜；将金属前驱体源和氮前驱体源通过原子层沉积法沉积在所述金属氧化膜上，形成金属氮化膜；依次重复沉积上述金属氧化膜和金属氮化膜，直至所述RRAM结构单元的表面形成特定厚度的保护层。
在一可实施方式中，所述金属前驱体源包括铝前驱体源但不限于铝前驱体源，更优选的，所述铝前驱体源包括但不限于三甲基铝(TAM)。
在一可实施方式中，所述氧前驱体源包括但不限于H2O、O3或O2；所述氮前驱体源包括但不限于NH3。
本发明实施例与现有技术相比至少具有如下有益效果：
1、本发明实施例提供的半导体元件，由于RRAM结构单元侧壁上的保护层包括至少一层金属氧化膜和至少一层金属氮化膜，金属氧化膜和金属氮化膜的晶格常数和结构不同，因此能够有效阻挡外部氧自由基扩散至RRAM结构单元并与RRAM结构单元的氧空位复合，从而提高了RRAM结构单元的电学特性。
2、本发明实例提供的半导体元件制备方法，采用原子层沉积技术在 RRAM结构表面交替沉积金属氧化膜和金属氮化膜。相较于其他沉积方法(如等离子化学气相沉积法沉积二氧化硅/氮化硅薄膜)，本实施例由于采用了原子层沉积技术，因此能够获得生长致密性高，台阶覆盖性好，以及薄膜厚度精准可控的保护膜。由于交替生长不同类型的保护膜，不同保护膜二者晶格常数不同，以及晶粒大小和结构不同，因此会在薄膜边界晶界处形成阻挡效应和增大扩散路径，有利于阻止外部氧自由基的进入。本实施例的保护层只需要生长较薄的保护膜就可以起到良好的阻挡效果。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
图1是本发明实施例半导体元件的结构示意图；
图2是本发明实施例半导体元件制备方法的流程图。
附图中使用的附图标记如下：
10、下金属互联层，20、下金属通孔，30、RRAM结构单元，40、上金属通孔，50、上金属互联层，60、第三介电层，70、保护层，701、金属氧化膜，702、金属氮化膜，80、第二介电层，90、第一介电层。
具体实施方式
以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
如图1所示，本发明实施例第一方面提供一种半导体元件，包括电阻式存储RRAM结构单元30以及形成于RRAM结构单元30的侧壁上的保护层70；RRAM结构单元30包括由下而上依次设置的底部电极、电介质层、以及顶部电极；保护层70包括至少一层金属氧化膜701和至少一层金属氮化膜702。
具体地，保护层70形成于底部电极、电介质层，以及顶部电极的侧壁上，保护层70用于将底部电极和顶部电极与电介质层分隔开，以便阻止氧自由基进入RRAM结构单元30影响电介质层中导电丝线的形成。金属氧化膜701和金属氮化膜702分别逐层形成于RRAM结构单元 30侧壁上，本发明实施例对RRAM结构单元30侧壁上金属氧化膜701 和金属氮化膜702的排布方式不做限定，只要在保证电路运行速率正常的同时能够有效阻挡氧自由基进入RRAM结构单元30即可。
本发明实施例提供的半导体元件，由于金属氧化膜701和金属氮化膜 702的键长和晶粒大小均不同，因此金属氧化膜701和金属氮化膜702 相结合作为半导体元件的保护层70能够有效阻挡外部氧自由基扩散至 RRAM结构单元30并与RRAM结构单元30的氧空位复合，从而提高了RRAM结构单元30的耐受性和保持性。
在本实施例中，金属氧化膜701和金属氮化膜702逐层交替形成于 RRAM结构单元30的侧壁上。
具体地，金属氧化膜701和金属氮化膜702交替排布在RRAM结构单元30侧壁上；例如，当保护层70包括两层金属氧化膜701和两层金属氮化膜702时，RRAM结构单元30侧壁上保护层70从内到外依次为金属氮化膜702、金属氧化膜701、金属氮化膜702以及金属氧化膜701，或者RRAM结构单元30侧壁上保护层70从里到外依次为金属氧化膜 701、金属氮化膜702、金属氧化膜701以及金属氮化膜702。本发明实施例对RRAM结构单元30侧壁上先形成金属氧化膜701还是先形成金属氮化膜702不做限定，只要在保证电路运行速率正常的同时能够有效阻挡氧自由基进入RRAM结构单元30即可。
本发明实施例由于在RRAM结构单元30的侧壁上交替形成金属氧化膜701和金属氮化膜702，因此不同膜的原子之间交错分布，增加了氧自由基进入RRAM结构单元30的碰撞，从而提高了保护层70对氧自由基的阻挡性。
在本实施例中，金属氧化膜701和金属氮化膜702按照从内到外的顺序交替形成于RRAM结构单元30的侧壁上。
具体地，当保护层包括两层金属氧化膜701和两层金属氮化膜702 时，RRAM结构单元30侧壁上保护层70从内到外依次为金属氧化膜701、金属氮化膜702、金属氧化膜701以及金属氮化膜702。
本发明实施例由于在RRAM结构单元30的侧壁先形成金属氧化膜 701再形成金属氮化膜702，因此能够更有效地提高保护层70对外部氧自由基的阻挡效果。
在本实施例中，金属氧化膜701包括但不限于氧化铝膜或氧化铪膜。
在本实施例中，金属氮化膜702包括但不限于氮化铝膜或氮化铪膜。
在本实施例中，半导体元件还包括：下金属通孔20和上金属通孔 40；下金属通孔20设置在RRAM结构单元30的底部且与底部电极电连接；上金属通孔40设置在RRAM结构单元30的顶部且与顶部电极电连接。
具体地，半导体元件还包括下金属互联层10、上金属互联层50、第一介电层90、第二介电层80和第三介电层60。下金属通孔20、RRAM 结构单元30和上金属通孔40均设置在下金属互联层10和上金属互联层50之间。下金属互联层10设置在下金属通孔20的下方，上金属互联层50设置在上金属通孔40的上方。第一介电层90设置在下金属互联层10的侧壁上，第一介电层90与下金属互联层10共享第一平坦顶面。第二介电层80设置在第一介电层90上并从第一介电层90上表面沿着下金属通孔20的侧壁连续延伸，第二介电层80与下金属通孔20 共享第二平坦顶面。RRAM结构单元30设置在下金属通孔20上。第三介电层60设置在第二介电层80上并从第二介电层80上表面沿着保护层70侧壁和上金属通孔40侧壁连续延伸，第三介电层60与上金属通孔40共享第三平坦顶面。上金属互联层50设置在上金属通孔40上。
在本实施例中，半导体元件还包括缓释层，缓释层设置第一共享平坦顶面上，用于阻止下金属互联层10的金属扩散至下金属通孔20。
如图2所示，本实施例第二方面提供一种半导体元件的制备方法，包括如下步骤：
S101，形成RRAM结构单元；
具体地，形成RRAM结构单元包括：形成底部电极于下金属通孔；形成电介质层于底部电极上；形成顶部电极于电介质层上；通过光刻和蚀刻工艺定义RRAM结构单元的尺寸
S102，形成保护层于RRAM结构单元的表面；其中，保护层包括至少一层金属氧化膜和至少一层金属氮化膜。
具体地，形成保护层于所述RRAM结构单元的表面，包括：将金属前驱体源和氧前驱体源交替通入原子层沉积系统，而后沉积金属氧化物于RRAM结构单元的表面上，重复该步骤若干循环，形成一定厚度的金属氧化膜；将金属前驱体源和氮前驱体源交替通入原子层沉积系统，而后沉积金属氮化物于金属氧化膜上，重复该步骤若干循环，形成一定厚度的金属氮化膜；依次重复沉积上述金属氧化膜和金属氮化膜，直至 RRAM结构单元的表面形成特定厚度的交叠的保护层。金属前驱体源包括铝前驱体源但不限于铝前驱体源，优选地，铝前驱体源包括但不限于三甲基铝。氧前驱体源包括但不限于H2O、O3或O2；氮前驱体源包括但不限于NH3。
例如，对RRAM结构单元蚀刻后，将若干循环铝前驱体源和氧前驱体源采用原子层沉积的方法沉积至RRAM结构单元的表面上，形氧化铝膜；将若干循环铝前驱体源和氮前驱体源采用原子沉积的方法沉积在氧化铝膜上，形成氮化铝膜；重复上述氧化铝膜以及氮化铝膜的形成步骤，直至RRAM结构单元表面的保护层达到预设厚度。
在本实施例中对所述RRAM结构单元表面的保护层的厚度不作限定，只要在保证半导体元件运行速率正常的同时能够有效阻挡氧自由基进入RRAM结构单元即可。
在本实施例中，所述制备方法还包括：
对RRAM结构单元上表面的保护层进行蚀刻，以便连接上金属通孔至RRAM结构单元；形成上金属通孔于RRAM结构单元上。
现有技术采用离子化学气相沉积系统沉积二氧化硅薄膜或氮化硅薄膜，则需要沉积较厚的薄膜才能达到预期的效果，同时增大了周边介质材料的K值，对电路运行速率产生了不利的影响。而本发明实施例提供的半导体元件制备方法，由于采用原子层沉积法在RRAM结构表面交替沉积金属氧化膜和金属氮化膜，因此能够获得阻挡性能优异且厚度较薄的保护层，从而不仅降低了半导体元件的制备难度，而且解决了现有技术中采用气相沉积法沉积薄膜造成的阻挡效率低的问题。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本发明的具体实施路径，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体元件，其特征在于，包括电阻式存储器RRAM结构单元以及形成于所述RRAM结构单元的侧壁上的保护层；
所述RRAM结构单元包括由下而上依次设置的底部电极、电介质层、以及顶部电极；
所述保护层包括至少一层金属氧化膜和至少一层金属氮化膜。
2.根据权利要求1所述的半导体元件，其特征在于，所述金属氧化膜和金属氮化膜逐层交替形成于所述RRAM结构单元的侧壁上。
3.根据权利要求2所述的半导体元件，其特征在于，所述金属氧化膜和所述金属氮化膜按照从内到外的顺序交替形成于所述RRAM结构单元的侧壁上。
4.根据权利要求1所述的半导体元件，其特征在于，所述金属氧化膜包括但不限于氧化铝膜或氧化铪膜。
5.根据权利要求1所述的半导体元件，其特征在于，所述金属氮化膜包括但不限于氮化铝膜或氮化铪膜。
6.根据权利要求1所述的半导体元件，其特征在于，还包括：下金属通孔和上金属通孔；
所述下金属通孔设置在所述RRAM结构单元的底部且与所述底部电极电连接；所述上金属通孔设置在所述RRAM结构单元的顶部且与所述顶部电极电连接。
7.一种半导体元件的制备方法，其特征在于，包括如下步骤：
形成RRAM结构单元；形成RRAM结构单元包括：
形成底部电极；
形成电介质层于所述底部电极上；
形成顶部电极于所述电介质层上；
形成保护层于所述RRAM结构单元的表面；其中，所述保护层包括至少一层金属氧化膜和至少一层金属氮化膜。
8.根据权利要求7所述的制备方法，其特征在于，所述形成保护层于所述RRAM结构单元的表面，包括：
将金属前驱体源和氧前驱体源通过原子层沉积法沉积在所述RRAM结构单元的表面上，形成金属氧化膜；
将金属前驱体源和氮前驱体源通过原子层沉积法沉积在所述金属氧化膜上，形成金属氮化膜；
依次重复沉积上述金属氧化膜和金属氮化膜，直至所述RRAM结构单元的表面形成特定厚度的保护层。
9.根据权利要求8所述的制备方法，其特征在于，所述金属前驱体源包括铝前驱体源但不限于铝前驱体源，优选地，所述铝前驱体源包括但不限于三甲基铝(TMA)。
10.根据权利要求8所述的制备方法，其特征在于，所述氧前驱体源包括但不限于H2O、O3或O2；所述氮前驱体源包括但不限于NH3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010131740.4A CN111312896A (zh) | 2020-02-29 | 2020-02-29 | 一种半导体元件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010131740.4A CN111312896A (zh) | 2020-02-29 | 2020-02-29 | 一种半导体元件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111312896A true CN111312896A (zh) | 2020-06-19 |
Family
ID=71148421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010131740.4A Pending CN111312896A (zh) | 2020-02-29 | 2020-02-29 | 一种半导体元件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111312896A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023115920A1 (zh) * | 2021-12-20 | 2023-06-29 | 厦门半导体工业技术研发有限公司 | 一种存储单元组及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037187A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 |
| US20140322885A1 (en) * | 2013-04-29 | 2014-10-30 | Asm Ip Holding B.V. | Method of making a resistive random access memory device |
| CN106159083A (zh) * | 2014-08-14 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 用于rram结构的氧化物膜方案 |
| CN106876583A (zh) * | 2015-12-14 | 2017-06-20 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN109119533A (zh) * | 2017-06-26 | 2019-01-01 | 台湾积体电路制造股份有限公司 | Rram器件及其形成方法 |
| US20190148637A1 (en) * | 2017-11-16 | 2019-05-16 | International Business Machines Corporation | Wraparound top electrode line for crossbar array resistive switching device |
| US20200052207A1 (en) * | 2018-08-08 | 2020-02-13 | International Business Machines Corporation | Resistive switching memory with replacement metal electrode |
-
2020
- 2020-02-29 CN CN202010131740.4A patent/CN111312896A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037187A (zh) * | 2013-03-06 | 2014-09-10 | 台湾积体电路制造股份有限公司 | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 |
| US20140322885A1 (en) * | 2013-04-29 | 2014-10-30 | Asm Ip Holding B.V. | Method of making a resistive random access memory device |
| CN106159083A (zh) * | 2014-08-14 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 用于rram结构的氧化物膜方案 |
| CN106876583A (zh) * | 2015-12-14 | 2017-06-20 | 华邦电子股份有限公司 | 电阻式随机存取存储器 |
| CN109119533A (zh) * | 2017-06-26 | 2019-01-01 | 台湾积体电路制造股份有限公司 | Rram器件及其形成方法 |
| US20190148637A1 (en) * | 2017-11-16 | 2019-05-16 | International Business Machines Corporation | Wraparound top electrode line for crossbar array resistive switching device |
| US20200052207A1 (en) * | 2018-08-08 | 2020-02-13 | International Business Machines Corporation | Resistive switching memory with replacement metal electrode |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023115920A1 (zh) * | 2021-12-20 | 2023-06-29 | 厦门半导体工业技术研发有限公司 | 一种存储单元组及其制造方法 |
| TWI848325B (zh) * | 2021-12-20 | 2024-07-11 | 大陸商廈門半導體工業技術研發有限公司 | 一種儲存單元組及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6872621B2 (ja) | メモリセル、集積構造およびメモリアレイ | |
| US10658580B2 (en) | Semiconductor structures including multi-portion liners | |
| US9136120B2 (en) | Compositions for etching and methods of forming a semiconductor device using the same | |
| US9780182B2 (en) | Molybdenum-containing conductive layers for control gate electrodes in a memory structure | |
| US9698223B2 (en) | Memory device containing stress-tunable control gate electrodes | |
| US11296028B2 (en) | Semiconductor device containing metal-organic framework inter-line insulator structures and methods of manufacturing the same | |
| US20130168752A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US20210272604A1 (en) | 3-D DRAM Structure With Vertical Bit-Line | |
| US20140151776A1 (en) | Vertical memory cell | |
| US8575680B2 (en) | Semiconductor device having air gap and method of fabricating the same | |
| US8710564B2 (en) | Semiconductor device including insulating layer of cubic system or tetragonal system | |
| TW202008564A (zh) | 具有耐腐蝕複合間隙壁的三維記憶體元件 | |
| US8723250B2 (en) | Integrated circuit devices including complex dielectric layers and related fabrication methods | |
| TW201903975A (zh) | 半導體記憶裝置 | |
| JP2007110111A (ja) | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 | |
| US20120088360A1 (en) | Methods of Fabricating Semiconductor Devices | |
| US20060108621A1 (en) | Capacitor insulating film, method for fabricating the same, capacitor element, method for fabricating the same, semiconductor memory device, and method for fabricating the same | |
| WO2009032575A2 (en) | Semiconductor device having reduced single bit fails and a method of manufacture thereof | |
| CN111312896A (zh) | 一种半导体元件及其制备方法 | |
| CN112542460A (zh) | 具有减少的边缘缺陷的铁电存储器件及其制造方法 | |
| US10475810B2 (en) | Conductive components and memory assemblies | |
| TWI538103B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP2011192801A (ja) | キャパシタ素子とキャパシタ素子の製造方法および半導体装置 | |
| TW523912B (en) | Capacitor stack structure and method of fabricating | |
| KR101536511B1 (ko) | 3차원 적층 저항 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200619 |
|
| WD01 | Invention patent application deemed withdrawn after publication |