JP2008198813A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008198813A JP2008198813A JP2007032872A JP2007032872A JP2008198813A JP 2008198813 A JP2008198813 A JP 2008198813A JP 2007032872 A JP2007032872 A JP 2007032872A JP 2007032872 A JP2007032872 A JP 2007032872A JP 2008198813 A JP2008198813 A JP 2008198813A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- semiconductor device
- glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】絶縁膜20内であってキャパシタ上部電極18の上に形成されたコンタクトホール20e内に埋め込まれる導電性プラグ21eとして、アルミニウム膜32を有する複数層31〜34の構造を採用し、これにより、タングステン膜34をコンタクトホール20e内に充填する際に、水素がコンタクトホール20eの下の強誘電体キャパシタ17aに侵入することをアルミニウム膜32によって防止する。
【選択図】図6
Description
(第1の実施の形態)
図1〜図4は、本発明の第1実施形態に係る半導体記憶装置の形成工程を示す断面図である。
TiN膜33の膜厚は、厚いほど良いが、あまり厚いと高抵抗化してしまうこと、後の工程でW埋め込み形状が悪化すること、及び自身にクラックが発生してしまうこと等々を考慮して、50nm程度が望ましい。
以上のように、強誘電体キャパシタQ1を覆う第2の層間絶縁膜20において、キャパシタ上部電極18の上に形成された第5のコンタクトホール20e内にタングステン等の導電材をCVD法により充填する際に、その下地膜として第5のコンタクトホール20eの内面にTiN膜31、Al膜32、TiN膜33の三層構造が形成された状態となっている。
図8は、本発明の第2実施形態に係る半導体装置の製造工程を示す断面図、図9、図10は、本発明の第2実施形態に係る半導体装置における導電性プラグの形成工程を示す断面図である。
図11(a)、(b)は、本発明の第3実施形態に係る半導体装置における強誘電体キャパシタを示す断面図である。
図11(a)は、第1実施形態に示したキャパシタ上部電極18、下部電極層16aの上のコンタクトホール20e,20f内に形成される一層目のTiN膜31とAl膜32の間に、Ti膜34を成膜した構造を示している。
図12(a)、(b)は、スタック型の強誘電体キャパシタを採用した構造を示す第4実施形態に係る半導体装置を示す断面図である。なお、図12(a)、(b)において、図4、図8と同じ符号は同じ要素を示している。
(付記2)前記第1のコンタクトホール内は、前記第1のアルミニウム膜を挟む第1のグルー膜と第2のグルー膜とを含み、前記第1、第2のグルー膜上に形成される導電膜により充填されていることを特徴とする付記1に記載の半導体装置。
(付記3)前記第1のアルミニウム膜は、前記第1のコンタクトホールの底面に前記第1のグルー膜を介して形成されていることを特徴とする付記2に記載の半導体装置。
(付記4)前記第1のアルミニウム膜は、前記第1のコンタクトホールの前記底面と側壁面の内側に形成された前記第1のグルー膜の内面に沿って形成され、さらに、前記第1のコンタクトホール内で前記第2のグルー膜に覆われていることを特徴とする付記3に記載の半導体装置。
(付記5)前記第1のグルー膜は、窒化チタン膜であることを特徴とする付記2乃至付記4のいずれか1つに記載の半導体装置。
(付記6)前記第1のアルミニウム膜と前記窒化チタン膜の間にはチタン膜が形成されていることを特徴とする付記5に記載の半導体装置。
(付記7)前記第2のグルー膜は、窒化チタン膜であることを特徴とする付記2乃至付記6のいずれか1つに記載の半導体装置。
(付記8)前記第1のコンタクトホール内を充填する前記導電膜はタングステンであることを特徴とする付記2乃至付記7のいずれかに記載の半導体装置。
(付記9)前記第1の導電性プラグの下端は、前記キャパシタの前記上部電極に接続されていることを特徴とする付記1乃至付記8のいずれか1つに記載の半導体装置。
(付記10)前記第2の絶縁膜内であって、前記下部電極上に形成された第2のコンタクトホールと、第2のコンタクトホール内に形成されて第2のアルミニウム膜を含む複数層構造の第2の導電性プラグとをさらに有することを特徴とする付記1乃至付記9のいずれか1つに記載の半導体装置。
(付記11)前記金属酸化物強誘電体膜は、チタン酸ジルコン酸鉛系材料、ビスマス層状構造化物のいずれかであることを特徴とする付記1乃至付記10のいずれか1つに記載の半導体装置。
(付記12)半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上に、下部電極、金属酸化物強誘電体膜及び上部電極を有するキャパシタを形成する工程と、前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、前記キャパシタの前記上部電極の上であって前記第2の絶縁膜内に第1のコンタクトホールを形成する工程と、前記第1のコンタクトホールの底面及び内壁面に沿って第1のグルー膜を形成する工程と、前記第1のコンタクトホール内の少なくとも底部において、前記第1のグルー膜の上に第1のアルミニウム膜を形成する工程と、前記第1のアルミニウム膜の上に第2のグルー膜を形成する工程と、前記第1のコンタクトホール内を充填する第1の導電膜を前記第1、第2のグルー膜の上に形成する工程と、を有することを特徴とする半導体装置の製造方法。
(付記13)前記第1のアルミニウム膜と前記第2のグルー膜は、前記第1のコンタクトホールの内壁面及び底面に沿って形成されることを特徴とする付記12に記載の半導体装置の製造方法。
(付記14)前記第1のアルミニウム膜は、SIP方式スパッタ法、SIP−EnCore方式スパッタ法のいずれかにより形成されることを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)前記第1のコンタクトホールの底部に形成される前記第1のアルミニウム膜は、コリメータスパッタ、ロングスルースパッタ法、イオン化金属プラズマスパッタ法のいずれかにより形成されることを特徴とする付記12に記載の半導体装置の製造方法。
(付記16)前記第1、第2のグルー膜は窒化チタン膜であることを特徴とする付記12乃至付記15のいずれか1つに記載の半導体装置の製造方法。
(付記17)前記第1のグルー膜である前記窒化チタン膜と前記第1のアルミニウム膜の間にはチタン膜が形成されていることを特徴とする付記16に記載の半導体装置の製造方法。
(付記18)前記第1のコンタクトホール内に充填される導電膜は、タングステンであることを特徴とする付記12乃至付記17のいずれか1つに記載の半導体装置の製造方法。
(付記19)前記第2の絶縁膜内において、前記下部電極上に第2のコンタクトホールを形成する工程と、前記第2のコンタクトホール内に第3のグルー膜を形成する工程と、前記第2のコンタクトホール内の少なくとも底部において、前記第3のグルー膜の上に第2のアルミニウム膜を形成する工程と、前記第2のアルミニウム膜の上に第4のグルー膜を形成する工程と、前記第2のコンタクトホール内を充填し且つ前記第3、第4のグルー膜の上に第2の導電膜を形成する工程と、を有することを特徴とする付記12乃至付記18のいずれか1つに記載の半導体装置の製造方法。
(付記20)前記第2のアルミニウムは、前記第1のアルミニウム膜と同時に形成され、前記第3のグルー膜は第1のグルー膜と同時に形成され、第4のグルー膜は、前記第2のグルー膜と同時に形成され、前記第2の導電膜は、前記第1の導電膜と同時に形成されることを特徴とする付記19に記載の半導体装置の製造方法。
2 素子分離絶縁膜
3a,3b,3c ウェル
4…Pウェル、
4a,4b…ゲート絶縁膜、
5a,5b…ゲート電極、
7a,7ab,8a,8b…不純物拡散領域、
9…側壁絶縁膜、
10…カバー膜、
11…層間絶縁膜、
12a〜12d…導電性プラグ、
13…酸化防止絶縁膜、
14…下地絶縁膜、
15…密着膜、
16…下部電極層、
16a,16c…下部電極、
17…強誘電体膜、
17a,17c…容量絶縁膜、
18a、18b…酸化イリジウム膜、
18,18c…上部電極、
19…キャパシタ保護膜、
20…層間絶縁膜、
20a〜20f…コンタクトホール、
21a〜21f…導電性プラグ、23…導電性パッド、
24〜27…配線、
31…TiN膜、
32、32a…Al膜、
33…TiN膜、
34…W膜、
29a〜29f…導電性プラグ、
35,35a…Ti膜、
Q1,Q2…強誘電体キャパシタ。
Claims (10)
- 半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され且つ下部電極、金属酸化物強誘電体膜、上部電極を有するキャパシタと、
前記キャパシタ及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、
前記第2の絶縁膜内に形成されたコンタクトホールと、
前記コンタクトホール内に形成されてアルミニウム膜を含む複数層構造の第1の導電性プラグと、
を有することを特徴とする半導体装置。 - 前記コンタクトホール内は、前記アルミニウム膜を挟む第1のグルー膜と第2のグルー膜とを含み、前記第1、第2のグルー膜上に形成される導電膜により充填されていることを特徴とする請求項1に記載の半導体装置。
- 前記アルミニウム膜は、前記コンタクトホールの底面に前記第1のグルー膜を介して形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記アルミニウム膜は、前記コンタクトホールの前記底面と側壁面の内側に形成された前記第1のグルー膜の内面に沿って形成され、さらに、前記コンタクトホール内で前記第2のグルー膜に覆われていることを特徴とする請求項3に記載の半導体装置。
- 前記第1のグルー膜は、窒化チタン膜であることを特徴とする請求項2乃至請求項4のいずれか1項に記載の半導体装置。
- 前記アルミニウム膜と前記窒化チタン膜の間にはチタン膜が形成されていることを特徴とする請求項5に記載の半導体装置。
- 前記コンタクトホール内を充填する前記導電膜はタングステンであることを特徴とする請求項2乃至請求項6のいずれか1項に記載の半導体装置。
- 半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の上に、下部電極、金属酸化物強誘電体膜及び上部電極を有するキャパシタを形成する工程と、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記キャパシタの前記上部電極の上であって前記第2の絶縁膜内にコンタクトホールを形成する工程と、
前記コンタクトホールの底面及び内壁面に沿って第1のグルー膜を形成する工程と、
前記コンタクトホール内の少なくとも底部において、前記第1のグルー膜の上にアルミニウム膜を形成する工程と、
前記アルミニウム膜の上に第2のグルー膜を形成する工程と、
前記コンタクトホール内を充填する導電膜を前記第1、第2のグルー膜の上に形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記アルミニウム膜と前記第2のグルー膜は、前記コンタクトホールの内壁面及び底面に沿って形成されることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記第2の絶縁膜内において、前記下部電極上に第2のコンタクトホールを形成する工程と、前記第2のコンタクトホール内に第3のグルー膜を形成する工程と、前記第2のコンタクトホール内の少なくとも底部において、前記第3のグルー膜の上に第2のアルミニウム膜を形成する工程と、前記第2のアルミニウム膜の上に第4のグルー膜を形成する工程と、前記第2のコンタクトホール内を充填し且つ前記第3、第4のグルー膜の上に第2の導電膜を形成する工程と、を有することを特徴とする請求項8乃至請求項9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032872A JP5109394B2 (ja) | 2007-02-14 | 2007-02-14 | 半導体装置及びその製造方法 |
US11/957,636 US20080191252A1 (en) | 2007-02-14 | 2007-12-17 | Semiconductor device and method for manufacturing the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032872A JP5109394B2 (ja) | 2007-02-14 | 2007-02-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198813A true JP2008198813A (ja) | 2008-08-28 |
JP5109394B2 JP5109394B2 (ja) | 2012-12-26 |
Family
ID=39685083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007032872A Expired - Fee Related JP5109394B2 (ja) | 2007-02-14 | 2007-02-14 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080191252A1 (ja) |
JP (1) | JP5109394B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225889A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103303A (ja) * | 2008-10-23 | 2010-05-06 | Toshiba Corp | 磁気抵抗素子及びその製造方法 |
US20110079878A1 (en) * | 2009-10-07 | 2011-04-07 | Texas Instruments Incorporated | Ferroelectric capacitor encapsulated with a hydrogen barrier |
KR101095724B1 (ko) * | 2010-02-05 | 2011-12-21 | 주식회사 하이닉스반도체 | 저장 캐패시터를 포함하는 반도체 장치 및 그의 형성 방법 |
US10847201B2 (en) | 2019-02-27 | 2020-11-24 | Kepler Computing Inc. | High-density low voltage non-volatile differential memory bit-cell with shared plate line |
US11476261B2 (en) * | 2019-02-27 | 2022-10-18 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
US11587869B2 (en) * | 2019-10-31 | 2023-02-21 | Ablic Inc. | Semiconductor device and method of manufacturing the same |
US11659714B1 (en) | 2021-05-07 | 2023-05-23 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer, and method of forming such |
US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
US20230065132A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of fabricating the same |
US11997853B1 (en) | 2022-03-07 | 2024-05-28 | Kepler Computing Inc. | 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset |
US11741428B1 (en) | 2022-12-23 | 2023-08-29 | Kepler Computing Inc. | Iterative monetization of process development of non-linear polar material and devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223852A (ja) * | 1997-02-03 | 1998-08-21 | Matsushita Electron Corp | 強誘電体メモリ装置及びその製造方法 |
JP3098474B2 (ja) * | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2001127264A (ja) * | 1999-10-29 | 2001-05-11 | Toshiba Corp | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
JP2001274352A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003051584A (ja) * | 2001-06-26 | 2003-02-21 | Samsung Electronics Co Ltd | 拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法 |
JP2006202988A (ja) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
US6177350B1 (en) * | 1998-04-14 | 2001-01-23 | Applied Materials, Inc. | Method for forming a multilayered aluminum-comprising structure on a substrate |
US6445023B1 (en) * | 1999-03-16 | 2002-09-03 | Micron Technology, Inc. | Mixed metal nitride and boride barrier layers |
US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
KR100396879B1 (ko) * | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
CN1244155C (zh) * | 2001-01-15 | 2006-03-01 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
US6773930B2 (en) * | 2001-12-31 | 2004-08-10 | Texas Instruments Incorporated | Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier |
US20030222296A1 (en) * | 2002-06-04 | 2003-12-04 | Applied Materials, Inc. | Method of forming a capacitor using a high K dielectric material |
KR100738065B1 (ko) * | 2002-07-10 | 2007-07-10 | 삼성전자주식회사 | 한 개의 트랜지스터와 데이터 저장 수단으로 한 개의저항체를구비하는 메모리 소자 및 그 구동 방법 |
US7105403B2 (en) * | 2003-07-28 | 2006-09-12 | Micron Technology, Inc. | Double sided container capacitor for a semiconductor device and method for forming same |
-
2007
- 2007-02-14 JP JP2007032872A patent/JP5109394B2/ja not_active Expired - Fee Related
- 2007-12-17 US US11/957,636 patent/US20080191252A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223852A (ja) * | 1997-02-03 | 1998-08-21 | Matsushita Electron Corp | 強誘電体メモリ装置及びその製造方法 |
JP3098474B2 (ja) * | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2001127264A (ja) * | 1999-10-29 | 2001-05-11 | Toshiba Corp | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
JP2001274352A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003051584A (ja) * | 2001-06-26 | 2003-02-21 | Samsung Electronics Co Ltd | 拡張されたプレートラインを有する強誘電体メモリ素子及びその製造方法 |
JP2006202988A (ja) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225889A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5109394B2 (ja) | 2012-12-26 |
US20080191252A1 (en) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5109394B2 (ja) | 半導体装置及びその製造方法 | |
US7884406B2 (en) | Semiconductor device including ferroelectric capacitor | |
US20080237866A1 (en) | Semiconductor device with strengthened pads | |
KR20070043563A (ko) | 반도체 장치와 그 제조 방법 | |
JP4181135B2 (ja) | 半導体記憶装置 | |
US7279342B2 (en) | Ferroelectric memory | |
US7803640B2 (en) | Semiconductor device and semiconductor product | |
US20060043452A1 (en) | Ferroelectric memory and its manufacturing method | |
WO2006134664A1 (ja) | 半導体装置及びその製造方法 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
US7501675B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
US20080067566A1 (en) | Contact structure having conductive oxide layer, ferroelectric random access memory device employing the same and methods of fabricating the same | |
JP4893304B2 (ja) | 半導体装置及びその製造方法 | |
JP2006310637A (ja) | 半導体装置 | |
US10269813B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4899666B2 (ja) | 半導体装置及びその製造方法 | |
JP2005057103A (ja) | 半導体装置及びその製造方法 | |
JP2010225928A (ja) | 半導体記憶装置及びその製造方法 | |
US20050128663A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3906215B2 (ja) | 半導体装置 | |
JP2009105388A (ja) | 半導体装置及びその製造方法 | |
KR100465832B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
US20080296646A1 (en) | Semiconductor memory device and method for fabricating the same | |
JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5109394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |