CN113097150B

CN113097150B - 半导体结构及其制备方法

Info

Publication number: CN113097150B
Application number: CN202110351087.7A
Authority: CN
Inventors: 于业笑
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2021-03-31
Filing date: 2021-03-31
Publication date: 2022-04-12
Anticipated expiration: 2041-03-31
Also published as: WO2022205691A1; CN113097150A

Abstract

本发明涉及一种半导体结构及其制备方法，包括：提供基底；于基底内形成初始沟槽；形成牺牲层，牺牲层包括第一部分及第二部分；第一部分填满初始沟槽，第二部分覆盖基底的上表面及第一部分的上表面；于第二部分内形成分割槽，以将第二部分图形化为牺牲图形，牺牲图形与第一部分对应设置；于分割槽内形成填充层，填充层填满分割槽；去除牺牲图形及第一部分，以形成字线沟槽；于字线沟槽内形成埋入式栅极字线。该半导体结构及其制备方法通过两步形成沟槽，使得埋入式栅极字线一半位于有源区内，可以将低对刻蚀工艺的要求，保证工艺的实现能力，并能得到理想的沟道长度，使得半导体结构进入1z时代整体尺寸微缩的情况下仍不受短沟道效应的影响。

Description

半导体结构及其制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着半导体技术的发展，DRAM(Dynamic Random Access Memory，动态存储器)正朝向高速度、高集成密度、低功耗的方向发展。

随着半导体器件结构尺寸的微缩，尤其是在关键尺寸小于20nm的DRAM制造过程中，字线的尺寸和有效沟道长度，直接决定了DRAM在电性方面的优良与否。此外，在DRAM的制造工艺中，随着关键尺寸的缩小，对字线的制造要求越来越高，已经达到刻蚀工艺的极限，无法实现高深度和尺寸的平衡，很难得到理想的沟槽长度，1z时代的埋入式栅极字线的尺寸问题亟待解决。

发明内容

基于此，有必要针对现有技术中埋入式字线的尺寸问题提供一种能够延长字线两侧沟道中有效沟道长度的半导体结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括如下步骤：

提供基底；

于所述基底内形成初始沟槽；

形成牺牲层，所述牺牲层包括第一部分及第二部分；所述第一部分填满所述初始沟槽，所述第二部分覆盖所述基底的上表面及所述第一部分的上表面；

于所述第二部分内形成分割槽，以将所述第二部分图形化为牺牲图形，所述牺牲图形与所述第一部分对应设置；

于所述分割槽内形成填充层，所述填充层填满所述分割槽；

去除所述牺牲图形及所述第一部分，以形成字线沟槽；

于所述字线沟槽内形成埋入式栅极字线。

在其中一个实施例中，基于自对准双重成像工艺形成所述分割槽。

在其中一个实施例中，所述牺牲层包括氮化钛层。

在其中一个实施例中，所述于所述分割槽内形成填充层，所述填充层填满所述分割槽包括：

形成填充材料层，所述填充材料层填满所述分割槽，并覆盖所述牺牲图形的上表面；

去除位于所述牺牲图形上的所述填充材料层，保留于所述分割槽内的所述填充材料层即为所述填充层。

在其中一个实施例中，所述于所述字线沟槽内形成埋入式栅极字线包括：

于所述字线沟槽的侧壁及底部形成栅氧化层；

于所述字线沟槽内形成导电层，所述导电层位于所述栅氧化层的表面。

在其中一个实施例中，所述于所述字线沟槽的侧壁及底部形成栅氧化层包括：

对所得结构进行热处理，以于所述字线沟槽的侧壁及底部形成所述栅氧化层。

在其中一个实施例中，所述填充层包括硅层。

在其中一个实施例中，所述对所得结构进行热处理的过程中，所述填充层发生硅离子的晶型融合。

在其中一个实施例中，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出若干个呈阵列排布的有源区；热处理后的所述填充层位于所述字线沟槽之间的所述有源区及所述浅沟槽隔离结构的上表面；形成所述导电层的过程中还包括：去除位于所述浅沟槽隔离结构上表面的所述填充层，以于所述浅沟槽隔离结构上方形成隔离槽。

在其中一个实施例中，所述导电层的上表面低于所述字线沟槽的上表面，形成所述导电层之后还包括：

于所述字线沟槽内形成顶层介质层，并于所述隔离槽内形成隔离结构；所述顶层介质层、所述导电层及所述栅氧化层共同构成所述埋入式栅极字线。

在其中一个实施例中，所述于所述字线沟槽内形成顶层介质层，并于所述隔离槽内形成隔离结构包括：

于所述字线沟槽内及所述隔离槽内形成填充介质层，位于所述字线沟槽内的填充介质层即为所述顶层介质层，位于所述隔离槽内的所述填充介质层即为所述隔离结构。

在其中一个实施例中，所述填充介质层还覆盖所述埋入式栅极字线及所述隔离结构的上表面。

在其中一个实施例中，于所述字线沟槽内及所述隔离槽内形成氮化硅层作为所述填充介质层。

在其中一个实施例中，所述有源区沿第一方向延伸，所述埋入式栅极字线沿第二方向延伸，所述第二方向与所述第一方向相交。

本发明还提供了一种半导体结构，所述半导体结构采用上述任一实施例中所述的半导体结构的制备方法制备而得到。

本发明的半导体结构及其制备方法具有如下有益效果：

本发明的半导体结构的制备方法，通过两步形成沟槽，使得埋入式栅极字线一半位于有源区内，可以将低对刻蚀工艺的要求，保证工艺的实现能力，并能得到理想的沟道长度，使得半导体结构进入1z时代整体尺寸微缩的情况下仍不受短沟道效应的影响。

本发明的半导体结构具有漏斗梯形的字线结构，该结构延长了字线两侧沟道中有效沟道长度，使得该半导体结构在进入1z时代整体尺寸微缩的情况下，仍不受短沟道效应的影响。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一个实施例中提供的半导体结构的制备方法的流程图；

图2为本申请一个实施例中提供的半导体结构的制备方法中，步骤S10所得结构的截面示意图；

图3为本申请一个实施例中提供的半导体结构的制备方法中，于基底的上表面形成图形化掩膜层的步骤所得结构的截面示意图；

图4为本申请一个实施例中提供的半导体结构的制备方法中，步骤S20所得结构的截面示意图；

图5为本申请一个实施例中提供的半导体结构的制备方法中，于初始沟槽的侧壁形成第一侧壁氧化层的步骤所得结构的截面示意图；

图6为本申请一个实施例中提供的半导体结构的制备方法中，步骤S60所得结构的截面示意图；

图7为本申请一个实施例中提供的半导体结构的制备方法中，于牺牲层的上表面形成由下至上以此叠置的第一掩膜层、第二掩膜层、第三掩膜层及第一图形化光刻胶层的步骤所得结构的截面示意图；

图8为本申请一个实施例中提供的半导体结构的制备方法中，把第一图形化光刻胶层的图形转移至第二掩膜层上的步骤所得结构的截面示意图；

图9为本申请一个实施例中提供的半导体结构的制备方法中，将第一图形化光刻胶层化为侧壁图形的步骤所得结构的截面示意图；

图10为本申请一个实施例中提供的半导体结构的制备方法中，步骤S40所得结构的截面示意图；

图11为本申请一个实施例中提供的半导体结构的制备方法中，步骤S50的流程图；

图12为本申请一个实施例中提供的半导体结构的制备方法中，步骤S501所得结构的截面示意图；

图13为本申请一个实施例中提供的半导体结构的制备方法中，步骤S502所得结构的截面示意图；

图14为本申请一个实施例中提供的半导体结构的制备方法中，步骤S60所得结构的截面示意图；

图15为本申请一个实施例中提供的半导体结构的制备方法中，步骤S70的流程图；

图16为本申请一个实施例中提供的半导体结构的制备方法中，步骤S701所得结构的截面示意图；

图17为本申请一个实施例中提供的半导体结构的制备方法中，填充层发生硅离子的晶型融合所得结构的截面示意图；

图18为本申请一个实施例中提供的半导体结构的制备方法中，步骤S702所得结构的截面示意图；

图19为本申请一个实施例中提供的半导体结构的制备方法中，于导电层的上表面形成由下至上依次叠置的第四掩膜层及第二图形化光刻胶层的步骤所得结构的截面示意图；

图20为本申请一个实施例中提供的半导体结构的制备方法中，对图19中的结构进行图形化处理所得结构的截面示意图；

图21为本申请一个实施例中提供的半导体结构的制备方法中，于浅沟槽隔离结构上方形成隔离槽的步骤所得结构的截面示意图；

图22为本申请一个实施例中提供的半导体结构的制备方法中，于字线沟槽内形成顶层介质层，并于隔离槽内形成隔离结构；顶层介质层、导电层及栅氧化层共同构成埋入式栅极字线的步骤所得结构的截面示意图；同时也是本申请一个实施例中提供的半导体结构的示意图。

图23为本申请一个实施例中提供的半导体结构的制备方法所得结构的俯视结构示意图。

附图标记说明：

101-基底，1011-浅沟槽隔离结构，1012-有源区，102-初始沟槽，1020-图形化掩膜层，1021-第一侧壁氧化层，103-牺牲层，1031-第一部分，1032-第二部分，1033-牺牲图形，104-第一掩膜层，105-第二掩膜层，106-第三掩膜层，107-第一图形化光刻胶层，108-侧壁图形，1081-侧壁材料层，109-分割槽，1101-填充材料层，1102-填充层，111-字线沟槽，112-栅氧化层，113-导电层，114-第四掩膜层，115-第二图形化光刻胶层，116-隔离槽，1161-隔离结构，117-顶层介质层，118-埋入式栅极字线。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一部分称为第二部分，且类似地，可以将第二部分称为第一部分；第一部分与第二部分为牺牲层。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。

请参阅图1，本发明提供一种半导体结构的制备方法，包括如下步骤：

S10：如图2所示，提供基底101；

S20：于基底101内形成初始沟槽102；

S30：形成牺牲层103，牺牲层103包括第一部分1031及第二部分1032；第一部分1031填满初始沟槽102，第二部分1032覆盖基底101的上表面及第一部分1031的上表面；

S40：于第二部分1032内形成分割槽109，以将第二部分1032图形化为牺牲图形1033，牺牲图形1033与第一部分1031对应设置；

S50：于分割槽109内形成填充层1102，填充层1102填满分割槽109；

S60：去除牺牲图形1033及第一部分1031，以形成字线沟槽111；

S70：于字线沟槽111内形成埋入式栅极字线118。

上述实施例中的半导体结构的制备方法，通过两步形成沟槽，使得埋入式栅极字线一半位于有源区内，可以将低对刻蚀工艺的要求，保证工艺的实现能力，并能得到理想的沟道长度，使得半导体结构进入1z时代整体尺寸微缩的情况下仍不受短沟道效应的影响。

具体的，基底101可以包括但不仅限于硅基底，基底101内形成有浅沟槽隔离结构1011，浅沟槽隔离结构1011于基底101内隔离出若干个呈阵列排布的有源区1012。

具体的，在其中一个实施例中，步骤S20可以包括如下步骤：

如图3所示，于基底101的上表面形成图形化掩膜层1020；

如图4所示，基于图形化掩膜层1020对基底101进行图形化处理，以形成初始沟槽102；具体的，可以采用刻蚀工艺对基底101进行刻蚀，以实现对基底101的图形化。形成初始沟槽102之后还包括去除图形化掩膜层1020的步骤。

具体的，在其中一个实施例中，在步骤S30之前还可以包括如下步骤：

如图5所示，于初始沟槽102的侧壁形成第一侧壁氧化层1021。具体的，可以采用但不仅限于热氧化工艺形成第一侧壁氧化层1021。

具体的，在其中一个实施例中，步骤S30如图6所示。

牺牲层103的材质可以包括但不仅限于氮化钛、多晶硅材料、硼磷硅玻璃(BoroPhospho Silicate Glass，BPSG)材料或者二氧化硅等等中的任意一种或几种，本申请对于牺牲层103的材质并不做限定。具体的，在其中一个实施例中，牺牲层103包括氮化钛层。

对于步骤S40，在其中一个实施例中，基于自对准双重成像工艺形成分割槽109。

具体的，在其中一个实施例中，步骤S40可以包括如下步骤：

如图7所示，于牺牲层103的上表面形成由下至上以此叠置的第一掩膜层104、第二掩膜层105、第三掩膜层106及第一图形化光刻胶层107；

如图8所示，对上述步骤所得结构进行光刻和刻蚀，以把第一图形化光刻胶层107的图形转移至第三掩膜层106及第二掩膜层105内，以得到牺牲图形；并于牺牲图形的侧壁、顶部及裸露的第一掩膜层104的表面形成侧壁材料层1081；

如图9所示，去除位于牺牲图形顶部的侧壁材料层1081及位于第一掩膜层104表面的侧壁材料层1081，以得到侧壁图形108；

如图10所示，基于侧壁图形108于第二部分1032内形成分割槽109。

请参阅图11，在其中一个实施例中，步骤S50可以包括如下步骤：

S501：如图12所示，形成填充材料层1101，填充材料层1101填满分割槽109，并覆盖牺牲图形1033的上表面；

S502：如图13所示，去除位于牺牲图形1033上的填充材料层1101，保留于分割槽109内的填充材料层1101即为填充层1102。

填充层1102的材质可以包括但不仅限于硅或掺杂硅等等中的任意一种或几种，本申请对于填充层1102的材质并不做限定。具体的，在其中一个实施例中，填充层1102包括掺杂硅层。

具体的，在其中一个实施例中，步骤S60如图14所示。

请参阅图15，在其中一个实施例中，步骤S70可以包括如下步骤：

S701：如图16所示，于字线沟槽111的侧壁及底部形成栅氧化层112；

S702：于字线沟槽111内形成导电层113，导电层113位于栅氧化层112的表面。

可以理解的是，在其中一个实施例中，可以于填充层1102的侧壁形成第二侧壁氧化层(图中未示出)，第二侧壁氧化层与第一侧壁氧化层1021共同构成栅氧化层112；在其他实施例中，也可以不在初始沟槽102的侧壁形成第一侧壁氧化层1021，而是直接于字线沟槽111的侧壁及底部形成栅氧化层112。

对于步骤S701，在其中一个实施例中，可以但不仅限于采用对所得结构进行热处理的方式，于字线沟槽111的侧壁及底部形成栅氧化层112。

在其中一个实施例中，如图17所示，对所得结构进行热处理的过程中，填充层1102发生硅离子的晶型融合。

具体的，在其中一个实施例中，步骤S702如图18所示。

在其中一个实施例中，热处理后的填充层1102位于字线沟槽111之间的有源区1012及浅沟槽隔离结构1011的上表面；

在上述实施例中，形成导电层113的过程中还可以包括如下步骤：

去除位于浅沟槽隔离结构1011上表面的填充层1102，以于浅沟槽隔离结构1011上方形成隔离槽116。

具体的，在其中一个实施例中，去除位于浅沟槽隔离结构1011上表面的填充层1102，以于浅沟槽隔离结构1011上方形成隔离槽116的步骤具体可以包括如下步骤：

如图19所示，于导电层113的上表面形成由下至上依次叠置的第四掩膜层114及第二图形化光刻胶层115；

如图20所示，对上述步骤所得结构进行图形化处理；

如图21所示，于浅沟槽隔离结构1011上方形成隔离槽116。

请继续参阅图21，在其中一个实施例中，导电层113的上表面低于字线沟槽111的上表面。

上述实施例中，步骤S702之后，还可以包括如下步骤：

如图22所示，于字线沟槽111内形成顶层介质层117，并于隔离槽116内形成隔离结构1161；顶层介质层117、导电层113及栅氧化层112共同构成埋入式栅极字线118。

请继续参阅图22，在其中一个实施例中，于字线沟槽111内形成顶层介质层117，并于隔离槽116内形成隔离结构1161的步骤，可以包括如下步骤：

于字线沟槽111内及隔离槽116内形成填充介质层(未标示出)，位于字线沟槽111内的填充介质层即为顶层介质层117，位于隔离槽116内的填充介质层即为隔离结构1161。

通过设置隔离结构1161，隔离结构1161可以隔离相邻埋入式栅极字线18、隔离埋入式栅极字线18与有源区1012，以避免相邻埋入式栅极字线18之间及埋入式栅极字线18与有源区1012之间发生漏电。

请继续参阅图22，在其中一个实施例中，填充介质层还覆盖埋入式栅极字线118及隔离结构1161的上表面。

填充介质层的材质可以包括但不仅限于氮化硅或氧化硅等等中的一种或几种，本申请对于填充介质层的材质并不做限定。具体的，本实施例中于字线沟槽111内及隔离槽116内形成氮化硅层作为填充介质层。

请参阅图23，在其中一个实施例中，有源区1012沿第一方向aa’延伸，埋入式栅极字线118沿第二方向bb’延伸，第二方向bb’与所述第一方向aa’相交。需要说明的是，图23中并未示意出隔离结构1161。

请继续参阅图22，本发明还提供一种半导体结构，该半导体结构采用上述任一实施例中提供的半导体结构的制备方法制备而得到。

上述实施例中的半导体结构，具有漏斗梯形的字线结构，该结构延长了字线两侧沟道中有效沟道长度，使得该半导体结构在进入1z时代整体尺寸微缩的情况下，仍然能够具有理想的沟道长度，不受短沟道效应的影响。

应该理解的是，虽然图1、图11以及图15的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图11以及图15中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种半导体结构的制备方法，其特征在于，包括：

提供基底；

于所述基底内形成初始沟槽；

于所述分割槽内形成填充层，所述填充层填满所述分割槽；

去除所述牺牲图形及所述第一部分，以形成字线沟槽；

于所述字线沟槽内形成埋入式栅极字线。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，基于自对准双重成像工艺形成所述分割槽。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述牺牲层包括氮化钛层。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述分割槽内形成填充层，所述填充层填满所述分割槽包括：

5.根据权利要求1至4中任一项所述的半导体结构的制备方法，其特征在于，所述于所述字线沟槽内形成埋入式栅极字线包括：

于所述字线沟槽的侧壁及底部形成栅氧化层；

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述于所述字线沟槽的侧壁及底部形成栅氧化层包括：

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述填充层包括硅层。

8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述对所得结构进行热处理的过程中，所述填充层发生硅离子的晶型融合。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出若干个呈阵列排布的有源区；热处理后的所述填充层位于所述字线沟槽之间的所述有源区及所述浅沟槽隔离结构的上表面；形成所述导电层的过程中还包括：去除位于所述浅沟槽隔离结构上表面的所述填充层，以于所述浅沟槽隔离结构上方形成隔离槽。

10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述导电层的上表面低于所述字线沟槽的上表面，形成所述导电层之后还包括：

11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述于所述字线沟槽内形成顶层介质层，并于所述隔离槽内形成隔离结构包括：

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述填充介质层还覆盖所述埋入式栅极字线及所述隔离结构的上表面。

13.根据权利要求11所述的半导体结构的制备方法，其特征在于，于所述字线沟槽内及所述隔离槽内形成氮化硅层作为所述填充介质层。

14.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述有源区沿第一方向延伸，所述埋入式栅极字线沿第二方向延伸，所述第二方向与所述第一方向相交。

15.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1至14中任一项所述的半导体结构的制备方法制备而得到。