JP2004022765A - Ｌｄｍｏｓ型半導体装置の製造方法 - Google Patents
Ｌｄｍｏｓ型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004022765A JP2004022765A JP2002174950A JP2002174950A JP2004022765A JP 2004022765 A JP2004022765 A JP 2004022765A JP 2002174950 A JP2002174950 A JP 2002174950A JP 2002174950 A JP2002174950 A JP 2002174950A JP 2004022765 A JP2004022765 A JP 2004022765A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- oxide film
- gate oxide
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 68
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 58
- 150000004767 nitrides Chemical class 0.000 claims description 50
- 238000002513 implantation Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 26
- 150000002500 ions Chemical class 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 256
- 239000000758 substrate Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 101100153643 Phaeosphaeria nodorum (strain SN15 / ATCC MYA-4574 / FGSC 10173) Tox1 gene Proteins 0.000 description 2
- 101150008866 Tox3 gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ＮＷＥＬＬ（１０２）とＤＷＥＬＬ（１２２）との間の、ＮＷＥＬＬの表面付近の境界及びチャネル領域のそれぞれの上側のゲート酸化膜を均一にする。
【解決手段】ＮＷＥＬＬの上側に予めゲート酸化膜１０４ａを形成する。その後、ゲート酸化膜上に、肉厚部と肉薄部とからなる、膜厚に高低差のある段差付きのマスク本体１３０ａを形成する。肉厚部をマスクとして利用して、ＮＷＥＬＬ中にＤＷＥＬＬ用の不純物イオン注入を行い、次いで肉厚部と肉薄部を有するマスク本体全体をマスクとして利用して、ソース・ドレイン領域用の不純物イオン注入を行った後、不純物の熱拡散を行って、ＤＷＥＬＬ拡散層１２２とソース拡散層１２４及びドレイン拡散層１２６とを同時形成する。
【選択図】 図１
【解決手段】ＮＷＥＬＬの上側に予めゲート酸化膜１０４ａを形成する。その後、ゲート酸化膜上に、肉厚部と肉薄部とからなる、膜厚に高低差のある段差付きのマスク本体１３０ａを形成する。肉厚部をマスクとして利用して、ＮＷＥＬＬ中にＤＷＥＬＬ用の不純物イオン注入を行い、次いで肉厚部と肉薄部を有するマスク本体全体をマスクとして利用して、ソース・ドレイン領域用の不純物イオン注入を行った後、不純物の熱拡散を行って、ＤＷＥＬＬ拡散層１２２とソース拡散層１２４及びドレイン拡散層１２６とを同時形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法、特にＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ ＭＯＳ）型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般に、ＬＤＭＯＳ型半導体装置は、高信頼性を要する比較的使用電圧の高いＩＣに使用される。従来のＬＤＭＯＳ型半導体装置の構成例が、文献：特開平８−９７４１０号公報（出願人：テキサスインスツルメンツ（ＴＩ）社）に開示されている。この文献に開示されている半導体装置は、自己整合されるチャネル長が、深いウエル（ＤＷＥＬＬ）領域とソース領域を形成する為の熱処理のみによっては決定されないＬＤＭＯＳ構造を有している。
【０００３】
以下、この従来のＬＤＭＯＳ構造の半導体装置の製造方法について図５を参照して説明する。
【０００４】
図５は、ＬＤＭＯＳ型半導体装置の従来の製造工程を説明するための工程図である。尚、図５において、各工程段階で得られる構造体は、ゲート電極周辺領域の断面切り口で示してある。この断面において、断面を表すハッチング表示は、一部省略している。また、以下の説明は、Ｎ型のＬＤＭＯＳ型半導体装置に関するものである。
【０００５】
まず、Ｐ型半導体基板３００を用意し、ドレインドリフト領域となるＮ型ウエル領域（ＮＷＥＬＬ）３０２を公知の技術によって形成する。次いで、公知の酸化又はＣＶＤ技術により、Ｐ型半導体基板３００従って、ＮＷＥＬＬ上に酸化膜などのフィールド絶縁膜３０４を形成する（図５（Ａ））。
【０００６】
次いで、公知のホトリソ・エッチング技術により、ＤＷＥＬＬ（二重拡散層の深い領域）形成予定領域上及びドレイン形成予定領域上の、絶縁膜３０４の部分を開孔する。
【０００７】
公知の酸化技術により、開孔に露出している基板３００の露出面を酸化させてマスク酸化膜３０６を形成して、残存する絶縁膜３０４とマスク酸化膜３０６とで厚みに段差を有し、かつ基板面を被覆する絶縁膜３０５を形成する（図５（Ｂ））。
【０００８】
その後、公知のホトリソ技術によりＤＷＥＬＬ形成予定領域を開孔して窓３０９を作成するように、この絶縁膜上に部分的にレジストパターン３０８を形成する（図５（Ｂ））。
【０００９】
公知の不純物注入技術により、ＤＷＥＬＬ形成領域の窓３０９から、ＮＷＥＬＬ３０２内に例えばボロン等のＰ型不純物３１０を注入する（図５（Ｂ））。然る後、熱拡散処理を行って、ＮＷＥＬＬ３０２内にＤＷＥＬＬ３１２を形成する（図５（Ｃ））。
【００１０】
然る後、公知のエッチング技術により、レジストパターン３０８を除去した後、公知のＣＶＤ技術により、絶縁膜３０５上に窒化膜３１４を形成する（図５（Ｃ））。次いで、絶縁膜３０５の厚みの段差部の側壁に、酸化物若しくは窒化物にてサイドウォール３１６を形成する（図５（Ｃ））。
【００１１】
ここで、窒化膜３１４は、サイドウォール３１６の作成のために行われるエッチングに対するマスクの役割を果たす。
【００１２】
次いで、サイドウォール３１６と絶縁膜３０５の肉厚部３０４とをマスクに用いて、公知の不純物注入技術により、例えばＡｓ等のＮ型不純物をＰ型不純物３１０の注入レベルよりも浅いレベルに注入した後、熱拡散を行ってソース領域３１８及びドレイン３２０領域を形成する。
【００１３】
この時、ＤＷＥＬＬ３１２とソース領域３１８及びドレイン領域３２０は、セルフアラインでありながらも、サイドウォールにより異なるエッチングマスクで形成されている。この為、通常のＬＤＭＯＳ形成方法よりもチャネル長を長くすることが可能となり、高温拡散処理が不要となる。
【００１４】
次いで、公知のエッチング技術により、絶縁膜３０４、窒化膜３１４、サイドウォール３１６、マスク酸化膜３０６を除去した後、公知の酸化技術により基板３００の露出面上に酸化膜３２２を形成する（図５（Ｄ））。次いで、公知のＣＶＤ技術、ホトリソ・エッチング技術を用いて、チャネルとなる領域３２６の上側に、酸化膜３２２を介して、例えばポリシリコン膜等のゲート電極３２４を形成する（図５（Ｄ））。
【００１５】
以降、コンタクト形成、配線形成その他の所要の処理を経てＬＤＭＯＳ型半導体装置が形成される。尚、コンタクト及び配線等の形成については、公知の技術を用いており、説明を省略してある。
【００１６】
【発明が解決しようとする課題】
上述した従来技術では、ソース領域及びＤＷＥＬＬ領域を形成後、ゲート酸化膜を形成している。基板、ＤＷＥＬＬ領域及びソース領域の順に不純物濃度が大きくなっているため、不純物濃度の差により、酸化速度に差が生じる。このため、基板にＤＷＥＬＬ領域やソース領域の形成後に、酸化膜３２２を形成すると、必然的にソース領域上（Ｔｏｘ１）、ＤＷＥＬＬ上（Ｔｏｘ２）、ＮＷＥＬＬ上（Ｔｏｘ３）の各ゲート酸化膜部分間で段差（Ｔｏｘ１＞Ｔｏｘ２＞Ｔｏｘ３）が形成される。これら段差が形成される酸化膜３２２の部分は、ゲート酸化膜の領域３２２ａである。この段差の様子を図６に概略的に示す。図６では、上述した従来技術によって形成されたＬＤＭＯＳ型半導体装置のチャネルを含む周辺領域３２７における断面図を示している。
【００１７】
このようなゲート酸化膜の領域３２２ａに厚みの異なる部分があると、ゲート酸化膜中の電界分布が一様でなくなり、ゲート酸化膜耐圧等の信頼性に問題があった。
【００１８】
特に、ＤＷＥＬＬ及びＮＷＥＬＬ間の境界領域の上側の部分のゲート酸化膜の段差がゲート酸化膜の耐圧特性へ与える影響は大きい。従って、従来よりＤＷＥＬＬとＮＷＥＬＬとの境界付近の上側のゲート酸化膜部分のみならずゲート酸化膜部分の膜厚を均一に、従って、ゲート酸化膜の表面を平坦に形成できる半導体装置の製造方法が望まれていた。
【００１９】
【課題を解決するための手段】
そこで、この出願に係る発明者は、鋭意研究を行ったところ、ゲート酸化膜に供する酸化膜を予め均一の厚みにかつ平坦に形成した後に、下地中に、不純物濃度の異なるＤＷＥＬＬ領域と、ソース及びドレイン領域とを、不純物注入工程と、同時熱拡散工程とを用いて、形成すれば、耐圧特性の優れたゲート酸化膜を有するＬＤＭＯＳ型半導体装置が得られるという結論に達した。
【００２０】
この発明のＬＤＭＯＳ型半導体装置の製造方法によれば、以下のような工程を含む。
【００２１】
（ａ）先ず、第一導電型の半導体下地中に互いに離間して形成される第１及び第２主電極領域の形成予定領域間に対応する下地面上に、ゲート酸化膜を形成する。
【００２２】
（ｂ）次に、このゲート酸化膜上に、中央部の肉厚部と周辺部の肉薄部とを有するマスク本体を形成する。
【００２３】
（ｃ）この肉厚部に対して第１主電極領域が形成される側に位置する第１下地領域に、肉厚部をマスクとしてウエル領域用の第二導電型の不純物を注入する。
【００２４】
（ｄ）この肉厚部に対して第２主電極領域が形成される側に位置する第２下地領域と、第１下地領域の両方に、マスク本体をマスクとして、第１及び第２主電極領域用の第一導電型の不純物を、第二導電型の不純物の注入レベルよりも浅いレベルに注入する。
【００２５】
（ｅ）これら第一及び第二導電型の不純物を、同時に拡散させて、第一導電型の第１及び第２主電極領域を形成すると共に、第二導電型のウエル領域を第１主電極領域に沿って形成する。
【００２６】
この方法によれば、予め均一な膜厚でしかも平坦にゲート酸化膜を形成した（ａ）工程の後に、（ｂ）、（ｃ）、（ｄ）及び（ｅ）の工程を順に行っている。このため、（ａ）工程後の処理に熱処理が含まれていても、ゲート酸化膜の膜厚に高低差を生じさせる恐れはない。従って、ゲート酸化膜形成後に、下地中に、下地とは不純物濃度が異なると共に、互いに不純物濃度が異なる２種類の不純物拡散領域を形成しても、下地領域及びウエル領域間の下地表面付近の境界領域上はもとより、下地表面付近のウエル及びソース領域上のゲート酸化膜の部分に段差が実質的に生じない。
【００２７】
ここで、（ｂ）工程のマスク本体は、好ましくはゲート酸化膜上に窒化膜とポリシリコン膜を積層することによって、形成するのが良い。
【００２８】
この場合、マスク本体の形成工程は、ゲート酸化膜上に窒化膜を形成する工程と、窒化膜の中央領域の上側にポリシリコン膜を形成する工程とを含む工程とするのが好適である。マスク中央の肉厚部は窒化膜とポリシリコン膜との積層膜で形成し、及び周辺の肉薄部は、ポリシリコン膜の周辺の、窒化膜の露出部分で形成する。
【００２９】
また、（ｂ）工程で形成するマスク本体は、好ましくは、ゲート酸化膜上に、マスク本体をポリシリコンで形成しても良い。
【００３０】
この場合、マスク本体の形成工程は、好ましくは、ゲート酸化膜上に形成したポリシリコン膜の上面側の領域に酸化促進用の不純物を注入する工程と、不純物の注入済みのポリシリコン膜上に窒化膜を形成する工程と、然る後、ポリシリコン膜を側面側から酸化する工程と、窒化膜及びポリシリコン膜の酸化された領域を除去する工程とを含む工程とするのが良い。
【００３１】
このように形成されたマスク本体を用いて、異なる導電型の不純物を第１及び第２主電極形成予定領域及びウエル領域形成予定領域に注入し同時拡散することにより、熱拡散によってのみチャネル長を決定されないＬＤＭＯＳ型半導体装置を形成できる。
【００３２】
この発明によれば、ゲート酸化膜は、拡散処理前にすでに実質的に均一の厚みに形成され、その後に熱処理を受けてもゲート酸化膜の厚みに実質的に変化を生じないので、下地領域とウエル領域との境界領域に近いゲート酸化膜の領域はもとより、ウエル領域及び第１主電極領域に近いゲート酸化膜の領域の厚さは、均一に保たれる。
【００３３】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中、各構成成分の寸法、形状及び配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。また、以下に述べる使用材料、膜厚、注入エネルギーなどの数値的条件は、この発明の範囲内の一例にすぎない。また、各図において、同様の構成成分については、同一の番号を付し、その重複する説明を省略することもある。また、断面を表すハッチング等については、一部省略して示している。
【００３４】
［第１の実施の形態］
図１及び図２を参照して、この発明の第１の実施の形態を説明する。
【００３５】
図１（Ａ）−（Ｄ）及び図２（Ａ）−（Ｅ）は、ＬＤＭＯＳ型半導体装置の製造工程図であって、各図は製造段階で得られた半導体装置の部分的構造体を断面で示している。以下の説明においては、第１主電極領域をソース領域とし、かつ第２主電極領域をドレイン領域とした構成例につき、説明する。
【００３６】
まず、第二導電型の半導体基板としてＰ型半導体基板１００を用意する。従来技術と同様に、Ｐ型半導体基板１００に拡散層としてＮ型ウエル領域（ＮＷＥＬＬとも称する。）１０２を形成する。以下の説明では、このＮＷＥＬＬ１０２を第一導電型の下地とする。ＮＷＥＬＬは、ゲート電極形成後、ＤＷＥＬＬとドレイン領域との間の領域が、ドレインドリフト領域として機能する。ＮＷＥＬＬ１０２は、基板中に拡散領域として形成しても良いし、或いは、基板上にエピタキシャル成長させて形成しても良く、設計上の問題である。また、基板１００とこの基板１００に設けたＮＷＥＬＬ１０２とを含めて下地としても良い。
【００３７】
次いで、公知の酸化技術及びＣＶＤ技術により、酸化膜１０４を２００Å程度の膜厚で、第１の耐酸化性の絶縁膜として第１の窒化膜１０６を２００Å程度の膜厚で、ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜１０８を１２００Å程度の膜厚で、第２の耐酸化性の絶縁膜として第２の窒化膜１１０を１００Å程度の膜厚で、それぞれ均一にかつ平坦に順次形成する（図１（Ａ））。この形成された酸化膜１０４の一部分の領域が、後工程でゲート酸化膜となる。
【００３８】
公知のホトリソエッチング技術により、ゲート電極形成予定領域外に相当する部分の第２の窒化膜１１０、ポリシリコン膜１０８及び第１の窒化膜１０６を選択的に除去して、島状の、互いに形状及び大きさが実質的に同じ第１の窒化膜１０６ａ、ポリシリコン膜１０８ａ及び第２の窒化膜１１０ａを形成する（図１（Ｂ））。すなわち、ゲート電極形成予定領域は、平面的に上から見たとき、後工程で下地中に形成される第１及び第２主電極領域の形成予定領域１０２ａ及び１０２ｂ間に実質的に対応する下地面上の領域である。
【００３９】
公知の酸化技術により、Ｐ型半導体基板１００上の酸化膜１０４及びポリシリコン膜１０８ａの一部を酸化して酸化膜１１２ａ及び１１２ｂを形成する。
【００４０】
このとき、ポリシリコン膜１０８ａの上下の主表面（すなわち上面及び下面）側は、第２及び第１の窒化膜１１０ａ及び１０６ａが形成されている為酸化されず、ポリシリコン膜１０８ａの側面にのみ側面から横方向（すなわち水平方向に）例えばＬ１＝１〜２μｍの深さまで酸化膜（側面酸化膜ともいう。）１１２ｂが形成される（図１（Ｃ））。
【００４１】
また、酸化膜１１２ａは周知の通り、先に形成された酸化膜１０４が膨大化した部分である。尚、ポリシリコン膜の中央部は酸化されないでポリシリコン膜１０８ｂの領域として残存する。また、島状の第１窒化膜１０６ａの、酸化膜１０４の領域１０４ａは、実質的に酸化作用を受けずに残存した領域である。この残存した酸化膜１０４ａの領域は、ゲート酸化膜となるので、以下、この酸化膜１０４ａをゲート酸化膜１０４ａと称する。
【００４２】
この酸化工程で、第１の窒化膜１０６ａの端縁と接する領域では、ゲート酸化膜１０４ａと酸化膜１１２ａとの間に酸化膜の膜厚に多少の段差が生じる。この酸化膜の段差は、従来のバーズビークと比較して著しく高低差の小さい段差である。
【００４３】
形成する半導体素子の大きさ、チャネル長を考慮して、ゲート酸化膜形成後の工程で形成する厚みに段差を有するマスク本体の段差位置を設定することにより、問題となるＮＷＥＬＬ及びＤＷＥＬＬ間の境界領域は、ゲート酸化膜１０４ａの段差が影響しない領域に形成できる。
【００４４】
その後、公知のエッチング技術により、Ｐ型基板１００上の酸化膜１１２ａ、ポリシリコンの酸化膜１１２ｂ及び第２の窒化膜１１０ａを除去する。この除去により、第１の窒化膜１０６ａの中央部にポリシリコン膜１０８ｂが残存する。この島状の第１の窒化膜１０６ａと、この窒化膜１０６ａの中央部のポリシリコン膜の残存部分１０８ｂとがマスク本体１３０を本質的に形成している。このマスク本体１３０は、中央の肉厚部と、その周辺の肉薄部とを有している。肉厚部は島状の第１の窒化膜１０６ａの部分とポリシリコン膜１０８ｂとを含み、及び肉薄部は、島状の第１の窒化膜１０６ａのみを含んでいる（図１（Ｄ））。
【００４５】
次いで、公知の酸化技術により、下地、従ってＮＷＥＬＬ１０２の露出表面にマスク酸化膜１１４ａを２００Å程度の膜厚に形成する。この時、ポリシリコン膜１０８ｂの露出された表面も酸化され、酸化膜１１４ｂが形成される（図２（Ａ））。
【００４６】
このため、本来のマスク本体１３０の一部分に酸化膜１１４ｂが形成されるが、この構成例では、この酸化膜１１４ｂを含めてマスク本体としても、その後の処理には実質的に何ら支障がない。図中、この酸化膜１１４ｂを含めたマスク本体を１３０ａとして示す。
【００４７】
従って、ゲート酸化膜１０４ａ上に、第１の窒化膜１０６ａ及びポリシリコン膜１０８ｂにより、肉厚部と肉薄部との間で膜厚に段差のあるマスク本体１３０ａが形成されている（図２（Ａ））。
【００４８】
次に、この肉厚部に対して第１主電極領域が形成される側に位置する第１下地領域１０３ａに、肉厚部をマスクとしてウエル領域、従ってＤＷＥＬＬ領域用の第二導電型の不純物を注入する。
【００４９】
そのために、先ず、公知のホトリソ技術により、ＤＷＥＬＬ形成予定領域を開孔するようにレジストパターン１１６を形成する。このレジストパターン１１６は、ポリシリコン膜１０８ｂの一部分を少なくとも覆い、かつ、後述するソース領域となる、ＮＷＥＬＬ１０２中の領域上を除いたＮＷＥＬＬ１０２の上側に、イオン注入の保護膜として、設けられる。レジストパターン１１６のＤＷＥＬＬ形成予定領域側の端縁は、ポリシリコン膜１０８ｂと第１の窒化膜１０６ａとによって形成された、マスク本体１３０ａの肉厚部上にくるように開孔する。
【００５０】
次に、公知の不純物注入技術により、段差のあるマスク本体１３０ａの肉厚部（窒化膜１０６ａとポリシリコン膜１０８ｂとが積層された領域）とレジストパターン１１６をマスクとして用いて、例えばボロン等のＰ型不純物１１８を、例えば４０ｋｅＶ、１．０Ｅ＋１４個ｃｍ２程度のドーズ量で、ＮＷＥＬＬ１０２内にイオン注入する。
【００５１】
この時、不純物注入エネルギーは、不純物がマスク本体の肉薄部、すなわち窒化膜１０６ａとゲート酸化膜１０４ａとの積層膜を通過し、かつ、マスク本体の肉厚部、すなわちポリシリコン膜１０８ｂと窒化膜１０６ａとゲート酸化膜１０４ａとの積層膜を通過しないように設定する。（図２（Ｂ））。
【００５２】
続いて、この肉薄部に対して第２主電極領域が形成される側に位置する第２下地領域１０３ｂと、上述した第１下地領域１０３ａとの双方の領域に、マスク本体１３０ａをマスクとして用いて、第一導電型の不純物を注入する。この第一導電型不純物は、第１及び第２主電極領域を形成するための不純物である。
【００５３】
そのために、公知のエッチング技術により、レジストパターン１１６を除去した後、公知の不純物注入技術により、膜厚に段差のあるマスク本体１３０ａの全体をマスクとして用いて、例えばＡｓ等のＮ型不純物１２０を１２０ｋｅＶ、１．０Ｅ＋１５個／ｃｍ２程度のドーズ量で、ＮＷＥＬＬ１０２内にイオン注入する（図２（Ｃ））。このＮ型不純物１２０の注入レベル（位置）は、ＮＷＥＬＬ１０２の表面からＰ型不純物の注入レベルよりも浅いレベルとする。
【００５４】
この時の不純物注入エネルギーは、不純物が、マスク本体１３０ａ外のマスク酸化膜１１４ａのみを通過するよう設定する。
【００５５】
次いで、公知の拡散技術により、Ｐ型不純物１１８及びＮ型不純物１２０を同時に熱拡散すなわち活性化させ、ＤＷＥＬＬ１２２の拡散層とソース領域１２４及びドレイン領域１２６の拡散層とを形成する（図２（Ｄ））。このＤＷＥＬＬ１２２は、ソース領域１２４に沿って形成される。
【００５６】
形成されたＤＷＥＬＬ１２２とＮＷＥＬＬ１０２との間の境界１３２の一端は、ゲート酸化膜１０４ａの下面に接触している。ＮＷＥＬＬ１０２の表面付近の境界１３２及びチャネル領域１３４は、ゲート酸化膜の膜厚の均一部分の下側に位置している。また、ＤＷＥＬＬ１２２とドレイン領域１２６の間のゲート酸化膜１０４ａ下側のＮＷＥＬＬ領域１０２は、ドレインドリフト領域１３６として機能する。
【００５７】
このＤＷＥＬＬ１２２とＮＷＥＬＬ１０２との間の、ＮＷＥＬＬ１０２の表面付近における境界１３２は、ゲート酸化膜１０４ａのソース領域１２４側の端縁から充分離れた位置に形成される。従って、ゲート酸化膜の端縁領域に膜厚の高低差があっても、その膜厚の高低差の影響を実質的に受けない位置にＤＷＥＬＬ１２２とＮＷＥＬＬ１０２の当該境界を設けることができる。
【００５８】
次いで、公知のエッチング技術により、まず、窒化膜１０６ａをエッチングしないガスを用いて、窒化膜１０６ａ下のゲート酸化膜１０４ａ以外の残存している酸化膜１１４ａ及びポリシリコン膜１０８ｂをすべて除去し、続いて、酸化膜１０４ａをエッチングしないガスを用いて、窒化膜１０６ａを除去する。
【００５９】
公知のＣＶＤ技術によりゲート酸化膜１０４ａ上に、例えばポリシリコン等でゲート電極１２８を形成する（図２（Ｅ））。
【００６０】
その後、コンタクト形成、配線形成その他の所要の工程を経てＬＤＭＯＳ型半導体装置が形成される。尚、コンタクト及び配線形成については公知の技術を用いており、従って、詳細な説明を省略する。
【００６１】
以上説明したように、この発明の第１の実施の形態によれば、マスク本体１３０ａの肉薄部（窒化膜１０６ａ）と酸化膜（１０４ａ、１１４ａ）とを通過するが、マスク本体１３０ａの肉厚部（ポリシリコン膜１０８ｂ＋窒化膜１０６ａ＋酸化膜１１４ｂ）と酸化膜１０４ａは通過しないように、不純物注入エネルギーを設定してＰ型不純物を導入し、及びマスク本体１３０ａの全体を通過しないで「マスク酸化膜１１４ａ」のみを通過するよう不純物エネルギーを設定してＮ型不純物を導入することにより、不純物の熱拡散のみでは決定されないかつ自己整合されるチャネル長を持ったＬＤＭＯＳ構造を実現できると同時に、チャネル領域上のゲート酸化膜にバーズビーク等の膜厚段差が実質的に形成されていない為、信頼性の高いゲート酸化膜を提供できる。
【００６２】
さらには、前述のポリシリコン膜１０８ｂと窒化膜１０６ａによって生じる段差の位置と、この段差のそれぞれの側で設定される不純物注入エネルギーの相違とによって、不純物拡散領域の境界が形成される位置を制御できる。このため、上述した方法によれば、チャネル長が不純物の熱拡散のみで決定されないＬＤＭＯＳ構造となるため、ＤＷＥＬＬ形成の低温化が可能となり、従って、ロジック部（半導体基板上の使用電圧の低い素子部）との整合性の向上が図れる。
【００６３】
［第２の実施の形態］
図３及び４を参照して、この発明の第２の実施の形態を説明する。図３（Ａ）−（Ｄ）及び図４（Ａ）−（Ｄ）は、この発明のＬＤＭＯＳ型半導体装置の他の製造工程図であり、各図は、製造の段階で得られる構造体の断面で示してある。
【００６４】
この第２の実施の形態においても、第一及び第二の導電型をＮ型及びＰ型とし、第１及び第２主電極領域をソース及びドレイン領域として説明する。
【００６５】
ドレインドリフト領域となるＮＷＥＬＬ２０２の形成までの工程については、第１の実施の形態と同様である。
【００６６】
公知の酸化技術及びＣＶＤ技術により、酸化膜２０４を２００Å程度の膜厚で、ポリシリコン膜２０６を２０００Å程度の膜厚で、それぞれ均一かつ平坦に、順次に作成する。次いで、ポリシリコン膜２０６中の主表面側に、公知の不純物注入法によって、例えばリン等の不純物２０８を導入する（図３（Ａ））。この不純物２０８は、酸化促進のために注入する。
【００６７】
次いで、ポリシリコン膜２０６の主表面（上面）側に、例えば窒化膜などの耐酸化性の絶縁膜２１０を１００Å程度の膜厚で形成する（図３（Ｂ））。
【００６８】
公知のホトリソ・エッチング技術により、絶縁膜２１０及びポリシリコン膜２０８の、ゲート電極形成予定領域外の部分を除去するようにパターニングする。このパーターニングにより、それぞれ島状の、形状及び大きさが実質的に同じ絶縁膜２１０ａ及びポリシリコン膜２０６ａが残存形成されている（図３（Ｃ））。上述したゲート電極形成予定領域は、平面上に上から見たとき、後工程で下地中に形成される第１及び第２主電極領域の形成予定領域２０２ａ及び２０２ｂ間に実質的に対応する下地面上の領域である。
【００６９】
次に、公知の酸化技術により、Ｐ型基板上の酸化膜２０４及び島状のポリシリコン膜２０６ａの一部を酸化処理して酸化膜２１２ａ及び２１２ｂを形成する（図３（Ｄ））。この時、ポリシリコン膜２０６ａの上面すなわち主表面側には窒化膜２１０ａが形成されており、下面には酸化膜２０４が形成されているので、ポリシリコン膜２０６ａは、その上下面側からは酸化されない。またポリシリコン膜２０６ａの側面は露出しているので、側面側から酸化される。このとき、ポリシリコン膜２０６ａは、高濃度の不純物２０８がドープされている為、ポリシリコン膜２０６ａの他の部分よりも酸化レートが速い。この時、例えばポリシリコン膜２０６ａの上面及び上面の近傍の側面では側面から横方向すなわち水平方向に、例えば、Ｌ２＝１．５μｍの位置まで酸化膜が形成されるのに対し、ポリシリコン膜２０６の底面側の側面では側面から、例えば、Ｌ３＝０．７μｍ程度の水平方向の位置まで酸化膜が形成されるにすぎない。尚、酸化膜２１２ａは、周知の通り、先に形成された酸化膜２０４が膨大化した部分である。また、ポリシリコン膜２０６ａは、側面側と側面側の上部とが酸化されるが、中央部は酸化されないでポリシリコンのまま、ポリシリコン膜２０６ｂとして残存する。この残存ポリシリコン膜２０６ｂは、中央が肉厚部で、周辺が肉薄部の、段差を有するマスク本体の形状となっている。
【００７０】
また、島状のポリシリコン膜２０６ａの下側にある酸化膜２０４の部分は、第１の実施の形態で説明したと同様に、そのままの形状で残存する。この残存した酸化膜２０４の部分がゲート酸化膜２０４ａとなる。酸化膜２０４ａと２１２ａとの間には、微少の高低差を有するバーズビークが生ずるが、第１の実施の形態で既に説明したと同様に、ＮＷＥＬＬ及びＤＷＥＬＬの境界領域は、バーズビーク等の酸化膜の段差の影響を受けない領域に形成できる。
【００７１】
次に、この肉厚部に対して第１主電極が形成される側に位置する第１下地領域２０３ａに、肉厚部をマスクとしてウエル領域従ってＤＷＥＬＬ用の第二導電型の不純物を注入する。
【００７２】
このために、先ず、酸化膜２１２ａ、２１２ｂ及び窒化膜２１０ａを全面除去した後、公知の酸化技術により、マスク酸化膜２１４を形成する（図４（Ａ））。このマスク酸化膜２１４は、ＮＷＥＬＬ２０２の上面にマスク酸化膜２１４ａとして形成されると共に、ポリシリコン膜２０６ｂの露出面にもマスク酸化膜２１４ｂとして形成されるが、ポリシリコン膜２０６ｂの表面のマスク酸化膜２１４ｂを含めてマスク本体２２０としても、後処理には実質的になんら支障がない。
【００７３】
次いで、公知のホトリソ技術により、ＤＷＥＬＬ形成予定領域を開孔するレジストパターン２１６をイオン注入の保護膜として形成する。このとき、ＤＷＥＬＬ形成予定領域側のレジストパターン２１６の端縁は、ポリシリコン膜２０６ｂの肉厚部上にくるように設定することができる。
【００７４】
次いで、公知の不純物注入技術により、レジストパターン２１６及びマスク本体２２０の肉厚部２２０ｂをマスクとして、例えばボロン等のＰ型不純物２１８を４０ｋｅＶ、１．０Ｅ＋１４個／ｃｍ２程度のドーズ量で、ＮＷＥＬＬ２０２中に注入する。この時、不純物注入エネルギーは、不純物がマスク本体２２０の肉薄部２２０ａ、すなわちポリシリコン膜２０６ｂの段差下部の領域と酸化膜２１４ｂ及び２０４ａとを通過し、かつマスク本体２２０の肉厚部２２０ｂ、すなわち、ポリシリコン膜２０６ｂの段差上部の領域とポリシリコン膜２０６ｂの段差下部の領域と酸化膜２１４ｂ及び２０４ａとを通過しないよう設定する（図４（Ｂ））。
【００７５】
次に、この肉厚部に対して第２主電極領域が形成される側に位置する第２下地領域２０３ｂと、上述した第１下地領域２０３ａとの双方の領域に、マスク本体２２０をマスクとして用いて、第一導電型の不純物、従って、Ｎ型の不純物を注入する。
【００７６】
そのために、公知のエッチング技術により、レジストパターン２１６を除去し、次いで、全面に公知の不純物注入技術により、例えばＡｓ等のＮ型不純物２２２を１２０ｋｅＶ、１．０Ｅ＋１５個／ｃｍ２程度のドーズ量でＮＷＥＬＬ２０２に注入する。この時のイオン注入エネルギーは、不純物がマスク酸化膜２１４ａのみを通過するように設定する（図４（Ｃ））。また、この場合、Ｎ型不純物２２２は、Ｐ型不純物２１８よりも、ＮＷＥＬＬ２０２の表面から浅いレベル（位置）に注入される。
【００７７】
次いで、公知の拡散技術により、Ｐ型不純物２１８及びＮ型不純物２２２を熱拡散させてＤＷＥＬＬ２２４の拡散層とソース領域２２６及びドレイン領域２２８の拡散層とを形成する（図４（Ｄ））。このＤＷＥＬＬ２２４は、ソース領域２２６に沿って形成される。
【００７８】
形成されたＤＷＥＬＬ２２４とＮＷＥＬＬ２０２との間の境界２３０の一端は、ゲート酸化膜２０４ａの下面に接触している。ＮＷＥＬＬ２０２の表面付近の境界２３０及びチャネル領域２３２は、ゲート酸化膜の膜厚の均一部分の下側に位置している。また、ＤＷＥＬＬ２２４とドレイン領域２２８の間のゲート酸化膜２０４ａ下側のＮＷＥＬＬ領域２０２は、ドレインドリフト領域２３４として機能する。
【００７９】
ＤＷＥＬＬ２２４とソース領域２２６及びドレイン領域２２８とを拡散層として形成した後、マスク本体として形成したポリシリコン膜２０６ｂを、そのままゲート電極として残存させる。その場合、ゲート電極２０６ｂの表面の酸化膜２１４ｂは、必要に応じて除去すればよい。
【００８０】
その後、コンタクト形成、配線形成その他の所要の処理を経てＬＤＭＯＳ型半導体装置が形成される。尚、コンタクト及び配線形成については公知の技術を用いており、その詳細な説明を省略する。
【００８１】
この発明の第２の実施の形態によれば、マスク本体２２０の肉薄部（ポリシリコン膜２０６ｂの段差下部と酸化膜（２１４ｂ、２１４ａ）とを通過するが、マスク本体２２０の肉厚部（ポリシリコン膜２０６ｂの段差上部とポリシリコン膜２０６ｂの段差下部と酸化膜（２１４ｂ、２１４ａ）とを通過しないよう不純物注入エネルギーを設定してＰ型不純物を導入し、及びマスク酸化膜２１４ａのみを通過するよう不純物エネルギーが設定されたＮ型不純物を導入することにより、不純物の熱拡散のみでは決定されないかつ自己整合されるチャネル長を持ったＬＤＭＯＳ構造を実現できると同時に、チャネル領域上のゲート酸化膜にバーズビーク等の段差が形成されない為、第１の実施の形態で述べた効果が同様に、信頼性の高いゲート酸化膜を提供できる。
【００８２】
さらに、Ｐ型不純物及びＮ型不純物導入時にマスクとして使用するポリシリコン膜２０６ｂをゲート電極として使用する為、マスク工程を削減でき、工程簡略化が可能となる。
【００８３】
また、ゲート電極をマスクに用いてＤＷＥＬＬ及びソース及びドレイン領域とを形成することから、ゲート電極とＤＷＥＬＬ及びソース及びドレイン領域との合わせずれを考慮する必要がなくなり、素子サイズの縮小が可能となる。
【００８４】
尚、上述した第１及び第２の実施の形態では、Ｎ型のＬＤＭＯＳに適用した例を詳細に説明したが、Ｐ型のＬＤＭＯＳに関しても同様に適用可能である。
【００８５】
ドレイン領域側にＤＷＥＬＬを設ける構造が可能ならば、第１主電極領域をドレイン領域とし、第２主電極領域をソース領域としてもよい。
【００８６】
【発明の効果】
上述した実施の形態例からも明らかなように、この発明のＬＤＭＯＳ型半導体装置の製造方法によれば、予め均一かつ平坦なゲート酸化膜を形成した後に、下地中に深いウエル領域と、ソース及びドレイン領域とを、不純物注入及び熱拡散のそれぞれの工程を用いて形成している。このため、ゲート酸化膜自体の膜厚には、実質的な段差は無い。しかも、下地領域と深いウエル領域との間の、下地表面付近の境界は、ゲート酸化膜の端縁から離れた膜厚の均一なゲート酸化膜の下側の箇所に形成される。
【００８７】
また、ゲート酸化膜の端縁に微小の高低差の段差があったとしても、形成する半導体素子の大きさ、チャネル長を考慮して、ゲート酸化膜形成後の工程で形成する厚みに段差を有するマスク本体の段差位置を設定することにより、問題となるＮＷＥＬＬ及びＤＷＥＬＬ間の境界領域は、ゲート酸化膜の段差が影響しない領域に形成できる。
【００８８】
従って、この発明の製造方法によれば、熱拡散によってのみではチャネル長が決定されないＬＤＭＯＳ型半導体装置を、ゲート酸化膜中の電界分布が安定し、ゲート酸化膜の耐圧特性の向上が従来よりも図れる装置として製造できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、第１の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図２】（Ａ）〜（Ｅ）は、図１に続く、第１の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図３】（Ａ）〜（Ｄ）は、第２の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図４】（Ａ）〜（Ｄ）は、図３に続く、第２の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図５】（Ａ）〜（Ｄ）は、従来技術のＬＤＭＯＳ型半導体装置の製造工程図である。
【図６】従来技術によって製造されたＬＤＭＯＳ型半導体装置のチャネル領域周辺における断面図である。
【符号の説明】
１００：Ｐ型半導体基板
１０２：ＮＷＥＬＬ
１０２ａ：第１主電極領域の形成予定領域
１０２ｂ：第２主電極領域の形成予定領域
１０３ａ：第１下地領域
１０３ｂ：第２下地領域
１０４：酸化膜
１０４ａ：ゲート酸化膜
１０６、１０６ａ：第１の窒化膜
１０８、１０８ａ、１０８ｂ：ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜
１１０、１１０ａ：第２の窒化膜
１１２ａ、１１２ｂ：酸化膜
１１４ａ：マスク酸化膜
１１４ｂ：酸化膜
１１６：レジストパターン
１１８：Ｐ型不純物
１２０：Ｎ型不純物
１２２：ＤＷＥＬＬ
１２４：ソース領域
１２６：ドレイン領域
１２８：ゲート電極
１３０、１３０ａ、１３０ｂ：マスク本体
１３２：境界
１３４：チャネル領域
１３６：ドレインドリフト領域
２００：Ｐ型半導体基板
２０２：ＮＷＥＬＬ
２０２ａ：第１主電極領域の形成予定領域
２０２ｂ：第２主電極領域の形成予定領域
２０３ａ：第１下地領域
２０３ｂ：第２下地領域
２０４：酸化膜
２０６、２０６ａ、２０６ｂ：ポリシリコン膜
２０８：不純物
２１０、２１０ａ：窒化膜
２１２ａ、２１２ｂ：酸化膜
２１４、２１４ａ、２１４ｂ：マスク酸化膜
２１６：レジストパターン
２１８：Ｐ型不純物
２２０：マスク本体
２２０ａ：マスク本体肉薄部
２２０ｂ：マスク本体肉厚部
２２２：Ｎ型不純物
２２４：ＤＷＥＬＬ
２２６：ソース領域
２２８：ドレイン領域
３００：Ｐ型半導体基板
３０２：ＮＷＥＬＬ
３０４：フィールド絶縁膜
３０５：絶縁膜
３０６：マスク酸化膜
３０８：レジストパターン
３０９：ＤＷＥＬＬ領域を開孔した窓
３１０：Ｐ型不純物
３１２：ＤＷＥＬＬ
３１４：窒化膜
３１６：サイドウォール
３１８：ソース領域
３２０：ドレイン領域
３２２：酸化膜
３２２ａ：ゲート酸化膜の領域
３２４：ゲート電極
３２６：チャネル領域
３２７：チャネルを含む周辺領域
【発明の属する技術分野】
この発明は、半導体装置の製造方法、特にＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ ＭＯＳ）型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般に、ＬＤＭＯＳ型半導体装置は、高信頼性を要する比較的使用電圧の高いＩＣに使用される。従来のＬＤＭＯＳ型半導体装置の構成例が、文献：特開平８−９７４１０号公報（出願人：テキサスインスツルメンツ（ＴＩ）社）に開示されている。この文献に開示されている半導体装置は、自己整合されるチャネル長が、深いウエル（ＤＷＥＬＬ）領域とソース領域を形成する為の熱処理のみによっては決定されないＬＤＭＯＳ構造を有している。
【０００３】
以下、この従来のＬＤＭＯＳ構造の半導体装置の製造方法について図５を参照して説明する。
【０００４】
図５は、ＬＤＭＯＳ型半導体装置の従来の製造工程を説明するための工程図である。尚、図５において、各工程段階で得られる構造体は、ゲート電極周辺領域の断面切り口で示してある。この断面において、断面を表すハッチング表示は、一部省略している。また、以下の説明は、Ｎ型のＬＤＭＯＳ型半導体装置に関するものである。
【０００５】
まず、Ｐ型半導体基板３００を用意し、ドレインドリフト領域となるＮ型ウエル領域（ＮＷＥＬＬ）３０２を公知の技術によって形成する。次いで、公知の酸化又はＣＶＤ技術により、Ｐ型半導体基板３００従って、ＮＷＥＬＬ上に酸化膜などのフィールド絶縁膜３０４を形成する（図５（Ａ））。
【０００６】
次いで、公知のホトリソ・エッチング技術により、ＤＷＥＬＬ（二重拡散層の深い領域）形成予定領域上及びドレイン形成予定領域上の、絶縁膜３０４の部分を開孔する。
【０００７】
公知の酸化技術により、開孔に露出している基板３００の露出面を酸化させてマスク酸化膜３０６を形成して、残存する絶縁膜３０４とマスク酸化膜３０６とで厚みに段差を有し、かつ基板面を被覆する絶縁膜３０５を形成する（図５（Ｂ））。
【０００８】
その後、公知のホトリソ技術によりＤＷＥＬＬ形成予定領域を開孔して窓３０９を作成するように、この絶縁膜上に部分的にレジストパターン３０８を形成する（図５（Ｂ））。
【０００９】
公知の不純物注入技術により、ＤＷＥＬＬ形成領域の窓３０９から、ＮＷＥＬＬ３０２内に例えばボロン等のＰ型不純物３１０を注入する（図５（Ｂ））。然る後、熱拡散処理を行って、ＮＷＥＬＬ３０２内にＤＷＥＬＬ３１２を形成する（図５（Ｃ））。
【００１０】
然る後、公知のエッチング技術により、レジストパターン３０８を除去した後、公知のＣＶＤ技術により、絶縁膜３０５上に窒化膜３１４を形成する（図５（Ｃ））。次いで、絶縁膜３０５の厚みの段差部の側壁に、酸化物若しくは窒化物にてサイドウォール３１６を形成する（図５（Ｃ））。
【００１１】
ここで、窒化膜３１４は、サイドウォール３１６の作成のために行われるエッチングに対するマスクの役割を果たす。
【００１２】
次いで、サイドウォール３１６と絶縁膜３０５の肉厚部３０４とをマスクに用いて、公知の不純物注入技術により、例えばＡｓ等のＮ型不純物をＰ型不純物３１０の注入レベルよりも浅いレベルに注入した後、熱拡散を行ってソース領域３１８及びドレイン３２０領域を形成する。
【００１３】
この時、ＤＷＥＬＬ３１２とソース領域３１８及びドレイン領域３２０は、セルフアラインでありながらも、サイドウォールにより異なるエッチングマスクで形成されている。この為、通常のＬＤＭＯＳ形成方法よりもチャネル長を長くすることが可能となり、高温拡散処理が不要となる。
【００１４】
次いで、公知のエッチング技術により、絶縁膜３０４、窒化膜３１４、サイドウォール３１６、マスク酸化膜３０６を除去した後、公知の酸化技術により基板３００の露出面上に酸化膜３２２を形成する（図５（Ｄ））。次いで、公知のＣＶＤ技術、ホトリソ・エッチング技術を用いて、チャネルとなる領域３２６の上側に、酸化膜３２２を介して、例えばポリシリコン膜等のゲート電極３２４を形成する（図５（Ｄ））。
【００１５】
以降、コンタクト形成、配線形成その他の所要の処理を経てＬＤＭＯＳ型半導体装置が形成される。尚、コンタクト及び配線等の形成については、公知の技術を用いており、説明を省略してある。
【００１６】
【発明が解決しようとする課題】
上述した従来技術では、ソース領域及びＤＷＥＬＬ領域を形成後、ゲート酸化膜を形成している。基板、ＤＷＥＬＬ領域及びソース領域の順に不純物濃度が大きくなっているため、不純物濃度の差により、酸化速度に差が生じる。このため、基板にＤＷＥＬＬ領域やソース領域の形成後に、酸化膜３２２を形成すると、必然的にソース領域上（Ｔｏｘ１）、ＤＷＥＬＬ上（Ｔｏｘ２）、ＮＷＥＬＬ上（Ｔｏｘ３）の各ゲート酸化膜部分間で段差（Ｔｏｘ１＞Ｔｏｘ２＞Ｔｏｘ３）が形成される。これら段差が形成される酸化膜３２２の部分は、ゲート酸化膜の領域３２２ａである。この段差の様子を図６に概略的に示す。図６では、上述した従来技術によって形成されたＬＤＭＯＳ型半導体装置のチャネルを含む周辺領域３２７における断面図を示している。
【００１７】
このようなゲート酸化膜の領域３２２ａに厚みの異なる部分があると、ゲート酸化膜中の電界分布が一様でなくなり、ゲート酸化膜耐圧等の信頼性に問題があった。
【００１８】
特に、ＤＷＥＬＬ及びＮＷＥＬＬ間の境界領域の上側の部分のゲート酸化膜の段差がゲート酸化膜の耐圧特性へ与える影響は大きい。従って、従来よりＤＷＥＬＬとＮＷＥＬＬとの境界付近の上側のゲート酸化膜部分のみならずゲート酸化膜部分の膜厚を均一に、従って、ゲート酸化膜の表面を平坦に形成できる半導体装置の製造方法が望まれていた。
【００１９】
【課題を解決するための手段】
そこで、この出願に係る発明者は、鋭意研究を行ったところ、ゲート酸化膜に供する酸化膜を予め均一の厚みにかつ平坦に形成した後に、下地中に、不純物濃度の異なるＤＷＥＬＬ領域と、ソース及びドレイン領域とを、不純物注入工程と、同時熱拡散工程とを用いて、形成すれば、耐圧特性の優れたゲート酸化膜を有するＬＤＭＯＳ型半導体装置が得られるという結論に達した。
【００２０】
この発明のＬＤＭＯＳ型半導体装置の製造方法によれば、以下のような工程を含む。
【００２１】
（ａ）先ず、第一導電型の半導体下地中に互いに離間して形成される第１及び第２主電極領域の形成予定領域間に対応する下地面上に、ゲート酸化膜を形成する。
【００２２】
（ｂ）次に、このゲート酸化膜上に、中央部の肉厚部と周辺部の肉薄部とを有するマスク本体を形成する。
【００２３】
（ｃ）この肉厚部に対して第１主電極領域が形成される側に位置する第１下地領域に、肉厚部をマスクとしてウエル領域用の第二導電型の不純物を注入する。
【００２４】
（ｄ）この肉厚部に対して第２主電極領域が形成される側に位置する第２下地領域と、第１下地領域の両方に、マスク本体をマスクとして、第１及び第２主電極領域用の第一導電型の不純物を、第二導電型の不純物の注入レベルよりも浅いレベルに注入する。
【００２５】
（ｅ）これら第一及び第二導電型の不純物を、同時に拡散させて、第一導電型の第１及び第２主電極領域を形成すると共に、第二導電型のウエル領域を第１主電極領域に沿って形成する。
【００２６】
この方法によれば、予め均一な膜厚でしかも平坦にゲート酸化膜を形成した（ａ）工程の後に、（ｂ）、（ｃ）、（ｄ）及び（ｅ）の工程を順に行っている。このため、（ａ）工程後の処理に熱処理が含まれていても、ゲート酸化膜の膜厚に高低差を生じさせる恐れはない。従って、ゲート酸化膜形成後に、下地中に、下地とは不純物濃度が異なると共に、互いに不純物濃度が異なる２種類の不純物拡散領域を形成しても、下地領域及びウエル領域間の下地表面付近の境界領域上はもとより、下地表面付近のウエル及びソース領域上のゲート酸化膜の部分に段差が実質的に生じない。
【００２７】
ここで、（ｂ）工程のマスク本体は、好ましくはゲート酸化膜上に窒化膜とポリシリコン膜を積層することによって、形成するのが良い。
【００２８】
この場合、マスク本体の形成工程は、ゲート酸化膜上に窒化膜を形成する工程と、窒化膜の中央領域の上側にポリシリコン膜を形成する工程とを含む工程とするのが好適である。マスク中央の肉厚部は窒化膜とポリシリコン膜との積層膜で形成し、及び周辺の肉薄部は、ポリシリコン膜の周辺の、窒化膜の露出部分で形成する。
【００２９】
また、（ｂ）工程で形成するマスク本体は、好ましくは、ゲート酸化膜上に、マスク本体をポリシリコンで形成しても良い。
【００３０】
この場合、マスク本体の形成工程は、好ましくは、ゲート酸化膜上に形成したポリシリコン膜の上面側の領域に酸化促進用の不純物を注入する工程と、不純物の注入済みのポリシリコン膜上に窒化膜を形成する工程と、然る後、ポリシリコン膜を側面側から酸化する工程と、窒化膜及びポリシリコン膜の酸化された領域を除去する工程とを含む工程とするのが良い。
【００３１】
このように形成されたマスク本体を用いて、異なる導電型の不純物を第１及び第２主電極形成予定領域及びウエル領域形成予定領域に注入し同時拡散することにより、熱拡散によってのみチャネル長を決定されないＬＤＭＯＳ型半導体装置を形成できる。
【００３２】
この発明によれば、ゲート酸化膜は、拡散処理前にすでに実質的に均一の厚みに形成され、その後に熱処理を受けてもゲート酸化膜の厚みに実質的に変化を生じないので、下地領域とウエル領域との境界領域に近いゲート酸化膜の領域はもとより、ウエル領域及び第１主電極領域に近いゲート酸化膜の領域の厚さは、均一に保たれる。
【００３３】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中、各構成成分の寸法、形状及び配置関係は、この発明が理解できる程度に概略的に示してあるにすぎない。また、以下に述べる使用材料、膜厚、注入エネルギーなどの数値的条件は、この発明の範囲内の一例にすぎない。また、各図において、同様の構成成分については、同一の番号を付し、その重複する説明を省略することもある。また、断面を表すハッチング等については、一部省略して示している。
【００３４】
［第１の実施の形態］
図１及び図２を参照して、この発明の第１の実施の形態を説明する。
【００３５】
図１（Ａ）−（Ｄ）及び図２（Ａ）−（Ｅ）は、ＬＤＭＯＳ型半導体装置の製造工程図であって、各図は製造段階で得られた半導体装置の部分的構造体を断面で示している。以下の説明においては、第１主電極領域をソース領域とし、かつ第２主電極領域をドレイン領域とした構成例につき、説明する。
【００３６】
まず、第二導電型の半導体基板としてＰ型半導体基板１００を用意する。従来技術と同様に、Ｐ型半導体基板１００に拡散層としてＮ型ウエル領域（ＮＷＥＬＬとも称する。）１０２を形成する。以下の説明では、このＮＷＥＬＬ１０２を第一導電型の下地とする。ＮＷＥＬＬは、ゲート電極形成後、ＤＷＥＬＬとドレイン領域との間の領域が、ドレインドリフト領域として機能する。ＮＷＥＬＬ１０２は、基板中に拡散領域として形成しても良いし、或いは、基板上にエピタキシャル成長させて形成しても良く、設計上の問題である。また、基板１００とこの基板１００に設けたＮＷＥＬＬ１０２とを含めて下地としても良い。
【００３７】
次いで、公知の酸化技術及びＣＶＤ技術により、酸化膜１０４を２００Å程度の膜厚で、第１の耐酸化性の絶縁膜として第１の窒化膜１０６を２００Å程度の膜厚で、ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜１０８を１２００Å程度の膜厚で、第２の耐酸化性の絶縁膜として第２の窒化膜１１０を１００Å程度の膜厚で、それぞれ均一にかつ平坦に順次形成する（図１（Ａ））。この形成された酸化膜１０４の一部分の領域が、後工程でゲート酸化膜となる。
【００３８】
公知のホトリソエッチング技術により、ゲート電極形成予定領域外に相当する部分の第２の窒化膜１１０、ポリシリコン膜１０８及び第１の窒化膜１０６を選択的に除去して、島状の、互いに形状及び大きさが実質的に同じ第１の窒化膜１０６ａ、ポリシリコン膜１０８ａ及び第２の窒化膜１１０ａを形成する（図１（Ｂ））。すなわち、ゲート電極形成予定領域は、平面的に上から見たとき、後工程で下地中に形成される第１及び第２主電極領域の形成予定領域１０２ａ及び１０２ｂ間に実質的に対応する下地面上の領域である。
【００３９】
公知の酸化技術により、Ｐ型半導体基板１００上の酸化膜１０４及びポリシリコン膜１０８ａの一部を酸化して酸化膜１１２ａ及び１１２ｂを形成する。
【００４０】
このとき、ポリシリコン膜１０８ａの上下の主表面（すなわち上面及び下面）側は、第２及び第１の窒化膜１１０ａ及び１０６ａが形成されている為酸化されず、ポリシリコン膜１０８ａの側面にのみ側面から横方向（すなわち水平方向に）例えばＬ１＝１〜２μｍの深さまで酸化膜（側面酸化膜ともいう。）１１２ｂが形成される（図１（Ｃ））。
【００４１】
また、酸化膜１１２ａは周知の通り、先に形成された酸化膜１０４が膨大化した部分である。尚、ポリシリコン膜の中央部は酸化されないでポリシリコン膜１０８ｂの領域として残存する。また、島状の第１窒化膜１０６ａの、酸化膜１０４の領域１０４ａは、実質的に酸化作用を受けずに残存した領域である。この残存した酸化膜１０４ａの領域は、ゲート酸化膜となるので、以下、この酸化膜１０４ａをゲート酸化膜１０４ａと称する。
【００４２】
この酸化工程で、第１の窒化膜１０６ａの端縁と接する領域では、ゲート酸化膜１０４ａと酸化膜１１２ａとの間に酸化膜の膜厚に多少の段差が生じる。この酸化膜の段差は、従来のバーズビークと比較して著しく高低差の小さい段差である。
【００４３】
形成する半導体素子の大きさ、チャネル長を考慮して、ゲート酸化膜形成後の工程で形成する厚みに段差を有するマスク本体の段差位置を設定することにより、問題となるＮＷＥＬＬ及びＤＷＥＬＬ間の境界領域は、ゲート酸化膜１０４ａの段差が影響しない領域に形成できる。
【００４４】
その後、公知のエッチング技術により、Ｐ型基板１００上の酸化膜１１２ａ、ポリシリコンの酸化膜１１２ｂ及び第２の窒化膜１１０ａを除去する。この除去により、第１の窒化膜１０６ａの中央部にポリシリコン膜１０８ｂが残存する。この島状の第１の窒化膜１０６ａと、この窒化膜１０６ａの中央部のポリシリコン膜の残存部分１０８ｂとがマスク本体１３０を本質的に形成している。このマスク本体１３０は、中央の肉厚部と、その周辺の肉薄部とを有している。肉厚部は島状の第１の窒化膜１０６ａの部分とポリシリコン膜１０８ｂとを含み、及び肉薄部は、島状の第１の窒化膜１０６ａのみを含んでいる（図１（Ｄ））。
【００４５】
次いで、公知の酸化技術により、下地、従ってＮＷＥＬＬ１０２の露出表面にマスク酸化膜１１４ａを２００Å程度の膜厚に形成する。この時、ポリシリコン膜１０８ｂの露出された表面も酸化され、酸化膜１１４ｂが形成される（図２（Ａ））。
【００４６】
このため、本来のマスク本体１３０の一部分に酸化膜１１４ｂが形成されるが、この構成例では、この酸化膜１１４ｂを含めてマスク本体としても、その後の処理には実質的に何ら支障がない。図中、この酸化膜１１４ｂを含めたマスク本体を１３０ａとして示す。
【００４７】
従って、ゲート酸化膜１０４ａ上に、第１の窒化膜１０６ａ及びポリシリコン膜１０８ｂにより、肉厚部と肉薄部との間で膜厚に段差のあるマスク本体１３０ａが形成されている（図２（Ａ））。
【００４８】
次に、この肉厚部に対して第１主電極領域が形成される側に位置する第１下地領域１０３ａに、肉厚部をマスクとしてウエル領域、従ってＤＷＥＬＬ領域用の第二導電型の不純物を注入する。
【００４９】
そのために、先ず、公知のホトリソ技術により、ＤＷＥＬＬ形成予定領域を開孔するようにレジストパターン１１６を形成する。このレジストパターン１１６は、ポリシリコン膜１０８ｂの一部分を少なくとも覆い、かつ、後述するソース領域となる、ＮＷＥＬＬ１０２中の領域上を除いたＮＷＥＬＬ１０２の上側に、イオン注入の保護膜として、設けられる。レジストパターン１１６のＤＷＥＬＬ形成予定領域側の端縁は、ポリシリコン膜１０８ｂと第１の窒化膜１０６ａとによって形成された、マスク本体１３０ａの肉厚部上にくるように開孔する。
【００５０】
次に、公知の不純物注入技術により、段差のあるマスク本体１３０ａの肉厚部（窒化膜１０６ａとポリシリコン膜１０８ｂとが積層された領域）とレジストパターン１１６をマスクとして用いて、例えばボロン等のＰ型不純物１１８を、例えば４０ｋｅＶ、１．０Ｅ＋１４個ｃｍ２程度のドーズ量で、ＮＷＥＬＬ１０２内にイオン注入する。
【００５１】
この時、不純物注入エネルギーは、不純物がマスク本体の肉薄部、すなわち窒化膜１０６ａとゲート酸化膜１０４ａとの積層膜を通過し、かつ、マスク本体の肉厚部、すなわちポリシリコン膜１０８ｂと窒化膜１０６ａとゲート酸化膜１０４ａとの積層膜を通過しないように設定する。（図２（Ｂ））。
【００５２】
続いて、この肉薄部に対して第２主電極領域が形成される側に位置する第２下地領域１０３ｂと、上述した第１下地領域１０３ａとの双方の領域に、マスク本体１３０ａをマスクとして用いて、第一導電型の不純物を注入する。この第一導電型不純物は、第１及び第２主電極領域を形成するための不純物である。
【００５３】
そのために、公知のエッチング技術により、レジストパターン１１６を除去した後、公知の不純物注入技術により、膜厚に段差のあるマスク本体１３０ａの全体をマスクとして用いて、例えばＡｓ等のＮ型不純物１２０を１２０ｋｅＶ、１．０Ｅ＋１５個／ｃｍ２程度のドーズ量で、ＮＷＥＬＬ１０２内にイオン注入する（図２（Ｃ））。このＮ型不純物１２０の注入レベル（位置）は、ＮＷＥＬＬ１０２の表面からＰ型不純物の注入レベルよりも浅いレベルとする。
【００５４】
この時の不純物注入エネルギーは、不純物が、マスク本体１３０ａ外のマスク酸化膜１１４ａのみを通過するよう設定する。
【００５５】
次いで、公知の拡散技術により、Ｐ型不純物１１８及びＮ型不純物１２０を同時に熱拡散すなわち活性化させ、ＤＷＥＬＬ１２２の拡散層とソース領域１２４及びドレイン領域１２６の拡散層とを形成する（図２（Ｄ））。このＤＷＥＬＬ１２２は、ソース領域１２４に沿って形成される。
【００５６】
形成されたＤＷＥＬＬ１２２とＮＷＥＬＬ１０２との間の境界１３２の一端は、ゲート酸化膜１０４ａの下面に接触している。ＮＷＥＬＬ１０２の表面付近の境界１３２及びチャネル領域１３４は、ゲート酸化膜の膜厚の均一部分の下側に位置している。また、ＤＷＥＬＬ１２２とドレイン領域１２６の間のゲート酸化膜１０４ａ下側のＮＷＥＬＬ領域１０２は、ドレインドリフト領域１３６として機能する。
【００５７】
このＤＷＥＬＬ１２２とＮＷＥＬＬ１０２との間の、ＮＷＥＬＬ１０２の表面付近における境界１３２は、ゲート酸化膜１０４ａのソース領域１２４側の端縁から充分離れた位置に形成される。従って、ゲート酸化膜の端縁領域に膜厚の高低差があっても、その膜厚の高低差の影響を実質的に受けない位置にＤＷＥＬＬ１２２とＮＷＥＬＬ１０２の当該境界を設けることができる。
【００５８】
次いで、公知のエッチング技術により、まず、窒化膜１０６ａをエッチングしないガスを用いて、窒化膜１０６ａ下のゲート酸化膜１０４ａ以外の残存している酸化膜１１４ａ及びポリシリコン膜１０８ｂをすべて除去し、続いて、酸化膜１０４ａをエッチングしないガスを用いて、窒化膜１０６ａを除去する。
【００５９】
公知のＣＶＤ技術によりゲート酸化膜１０４ａ上に、例えばポリシリコン等でゲート電極１２８を形成する（図２（Ｅ））。
【００６０】
その後、コンタクト形成、配線形成その他の所要の工程を経てＬＤＭＯＳ型半導体装置が形成される。尚、コンタクト及び配線形成については公知の技術を用いており、従って、詳細な説明を省略する。
【００６１】
以上説明したように、この発明の第１の実施の形態によれば、マスク本体１３０ａの肉薄部（窒化膜１０６ａ）と酸化膜（１０４ａ、１１４ａ）とを通過するが、マスク本体１３０ａの肉厚部（ポリシリコン膜１０８ｂ＋窒化膜１０６ａ＋酸化膜１１４ｂ）と酸化膜１０４ａは通過しないように、不純物注入エネルギーを設定してＰ型不純物を導入し、及びマスク本体１３０ａの全体を通過しないで「マスク酸化膜１１４ａ」のみを通過するよう不純物エネルギーを設定してＮ型不純物を導入することにより、不純物の熱拡散のみでは決定されないかつ自己整合されるチャネル長を持ったＬＤＭＯＳ構造を実現できると同時に、チャネル領域上のゲート酸化膜にバーズビーク等の膜厚段差が実質的に形成されていない為、信頼性の高いゲート酸化膜を提供できる。
【００６２】
さらには、前述のポリシリコン膜１０８ｂと窒化膜１０６ａによって生じる段差の位置と、この段差のそれぞれの側で設定される不純物注入エネルギーの相違とによって、不純物拡散領域の境界が形成される位置を制御できる。このため、上述した方法によれば、チャネル長が不純物の熱拡散のみで決定されないＬＤＭＯＳ構造となるため、ＤＷＥＬＬ形成の低温化が可能となり、従って、ロジック部（半導体基板上の使用電圧の低い素子部）との整合性の向上が図れる。
【００６３】
［第２の実施の形態］
図３及び４を参照して、この発明の第２の実施の形態を説明する。図３（Ａ）−（Ｄ）及び図４（Ａ）−（Ｄ）は、この発明のＬＤＭＯＳ型半導体装置の他の製造工程図であり、各図は、製造の段階で得られる構造体の断面で示してある。
【００６４】
この第２の実施の形態においても、第一及び第二の導電型をＮ型及びＰ型とし、第１及び第２主電極領域をソース及びドレイン領域として説明する。
【００６５】
ドレインドリフト領域となるＮＷＥＬＬ２０２の形成までの工程については、第１の実施の形態と同様である。
【００６６】
公知の酸化技術及びＣＶＤ技術により、酸化膜２０４を２００Å程度の膜厚で、ポリシリコン膜２０６を２０００Å程度の膜厚で、それぞれ均一かつ平坦に、順次に作成する。次いで、ポリシリコン膜２０６中の主表面側に、公知の不純物注入法によって、例えばリン等の不純物２０８を導入する（図３（Ａ））。この不純物２０８は、酸化促進のために注入する。
【００６７】
次いで、ポリシリコン膜２０６の主表面（上面）側に、例えば窒化膜などの耐酸化性の絶縁膜２１０を１００Å程度の膜厚で形成する（図３（Ｂ））。
【００６８】
公知のホトリソ・エッチング技術により、絶縁膜２１０及びポリシリコン膜２０８の、ゲート電極形成予定領域外の部分を除去するようにパターニングする。このパーターニングにより、それぞれ島状の、形状及び大きさが実質的に同じ絶縁膜２１０ａ及びポリシリコン膜２０６ａが残存形成されている（図３（Ｃ））。上述したゲート電極形成予定領域は、平面上に上から見たとき、後工程で下地中に形成される第１及び第２主電極領域の形成予定領域２０２ａ及び２０２ｂ間に実質的に対応する下地面上の領域である。
【００６９】
次に、公知の酸化技術により、Ｐ型基板上の酸化膜２０４及び島状のポリシリコン膜２０６ａの一部を酸化処理して酸化膜２１２ａ及び２１２ｂを形成する（図３（Ｄ））。この時、ポリシリコン膜２０６ａの上面すなわち主表面側には窒化膜２１０ａが形成されており、下面には酸化膜２０４が形成されているので、ポリシリコン膜２０６ａは、その上下面側からは酸化されない。またポリシリコン膜２０６ａの側面は露出しているので、側面側から酸化される。このとき、ポリシリコン膜２０６ａは、高濃度の不純物２０８がドープされている為、ポリシリコン膜２０６ａの他の部分よりも酸化レートが速い。この時、例えばポリシリコン膜２０６ａの上面及び上面の近傍の側面では側面から横方向すなわち水平方向に、例えば、Ｌ２＝１．５μｍの位置まで酸化膜が形成されるのに対し、ポリシリコン膜２０６の底面側の側面では側面から、例えば、Ｌ３＝０．７μｍ程度の水平方向の位置まで酸化膜が形成されるにすぎない。尚、酸化膜２１２ａは、周知の通り、先に形成された酸化膜２０４が膨大化した部分である。また、ポリシリコン膜２０６ａは、側面側と側面側の上部とが酸化されるが、中央部は酸化されないでポリシリコンのまま、ポリシリコン膜２０６ｂとして残存する。この残存ポリシリコン膜２０６ｂは、中央が肉厚部で、周辺が肉薄部の、段差を有するマスク本体の形状となっている。
【００７０】
また、島状のポリシリコン膜２０６ａの下側にある酸化膜２０４の部分は、第１の実施の形態で説明したと同様に、そのままの形状で残存する。この残存した酸化膜２０４の部分がゲート酸化膜２０４ａとなる。酸化膜２０４ａと２１２ａとの間には、微少の高低差を有するバーズビークが生ずるが、第１の実施の形態で既に説明したと同様に、ＮＷＥＬＬ及びＤＷＥＬＬの境界領域は、バーズビーク等の酸化膜の段差の影響を受けない領域に形成できる。
【００７１】
次に、この肉厚部に対して第１主電極が形成される側に位置する第１下地領域２０３ａに、肉厚部をマスクとしてウエル領域従ってＤＷＥＬＬ用の第二導電型の不純物を注入する。
【００７２】
このために、先ず、酸化膜２１２ａ、２１２ｂ及び窒化膜２１０ａを全面除去した後、公知の酸化技術により、マスク酸化膜２１４を形成する（図４（Ａ））。このマスク酸化膜２１４は、ＮＷＥＬＬ２０２の上面にマスク酸化膜２１４ａとして形成されると共に、ポリシリコン膜２０６ｂの露出面にもマスク酸化膜２１４ｂとして形成されるが、ポリシリコン膜２０６ｂの表面のマスク酸化膜２１４ｂを含めてマスク本体２２０としても、後処理には実質的になんら支障がない。
【００７３】
次いで、公知のホトリソ技術により、ＤＷＥＬＬ形成予定領域を開孔するレジストパターン２１６をイオン注入の保護膜として形成する。このとき、ＤＷＥＬＬ形成予定領域側のレジストパターン２１６の端縁は、ポリシリコン膜２０６ｂの肉厚部上にくるように設定することができる。
【００７４】
次いで、公知の不純物注入技術により、レジストパターン２１６及びマスク本体２２０の肉厚部２２０ｂをマスクとして、例えばボロン等のＰ型不純物２１８を４０ｋｅＶ、１．０Ｅ＋１４個／ｃｍ２程度のドーズ量で、ＮＷＥＬＬ２０２中に注入する。この時、不純物注入エネルギーは、不純物がマスク本体２２０の肉薄部２２０ａ、すなわちポリシリコン膜２０６ｂの段差下部の領域と酸化膜２１４ｂ及び２０４ａとを通過し、かつマスク本体２２０の肉厚部２２０ｂ、すなわち、ポリシリコン膜２０６ｂの段差上部の領域とポリシリコン膜２０６ｂの段差下部の領域と酸化膜２１４ｂ及び２０４ａとを通過しないよう設定する（図４（Ｂ））。
【００７５】
次に、この肉厚部に対して第２主電極領域が形成される側に位置する第２下地領域２０３ｂと、上述した第１下地領域２０３ａとの双方の領域に、マスク本体２２０をマスクとして用いて、第一導電型の不純物、従って、Ｎ型の不純物を注入する。
【００７６】
そのために、公知のエッチング技術により、レジストパターン２１６を除去し、次いで、全面に公知の不純物注入技術により、例えばＡｓ等のＮ型不純物２２２を１２０ｋｅＶ、１．０Ｅ＋１５個／ｃｍ２程度のドーズ量でＮＷＥＬＬ２０２に注入する。この時のイオン注入エネルギーは、不純物がマスク酸化膜２１４ａのみを通過するように設定する（図４（Ｃ））。また、この場合、Ｎ型不純物２２２は、Ｐ型不純物２１８よりも、ＮＷＥＬＬ２０２の表面から浅いレベル（位置）に注入される。
【００７７】
次いで、公知の拡散技術により、Ｐ型不純物２１８及びＮ型不純物２２２を熱拡散させてＤＷＥＬＬ２２４の拡散層とソース領域２２６及びドレイン領域２２８の拡散層とを形成する（図４（Ｄ））。このＤＷＥＬＬ２２４は、ソース領域２２６に沿って形成される。
【００７８】
形成されたＤＷＥＬＬ２２４とＮＷＥＬＬ２０２との間の境界２３０の一端は、ゲート酸化膜２０４ａの下面に接触している。ＮＷＥＬＬ２０２の表面付近の境界２３０及びチャネル領域２３２は、ゲート酸化膜の膜厚の均一部分の下側に位置している。また、ＤＷＥＬＬ２２４とドレイン領域２２８の間のゲート酸化膜２０４ａ下側のＮＷＥＬＬ領域２０２は、ドレインドリフト領域２３４として機能する。
【００７９】
ＤＷＥＬＬ２２４とソース領域２２６及びドレイン領域２２８とを拡散層として形成した後、マスク本体として形成したポリシリコン膜２０６ｂを、そのままゲート電極として残存させる。その場合、ゲート電極２０６ｂの表面の酸化膜２１４ｂは、必要に応じて除去すればよい。
【００８０】
その後、コンタクト形成、配線形成その他の所要の処理を経てＬＤＭＯＳ型半導体装置が形成される。尚、コンタクト及び配線形成については公知の技術を用いており、その詳細な説明を省略する。
【００８１】
この発明の第２の実施の形態によれば、マスク本体２２０の肉薄部（ポリシリコン膜２０６ｂの段差下部と酸化膜（２１４ｂ、２１４ａ）とを通過するが、マスク本体２２０の肉厚部（ポリシリコン膜２０６ｂの段差上部とポリシリコン膜２０６ｂの段差下部と酸化膜（２１４ｂ、２１４ａ）とを通過しないよう不純物注入エネルギーを設定してＰ型不純物を導入し、及びマスク酸化膜２１４ａのみを通過するよう不純物エネルギーが設定されたＮ型不純物を導入することにより、不純物の熱拡散のみでは決定されないかつ自己整合されるチャネル長を持ったＬＤＭＯＳ構造を実現できると同時に、チャネル領域上のゲート酸化膜にバーズビーク等の段差が形成されない為、第１の実施の形態で述べた効果が同様に、信頼性の高いゲート酸化膜を提供できる。
【００８２】
さらに、Ｐ型不純物及びＮ型不純物導入時にマスクとして使用するポリシリコン膜２０６ｂをゲート電極として使用する為、マスク工程を削減でき、工程簡略化が可能となる。
【００８３】
また、ゲート電極をマスクに用いてＤＷＥＬＬ及びソース及びドレイン領域とを形成することから、ゲート電極とＤＷＥＬＬ及びソース及びドレイン領域との合わせずれを考慮する必要がなくなり、素子サイズの縮小が可能となる。
【００８４】
尚、上述した第１及び第２の実施の形態では、Ｎ型のＬＤＭＯＳに適用した例を詳細に説明したが、Ｐ型のＬＤＭＯＳに関しても同様に適用可能である。
【００８５】
ドレイン領域側にＤＷＥＬＬを設ける構造が可能ならば、第１主電極領域をドレイン領域とし、第２主電極領域をソース領域としてもよい。
【００８６】
【発明の効果】
上述した実施の形態例からも明らかなように、この発明のＬＤＭＯＳ型半導体装置の製造方法によれば、予め均一かつ平坦なゲート酸化膜を形成した後に、下地中に深いウエル領域と、ソース及びドレイン領域とを、不純物注入及び熱拡散のそれぞれの工程を用いて形成している。このため、ゲート酸化膜自体の膜厚には、実質的な段差は無い。しかも、下地領域と深いウエル領域との間の、下地表面付近の境界は、ゲート酸化膜の端縁から離れた膜厚の均一なゲート酸化膜の下側の箇所に形成される。
【００８７】
また、ゲート酸化膜の端縁に微小の高低差の段差があったとしても、形成する半導体素子の大きさ、チャネル長を考慮して、ゲート酸化膜形成後の工程で形成する厚みに段差を有するマスク本体の段差位置を設定することにより、問題となるＮＷＥＬＬ及びＤＷＥＬＬ間の境界領域は、ゲート酸化膜の段差が影響しない領域に形成できる。
【００８８】
従って、この発明の製造方法によれば、熱拡散によってのみではチャネル長が決定されないＬＤＭＯＳ型半導体装置を、ゲート酸化膜中の電界分布が安定し、ゲート酸化膜の耐圧特性の向上が従来よりも図れる装置として製造できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は、第１の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図２】（Ａ）〜（Ｅ）は、図１に続く、第１の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図３】（Ａ）〜（Ｄ）は、第２の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図４】（Ａ）〜（Ｄ）は、図３に続く、第２の実施の形態のＬＤＭＯＳ型半導体装置の製造工程図である。
【図５】（Ａ）〜（Ｄ）は、従来技術のＬＤＭＯＳ型半導体装置の製造工程図である。
【図６】従来技術によって製造されたＬＤＭＯＳ型半導体装置のチャネル領域周辺における断面図である。
【符号の説明】
１００：Ｐ型半導体基板
１０２：ＮＷＥＬＬ
１０２ａ：第１主電極領域の形成予定領域
１０２ｂ：第２主電極領域の形成予定領域
１０３ａ：第１下地領域
１０３ｂ：第２下地領域
１０４：酸化膜
１０４ａ：ゲート酸化膜
１０６、１０６ａ：第１の窒化膜
１０８、１０８ａ、１０８ｂ：ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜
１１０、１１０ａ：第２の窒化膜
１１２ａ、１１２ｂ：酸化膜
１１４ａ：マスク酸化膜
１１４ｂ：酸化膜
１１６：レジストパターン
１１８：Ｐ型不純物
１２０：Ｎ型不純物
１２２：ＤＷＥＬＬ
１２４：ソース領域
１２６：ドレイン領域
１２８：ゲート電極
１３０、１３０ａ、１３０ｂ：マスク本体
１３２：境界
１３４：チャネル領域
１３６：ドレインドリフト領域
２００：Ｐ型半導体基板
２０２：ＮＷＥＬＬ
２０２ａ：第１主電極領域の形成予定領域
２０２ｂ：第２主電極領域の形成予定領域
２０３ａ：第１下地領域
２０３ｂ：第２下地領域
２０４：酸化膜
２０６、２０６ａ、２０６ｂ：ポリシリコン膜
２０８：不純物
２１０、２１０ａ：窒化膜
２１２ａ、２１２ｂ：酸化膜
２１４、２１４ａ、２１４ｂ：マスク酸化膜
２１６：レジストパターン
２１８：Ｐ型不純物
２２０：マスク本体
２２０ａ：マスク本体肉薄部
２２０ｂ：マスク本体肉厚部
２２２：Ｎ型不純物
２２４：ＤＷＥＬＬ
２２６：ソース領域
２２８：ドレイン領域
３００：Ｐ型半導体基板
３０２：ＮＷＥＬＬ
３０４：フィールド絶縁膜
３０５：絶縁膜
３０６：マスク酸化膜
３０８：レジストパターン
３０９：ＤＷＥＬＬ領域を開孔した窓
３１０：Ｐ型不純物
３１２：ＤＷＥＬＬ
３１４：窒化膜
３１６：サイドウォール
３１８：ソース領域
３２０：ドレイン領域
３２２：酸化膜
３２２ａ：ゲート酸化膜の領域
３２４：ゲート電極
３２６：チャネル領域
３２７：チャネルを含む周辺領域
Claims (4)
- ＬＤＭＯＳ型半導体装置を製造するに当たり、
（ａ）第一導電型の下地中に互いに離間して形成されるべき第１及び第２主電極領域間に対応する下地面上に、ゲート酸化膜を形成する工程と、
（ｂ）中央の肉厚部と周辺の肉薄部とで構成されるマスク本体を、前記ゲート酸化膜上に形成する工程と、
（ｃ）前記肉厚部に対し前記第１主電極領域が形成される側に位置する第１下地領域に、該肉厚部をマスクとして用いてウエル領域用の第二導電型の不純物を注入する工程と、
（ｄ）前記肉厚部に対し前記第２主電極領域が形成される側に位置する第２下地領域と、前記第１下地領域との双方に、前記マスク本体をマスクとして用いて第１及び第２主電極領域用の第一導電型不純物を、前記第二導電型の不純物の注入レベルよりも浅いレベルに注入する工程と、
（ｅ）前記第一及び第二導電型の不純物を、同時に拡散させて、第一導電型の前記第１及び第２主電極領域を形成すると共に、第二導電型の前記ウエル領域を前記第１主電極領域に沿って形成する工程と
を含むことを特徴とするＬＤＭＯＳ型半導体装置の製造方法。 - 請求項１に記載のＬＤＭＯＳ型半導体装置の製造方法において、
前記（ｂ）工程は、
前記ゲート酸化膜上に窒化膜を形成する工程と、
該窒化膜の上面中央の上側にポリシリコン膜を形成する工程とを含み、
前記肉厚部は前記窒化膜と前記ポリシリコン膜との積層膜で形成し、及び前記肉薄部は、前記ポリシリコン膜の周辺の、前記窒化膜の露出部分で形成することを特徴とするＬＤＭＯＳ型半導体装置の製造方法。 - 請求項１に記載のＬＤＭＯＳ型半導体装置の製造方法において、
前記（ｂ）工程は、
前記ゲート酸化膜上に、前記マスク本体をポリシリコンで形成する工程と
を含むことを特徴とするＬＤＭＯＳ型半導体装置の製造方法。 - 請求項３に記載のＬＤＭＯＳ型半導体装置の製造方法において、
前記マスク本体の形成工程は
前記ゲート酸化膜上に、ポリシリコン膜を形成する工程と、
該ポリシリコン膜の上面側の領域に酸化促進用の不純物を注入する工程と、
該不純物注入済みの前記ポリシリコン膜上に窒化膜を形成する工程と、
然る後、該ポリシリコン膜を側面側から酸化する工程と、
前記窒化膜及び該ポリシリコン膜の酸化された領域を除去する工程と
を含むことを特徴とするＬＤＭＯＳ型半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174950A JP3487844B1 (ja) | 2002-06-14 | 2002-06-14 | Ｌｄｍｏｓ型半導体装置の製造方法 |
| US10/368,423 US6800528B2 (en) | 2002-06-14 | 2003-02-20 | Method of fabricating LDMOS semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174950A JP3487844B1 (ja) | 2002-06-14 | 2002-06-14 | Ｌｄｍｏｓ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3487844B1 JP3487844B1 (ja) | 2004-01-19 |
| JP2004022765A true JP2004022765A (ja) | 2004-01-22 |
Family
ID=29728003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002174950A Expired - Fee Related JP3487844B1 (ja) | 2002-06-14 | 2002-06-14 | Ｌｄｍｏｓ型半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6800528B2 (ja) |
| JP (1) | JP3487844B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515240A (ja) * | 2004-10-01 | 2008-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート・スタック |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165821A (en) * | 1998-02-09 | 2000-12-26 | International Rectifier Corp. | P channel radhard device with boron diffused P-type polysilicon gate |
| US7141455B2 (en) * | 2002-11-25 | 2006-11-28 | Texas Instruments Incorporated | Method to manufacture LDMOS transistors with improved threshold voltage control |
| US7575977B2 (en) * | 2007-03-26 | 2009-08-18 | Tower Semiconductor Ltd. | Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process |
| US7749874B2 (en) * | 2007-03-26 | 2010-07-06 | Tower Semiconductor Ltd. | Deep implant self-aligned to polysilicon gate |
| US9484454B2 (en) | 2008-10-29 | 2016-11-01 | Tower Semiconductor Ltd. | Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure |
| US9330979B2 (en) * | 2008-10-29 | 2016-05-03 | Tower Semiconductor Ltd. | LDMOS transistor having elevated field oxide bumps and method of making same |
| RU2515124C1 (ru) * | 2012-11-13 | 2014-05-10 | Открытое акционерное общество "Научно-производственное предприятие "Пульсар" (ОАО "НПП "Пульсар") | Способ изготовления транзисторной свч ldmos структуры |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE897139A (nl) * | 1983-06-27 | 1983-12-27 | Bell Telephone Mfg Cy Nov | Proces voor het maken van een halfgeleider-inrichting en inrichting hierdoor verkregen |
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| JPH01125866A (ja) | 1987-11-10 | 1989-05-18 | Citizen Watch Co Ltd | 半導体集積回路の製造方法 |
| JPH04306880A (ja) | 1991-04-03 | 1992-10-29 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH05152293A (ja) * | 1991-04-30 | 1993-06-18 | Sgs Thomson Microelectron Inc | 段差付き壁相互接続体及びゲートの製造方法 |
| JP3212060B2 (ja) | 1993-09-20 | 2001-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR0130376B1 (ko) * | 1994-02-01 | 1998-04-06 | 문정환 | 반도체소자 제조방법 |
| JPH0897410A (ja) | 1994-07-01 | 1996-04-12 | Texas Instr Inc <Ti> | 自己整合した横型ｄｍｏｓトランジスタの製造法 |
| KR0163932B1 (ko) * | 1995-02-24 | 1999-01-15 | 김광호 | 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법 |
| JPH0936361A (ja) | 1995-07-21 | 1997-02-07 | Canon Inc | 絶縁ゲート型トランジスタの製造方法及び電極の製造方法 |
| US5854115A (en) * | 1997-11-26 | 1998-12-29 | Advanced Micro Devices, Inc. | Formation of an etch stop layer within a transistor gate conductor to provide for reduction of channel length |
| US5986305A (en) * | 1998-03-30 | 1999-11-16 | Texas Instruments - Acer Incorporated | Semiconductor device with an inverse-T gate lightly-doped drain structure |
| US6090676A (en) * | 1998-09-08 | 2000-07-18 | Advanced Micro Devices, Inc. | Process for making high performance MOSFET with scaled gate electrode thickness |
| US6251737B1 (en) * | 1999-11-04 | 2001-06-26 | United Microelectronics Corp. | Method of increasing gate surface area for depositing silicide material |
-
2002
- 2002-06-14 JP JP2002174950A patent/JP3487844B1/ja not_active Expired - Fee Related
-
2003
- 2003-02-20 US US10/368,423 patent/US6800528B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515240A (ja) * | 2004-10-01 | 2008-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート・スタック |
Also Published As
| Publication number | Publication date |
|---|---|
| US6800528B2 (en) | 2004-10-05 |
| US20030232475A1 (en) | 2003-12-18 |
| JP3487844B1 (ja) | 2004-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180374949A1 (en) | Method for fabricating ldmos with self-aligned body | |
| JP4836427B2 (ja) | 半導体装置及びその製造方法 | |
| JP2016063072A (ja) | 半導体装置の製造方法 | |
| KR101546537B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| JP2004022765A (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 | |
| KR100790261B1 (ko) | 디모스 소자 제조 방법 | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| US8310004B2 (en) | Semiconductor device and process for producing the same | |
| KR101520485B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5428121B2 (ja) | 半導体装置の製造方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP4780905B2 (ja) | 半導体装置の製造方法 | |
| JP4127064B2 (ja) | 半導体装置の製造方法 | |
| KR100817417B1 (ko) | 고전압 씨모스 소자 및 그 제조 방법 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JP2000183342A (ja) | 半導体装置及びその製造方法 | |
| US6391698B1 (en) | Forming complementary metal-oxide semiconductor with gradient doped source/drain | |
| JP2673384B2 (ja) | 半導体装置およびその製造方法 | |
| KR20110078531A (ko) | 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법 | |
| JP3802331B2 (ja) | 半導体装置とその製造方法 | |
| KR100899533B1 (ko) | 고전압 소자 및 그 제조방법 | |
| KR100529618B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100309477B1 (ko) | 반도체장치 제조방법 | |
| KR101151037B1 (ko) | 고전압 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |