JPH05267446A - トレンチ分離領域 - Google Patents
トレンチ分離領域Info
- Publication number
- JPH05267446A JPH05267446A JP4293596A JP29359692A JPH05267446A JP H05267446 A JPH05267446 A JP H05267446A JP 4293596 A JP4293596 A JP 4293596A JP 29359692 A JP29359692 A JP 29359692A JP H05267446 A JPH05267446 A JP H05267446A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- region
- oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Abstract
(57)【要約】 （修正有）
【目的】集積回路のトレンチ分離領域の形成に関し、活
性化区域に近接し、デバイス間のリークを無視できるも
のとする製造方法を提供する。 【構成】パッド酸化物層１２を基板１０上に形成する。
パッド酸化物層上に窒化物層１４を形成する。該窒化物
層及びパッド酸化物層をパターン形成し且つエッチング
して基板の一部を露出する開口を形成する。露出された
基板を異方性エッチングして第一トレンチ領域を形成す
る。第一トレンチ領域内の露出した基板上に熱酸化物層
２４を成長させ、次いでエッチングして第一トレンチ領
域の底部において基板を露出させる。第一トレンチ領域
の底部における基板を等方的にエッチングして第一トレ
ンチ領域から横方向に延在する第二トレンチ領域を形成
する。残存する熱酸化物層、窒化物層及びパッド酸化物
層を除去する。基板上及び第一及び第二トレンチ領域内
に酸化物パッシベーション層を成長させる。このパッシ
ベーション層上に及び第一及び第二トレンチ領域の一部
に絶縁層を形成する。
性化区域に近接し、デバイス間のリークを無視できるも
のとする製造方法を提供する。 【構成】パッド酸化物層１２を基板１０上に形成する。
パッド酸化物層上に窒化物層１４を形成する。該窒化物
層及びパッド酸化物層をパターン形成し且つエッチング
して基板の一部を露出する開口を形成する。露出された
基板を異方性エッチングして第一トレンチ領域を形成す
る。第一トレンチ領域内の露出した基板上に熱酸化物層
２４を成長させ、次いでエッチングして第一トレンチ領
域の底部において基板を露出させる。第一トレンチ領域
の底部における基板を等方的にエッチングして第一トレ
ンチ領域から横方向に延在する第二トレンチ領域を形成
する。残存する熱酸化物層、窒化物層及びパッド酸化物
層を除去する。基板上及び第一及び第二トレンチ領域内
に酸化物パッシベーション層を成長させる。このパッシ
ベーション層上に及び第一及び第二トレンチ領域の一部
に絶縁層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、トレンチ分離領
域を製造する技術に関するものである。
に関するものであって、更に詳細には、トレンチ分離領
域を製造する技術に関するものである。
【０００２】
【従来の技術】サブミクロンの特徴寸法を達成し且つ集
積回路上に製造するデバイス数を増加させるために半導
体集積回路を小型化するための継続する傾向は、デバイ
ス間の分離区域をより小さなものとすることを必要とし
ている。デバイスが構築される活性区域は、典型的に、
フィールド酸化物層によって分離されている。然しなが
ら、活性区域を分離するために使用される技術は、たゆ
まなく減少するデバイスの幾何学的形状と同一の歩調を
保っている訳ではない。
積回路上に製造するデバイス数を増加させるために半導
体集積回路を小型化するための継続する傾向は、デバイ
ス間の分離区域をより小さなものとすることを必要とし
ている。デバイスが構築される活性区域は、典型的に、
フィールド酸化物層によって分離されている。然しなが
ら、活性区域を分離するために使用される技術は、たゆ
まなく減少するデバイスの幾何学的形状と同一の歩調を
保っている訳ではない。
【０００３】分離技術は、多様な条件を満足せねばなら
ない。第一に、活性区域は近接したものとせねばならな
い。第二に、デバイス間のリーク電流は無視可能なもの
でなければならない。
ない。第一に、活性区域は近接したものとせねばならな
い。第二に、デバイス間のリーク電流は無視可能なもの
でなければならない。
【０００４】デバイスを分離する一つの方法はＬＯＣＯ
Ｓ即ちシリコンの局所酸化方法であり、それは、デバイ
ス間に絶縁性の二酸化シリコン領域を形成するものであ
る。ＬＯＣＯＳプロセスは、分離領域のために必要とさ
れる区域を減少させ且つ幾つかの寄生容量を減少させる
上で著しい技術的改良であった。然しながら、ＬＯＣＯ
Ｓは公知のバードビーク効果、即ち活性区域内のフィー
ルド酸化物の横方向のエンクローチメント（侵入）を発
生する。このバードビーク現象の結果、活性区域が著し
く犠牲となり、そのことは１．５μｍ以下の特徴寸法に
対して顕著なものである。
Ｓ即ちシリコンの局所酸化方法であり、それは、デバイ
ス間に絶縁性の二酸化シリコン領域を形成するものであ
る。ＬＯＣＯＳプロセスは、分離領域のために必要とさ
れる区域を減少させ且つ幾つかの寄生容量を減少させる
上で著しい技術的改良であった。然しながら、ＬＯＣＯ
Ｓは公知のバードビーク効果、即ち活性区域内のフィー
ルド酸化物の横方向のエンクローチメント（侵入）を発
生する。このバードビーク現象の結果、活性区域が著し
く犠牲となり、そのことは１．５μｍ以下の特徴寸法に
対して顕著なものである。
【０００５】デバイスの信頼性を維持し且つ集積密度を
増加させる活性デバイス間の分離領域を開発するために
かなりの努力がなされている。一つのアプローチはトレ
ンチ分離方法である。例えば、ＣＭＯＳ装置において
は、トレンチ（溝）は、Ｎチャンネル装置とＰチャンネ
ル装置との間にバードビークのない分離を提供する。ト
レンチの回りの距離は、異なったトランジスタの隣接す
るソース／ドレイン領域間においてリークが発生するこ
とを防止するのに十分な長さであることが必要である。
増加させる活性デバイス間の分離領域を開発するために
かなりの努力がなされている。一つのアプローチはトレ
ンチ分離方法である。例えば、ＣＭＯＳ装置において
は、トレンチ（溝）は、Ｎチャンネル装置とＰチャンネ
ル装置との間にバードビークのない分離を提供する。ト
レンチの回りの距離は、異なったトランジスタの隣接す
るソース／ドレイン領域間においてリークが発生するこ
とを防止するのに十分な長さであることが必要である。
【０００６】
【発明が解決しようとする課題】実効的分離距離を減少
させることなしに活性区域間の間隔を減少させることが
望ましい。更に、このような方法が現在の処理技術と適
合性のあるものであることが望ましい。
させることなしに活性区域間の間隔を減少させることが
望ましい。更に、このような方法が現在の処理技術と適
合性のあるものであることが望ましい。
【０００７】
【課題を解決するための手段】本発明は、トレンチ分離
領域を形成することにより、集積回路を製造する方法及
びそれにより製造された集積回路に組込むことが可能で
ある。トレンチは第一領域及び第二領域を持った基板内
に形成し、第一領域はトレンチの上部部分から下方へ延
在する垂直な側壁を有しており、且つ第二領域は第一領
域の下部部分から外側へ延在している。第一領域及び第
二領域の一部に絶縁層を形成する。
領域を形成することにより、集積回路を製造する方法及
びそれにより製造された集積回路に組込むことが可能で
ある。トレンチは第一領域及び第二領域を持った基板内
に形成し、第一領域はトレンチの上部部分から下方へ延
在する垂直な側壁を有しており、且つ第二領域は第一領
域の下部部分から外側へ延在している。第一領域及び第
二領域の一部に絶縁層を形成する。
【０００８】
【実施例】以下に説明する処理ステップ及び構成は、集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術と関連して実施することが可能な
ものであり、従って本発明を理解するのに必要な処理ス
テップについてのみ重点的に説明する。
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術と関連して実施することが可能な
ものであり、従って本発明を理解するのに必要な処理ス
テップについてのみ重点的に説明する。
【０００９】製造期間中の集積回路の一部の断面を示し
た添付の図面は縮尺通りに描いたものではなく、本発明
の重要な特徴をよりよく示すために適宜拡縮して示して
ある。
た添付の図面は縮尺通りに描いたものではなく、本発明
の重要な特徴をよりよく示すために適宜拡縮して示して
ある。
【００１０】図１を参照すると、シリコン基板１０の上
に集積回路を形成する。基板１０上にパッド酸化物層１
２を形成する。パッド酸化物層１２は、典型的に、約３
００Åの厚さを有している。パッド酸化物層上に窒化物
層１４を付着形成する。窒化物層１４は、典型的に、約
１００乃至３，０００Åの間の厚さを有している。
に集積回路を形成する。基板１０上にパッド酸化物層１
２を形成する。パッド酸化物層１２は、典型的に、約３
００Åの厚さを有している。パッド酸化物層上に窒化物
層１４を付着形成する。窒化物層１４は、典型的に、約
１００乃至３，０００Åの間の厚さを有している。
【００１１】図２を参照すると、窒化物層１４及びパッ
ド酸化物層１２をパターン形成し且つエッチングして、
下側に存在する基板１０の一部を露出する開口１８を形
成する。この開口１８の幅は約０．１μｍとする必要が
ある。開口１８が０．１μｍよりも幅広であると、適合
性酸化物層１６が窒化物層１４上及び開口１８内に付着
形成される場合がある。
ド酸化物層１２をパターン形成し且つエッチングして、
下側に存在する基板１０の一部を露出する開口１８を形
成する。この開口１８の幅は約０．１μｍとする必要が
ある。開口１８が０．１μｍよりも幅広であると、適合
性酸化物層１６が窒化物層１４上及び開口１８内に付着
形成される場合がある。
【００１２】次に、図３を参照すると、適合性酸化物層
１６のエッチバックを行なって、開口内に側壁酸化物ス
ペーサ２０を形成し、該開口の幅を約０．１μｍへ減少
させる。開口１８内に露出された基板を異方性エッチン
グして第一トレンチ領域２２を形成する。第一トレンチ
領域２２の深さは、典型的に、約１，０００乃至５，０
００Åの間である。
１６のエッチバックを行なって、開口内に側壁酸化物ス
ペーサ２０を形成し、該開口の幅を約０．１μｍへ減少
させる。開口１８内に露出された基板を異方性エッチン
グして第一トレンチ領域２２を形成する。第一トレンチ
領域２２の深さは、典型的に、約１，０００乃至５，０
００Åの間である。
【００１３】次に、図４を参照すると、第一トレンチ領
域２２内の露出された基板上に熱酸化物層２４を成長さ
せる。典型的に、この酸化物層２４の厚さは約１００乃
至５００Åの間である。
域２２内の露出された基板上に熱酸化物層２４を成長さ
せる。典型的に、この酸化物層２４の厚さは約１００乃
至５００Åの間である。
【００１４】次に、図５を参照すると、熱酸化物層２４
を、第一トレンチ領域２２における基板に対してエッチ
ングする。このエッチプロセスは、スパッタエッチによ
り行なうことが可能である。次いで、基板を等方的にエ
ッチングして第二トレンチ領域２６を形成する。第二ト
レンチ領域２６は、典型的に、約１，０００乃至５，０
００Åの間の深さを有している。この等方性エッチング
は、典型的に、ウェットエッチング又はプラズマエッチ
ングである。第一トレンチ領域２２は、第二トレンチ領
域がエッチングされた場合に、デバイス（不図示）が爾
後に形成される基板の上表面に沿って活性区域内への第
二領域の侵入が発生することがないのに十分な深さでな
ければならない。チャンネルストップ領域２７は、不所
望の反転が発生することを防止するために必要に応じて
第二トレンチ領域下側の基板内に注入することが可能で
ある。残存する熱酸化物層２４及び、形成された場合に
は、酸化物側壁スペーサ２０を除去する。窒化物層１４
及びパッド酸化物層１２も除去する。
を、第一トレンチ領域２２における基板に対してエッチ
ングする。このエッチプロセスは、スパッタエッチによ
り行なうことが可能である。次いで、基板を等方的にエ
ッチングして第二トレンチ領域２６を形成する。第二ト
レンチ領域２６は、典型的に、約１，０００乃至５，０
００Åの間の深さを有している。この等方性エッチング
は、典型的に、ウェットエッチング又はプラズマエッチ
ングである。第一トレンチ領域２２は、第二トレンチ領
域がエッチングされた場合に、デバイス（不図示）が爾
後に形成される基板の上表面に沿って活性区域内への第
二領域の侵入が発生することがないのに十分な深さでな
ければならない。チャンネルストップ領域２７は、不所
望の反転が発生することを防止するために必要に応じて
第二トレンチ領域下側の基板内に注入することが可能で
ある。残存する熱酸化物層２４及び、形成された場合に
は、酸化物側壁スペーサ２０を除去する。窒化物層１４
及びパッド酸化物層１２も除去する。
【００１５】図６を参照すると、基板上及びトレンチ内
に熱酸化物パッシベーション層２８を成長させる。酸化
物層２８は、典型的に、約５０乃至２００Åの間の厚さ
を有している。酸化物層２８は、爾後のプロセス期間中
に基板を保護する。パッシベーション酸化物層２８上及
びトレンチ内に絶縁層３０を形成する。絶縁層３０は、
約３，０００乃至２０，０００Åの間の深さに形成した
スピンオンガラスとすることが可能である。絶縁層３０
は、下側に存在するトポグラフィ即ち地形的構成に拘ら
ず、平坦な上表面を有するように形成することが可能な
任意の物質とすることが可能である。
に熱酸化物パッシベーション層２８を成長させる。酸化
物層２８は、典型的に、約５０乃至２００Åの間の厚さ
を有している。酸化物層２８は、爾後のプロセス期間中
に基板を保護する。パッシベーション酸化物層２８上及
びトレンチ内に絶縁層３０を形成する。絶縁層３０は、
約３，０００乃至２０，０００Åの間の深さに形成した
スピンオンガラスとすることが可能である。絶縁層３０
は、下側に存在するトポグラフィ即ち地形的構成に拘ら
ず、平坦な上表面を有するように形成することが可能な
任意の物質とすることが可能である。
【００１６】図７を参照すると、絶縁層及び酸化物パッ
シベーション層をエッチバックして、爾後にデバイス即
ち装置を形成する基板内の活性区域を露出させる。この
エッチバックを行なう前に、スピンオンガラス絶縁層３
０を、約８００℃に加熱することによりキュア即ち硬化
させることが可能である。このキュアリングプロセス即
ち硬化処理は、爾後の処理ステップ期間中においてのガ
ス放出を防止する。スピンオンガラスを使用することの
有り得る欠点としては、トレンチが深すぎる場合にはそ
れがトレンチを充填しない場合があるということであ
る。
シベーション層をエッチバックして、爾後にデバイス即
ち装置を形成する基板内の活性区域を露出させる。この
エッチバックを行なう前に、スピンオンガラス絶縁層３
０を、約８００℃に加熱することによりキュア即ち硬化
させることが可能である。このキュアリングプロセス即
ち硬化処理は、爾後の処理ステップ期間中においてのガ
ス放出を防止する。スピンオンガラスを使用することの
有り得る欠点としては、トレンチが深すぎる場合にはそ
れがトレンチを充填しない場合があるということであ
る。
【００１７】図８を参照すると、別の絶縁性物質として
は、ＣＶＤにより形成された酸化物３２とすることが可
能である。トレンチの深さに依存して、酸化物はトレン
チの幅の半分に等しい深さに付着形成させることが可能
であり、そのことはトレンチの側壁に沿って形成され且
つトレンチの中間３４において合流する構成として示し
てある。この付着形成プロセスの期間中にボイド３６が
発生する場合がある。酸化物層３２及び酸化物層２８に
関してエッチバックを行ない、その結果図９に示した構
成が得られる。爾後のステップにおいて、トレンチに隣
接した基板内の活性区域内にデバイス（不図示）を形成
する。このトレンチの幅は、好適には、集積度を増加さ
せるためにより近接してデバイスを配設することを可能
とする。トレンチ回りの経路は、隣接するデバイス間の
リークを防止するのに十分な長さのものとすべきであ
る。トレンチの幅は約０．１μｍに過ぎないが、実効リ
ーク経路は、好適には、最小でも、約０．７乃至０．９
μｍの間の値である。
は、ＣＶＤにより形成された酸化物３２とすることが可
能である。トレンチの深さに依存して、酸化物はトレン
チの幅の半分に等しい深さに付着形成させることが可能
であり、そのことはトレンチの側壁に沿って形成され且
つトレンチの中間３４において合流する構成として示し
てある。この付着形成プロセスの期間中にボイド３６が
発生する場合がある。酸化物層３２及び酸化物層２８に
関してエッチバックを行ない、その結果図９に示した構
成が得られる。爾後のステップにおいて、トレンチに隣
接した基板内の活性区域内にデバイス（不図示）を形成
する。このトレンチの幅は、好適には、集積度を増加さ
せるためにより近接してデバイスを配設することを可能
とする。トレンチ回りの経路は、隣接するデバイス間の
リークを防止するのに十分な長さのものとすべきであ
る。トレンチの幅は約０．１μｍに過ぎないが、実効リ
ーク経路は、好適には、最小でも、約０．７乃至０．９
μｍの間の値である。
【００１８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図２】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図３】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図４】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図５】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図６】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図７】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図８】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
【図９】 本発明の一実施例に基づいて半導体装置構成
体を製造する一段階における状態を示した概略断面図。
体を製造する一段階における状態を示した概略断面図。
１０ シリコン基板 １２ パッド酸化物層 １４ 窒化物層 １６ 適合性酸化物層 １８ 開口 ２０ 側壁酸化物スペーサ ２２ 第一トレンチ領域 ２４ 熱酸化物層 ２６ 第二トレンチ領域 ２７ チャンネルストップ領域 ２８ 酸化物パッシベーション層 ３０ 絶縁層
Claims (32)
- 【請求項１】 分離領域の製造方法において、基板の上
表面から下方へ延在する垂直な側壁を有する基板内に第
一トレンチ領域を形成し、前記第一領域の下部部分から
外側及び下方へ延在する第二トレンチ領域を形成し、前
記第一及び第二領域の一部に絶縁層を形成する、上記各
ステップを有することを特徴とする方法。 - 【請求項２】 請求項１において、前記第一トレンチ領
域が異方性エッチにより形成されることを特徴とする方
法。 - 【請求項３】 請求項１において、前記第二トレンチ領
域が等方性エッチにより形成されることを特徴とする方
法。 - 【請求項４】 請求項３において、第一トレンチ領域の
深さは、第二トレンチ領域の等方性エッチ期間中に、第
二領域の幅が基板内にのみ残存するようなものであるこ
とを特徴とする方法。 - 【請求項５】 請求項１において、前記絶縁層が約３，
０００乃至２０，０００Åの間の厚さを有することを特
徴とする方法。 - 【請求項６】 請求項１において、前記絶縁層がスピン
オンガラスであることを特徴とする方法。 - 【請求項７】 請求項６において、更に、前記スピンオ
ンガラスを約８００℃で加熱することにより前記スピン
オンガラスをキュアするステップを有することを特徴と
する方法。 - 【請求項８】 請求項１において、前記絶縁層が酸化物
であることを特徴とする方法。 - 【請求項９】 請求項８において、前記酸化物がＣＶＤ
により形成されることを特徴とする方法。 - 【請求項１０】 半導体集積回路の分離領域を製造する
方法において、基板上にパッド酸化物層を形成し、前記
パッド酸化物層上に窒化物層を形成し、前記パッド酸化
物層及び窒化物層をパターニングすると共にエッチング
して前記基板の一部を露出する開口を形成し、前記開口
内の露出された基板を異方性エッチングして第一トレン
チ領域を形成し、前記第一トレンチ領域における露出さ
れた基板上に熱酸化物層を成長させ、前記熱酸化物層を
エッチングして前記第一トレンチ領域の底部において前
記基板を露出させ、前記第一トレンチ領域の底部におい
て前記基板を等方性エッチングして第二トレンチ領域を
形成し、残存する熱酸化物層を除去し、前記窒化物層及
びパッド酸化物層を除去し、前記基板上及び前記第一及
び第二トレンチ領域内に酸化物パッシベーション層を成
長させ、前記パッシベーション層上及び前記第一及び第
二トレンチ領域の一部内に誘電体層を形成し、前記誘電
体層のエッチバックを行なって前記基板の一部を露出さ
せる、上記各ステップを有することを特徴とする方法。 - 【請求項１１】 請求項１０において、更に、前記窒化
物層上及び前記開口内に適合性酸化物層を形成し、前記
適合性酸化物層のエッチバックを行なって前記開口内の
基板のより小さな部分を露出させる開口において前記窒
化物層及びパッド酸化物層の側壁上に酸化物スペーサを
形成する、上記各ステップを有することを特徴とする方
法。 - 【請求項１２】 請求項１１において、更に、前記酸化
物パッシベーション層を成長させる前に前記酸化物スペ
ーサを除去するステップを有することを特徴とする方
法。 - 【請求項１３】 請求項１１において、前記基板の露出
された部分が約０．１μｍの幅を有することを特徴とす
る方法。 - 【請求項１４】 請求項１０において、前記パッド酸化
物層が約３００Åの厚さを有することを特徴とする方
法。 - 【請求項１５】 請求項１０において、前記窒化物層が
約１００乃至３，０００Åの間の厚さを有することを特
徴とする方法。 - 【請求項１６】 請求項１０において、前記異方性エッ
チが約１，０００乃至５，０００Åの間の幅を有する第
一トレンチ領域を形成することを特徴とする方法。 - 【請求項１７】 請求項１０において、前記熱酸化物層
が約１００乃至５００Åの間の厚さを有することを特徴
とする方法。 - 【請求項１８】 請求項１０において、前記等方性エッ
チが約１，０００乃至５，０００Åの間の厚さを有する
第二トレンチ領域を形成することを特徴とする方法。 - 【請求項１９】 請求項１０において、前記等方性エッ
チがウェットエッチであることを特徴とする方法。 - 【請求項２０】 請求項１０において、前記等方性エッ
チがプラズマエッチであることを特徴とする方法。 - 【請求項２１】 請求項１０において、更に、前記第二
トレンチ領域を等方性エッチングした後に前記第一及び
第二トレンチ内にチャンネルストップを注入するステッ
プを有することを特徴とする方法。 - 【請求項２２】 請求項１０において、前記誘電体層が
約３，０００乃至２０，０００Åの間の厚さを有するこ
とを特徴とする方法。 - 【請求項２３】 請求項１０において、前記誘電体層が
スピンオンガラスであることを特徴とする方法。 - 【請求項２４】 請求項２３において、更に、前記エッ
チバックステップの前に前記スピンオンガラスを約８０
０℃に加熱することにより前記スピンオンガラスをキュ
アするステップを有することを特徴とする方法。 - 【請求項２５】 請求項１０において、前記誘電体層が
酸化物であることを特徴とする方法。 - 【請求項２６】 請求項２５において、前記酸化物がＣ
ＶＤにより形成されることを特徴とする方法。 - 【請求項２７】 半導体集積回路の一部を構成する構成
体において、上表面を持った基板が設けられており、第
一領域と第二領域とを持った開口が前記基板内に設けら
れており、前記第一領域は前記上表面から下方へ延在す
る垂直側壁を有しており、且つ前記第二領域は前記第一
領域の下部部分から外側及び下方へ延在しており、前記
開口内に絶縁層が設けられていることを特徴とする構成
体。 - 【請求項２８】 請求項２７において、前記絶縁層が平
坦な上表面を形成していることを特徴とする構成体。 - 【請求項２９】 請求項２７において、前記絶縁層がキ
ュアしたスピンオンガラスを有することを特徴とする構
成体。 - 【請求項３０】 請求項２７において、前記絶縁層がＣ
ＶＤ酸化物を有することを特徴とする構成体。 - 【請求項３１】 請求項２７において、前記第一領域が
約１，０００乃至５，０００Åの間の深さを有すること
を特徴とする構成体。 - 【請求項３２】 請求項２７において、前記第二領域が
約１，０００乃至５，０００Åの間の深さを有すること
を特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US78602291A | 1991-10-31 | 1991-10-31 | |
| US786022 | 1991-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267446A true JPH05267446A (ja) | 1993-10-15 |
Family
ID=25137368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293596A Pending JPH05267446A (ja) | 1991-10-31 | 1992-11-02 | トレンチ分離領域 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0540262A2 (ja) |
| JP (1) | JPH05267446A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287191A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | チャネル長を増大させた半導体素子及びその製造方法 |
| JP2010153598A (ja) * | 2008-12-25 | 2010-07-08 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2011066435A (ja) * | 2005-09-09 | 2011-03-31 | Infineon Technologies Ag | 半導体デバイスの絶縁 |
| JP2019207902A (ja) * | 2018-05-28 | 2019-12-05 | 新日本無線株式会社 | 半導体装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69533773D1 (de) | 1995-03-31 | 2004-12-23 | Cons Ric Microelettronica | Verfahren zur Herstellung von Isolationsgraben |
| DE19525072C2 (de) * | 1995-07-10 | 2002-06-27 | Infineon Technologies Ag | Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung |
| US6075269A (en) * | 1996-09-19 | 2000-06-13 | Ngk Insulators, Ltd. | Semiconductor device and process for manufacturing the same |
| EP1077475A3 (en) * | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
| US6313008B1 (en) * | 2001-01-25 | 2001-11-06 | Chartered Semiconductor Manufacturing Inc. | Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon |
| DE10157785A1 (de) * | 2001-11-27 | 2003-06-12 | Austriamicrocsystems Ag Schlos | Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung |
| JP2007110005A (ja) * | 2005-10-17 | 2007-04-26 | Nec Electronics Corp | 半導体装置の製造方法 |
-
1992
- 1992-10-23 EP EP19920309729 patent/EP0540262A2/en not_active Withdrawn
- 1992-11-02 JP JP4293596A patent/JPH05267446A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287191A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | チャネル長を増大させた半導体素子及びその製造方法 |
| US8779493B2 (en) | 2005-03-31 | 2014-07-15 | Hynix Semiconductor Inc. | Semiconductor device with increased channel length and method for fabricating the same |
| JP2011066435A (ja) * | 2005-09-09 | 2011-03-31 | Infineon Technologies Ag | 半導体デバイスの絶縁 |
| JP2010153598A (ja) * | 2008-12-25 | 2010-07-08 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2019207902A (ja) * | 2018-05-28 | 2019-12-05 | 新日本無線株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0540262A2 (en) | 1993-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| US5470783A (en) | Method for integrated circuit device isolation | |
| JP2566380B2 (ja) | 半導体デバイスを分離する方法およびメモリー集積回路アレイ | |
| JPH04250650A (ja) | 完全に凹設した分離絶縁体を有する集積回路の平坦化 | |
| TWI283481B (en) | BiCMOS integration scheme with raised extrinsic base | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH05267446A (ja) | トレンチ分離領域 | |
| JPH1074828A (ja) | 集積回路における改良した分離構成体の製造方法 | |
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| KR19990044820A (ko) | 폴리실리콘 피복 스와미(측벽 마스크화 절연) | |
| US6893940B2 (en) | Method of manufacturing semiconductor device | |
| EP1109216B1 (en) | Process of making a semiconductor device having regions of insulating material formed in a semiconductor substrate | |
| JP2001177090A (ja) | 集積回路 | |
| JPH08236611A (ja) | 半導体装置の素子分離方法 | |
| KR100325609B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100402100B1 (ko) | 반도체소자의 소자분리막 형성방법 및 그 구조 | |
| JP2762973B2 (ja) | 半導体装置の製造方法 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| KR100613347B1 (ko) | 코너 라운딩을 수반하는 얕은 트렌치 소자 분리 형성 방법 | |
| KR100389911B1 (ko) | 트렌치 소자 분리 방법 | |
| KR100604799B1 (ko) | 에피택셜 층의 성장을 이용한 트렌치 소자 분리 구조 및트렌치 소자 분리 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041021 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050128 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090204 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090204 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110204 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |