CN1445835A - 浅沟隔离半导体及其制造 - Google Patents
浅沟隔离半导体及其制造 Download PDFInfo
- Publication number
- CN1445835A CN1445835A CN02152500A CN02152500A CN1445835A CN 1445835 A CN1445835 A CN 1445835A CN 02152500 A CN02152500 A CN 02152500A CN 02152500 A CN02152500 A CN 02152500A CN 1445835 A CN1445835 A CN 1445835A
- Authority
- CN
- China
- Prior art keywords
- silicon
- film
- nitride film
- silicon nitride
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 title abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 140
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 133
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 133
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 129
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 102
- 239000010703 silicon Substances 0.000 claims abstract description 102
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims description 53
- 238000009413 insulation Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 32
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000007373 indentation Methods 0.000 claims description 19
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 16
- 239000012528 membrane Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 242
- 230000003647 oxidation Effects 0.000 description 26
- 238000007254 oxidation reaction Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 19
- 150000002500 ions Chemical class 0.000 description 15
- 239000010409 thin film Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000003475 lamination Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 239000003595 mist Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 239000003112 inhibitor Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229940075614 colloidal silicon dioxide Drugs 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Abstract
一种半导体器件包括：一块带有半导体元件的硅基片；一个形成于硅基片中的隔离沟，用于将硅基片中有效区域进行隔离，隔离沟具有一个梯形截面形状，具有随着离硅基片表面的深度加深而逐渐变窄的宽度；一层形成于沟表面上、由厚度为1至5nm的氧化硅薄膜或氮氧化硅薄膜组成的第一衬垫绝缘薄膜；一层形成于第一衬垫绝缘薄膜上、由厚度为2至8nm的氮化硅薄膜组成的第二衬垫绝缘薄膜；及一个用于把由第二衬垫绝缘薄膜所形成的沟进行填充的隔离区域。
Description
与相关申请的相互引用
本申请是基于2002年3月18日递交的日本专利申请号2002-074871的，此处将它全部内容引为参考。
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地涉及一种具有浅沟隔离(STI)的半导体器件及其制造方法。
背景技术
硅的局部氧化(LOCOS)被认为是用于半导体器件的元件隔离的一种方法。
根据LOCOS方法，一层氧化硅薄膜被形成于一块用作缓冲层的硅基片上，此后形成用作氧化阻止膜的氮化硅薄膜，该氮化硅薄膜被成形，然后硅基片的表面被热氧化。
当硅基片被热氧化时，促进氧化物例如氧和潮气侵入缓冲氧化硅薄膜。其结果是，氮化硅薄膜下面的硅基片表面被氧化并且形成一个具有称为鸟啄形状的氧化硅区域。这些鸟啄区域基本上不能用作元件形成区域(有效区域)，因此使有效区域的面积减少。
如果使用一层具有不同尺寸开口图形的氮化硅薄膜将硅基片表面进行热氧化，则硅基片表面上对应于较小尺寸开口的区域内形成的氧化硅薄膜的厚度小于对应于较大尺寸开口的区域内形成的氧化硅薄膜的厚度。此现象称为减薄。
由于鸟啄现象和当半导体器件变薄时更多出现的减薄现象，使半导体基片的整个区域内不能用作有效区域的面积增加。也即，由于有效区域与整个基片区域之比实质上在减少，因此阻碍达到半导体器件的高集成度。
已知沟隔离(TI)技术是一种通过在半导体基片的表面层中形成沟及将绝缘材料或多晶硅填入沟内而形成有效区域的技术。此方法已经应用于要求深隔离区域的双极晶体管LSI。
由于没有鸟啄和减薄现象，将沟隔离技术用于MOS晶体管LSI是很优越的。MOS晶体管LSI中所用隔离并不要求如双极晶体管LSI中所用的深隔离，而能够使用大约0.1μm至1.0μm的相对浅的沟来实现。这被称为浅沟隔离(STI)结构。
参照图9A至9H描述一个STI过程。
如图9A中所示，通过热氧化在硅基片1的表面上形成一层具有例如10μm厚度的氧化硅薄膜2。通过化学蒸汽淀积(CVD)在此氧化硅薄膜2上形成一层具有例如100至150nm厚度的氮化硅薄膜3。该氧化硅层2用作一层缓冲层，用于缓和硅基片1和氮化硅薄膜3之间的应力。氮化硅薄膜3也在稍后抛光过程中用作阻挡层。
在氮化硅薄膜3上形成一个抗蚀图案4。一个由抗蚀图案4形成的开口用于形成一个其中形成有效区域的区域。抗蚀图案下面的硅基片区域成为一个有效区域，在其中形成各器件元件。
通过将抗蚀图案4用作一个蚀刻掩模，氮化硅薄膜3被暴露于开口中，使用反应离子蚀刻(RIE)将底层氧化硅薄膜2和硅基片1蚀刻至例如大约0.5μm的深度。此后抗蚀图案4被去除。
如图9B中所示，暴露于沟6中的硅基片表面被热氧化以便形成一层具有例如10nm厚度的氧化硅薄膜7。
如图9C中所示，为填充该沟，使用例如高密度等离子体(HDP)CVD将一层氧化硅层9淀积于硅基片上。为让用作隔离区域的氧化硅薄膜9变密，该硅基片在例如900至1100℃的氮气中进行退火。
如图9D中所示，通过使用氮化硅薄膜3作为抑制剂，使用化学机械抛光(CMP)或反应离子蚀刻(RIE)将氧化硅层9向下蚀刻。在由氮化硅薄膜3所形成的沟中只剩下氧化硅薄膜9。在此阶段中，可以完成退火以使氧化硅变密。
如图9E中所示，使用热磷酸将氮化硅薄膜3去除。其次，使用稀氢氟酸将硅基片1表面上的缓冲氧化硅薄膜2去除。此时填入沟中的氧化硅薄膜9也被蚀刻。
如图9F中所示，硅基片1的表面被热氧化以便在硅基片1表面上形成一层牺牲氧化硅薄膜22。预定电导率类型的杂质离子通过牺牲氧化硅薄膜被注入硅基片1的表面层内，同时被激活以便形成硅基片1中的预定电导率类型的孔道10。
随后使用稀氢氟酸将牺牲氧化硅薄膜22去除。当牺牲氧化硅薄膜被去除时，氧化硅层9也被稀氢氟酸蚀刻。经过多次氢氟酸处理过程，沟中所填氧化硅层9被蚀刻，从而沿着有效区域侧面形成一个缺口或凹口。
如图9G中所示，暴露的硅基片表面被热氧化以便形成一层具有所需厚度的氧化硅薄膜11，该薄膜用作栅绝缘薄膜。一层多晶硅层12被淀积于硅基片1上，并且成形以便形成一个栅电极。与孔道10中所用电导率类型杂质离子相反的杂质离子被注入并且激活以便形成源/漏区域。如果需要，侧壁间隔器被形成于栅电极的侧壁上，同时杂质离子被再次注入和激活以便形成高杂质集中源/漏区域。
图9H显示如上制造的晶体管中与门电压相关的漏电流的特性。横座标表示门电压及纵座标表示漏电流。曲线r显示正常晶体管的特性。曲线h显示以上所述过程所形成的晶体管的特性。从曲线h可以看出，漏电流在较低门电压时开始流动。这个分析的结果是加上一个在低阈值电压时接通的寄生晶体管。
如果隔离区域9的台肩S被蚀刻，并且如图9G中所示地形成缺口或凹口，则硅基片的有效区域台肩不但被来自有效区域的上表面也被来自其侧面的栅电极所包围。当电压被加至具有这类形状的栅电极上时，有效区域的台肩经受一个电场集中过程从而形成一个具有较低阈值电压的晶体管。此寄生晶体管形成如图9H中所示曲线h所标示的隆起特性。
从曲线h可以看出，较高门电压时的漏电流低于曲线r的漏电流。由于进行热处理以使充填入沟内的氧化硅变密，氧化硅层9收缩以致被氧化硅薄膜9包围的有效区域受到一个压缩应力。
当加上压缩应力时，硅基片1的有效区域中的电子/空穴的迁移率将降低，这减少饱和漏电流。由于元件被做得更细和有效区域的面积被做得很小，压缩应力的影响增加了。
在IEDM 1988，pp.92-95中，B.Davari等人已经建议将离子注入有效区域台肩中以便抑制隆起特性。
已经建议另一个方法通过热氧化将有效区域台肩打圆以便抑制隆起特性。由于台肩被打圆及电场集中现象被缓解，寄生晶体管的影响能够得到缓和。
在IEDM 1992，pp.57-60中，Pierre C.Fazan等人已经建议在一个隔离氧化硅薄膜的侧壁上形成绝缘侧壁隔离器，它从硅基片的上表面伸出以便填入缺口内。
虽然STI适用于半导体器件的细微结构，但出现了STI专有的问题。当今希望有新技术能够解决STI专有的问题。
发明内容
本发明的一个目的是提供一种半导体器件，它所具有的STI能够表现良好的晶体管特性。
本发明的另一个目的是提供一种用于制造一种具有良好半导体特性的半导体器件的方法。
根据本发明的一个方面所提供的一种半导体器件包括：一个形成于硅基片中、用于将硅基片中有效区域进行隔离的隔离沟，该隔离沟具有一个梯形截面形状，其宽度随着离硅基片表面的深度加深而逐渐变窄；一层形成于沟表面上、由厚度为1至5nm的氧化硅薄膜或氮氧化硅薄膜组成的第一衬垫绝缘薄膜；一层形成于第一衬垫绝缘薄膜上、由厚度为2至8nm的氮化硅薄膜组成的第二衬垫绝缘薄膜；以及一个把由第二衬垫绝缘薄膜所形成的沟填充的隔离区域。
根据本发明的另一个方面所提供的一种制造半导体器件的方法包括以下步骤：(a)在硅基片表面上形成一层抛光阻挡层，该阻挡层包括一层氧化硅薄膜和一层氮化硅薄膜；(b)使用一个掩模将阻挡层和硅基片蚀刻以便形成一条沟；(c)在暴露于沟中的硅基片表面上形成第一衬垫绝缘薄膜，该第一衬垫绝缘薄膜是具有1至5nm厚度的氧化硅薄膜或氮氧化硅薄膜；(d)在第一衬垫绝缘薄膜上形成第二衬垫绝缘薄膜，该第二衬垫绝缘薄膜由具有2至8nm厚度的氮化硅薄膜组成；(e)在硅基片上淀积一层隔离层，该隔离层用于填充由第二衬垫绝缘薄膜所形成的沟；(f)将阻挡层用作一层抛光阻挡层而将隔离层的不需要部分抛光和去除；及(g)蚀刻阻挡层。
如上所述，有可能提供一种具有STI和有效区域台肩上缓和电场集中现象的半导体器件及其制造方法。
由于氮化硅薄膜被至少遗留于沟的各侧壁上，一个张应力被加于有效区域的通道区域上，因而能够缓解迁移率的减少。
能够抑制隆起特性的形成和逆狭通道效应。
附图说明
图1A至1H是阐述用于制造根据本发明实施例的半导体器件的方法的剖面图。
图2A和2B是用于显示使用图1A至1H中所阐述的实施例方法制造的半导体器件的平面图和剖面图。
图3A和3B是用于显示使用图1A至1H中所阐述的实施例方法制造的半导体器件的特性的曲线，用于与现有技术半导体器件的特性进行比较。
图4A和4B分别是一条用于显示沟侧壁上遗留的氮化硅薄膜的影响的曲线和一条用于显示饱和漏电流对源/漏宽度的依赖关系的曲线。
图5A至5D是阐述用于制造根据本发明另一个实施例的半导体器件的方法的剖面图。
图6A至6D是阐述用于制造根据本发明又一个实施例的半导体器件的方法的剖面图。
图7A至7H是阐述用于制造根据本发明还有一个实施例的半导体器件的方法的剖面图。
图8A至8K是阐述用于制造根据本发明又有一个实施例的半导体器件的方法的剖面图。
图9A至9H是阐述用于制造根据现有技术的半导体器件的方法的剖面图和一条用于显示使用此方法制造的晶体管的特性的曲线。
具体实施方式
现在参照附图描述本发明实施例。
图1A至1H是阐述用于制造根据本发明实施例的半导体器件的方法的原理剖面图。
如图1A中所示，硅基片1表面被热氧化以便形成一层具有9至21nm例如10nm厚度的氧化硅薄膜2。使用低气压(LP)化学蒸汽淀积(CVD)在氧化硅薄膜2上形成一层具有100至150nm厚度的氮化硅薄膜3。例如，使用SiCl2H2和NH3作为源气体在700℃温度下完成LPCVD。
在氮化硅薄膜3上覆上一层抗蚀薄膜，它被暴露和显影以便形成一个抗蚀图案4。抗蚀图案4具有用于形成一个或多个隔离区域的一个或多个开口和每个被隔离区域包围的各有效区域(元件区域)。开口5a的宽度是例如0.2至1μm。
通过将抗蚀图案4用作蚀刻掩模，氮化硅薄膜3、氧化硅薄膜2和硅基片1被蚀刻。硅基片1被蚀刻至0.5μm的深度以便形成一条沟6。例如，将CF4+CHF4+Ar的混合气体用作蚀刻剂将氮化硅薄膜和氧化硅薄膜进行蚀刻，及使用HBr+O2或Cl2+O2的混合气体作为蚀刻剂将硅基片1进行蚀刻。
在这些蚀刻条件下，沟6的侧壁具有倾斜表面。由于这些倾斜表面，有效区域台肩上的电场集中现象被缓解。随后将抗蚀图案4去除。
如图1B中所示，暴露于沟6中的硅基片表面被热氧化以便形成一层具有1至5nm厚度的氧化硅薄膜7。暴露于沟6中的整个硅表面被氧化硅薄膜7覆盖。
如图1C中所示，使用LPCVD形成一层氮化硅薄膜8，用于覆盖氧化硅薄膜7和氮化硅薄膜3的表面。氮化硅薄膜8的厚度是2至8nm。氮化硅薄膜8的2至8nm的厚度使得用于将氮化硅进行蚀刻的热磷酸难于穿透入此薄膜8。
使用SiCl2H2+NH3的混合气体作为源气体在650℃温度下完成LPCVD。这类热CVD所形成的氮化硅薄膜具有1GPa或更大的张应力。此应力的方向与进行热处理以使它变密(以后将描述)之后填充的硅层中的应力方向相反。氧化硅薄膜7的1至5nm的厚度使得用于将氧化硅进行蚀刻的稀氢氟酸难于穿透入此薄膜7。
如图1D中所示，使用例如高密度等离子体(HDP)CVD在带有氮化硅薄膜8的基片上淀积一层氧化硅层9，该氧化硅层9填充该沟。如果该沟具有0.5μm的深度，则硅层9的厚度被设为在平面内大约0.6至1μm。
使用SiH4和氧或TEOS和臭氧的混合气体作为源气体形成氧化硅层。在氧化硅层9生长之后，在大约1000℃温度下进行退火以便使氧化硅层9变密。退火后沟内的氧化硅层9的薄膜质量接近于热氧化薄膜的质量。虽然密氧化硅层具有一个压缩应力，但此压缩应力的方向和氮化硅薄膜的张应力方向是相反的，因此这两个应力彼此抵消。因此能够防止由于压缩应力而引起的迁移率下降。
如图1E中所示，通过使用化学机械抛光(CMP)将高于氮化硅薄膜3和8的位置上的氧化硅层9的不需要区域去除。通过将硅基片夹持于上下两块旋转平面板之间而完成CMP，这两块板被控制为具有例如20rpm的旋转速度以及它们之间5psi的压力和5psi的背压。作为抛光剂，使用主要包含胶质二氧化硅的悬浮液或氧化铈悬浮液。
在这类抛光条件下，氮化硅薄膜3的蚀刻率是小的以致氮化硅薄膜3能用作抛光抑制剂。在抛光后，氧化硅层9近似地与氮化硅薄膜3持平，及只在由氮化硅薄膜3所形成的开口中才遗留氧化硅层9。在此例子中，虽然高于氮化硅薄膜3的位置上的氧化硅层9通过CMP被去除，但也可使用CF4+CHF4的混合气体通过RIE将它去除。
如图1F中所示，使用热磷酸将氮化硅薄膜3蚀刻。此时氮化硅薄膜3侧壁上的氮化硅薄膜8也被蚀刻。由于氮化硅薄膜3被去除，硅基片1上的氧化硅薄膜7与填充的氧化硅层9之间的氮化硅薄膜8的上表面被暴露出来。
由于氮化硅薄膜8的厚度被设为薄至2至8nm，具有相对高黏度的热磷酸难于穿透入此薄膜，以致氧化硅薄膜7与氧化硅层9之间的氮化硅薄膜8几乎未被蚀刻。
由于氮化硅薄膜3和氮化硅薄膜3侧壁上的氮化硅薄膜8被热磷酸去除，氧化硅层9的上半部分从硅基片1表面中伸出，如图1F中所示。
此后使用稀氢氟酸将硅基片1表面上的氧化硅薄膜2去除。此时伸出的氧化硅层9也稍微被蚀刻。
在沟表面上形成的氧化硅薄膜7也被暴露。由于氧化硅薄膜7的厚度被设为薄为1至5nm，稀氢氟酸难于穿透入此薄膜，以致氧化硅薄膜7未被蚀刻。
如图1G中所示，硅基片1表面被热氧化以便生长一层牺牲氧化物薄膜22。
通过将牺牲氧化物薄膜22用作一层透过氧化物薄膜，离子被注入硅基片1的表面层中。注入的杂质离子被激活以便形成具有预定电导率类型的孔道10。例如，使用抗蚀掩模通过离子注入来单独地形成n和p型孔道。在形成孔道10之后，由稀氢氟酸将牺牲氧化薄膜去除。
多个氢氟酸蚀刻过程将氧化硅层9的突出部分进行蚀刻，及沿着有效区域台肩的侧面形成缺口。然而，氮化硅薄膜8和氧化硅薄膜7很少被蚀刻，因此它们覆盖有效区域的侧面。
如果使用与其黏度高于稀氢氟酸黏度的NH4H混合在一起的缓冲氢氟酸，则有可能更可靠地抑制对氧化硅薄膜7的蚀刻。
如图1H中所示，牺牲氧化物薄膜被去除及硅基片1的暴露表面被热氧化以便形成一个厚度为例如2nm的门绝缘氧化物薄膜11。在形成门绝缘氧化物薄膜11之前，进行稀氢氟酸蚀刻至如此程度以致热氧化薄膜被蚀刻掉20nm。在基片表面上形成多晶硅层12及加以成形以便形成一个栅电极。此后与孔道10的电导率类型相反类型的杂质离子被注入以便在栅电极的两侧形成源/漏区域。如果需要，在栅电极的侧壁上形成侧壁隔离器，及杂质离子被注入和激活以便形成高杂质集中源/漏区域。
图2A是用于显示在硅基片表面上形成的一个隔离区域9和一个栅电极12所形成的有效区域AR的布局的平面图。图1A至1H是沿着图2A中线B-B’所取剖面图。每个有效区域AR被隔离区域9所包围。一个MOS反相器由两个有效区域组成。
图2A的平面图显示形成侧壁隔离器之前的状态。在形成侧壁隔离器之后，具有与孔道电导率类型相反类型的杂质离子被注入以便形成高杂质集中源/漏区域。
图2B是沿着图2A中线A-A’所取剖面图。如图2B中所示，在栅电极的侧壁上形成侧壁隔离器SW，及源/漏区域S/D被形成于栅电极两侧。一层硅化物薄膜13被形成于栅电极12和源/漏区域S/D的上表面上。一层氧化硅薄膜7和一层氮化硅薄膜8被做得非常薄以使蚀刻剂无法进入这些薄膜，因此它们的上表面基本上没有被蚀刻。
由于氮化硅薄膜8的上表面的位置不低于硅基片表面，氮化硅薄膜8的张应力有效地加于通道区域上。
图3A显示由以上所述过程所形成的n型MOS晶体管的特性。测量了其栅极长度为0.1μm和栅极宽度为1μm的MOS晶体管的特性。曲线p显示传统技术的晶体管的特性，及曲线s显示一个实施例的晶体管的特性。确认到氮化物薄膜的张应力维持了饱和漏电流和迁移率，而本来压缩应力会使饱和漏电流增加和迁移率下降的。饱和漏电流改进了5％。寄生MOS晶体管的存在并未被确认，但已确认不存在隆起现象。还研究了逆浅沟道效应。
图3B是一个用于显示测量结果的曲线。曲线p显示传统技术晶体管的特性，及曲线s显示一个实施例的晶体管特性。根据传统技术，当栅极宽度被做得狭窄时，阈值电压逐渐降低，它标示逆短通道效应的存在。相反，能够从实施例的曲线s中看出，即使栅极宽度做得狭窄，阈值电压也很少降低，因而能够抑制逆狭通道效应。这可以归之于寄生MOS晶体管的较小影响。
对应于沟的内表面上形成的衬垫氮化硅薄膜的上表面的缩进或凹进量的通道区域的张应力被如下仿真：改变氮化硅薄膜的上表面从半导体基片表面凹进的位置。
图4A是一个用于显示有效区域的通道区域中的张应力如何随着氮化硅薄膜侧壁从硅基片表面凹进量的变化而变化的曲线。当氮化硅薄膜表面与半导体基片表面持平时，凹进量为0，以及当氮化硅薄膜从半导体基片表面凹进时它随着增加。当氮化硅薄膜的凹进量增加时通道区域中的张应力减少。如果氮化硅薄膜凹进大约30nm或更多时，可以认为氮化硅薄膜的影响几乎消失。
换言之，通过限制氮化硅薄膜从半导体基片表面凹进的量，能够有效地将张应力施加于有效区域中的通道区域上。通过将凹进量设为大约10nm或更小，能够有效地将张应力施加于通道区域上。
也测量了沿着源/漏方向内的饱和漏电流相对于源/漏区域宽度(SD宽度)的变化。
图4B是显示饱和漏电流相对于SD宽度变化的曲线。根据传统技术，当SD宽度变窄时，饱和漏电流lds降低。根据本实施例，即使SD宽度变窄，饱和漏电流lds也被维持为几乎恒定。
在此实施例中，衬垫氮化硅薄膜被形成从沟的底表面至侧壁。衬垫氮化硅薄膜5可以被形成为延伸至有效区域的上表面。
图5A至5D是阐述一种用于制造根据本发明另一个实施例的半导体器件的方法的主要过程的剖面图。
在完成类似于参照图1A所描述过程的过程之后，使用一个抗蚀图案作为蚀刻掩模来蚀刻氮化硅薄膜3、氧化硅薄膜2和半导体基片1，从而在半导体基片中形成一条沟。
如图5A中所示，氧化硅薄膜2被稀氢氟酸溶液进行侧蚀刻以使氧化硅薄膜2从氮化硅薄膜3的侧壁缩进大约10nm。或在此侧蚀刻之前或在此后去除抗蚀图案。
如图5B中所示，类似于以上所述实施例，暴露于沟和氧化硅薄膜2的缩进空间内的基片表面被热氧化以便形成一层具有1至5nm厚度的氧化硅薄膜7。此后，类似于图1C中所示过程，使用CVD在整个基片表面上形成一层具有2至8nm厚度的氮化硅薄膜8。
氧化硅薄膜2的厚度如此设置以使氧化硅薄膜2的缩进空间不完全被氮化硅薄膜8填充。例如，假设氧化硅薄膜2的厚度为15nm，则氧化硅薄膜7和氮化硅薄膜8的总厚度的两倍被设为小于15nm。
如图5B中所示，使用例如HDP-CVD淀积一层氧化硅层9，该沟被氧化硅层9所填充。此后，类似于图1F，使用CMP将高于氮化硅薄膜3和8的位置处的氧化硅层9的不需要部分去除。进行退火以使氧化硅层9变密。
如图5C中所示，氮化硅薄膜3和与氮化硅薄膜3接触的氮化硅薄膜8被热磷酸蚀刻。在此情况下，因为氮化硅薄膜8的厚度薄为2至8nm，氧化硅薄膜2与氧化硅层9之间的氮化硅薄膜8部分没有被蚀刻。其结果是，氧化硅薄膜7和氮化硅薄膜8的叠层被遗留于硅基片1的有效区域台肩上。此后，类似于以上所述实施例，氧化硅薄膜2被去除及一层牺牲氧化物薄膜生长出来，此后完成离子注入和激活。
如图5D中所示，在牺牲薄膜被去除和一层栅极氧化物薄膜被形成后，一层多晶硅层12被淀积和成形以便形成一个栅电极。
在此实施例中，氧化硅薄膜7和氮化硅薄膜8的叠层被遗留于有效区域台肩上。因此，如图4A中所示，施加于通道区域上的张应力变大。形成于叠层上的多晶硅栅电极12通过比门绝缘薄膜更厚的绝缘叠层面向着有效区域台肩。因此，能够使电场集中现象缓解。
用于将氧化硅薄膜和氮化硅薄膜的叠层遗留于有效区域台肩上的方法不限于以上实施例。
图6A至6D是一种用于制造根据本发明又一个实施例的半导体器件的方法的主要过程的剖面图。
如图6A中所示，在蚀刻一条沟之后，半导体基片1的沟表面被热氧化以便形成一层具有1至5nm厚度的氧化硅薄膜7。其次，使用热磷酸将氮化硅薄膜3蚀刻大约10nm。由于氧化硅薄膜2和7没有被蚀刻，只有氮化硅薄膜3被蚀刻以使氮化硅薄膜3从氧化硅层7的侧壁缩进例如大约10nm。在氮化硅薄膜3的侧壁缩进后，形成一层具有2至8nm厚度的氮化硅薄膜8。
如图6B中所示，使用例如HDP-CVD在半导体基片表面上淀积一层氧化硅层9，该沟被氧化硅层9所填充。基片1的有效区域台肩被氧化硅薄膜2和7及在其上淀积氧化硅层9的氮化硅薄膜8的各部分所覆盖。
然后完成CMP以便将高于氮化硅薄膜3表面的位置处的氧化硅层9不需要部分去除。
如图6C中所示，氮化硅薄膜3和与氮化硅薄膜3接触的氮化硅薄膜8被热磷酸蚀刻。在此情况下，因为热磷酸并未穿透氮化硅薄膜部分，氧化硅薄膜2和7与氧化硅层9之间的氮化硅薄膜8部分没有被蚀刻。
此后，类似于以上所述实施例，氧化硅薄膜2被去除及一层牺牲氧化物薄膜生长出来，此后完成离子注入和激活，然后该牺牲氧化物薄膜被去除。
如图6D中所示，在有效区域的暴露表面上形成一层栅极氧化物薄膜11。虽然氧化硅层9具有沿着有效区域台肩测被蚀刻的凹口，但该台肩仍然被保持为由氧化硅薄膜2和7及氮化硅薄膜8所覆盖。一层多晶硅层被淀积和成形以便形成一个栅电极。类似于图5A至5D中所示实施例，由于有效区域台肩被氧化硅薄膜和氮化硅薄膜的叠层所覆盖，在通道区域上施加一个大张应力，因而当一个电压被加上栅电极时，电场集中现象被缓解。
在以上所述实施例中，在沟表面上覆盖着一层由氧化硅薄膜和氮化硅薄膜的叠层所组成的衬垫绝缘薄膜。该衬垫绝缘薄膜可以由单层薄膜制成。
图7A至7H是一种用于制造根据本发明又一个实施例的半导体器件的方法的主要过程的剖面图。
如图7A中所示，在蚀刻一条沟之后，氧化硅薄膜2被侧蚀刻以使氧化硅薄膜2的侧壁从氮化硅薄膜3的侧壁缩进大约10nm。此过程类似于图5A中的过程。然而对氧化硅薄膜2厚度的限制条件是不同的。
如图7B中所示，有效区域台肩和沟的底角被例如化学乾蚀刻形成为圆角。此乾蚀刻将沟的表面层去除，及被沟蚀刻过程所损坏的层(如果有的话)被去除。有效区域台肩被形成圆角，其圆形剖面形状具有近似地等于氧化硅薄膜2缩进量的圆周半径。在干蚀刻后，该硅表面是一个带有很少缺陷的清洁表面。
如图7C中所示，使用CVD在半导体基片表面上形成一层具有2至8nm厚度的氮化硅薄膜8。如果氧化硅薄膜2的厚度被设为大于氮化硅薄膜8厚度的两倍，则有可能防止缩进空间被氮化硅薄膜8填充。例如，假设氧化硅薄膜2的厚度为15nm，则氮化硅薄膜8的厚度被设为5nm。
如图7D中所示，在形成氮化硅薄膜8之后，一层氧化硅层9被淀积以便填充该沟。
如图7E中所示，使用氮化硅薄膜9作为抛光抑制剂，由CMP将氧化硅层9抛光。在氧化硅薄膜9表面变为光滑后，在例如1000℃下的N2气体中退火30分钟以便使填充的氧化硅薄膜变密。
如图7F中所示，由热磷酸将氮化硅薄膜3蚀刻。硅基片1与氧化硅层9之间及氧化硅薄膜2与氧化硅层9之间的氮化硅薄膜8部分被遗留未蚀刻，因为热磷酸无法穿透入氮化硅薄膜8部分。
如图7G中所示，氧化硅薄膜2被去除，一层牺牲薄膜生长出来，及完成离子注入和激活。在将牺牲薄膜去除之后，通过热氧化形成一层栅极氧化物薄膜11。虽然氧化硅层9的上半部分被用于去除氧化硅薄膜的稀氢氟酸过程蚀刻掉，但覆盖有效区域台肩的氮化硅薄膜8仍遗留未被蚀刻。
如图7H中所示，一层多晶硅层12被淀积而覆盖栅极氧化物薄膜11，并且被成形以便形成一个栅电极。由于有效区域台肩被形成圆角，当一个电压加至栅电极上时，电场集中的程度能够减轻。
在以上所述实施例中，在硅基片表面上形成一层氧化硅薄膜和一层氮化硅薄膜。及该氮化硅薄膜用作CMP抑制剂。可以在半导体基片上形成具有不同结构的叠层。
图8A至8K是阐述用于制造根据本发明又有一个实施例的半导体器件的方法的主要过程的剖面图。
如图8A中所示，一层类似于以上所述实施例中的氧化硅薄膜2被形成于半导体基片1的表面上。在此氧化硅薄膜2上形成一层非晶硅薄膜2a。在此非晶硅薄膜2a上形成一层类似于以上所述实施例的氮化硅薄膜3。一层抗蚀层覆盖于氮化硅薄膜3表面上并且被暴露和显影以便形成一个抗蚀图案4。
如图8B中所示，通过使用抗蚀图案4作为蚀刻掩模，氮化硅薄膜3、非晶硅薄膜2a和氧化硅薄膜2被蚀刻，然后硅基片被蚀刻而形成一条沟6。
如图8C中所示，非晶硅薄膜2a被选择性地蚀刻。例如，使用HF+HNO3+H2O或HF+NH4OH+H2O2+H2O完成液相中的各向同性蚀刻以使非晶硅薄膜2a的侧壁缩进。在此蚀刻期间，由于非晶硅薄膜和晶体硅之间不同的蚀刻选择比，硅基片1几乎没有被蚀刻。
如图8D中所示，暴露的硅表面7被氧化。一层氧化硅薄膜7a形成于非晶硅薄膜7之上和一层氧化硅薄膜7形成于硅基片之上。它被氮氧化合，而不是将硅表面氧化。氧化硅薄膜或氮氧化硅薄膜的厚度被如此设置以使稍后过程中用于将氧化硅蚀刻的蚀刻剂难于穿透入该薄膜。该氮氧化硅薄膜具有小于氧化硅薄膜的蚀刻率，因而能够减少由蚀刻引起的缩进量。
如图8E中所示，使用CVD在整个基片表面上形成一层厚度例如为5nm的氮化硅薄膜8。氮化硅薄膜8的厚度如此设置以使热磷酸蚀刻剂不穿透入氮化硅薄膜8。
如图8F中所示，一层氧化硅层9被淀积以便填充该沟。如图所示，有效区域台肩被氧化硅薄膜7和氮化硅薄膜8的叠层所覆盖，及氧化硅层9又覆盖该叠层。
如图8G中所示，完成CMP以便去除高于氮化硅薄膜3位置处的氧化硅层9的不需要部分。图8G中所示状态显示被部分地去除的氮化硅薄膜3。CMP被执行至如此程度以使氮化硅薄膜3露出而又不被完全去除。
如图8H中所示，使用热磷酸将氮化硅薄膜去除。通过此蚀刻，暴露的氮化硅薄膜3和与前者接触的氮化硅薄膜8被蚀刻。然而，由于氮化硅薄膜8的厚度被如此选择以使热磷酸无法穿透入氮化硅薄膜8，从而限制氮化硅薄膜8从它上表面缩进的数量。
如图8I中所示，使用NH3+H2O+异丙醇(IPA)将非晶硅薄膜2a去除。
如图8J中所示，氧化硅薄膜2和7a被去除。此蚀刻过程稍微地将氧化硅层9表面进行蚀刻。由于伸出的氮化物薄膜8很薄，它可能被去除。此后，一层牺牲薄膜被形成及完成离子注入和激活以便形成孔道10。在将牺牲薄膜去除之后，在有效区域的暴露表面上形成一层栅极氧化物薄膜。
如图8K中所示，一层多晶硅薄膜被形成，用于覆盖门绝缘薄膜11并且被成形以便形成一个栅电极12。有效区域台肩被保持为由氧化硅薄膜7和氮化硅薄膜8所覆盖。取决于过程条件，氧化硅层9的一部分被遗留于氮化硅薄膜8上。由于栅电极12被形成于此结构上，当一个电压被加至栅电极上时，有效区域台肩上的电场集中现象能够得到缓解。一个大的张应力加于通道区域上。
已经结合优选实施例描述本发明。本发明不只限于上述实施例。显然，专业人员能够作出不同修改、改进及其组合。
Claims (21)
1.一种半导体器件，包括：
一个带有半导体元件的硅基片；
一个形成于所述硅基片中的隔离沟，用于隔离所述硅基片中有效区，所述隔离沟具有一个梯形的横截面形状并具有随着离所述硅基片表面的深度的增加而逐渐变窄的宽度；
一层形成于所述沟的一个表面上的第一衬垫绝缘薄膜，所述第一衬垫绝缘薄膜由厚度为1至5nm的氧化硅薄膜或氮氧化硅薄膜构成；
一层形成于所述第一衬垫绝缘薄膜上的第二衬垫绝缘薄膜，所述第二衬垫绝缘薄膜由厚度为2至8nm的氮化硅薄膜构成；及
一个隔离区，用于填埋由所述第二衬垫绝缘薄膜所限定的所述沟。
2.根据权利要求1的半导体器件，其中所述第二衬垫绝缘薄膜的上端从所述硅基片表面缩进的量大约小于10nm。
3.根据权利要求1的半导体器件，其中所述第一和第二衬垫绝缘薄膜从所述沟的各侧壁延伸至所述硅基片的上表面。
4.根据权利要求3的半导体器件，其中所述隔离区包括一个延伸于所述硅基片上表面之上所述第二衬垫绝缘层上面的部分。
5.根据权利要求4的半导体器件，其中所述第二衬垫绝缘薄膜包括一个延伸于所述隔离区的所述延伸部分的侧壁上面的部分。
6.根据权利要求1的半导体器件，其中所述第二衬垫绝缘薄膜具有1GPa或更大的张应力。
7.一种半导体器件，包括：
一个带有半导体元件的硅基片；
一个形成于所述硅基片中的隔离沟，用于对所述硅基片中有效区进行隔离，所述隔离沟一般具有一个大致梯形的横截面形状并具有随着离所述硅基片表面的深度的增加而逐渐变窄的宽度且具有逐渐变宽的上半部分，所述隔离沟限定了带有圆角台肩的有效区；
一层形成于所述沟的一个表面上的衬垫绝缘薄膜，所述衬垫绝缘薄膜由厚度为2至8nm的氮化硅薄膜构成；及
一个隔离区，用于对由所述衬垫绝缘薄膜所限定的所述沟进行填埋。
8.根据权利要求7的半导体器件，其中有效区域台肩的截面形状近似地是一个圆的扇面形状。
9.根据权利要求7的半导体器件，其中所述衬垫绝缘薄膜对有效区施加1GPa或更大的张应力。
10.根据权利要求7的半导体器件，还包括一层氧化硅底层衬垫层，位于所述沟表面和所述衬垫绝缘薄膜之间。
11.一种制造半导体器件的方法，包括以下步骤：
(a)在硅基片表面上形成一个抛光阻挡层，所述阻挡层包括一个下层氧化硅薄膜和一个上层氮化硅薄膜；
(b)使用一个掩模对所述阻挡层和硅基片进行蚀刻以形成一条沟；
(c)在暴露于所述沟中的硅基片的一个表面上形成第一衬垫绝缘薄膜，所述第一衬垫绝缘薄膜是具有1至5nm厚度的氧化硅薄膜或氮氧化硅薄膜；
(d)在所述第一衬垫绝缘薄膜上形成第二衬垫绝缘薄膜，所述第二衬垫绝缘薄膜由具有2至8nm厚度的氮化硅薄膜构成；
(e)在所述硅基片上淀积一个隔离层，所述隔离层用于填埋由所述第二衬垫绝缘薄膜所限定的所述沟；
(f)通过将所述层用作一层抛光阻挡层而将所述隔离层的一个不需要部分抛光和去除；及
(g)蚀刻所述阻挡层。
12.根据权利要求11的方法，还在所述步骤(b)于(c)之间包括以下步骤：
(h)对所述阻挡层的氧化硅薄膜进行侧蚀刻以便形成氧化硅薄膜的缩进部分。
13.根据权利要求12的方法，其中所述阻挡层和所述第一和第二衬垫绝缘薄膜的氧化硅薄膜的厚度被如此设置以使所述缩进部分不被第一和第二衬垫绝缘薄膜所填充。
14.根据权利要求11的方法，还在所述步骤(b)与(c)之间包括以下步骤：
(i)对所述阻挡层的氮化硅薄膜进行蚀刻以便形成氧化硅薄膜的缩进部分并且部分地暴露底层氧化硅薄膜的一部分上表面。
15.根据权利要求11的方法，其中所述阻挡层自较低位置向上地包括一层氧化硅薄膜、一层非晶硅薄膜和一层氮化硅薄膜，及所述方法还在所述步骤(b)与(c)之间包括以下步骤：
(j)对所述非晶硅薄膜进行侧蚀刻以便形成非晶硅薄膜的缩进部分。
16.根据权利要求11的方法，其中所述步骤(d)形成一层具有1GPa或更大张应力的氮化硅薄膜。
17.根据权利要求11的方法，其中所述步骤(g)包括使用热磷酸对所述阻挡层的氮化硅薄膜进行蚀刻的步骤。
18.根据权利要求11的方法，其中所述步骤(g)包括使用稀氢氟酸或缓冲氢氟酸对所述阻挡层的氧化硅薄膜进行蚀刻的步骤。
19.一种制造半导体器件的方法，包括以下步骤：
(a)在硅基片表面上形成一个抛光阻挡层，所述阻挡层包括一个下层氧化硅薄膜和一个上层氮化硅薄膜；
(b)使用一个掩模对所述阻挡层和硅基片进行蚀刻以在一个用于限定有效区的隔离区中形成一条沟；
(c)对所述阻挡层的氧化硅薄膜进行侧蚀刻以使氧化硅薄膜的侧壁缩进；
(d)对硅进行蚀刻以把由缩进的侧壁所暴露的有效区的一个台肩形成圆角；
(e)在硅基片表面上形成一个衬垫绝缘薄膜，所述衬垫绝缘薄膜由具有2至8nm厚度的氮化硅薄膜构成；
(f)在所述硅基片上淀积一层隔离层，所述隔离层用于填埋由所述衬垫绝缘薄膜所限定的所述沟；
(g)通过将所述阻挡层用作一层抛光阻挡层而对所述隔离层的一个不需要部分进行抛光和去除；及
(g)蚀刻所述阻挡层。
20.根据权利要求19的方法，其中所述步骤(e)形成一层具有1GPa或更大张应力的氮化硅薄膜。
21.根据权利要求19的方法，其中所述步骤(h)包括使用热磷酸对所述氮化硅薄膜进行蚀刻的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002074871A JP2003273206A (ja) | 2002-03-18 | 2002-03-18 | 半導体装置とその製造方法 |
| JP074871/2002 | 2002-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1445835A true CN1445835A (zh) | 2003-10-01 |
| CN1208823C CN1208823C (zh) | 2005-06-29 |
Family
ID=28035335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021525005A Expired - Fee Related CN1208823C (zh) | 2002-03-18 | 2002-12-05 | 浅沟隔离半导体及其制造 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20030173641A1 (zh) |
| JP (1) | JP2003273206A (zh) |
| KR (1) | KR100809841B1 (zh) |
| CN (1) | CN1208823C (zh) |
| TW (1) | TW589702B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407399C (zh) * | 2004-12-03 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 调整晶体管的浅沟渠隔离结构应力的方法 |
| WO2023000658A1 (zh) * | 2021-07-22 | 2023-01-26 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI252565B (en) * | 2002-06-24 | 2006-04-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JP2004193585A (ja) | 2002-11-29 | 2004-07-08 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| KR100728173B1 (ko) * | 2003-03-07 | 2007-06-13 | 앰버웨이브 시스템즈 코포레이션 | 쉘로우 트렌치 분리법 |
| JP4441488B2 (ja) | 2003-12-25 | 2010-03-31 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置および半導体集積回路装置 |
| KR100572491B1 (ko) * | 2003-12-31 | 2006-04-19 | 동부아남반도체 주식회사 | 반도체 소자의 소자분리막 형성방법 |
| JP2005322859A (ja) * | 2004-05-11 | 2005-11-17 | Sony Corp | 半導体装置およびその製造方法 |
| KR100620181B1 (ko) * | 2004-07-12 | 2006-09-01 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 트랜지스터의 제조 방법 |
| JP4643223B2 (ja) * | 2004-10-29 | 2011-03-02 | 株式会社東芝 | 半導体装置 |
| JP4515951B2 (ja) | 2005-03-31 | 2010-08-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP4859441B2 (ja) | 2005-06-10 | 2012-01-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7586158B2 (en) * | 2005-07-07 | 2009-09-08 | Infineon Technologies Ag | Piezoelectric stress liner for bulk and SOI |
| US7358551B2 (en) * | 2005-07-21 | 2008-04-15 | International Business Machines Corporation | Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions |
| US20070023845A1 (en) | 2005-07-26 | 2007-02-01 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| US7863753B2 (en) * | 2006-09-20 | 2011-01-04 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| KR100843014B1 (ko) * | 2007-01-23 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2008306139A (ja) * | 2007-06-11 | 2008-12-18 | Elpida Memory Inc | 半導体装置の素子分離構造の形成方法、半導体装置の素子分離構造及び半導体記憶装置 |
| KR100937661B1 (ko) * | 2007-12-24 | 2010-01-19 | 주식회사 동부하이텍 | 반도체 소자 및 이의 제조방법 |
| WO2010067483A1 (ja) * | 2008-12-11 | 2010-06-17 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
| US9142474B2 (en) | 2013-10-07 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation structure of fin field effect transistor |
| US9287262B2 (en) * | 2013-10-10 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivated and faceted for fin field effect transistor |
| US9502499B2 (en) * | 2015-02-13 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure having multi-layered isolation trench structures |
| US9865495B2 (en) | 2015-11-05 | 2018-01-09 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR20180068229A (ko) | 2016-12-13 | 2018-06-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| FR3091007B1 (fr) | 2018-12-21 | 2021-03-05 | St Microelectronics Crolles 2 Sas | Fabrication de cavités |
| US11469302B2 (en) | 2020-06-11 | 2022-10-11 | Atomera Incorporated | Semiconductor device including a superlattice and providing reduced gate leakage |
| US11569368B2 (en) * | 2020-06-11 | 2023-01-31 | Atomera Incorporated | Method for making semiconductor device including a superlattice and providing reduced gate leakage |
| US11705490B2 (en) * | 2021-02-08 | 2023-07-18 | Applied Materials, Inc. | Graded doping in power devices |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589333A (ja) | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 半導体装置 |
| DE3174468D1 (en) * | 1980-09-17 | 1986-05-28 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
| US5447884A (en) | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
| KR100213196B1 (ko) * | 1996-03-15 | 1999-08-02 | 윤종용 | 트렌치 소자분리 |
| US6103635A (en) * | 1997-10-28 | 2000-08-15 | Fairchild Semiconductor Corp. | Trench forming process and integrated circuit device including a trench |
| US20020070421A1 (en) * | 1997-12-31 | 2002-06-13 | Ashburn Stanton Petree | Embedded gettering layer in shallow trench isolation structure |
| US6333274B2 (en) | 1998-03-31 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including a seamless shallow trench isolation step |
| JP3691963B2 (ja) | 1998-05-28 | 2005-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100286736B1 (ko) | 1998-06-16 | 2001-04-16 | 윤종용 | 트렌치 격리 형성 방법 |
| KR100286127B1 (ko) | 1998-06-24 | 2001-04-16 | 윤종용 | 반도체 장치의 트렌치 격리 형성 방법 |
| KR100297737B1 (ko) * | 1998-09-24 | 2001-11-01 | 윤종용 | 반도체소자의 트렌치 소자 분리 방법 |
| KR100292616B1 (ko) | 1998-10-09 | 2001-07-12 | 윤종용 | 트렌치격리의제조방법 |
| TW396520B (en) * | 1998-10-30 | 2000-07-01 | United Microelectronics Corp | Process for shallow trench isolation |
| WO2000052754A1 (fr) * | 1999-03-03 | 2000-09-08 | Hitachi Ltd | Circuit integre et son procede de fabrication |
| JP2000323565A (ja) | 1999-05-13 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
| JP2001135718A (ja) | 1999-11-08 | 2001-05-18 | Nec Corp | トレンチ分離構造の作製方法 |
| KR20020005851A (ko) * | 2000-07-10 | 2002-01-18 | 윤종용 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
| KR100338783B1 (en) * | 2000-10-28 | 2002-06-01 | Samsung Electronics Co Ltd | Semiconductor device having expanded effective width of active region and fabricating method thereof |
| KR100382728B1 (ko) * | 2000-12-09 | 2003-05-09 | 삼성전자주식회사 | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 |
| KR100428768B1 (ko) * | 2001-08-29 | 2004-04-30 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 |
-
2002
- 2002-03-18 JP JP2002074871A patent/JP2003273206A/ja active Pending
- 2002-10-22 TW TW091124399A patent/TW589702B/zh not_active IP Right Cessation
- 2002-10-28 KR KR1020020065851A patent/KR100809841B1/ko active IP Right Grant
- 2002-10-30 US US10/283,128 patent/US20030173641A1/en not_active Abandoned
- 2002-12-05 CN CNB021525005A patent/CN1208823C/zh not_active Expired - Fee Related
-
2006
- 2006-05-15 US US11/433,671 patent/US7589391B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407399C (zh) * | 2004-12-03 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 调整晶体管的浅沟渠隔离结构应力的方法 |
| WO2023000658A1 (zh) * | 2021-07-22 | 2023-01-26 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060202301A1 (en) | 2006-09-14 |
| CN1208823C (zh) | 2005-06-29 |
| KR20030076173A (ko) | 2003-09-26 |
| TW589702B (en) | 2004-06-01 |
| US7589391B2 (en) | 2009-09-15 |
| JP2003273206A (ja) | 2003-09-26 |
| KR100809841B1 (ko) | 2008-03-07 |
| US20030173641A1 (en) | 2003-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1208823C (zh) | 浅沟隔离半导体及其制造 | |
| CN1298042C (zh) | 具有无凹痕浅槽隔离的半导体器件及其制造方法 | |
| CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
| CN1235291C (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1267982C (zh) | 半导体器件的隔离方法 | |
| US7682927B2 (en) | Method of manufacturing semiconductor device | |
| CN1189947C (zh) | 半导体器件及其制造方法 | |
| CN1534758A (zh) | 半导体器件的制造方法 | |
| US6153480A (en) | Advanced trench sidewall oxide for shallow trench technology | |
| CN1641854A (zh) | 制造半导体器件的方法 | |
| CN1505155A (zh) | 半导体器件及其制造方法 | |
| CN1725507A (zh) | 半导体装置及其制造方法 | |
| CN1956170A (zh) | 用于制造半导体器件的方法 | |
| CN1428846A (zh) | 制造闪存单元的方法 | |
| CN1240131C (zh) | 半导体装置及其制造方法 | |
| CN1716607A (zh) | 半导体器件及其制造方法 | |
| CN1862791A (zh) | 半导体器件制造方法 | |
| JP4363564B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| US7391081B2 (en) | Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device | |
| US7141485B2 (en) | Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits | |
| JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN1421913A (zh) | 具有沟槽隔离的半导体器件及其制造方法 | |
| CN1447390A (zh) | 半导体器件及其制造方法 | |
| CN1574276A (zh) | 有沟槽隔离的半导体装置 | |
| CN1301556C (zh) | Cmos组件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081219 Address after: Tokyo, Japan Patentee after: Fujitsu Microelectronics Ltd. Address before: Kanagawa, Japan Patentee before: Fujitsu Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081219 |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kanagawa Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Kanagawa Patentee after: Fujitsu Microelectronics Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050629 Termination date: 20191205 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |