JP4643223B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4643223B2
JP4643223B2 JP2004316419A JP2004316419A JP4643223B2 JP 4643223 B2 JP4643223 B2 JP 4643223B2 JP 2004316419 A JP2004316419 A JP 2004316419A JP 2004316419 A JP2004316419 A JP 2004316419A JP 4643223 B2 JP4643223 B2 JP 4643223B2
Authority
JP
Japan
Prior art keywords
stress
silicon nitride
nitride film
region
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004316419A
Other languages
English (en)
Other versions
JP2006128477A (ja
Inventor
修 藤井
朋也 佐貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004316419A priority Critical patent/JP4643223B2/ja
Priority to US11/260,480 priority patent/US20060091475A1/en
Publication of JP2006128477A publication Critical patent/JP2006128477A/ja
Priority to US12/263,830 priority patent/US7605442B2/en
Application granted granted Critical
Publication of JP4643223B2 publication Critical patent/JP4643223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Description

本発明は半導体装置に関し、特に、ＭＯＳトランジスタの素子分離構造に関するものである。
周知のように、従来の素子分離構造においては、シリコン基板に０．５μｍ程度或いはそれ以下の浅いトレンチを形成し、シリコン酸化物を充填することによりトランジスタ間の絶縁を行っており、一般的にＳＴＩ(Shallow Trench Isolation)技術と呼ばれている。
特に、充填されたシリコン酸化物はシリコンに比べ、線膨張係数が低いため、周囲のシリコンに圧縮応力を発生させる。これは、高温中で堆積されたシリコン酸化物を室温にすると、周囲のシリコンは熱により収縮するが、自らは収縮しにくいからである。
トレンチ端部で発生した圧縮応力はそこから離れることで減衰していく。しかし、トレンチ端部からゲートまでの距離が短い場合は、大きく減衰せずにゲート下シリコン部に圧縮応力が作用する。圧縮応力は、特に、ｎ−ＭＯＳトランジスタのキャリア移動度を低下させ、デバイスにとってオン電流の低下など悪影響を及ぼす。
トレンチ内に埋設されたシリコン酸化物と内壁のシリコン酸化膜との間にシリコン窒化膜を介在させて引張応力を導入したり、埋設されたシリコン酸化物による圧縮応力をシリコン窒化膜の有する引張応力で相殺することは特許文献１及び２に開示されている。
特開２００３−１７９１５７ 特開２００３−２７３２０６
本発明は、ＭＯＳトランジスタのキャリア移動度を向上させることを目的とする。
本発明の第１の態様によると、半導体装置は、半導体基板と、前記半導体基板に形成され、活性領域を分離するトレンチの内壁に形成された絶縁膜と、前記絶縁膜上に形成されたシリコン窒化膜と、前記トレンチ内に埋設されたシリコン酸化膜とを具備し、前記シリコン窒化膜の少なくとも一部分は結晶構造が破壊されて応力制御し、前記トレンチにより分離された活性領域はｎ−ＭＯＳ素子用の第１の領域とｐ−ＭＯＳ用の第２の領域とを含み、前記第２の領域における前記シリコン窒化膜に対してイオン注入されていることを特徴としている。
ＭＯＳトランジスタのキャリア移動度を向上させることができる。
［実施例］
以下、図１−図４を参照して実施例によるＭＯＳトランジスタの素子分離構造を製造方法と共に説明する。この実施例においては、トレンチ内にシリコン窒化膜（ＳｉＮ）を有し、ｎ−ＭＯＳ素子のトレンチ内シリコン窒化膜にはイオン注入を施さず、ｐ−ＭＯＳ素子のトレンチ内のシリコン窒化膜のみにイオン注入を施した構造を有している。
一般的に、ｎ−ＭＯＳ素子においては圧縮応力が作用すれば、ＭＯＳ素子の電流方向に関係なく、キャリア移動度が低下し、ｐ−ＭＯＳ素子においては電流方向と主な応力方向が平行であれば、圧縮応力によりキャリア移動度が向上する。逆に電流方向と応力方向が垂直であれば、ｎ−ＭＯＳ素子と同様に低下する特性を有している。
しかし、ＳＴＩ構造がシリコン酸化膜で形成されている場合には、ゲート直下に圧縮応力が作用するため、ｐ−ＭＯＳ素子はともかく、ｎ−ＭＯＳ素子の電気特性は劣化してしまう。そのため、ｎ−ＭＯＳ素子には圧縮応力が大きく作用しないＳＴＩ構造が望ましい。さらに、ｐ−ＭＯＳ素子はトランジスタの電流方向と主な応力方向に依存するため、圧縮応力が大きく作用する構造、作用しない構造とに作り分けることが望ましい。
即ち、図１に示すように、ＳＴＩ(Shallow Trench Isolation)技術を用いて、ｎ−ＭＯＳ素子用の領域１１及びｐ−ＭＯＳ素子用の領域１２を有する半導体基板１３に、例えば、０．５μｍ程度或いはそれ以下のトレンチ１４を形成する。
通常のように、前記トレンチ１４を含む露出した基板表面にシリコン酸化膜１５を形成した後、シリコン窒化膜１６を堆積する。しかる後、前記ｎ−ＭＯＳ素子用領域１１をレジストマスク１７で覆い、前記ｐ−ＭＯＳ素子用領域１２に形成された前記シリコン窒化膜１６に対して垂直又は所望の角度から、例えば、ゲルマニウム（Ｇｅ）を選択的にイオン注入してイオン注入されたシリコン窒化膜１６１を形成する。イオン注入されたシリコン窒化膜１６１においては、シリコン窒化膜１６の結晶構造が破壊されて応力を緩和している。この場合、イオン種として、ＧｅだけでなくＡｓ、Ｓｉ、Ｎ、Ｃ、Ｆを使用することができる。
図２はイオン注入における加速エネルギーとシリコン窒化膜の初期応力との関係を示し、これら加速エネルギーと初期応力との間には相関性を有しており、適当な加速エネルギーを選択することにより任意の応力値に制御することができる。この場合、加速エネルギーだけでなく、ＧｅやＡｓなどのイオン種を選択することも重要である。
図３に示すように、前記レジストマスク１７を基板表面から除去した後、通常のように、前記トレンチ１４内にシリコン酸化膜（ＳｉＯ２）１８を埋め込み、平坦化する。しかる後、分離された各活性領域１１、１２上にゲート絶縁膜１９を介してゲート電極２０及びゲート側壁２１を含むゲート構造２２を形成すると共に、ソース・ドレイン領域２３を形成する。
また、シリコン窒化膜１６、１６１の端面は基板表面から距離ｄだけ後退しており、前記ｎ−ＭＯＳ素子用領域１１及び前記ｐ−ＭＯＳ素子用領域１２に作用する応力を調整している。
図３のｐ−ＭＯＳ素子用領域１２においては、ソース・ドレイン間に流れる電流方向と、矢印で示すように、応力方向が平行であるので、キャリア移動度を高めるためには、圧縮応力を作用させた方がよい。したがって、ｐ−ＭＯＳ素子用領域１２にはシリコン窒化膜が与える引張応力をイオン注入によって緩和させる必要がある。
図４は応力シミュレーションの結果を示す。即ち、シリコン窒化膜のない従来のＳＴＩ構造では、ゲート直下の横方向応力は圧縮応力で約４８０ＭＰａ発生する。しかし、引張応力１ＧＰａの初期応力を有するシリコン窒化膜を形成した図３のＳＴＩ構造では、圧縮応力は約１９０ＭＰａになり、約３００ＭＰａも応力緩和する。これはシリコン窒化膜の有する１ＧＰａもの巨大な引張の初期応力によるものである。なお、引張応力は正の符号（＋）であるのに対して、圧縮応力は負の符号（−）で与えられる。
この圧縮応力の緩和により、全ての方向のｎ-ＭＯＳ素子、電流方向と応力方向が直交するｐ−ＭＯＳ素子においてキャリア移動度の低下を抑制することができる。
また、前記したように、シリコン窒化膜１６１にはイオン注入がなされているので、その初期応力が約１ＧＰａの引張応力から３００ＭＰａの引張応力に変化すると仮定すると、ゲート直下の横方向応力の圧縮応力は約３００ＭＰａとなり、イオン注入を施さない場合より約１００ＭＰａも圧縮応力を作用させることができる。このように、ｎ−ＭＯＳ素子とｐ−ＭＯＳ素子に発生させる応力差を利用して、キャリア移動度を調整したデバイスを得ることができる。
図５は主な応力方向が電流方向と直交する例を示し、図３のゲート側壁２１から半導体基板１３に沿ったＡ−Ａ断面に相当し、図３と同一部分には同一の符号を付している。この場合においては、電流方向は紙面に垂直な方向であり、分離された各活性領域１１、１２上にゲート絶縁膜１９を介してゲート電極２０及びゲート側壁２１を含むゲート構造２２が電流方向と直交するように形成されている。
同様に、シリコン窒化膜１６の端面は基板表面から距離ｄだけ後退しており、前記ｎ−ＭＯＳ素子用領域１１及び前記ｐ−ＭＯＳ素子用領域１２に作用する応力を調整している。さらに、トレンチ１４内に形成されたシリコン窒化膜１６にはイオン注入がされず、応力緩和の必要がない。この場合、高い初期応力のシリコン窒化膜を用いれば、ｎ−ＭＯＳ素子及びｐ−ＭＯＳ素子とも圧縮応力が緩和されるため、キャリア移動度が向上する。
図６は、矢印で示すように、ＭＯＳ素子を有する活性領域に印加される主な応力方向とゲート導体ＧＣが延在するソースＳ−ドレインＤ間に流れる電流方向との関係を模式的に示す平面図であり、（ａ）は主な応力方向と電流方向とが平行の場合を示し、（ｂ）は主な応力方向と電流方向とが垂直の場合を示している。この場合、前記したよりも複雑な形状のＭＯＳ素子のパターンにおいては、発生応力や主な応力方向は変化する。
前記したように、シリコン窒化膜のイオン注入による初期応力制御だけでなく、シリコン窒化膜の厚さやシリコン基板表面からシリコン窒化膜の上端面までの距離ｄを調整することにより、ゲート直下の応力値を制御することができる。
また、半導体基板１３とシリコン窒化膜１６、１６１との間のシリコン酸化膜１５はこれに限らず、シリコン窒化膜が剥がれないような膜であればよい。例えば、高誘電率絶縁膜などが挙げられる。
デバイス設計においては、２次元又は３次元のシミュレーションを用いることで、最適なトレンチ形状、ゲート配置、ＳｉＮ初期応力などの最適な形状や配置などを求めることができる。
具体的には、シリコン窒化膜の初期応力とイオンドーズ量、エネルギーの相関は予め一様なシリコン窒化膜を堆積したユニット的な実験により求めておく。図７に示すように、イオン注入前後の反り量の差から発生応力を算出する方法を用いる。得られた応力及びイオン種ごとのドーズ量、エネルギーの相関は、データベースに蓄えられる。結果は応力シミュレータに反映され、どのようなトレンチ形状がよいか、ゲート配置や、どの位置にイオン注入を行いシリコン窒化膜の初期応力を緩和させるのがいいか、応力の実測値に応じてコンピュータ上でシミュレーションする。
シミュレーション結果が現実を再現しているかどうかは、ある特定のＭＯＳ素子において、実際に顕微ラマン法や透過型電子顕微鏡の回折像などから歪や応力値を測定し、シミュレーション値とキャリブレーションすることで、シミュレーション精度を維持することができる。
その後、応力と移動度との相関を記述したモデル式を有するデバイスシミュレータに各地点の応力値を受け渡し、閾値電圧やオン電流などの電気特性を予測する。
予定した電気特性に達しない場合は、再度応力シミュレーションからやり直すループに入る。これら一連の最適化ループは、コンピュータ上で自動的に実行されることが望ましい。その際、実験計画法に基づいてもよいし、遺伝的アルゴリズムなどの各種アルゴリズムに基づいて実行させてもよい。
なお、上記実施の形態では高温ＣＶＤ(Chemical Vapor Deposition)により形成されたシリコン窒化膜を想定して説明した。即ち、高温ＣＶＤによって形成されたシリコン窒化膜は上記説明したように引張応力を有する。したがって、引張応力によってキャリア移動度が低下してしまうｐ−ＭＯＳ素子用領域にはイオン種をイオン注入して引張応力を緩和させていた。
一方でシリコン窒化膜をプラズマＣＶＤにより形成すると圧縮応力を有することが知られている。したがって、プラズマＣＶＤによって形成されたシリコン窒化膜を用いた場合、ｐ−ＭＯＳ素子用領域をマスクして、ｎ−ＭＯＳ素子用領域に対してイオン種をイオン注入して圧縮応力を緩和してｎ−ＭＯＳ素子用領域のキャリア移動度の低下を抑制することができる。
また、ガス流量や圧力などを調整することによってプラズマＣＶＤにより形成されたシリコン窒化膜に引張応力を備えることができることも知られている。すなわち、ガス流量や圧力などの所定のプロセス条件によってＮ−Ｈ結合が少なく、Ｓｉ−Ｈ結合が多いシリコン窒化膜は引張応力を有し、逆にＮ−Ｈ結合が多く、Ｓｉ−Ｈ結合が少ないシリコン窒化膜は圧縮応力を有する。
したがって、Ｎ−Ｈ結合が少なく、Ｓｉ−Ｈ結合が多いシリコン窒化膜を素子分離領域に堆積した場合は、ｎ−ＭＯＳ素子用領域をマスクしてｐ−ＭＯＳ素子用領域に対してイオン種をイオン注入すればよい。また、Ｎ−Ｈ結合が多く、Ｓｉ−Ｈ結合が少ないシリコン窒化膜を素子分離領域に堆積した場合は、ｐ−ＭＯＳ素子用領域をマスクしてｎ−ＭＯＳ素子用領域に対してイオン注入すればよい。
本発明の実施例による半導体装置の製造工程の一部を模式的に示す断面図である。 イオン注入におけるドーズ量とシリコン窒化膜の初期応力との関係を示す図である。 本発明の実施例による半導体装置の一部を模式的に示す断面図である。 応力シミュレーションの結果を示す図である。 主な応力方向が電流方向と直交する例を模式的に示し、図３のゲート側壁から半導体基板に沿ったＡ−Ａ断面に相当する断面図である。 活性領域に印加される主な応力方向とゲート導体が延在するソース−ドレイン間に流れる電流方向との関係を模式的に示す平面図である。 イオン注入前後の反り量の差から発生応力を算出する方法を示す線図である。
符号の説明
１１…ｎ−ＭＯＳ素子用領域、１２…ｐ−ＭＯＳ素子用領域、１３…半導体基板、１４…トレンチ、１５…シリコン酸化膜、１６…シリコン窒化膜、１６１…イオン注入されたシリコン窒化膜、１７…レジストマスク、１８…シリコン酸化膜、１９…ゲート絶縁膜、２０…ゲート電極、２１…ゲート側壁、２２…ゲート構造、２３…ソース・ドレイン領域

Claims (4)

  1. 半導体基板と、
    前記半導体基板に形成され、活性領域を分離するトレンチの内壁に形成された絶縁膜と、
    前記絶縁膜上に形成されたシリコン窒化膜と、
    前記トレンチ内に埋設されたシリコン酸化膜とを具備し、
    前記シリコン窒化膜の少なくとも一部分は結晶構造が破壊されて応力制御し、前記トレンチにより分離された活性領域はｎ−ＭＯＳ素子用の第１の領域とｐ−ＭＯＳ用の第２の領域とを含み、前記第２の領域における前記シリコン窒化膜に対してイオン注入されていることを特徴とする半導体装置。
  2. 前記第２の領域における電流方向と応力方向とが互いに平行であることを特徴とする請求項１記載の半導体装置。
  3. 前記イオン注入を行うイオン種はＧｅ、Ａｓ、Ｓｉ、Ｎ、Ｃ及びＦから選択された１つであることを特徴とする請求項２記載の半導体装置。
  4. 前記第２の領域における前記シリコン窒化膜の端面の前記半導体基板表面からの距離は前記第１の領域のそれよりも後退していることを特徴とする請求項１乃至３のいずれか１つ記載の半導体装置。
JP2004316419A 2004-10-29 2004-10-29 半導体装置 Expired - Fee Related JP4643223B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004316419A JP4643223B2 (ja) 2004-10-29 2004-10-29 半導体装置
US11/260,480 US20060091475A1 (en) 2004-10-29 2005-10-28 Semiconductor device
US12/263,830 US7605442B2 (en) 2004-10-29 2008-11-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004316419A JP4643223B2 (ja) 2004-10-29 2004-10-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2006128477A JP2006128477A (ja) 2006-05-18
JP4643223B2 true JP4643223B2 (ja) 2011-03-02

Family

ID=36260834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004316419A Expired - Fee Related JP4643223B2 (ja) 2004-10-29 2004-10-29 半導体装置

Country Status (2)

Country Link
US (2) US20060091475A1 (ja)
JP (1) JP4643223B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407634B1 (en) * 2005-12-01 2013-03-26 Synopsys Inc. Analysis of stress impact on transistor performance
JP2007189110A (ja) * 2006-01-13 2007-07-26 Sharp Corp 半導体装置及びその製造方法
JP5182703B2 (ja) 2006-06-08 2013-04-17 日本電気株式会社 半導体装置
JP5096719B2 (ja) * 2006-09-27 2012-12-12 パナソニック株式会社 回路シミュレーション方法及び回路シミュレーション装置
DE102006046377A1 (de) * 2006-09-29 2008-04-03 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Isoliergräben, die unterschiedliche Arten an Verformung hervorrufen
KR101026479B1 (ko) * 2006-12-28 2011-04-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7521763B2 (en) * 2007-01-03 2009-04-21 International Business Machines Corporation Dual stress STI
JP2008306139A (ja) * 2007-06-11 2008-12-18 Elpida Memory Inc 半導体装置の素子分離構造の形成方法、半導体装置の素子分離構造及び半導体記憶装置
US8492846B2 (en) 2007-11-15 2013-07-23 International Business Machines Corporation Stress-generating shallow trench isolation structure having dual composition
US9639479B2 (en) * 2009-09-23 2017-05-02 Nvidia Corporation Instructions for managing a parallel cache hierarchy
US8772127B2 (en) * 2010-12-29 2014-07-08 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for manufacturing the same
US8921944B2 (en) * 2011-07-19 2014-12-30 United Microelectronics Corp. Semiconductor device
US8778758B2 (en) 2012-08-30 2014-07-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216377A (ja) * 1999-01-20 2000-08-04 Nec Corp 半導体装置の製造方法
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2003158241A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691963B2 (ja) * 1998-05-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP2000133700A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6541350B2 (en) * 2000-11-08 2003-04-01 Macronix International Co., Ltd. Method for fabricating shallow trench isolation
JP2003179157A (ja) 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
JP2003272306A (ja) 2002-03-15 2003-09-26 Tdk Corp オーディオデータが記録された記録媒体、並びに、その再生方法及び再生装置
KR100443126B1 (ko) * 2002-08-19 2004-08-04 삼성전자주식회사 트렌치 구조물 및 이의 형성 방법
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
JP2005251973A (ja) * 2004-03-04 2005-09-15 Fujitsu Ltd 半導体装置の製造方法と半導体装置
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216377A (ja) * 1999-01-20 2000-08-04 Nec Corp 半導体装置の製造方法
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2003158241A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2006128477A (ja) 2006-05-18
US20090057777A1 (en) 2009-03-05
US7605442B2 (en) 2009-10-20
US20060091475A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
JP4643223B2 (ja) 半導体装置
JP5149301B2 (ja) 引張歪みおよび圧縮歪みを生成するための埋め込みＳｉ／Ｇｅ材料を含むＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有する半導体デバイス
CN102105977B (zh) 基于硅/碳材料的pmos与nmos晶体管的性能提升
TWI440097B (zh) 應力增強之ｍｏｓ電晶體及其製造方法
US7101742B2 (en) Strained channel complementary field-effect transistors and methods of manufacture
KR101238432B1 (ko) 공유 결합 반지름이 큰 원자를 포함하는 임베디드 반도체층을 사용하는 ｓｉ-기반의 트랜지스터들에서의 스트레인공학용 기술
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US7394136B2 (en) High performance semiconductor devices fabricated with strain-induced processes and methods for making same
US8138050B2 (en) Transistor device comprising an asymmetric embedded semiconductor alloy
KR20060028575A (ko) 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
KR101422791B1 (ko) 성능 강화 물질 성분을 포함하는 스트레인드 채널 영역을 구비한 트랜지스터
US20070126036A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2006121074A (ja) 半導体素子及びその製造方法
KR20090007388A (ko) 드레인 및 소스 영역을 함몰시킴으로써 채널 영역에 근접하게 트랜지스터에 스트레스 소스를 제공하는 기술
CN104299912A (zh) 在先进多栅极装置中的高度共形延伸掺杂
KR101428766B1 (ko) 실리콘/게르마늄 손실을 줄이면서 트랜지스터들 내에 실리콘/게르마늄 함유 드레인/소스 영역들을 형성하는 방법
US20100025743A1 (en) Transistor with embedded si/ge material having enhanced boron confinement
JP2010505269A (ja) 種類の異なる歪みを誘発する分離トレンチを有する半導体装置
US20100163939A1 (en) Transistor device comprising an embedded semiconductor alloy having an asymmetric configuration
US8546873B2 (en) Integrated circuit and method of fabrication thereof
US20090315115A1 (en) Implantation for shallow trench isolation (STI) formation and for stress for transistor performance enhancement
US20080203427A1 (en) Semiconductor device having a strained semiconductor alloy concentration profile
KR101519574B1 (ko) 두께가 감소된 활성층을 구비한 변형된 트랜지스터를 제조하는 방법 및 구조화된 변형 기판을 형성하는 방법
JP5697217B2 (ja) 半導体構造を形成する方法
JP2008262954A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101202

R151 Written notification of patent or utility model registration

Ref document number: 4643223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees